KR20020048537A - Manufacturing method for alternating phase shift mask of semiconductor device - Google Patents
Manufacturing method for alternating phase shift mask of semiconductor device Download PDFInfo
- Publication number
- KR20020048537A KR20020048537A KR1020000077736A KR20000077736A KR20020048537A KR 20020048537 A KR20020048537 A KR 20020048537A KR 1020000077736 A KR1020000077736 A KR 1020000077736A KR 20000077736 A KR20000077736 A KR 20000077736A KR 20020048537 A KR20020048537 A KR 20020048537A
- Authority
- KR
- South Korea
- Prior art keywords
- quartz substrate
- phase inversion
- pattern
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 230000010363 phase shift Effects 0.000 title abstract description 5
- 239000010453 quartz Substances 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 20
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 20
- 229910052804 chromium Inorganic materials 0.000 claims description 20
- 239000011651 chromium Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 반도체 소자의 얼터내이팅 위상 반전 마스크(alternating phase shift mask) 제조방법에 관한 것으로, 식각선택비 차이를 갖는 적층구조의 석영기판을 적용하여 주어진 파장 영역에서 정확하게 위상차가 조절된 얼터내이팅 위상 반전 마스크를 제조함으로써 0.10㎛ 이하의 디자인 룰(design rule)을 갖는 미세패턴을 갖는 고집적 반도체소자를 형성할 수 있는 기술이다.The present invention relates to a method for manufacturing an alternating phase shift mask of a semiconductor device, wherein the alternating phase is precisely controlled in a given wavelength region by applying a quartz substrate having a laminated structure having an etch selectivity difference. By fabricating a phase inversion mask, it is a technology capable of forming a highly integrated semiconductor device having a fine pattern having a design rule of 0.10 µm or less.
Description
본 발명은 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법에 관한 것으로, 보다 상세하게 식각률이 서로 다른 석영기판을 이용하여 위상 조절을 정확하게 할 수 있는 마스크를 제조하여 사진공정의 공정능력을 향상시키고, 미세 패턴의 구현을 유리하게 하는 반도체소자의 얼터내이팅 위상 반전 마스크 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an alternating phase inversion mask of a semiconductor device, and more particularly, to manufacture a mask capable of precisely controlling phase by using a quartz substrate having a different etch rate, thereby improving process capability of a photo process, The present invention relates to a method of manufacturing an alternating phase inversion mask of a semiconductor device, which favors the implementation of a fine pattern.
일반적으로 설계에 의해 배열이 된 회로 소자를 실제 웨이퍼 표면에 형성시키기 위해서는 회로도면이 여러 장의 마스크에 옮겨져야 하는데 이 마스크는 설계도면의 데이터를 수록한 피지(PG) 테이프를 이용하여 먼저 하나의 칩에 대한 레티클(Reticle)을 만들고 나서 이것을 마스크에 옮겨 마스터 마스크(master mask)를 만들게 된다.In general, in order to form the circuit elements arranged by the design on the actual wafer surface, the circuit diagram must be transferred to several masks, which are first manufactured using a PG tape containing data of the design drawings. You create a reticle for and then move it to a mask to create a master mask.
현재 DRAM공정에서 사용되고 있는 마스크 중에서 마스크 상에서 위상 반전을 이용하여 해상력을 증가시키는 위상반전마스크(phase shift mask ; PSM) 중에서 위상 조절을 정확하게 할 수 있는 얼터내이팅 위상 반전 마스크가 많이 사용되고 있다.Among the masks used in the DRAM process, an alternating phase inversion mask capable of precisely controlling phase in a phase shift mask (PSM) that increases resolution by using phase inversion on a mask is widely used.
현재 ArF 파장 영역(193㎚)에서 얼터내이팅 위상 반전 마스크를 100㎚ 패턴용으로 적용하기 위하여 최소한 ±2。 정도로 엄격하게 조절되어야 한다.In the current ArF wavelength region (193 nm), an alternating phase reversal mask must be tightly controlled at least ± 2 ° to apply for a 100 nm pattern.
그리고, 얼터내이팅 위상 반전 마스크의 적용 시 건식식각 깊이를 조절하여 위상반전 정도를 조절하는 것은 얼터내이팅 위상 반전 마스크 제조공정 중 가장 중요하고 어려운 공정이다.In addition, adjusting the degree of phase inversion by adjusting the dry etching depth when applying the alternating phase inversion mask is the most important and difficult process in the manufacturing process of the alternating phase inversion mask.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 얼터내이팅 위상 반전 마스크에 대하여 설명한다.Hereinafter, an alternate phase reversal mask of a semiconductor device according to the related art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 반도체소자의 얼터내이팅 위상 반전 마스크를 형성하기 위한 블랭크 마스크를 도시한 단면도로서, 단일 석영기판(11) 상부에 블랭크 크롬층(12)이 형성되어 있는 것을 도시한다. (도 1 참조)1 is a cross-sectional view showing a blank mask for forming an alternating phase inversion mask of a semiconductor device according to the prior art, showing that a blank chromium layer 12 is formed on a single quartz substrate 11. (See Figure 1)
도 2 는 종래기술에 따른 얼터내이팅 위상 반전 마스크(alternating phase shift mask)의 구조를 도시한 단면도로 이다.2 is a cross-sectional view showing the structure of an alternating phase shift mask according to the prior art.
먼저, 석영기판(21) 상부에 패턴으로 예정되는 부분을 노출시키는 크롬막패턴(22)을 형성한다. 상기 패턴으로 예정되는 부분은 위상반전영역(A)과 비위상반전영역(B)으로 구분된다.First, a chromium film pattern 22 is formed on the quartz substrate 21 to expose a predetermined portion as a pattern. The part intended as the pattern is divided into a phase inversion area A and a nonphase inversion area B. FIG.
다음, 상기 위상반전영역(A)과 비위상반전영역(B) 간에 180。의 위상반전을 형성하기 위하여 상기 위상반전영역(A)의 석영기판(21)을 주어진 파장에 적합한 깊이로 건식식각하여 홈을 형성한다.Next, in order to form 180 ° phase inversion between the phase inversion region A and the nonphase inversion region B, the quartz substrate 21 of the phase inversion region A is dry-etched to a depth suitable for a given wavelength. Form a groove.
그 다음, 상기 위상반전영역(A)에 형성된 홈과 비위상반전영역(B)의 석영기판(21)을 소정 두께 과도식각하여 크롬층패턴(22) 하부로 테이퍼(taper)를 형성한다. (도 2 참조)Then, the groove formed in the phase inversion region A and the quartz substrate 21 in the nonphase inversion region B are excessively etched to form a taper under the chromium layer pattern 22. (See Figure 2)
상기와 같이 종래기술에 따른 반도체소자의 얼터내이팅 위상 반전 마스크의 제조방법은, 위상반전영역을 형성하기 위한 건식식각공정으로 형성되는 홈의 깊이는 미세하게 조절되어야 하며, 그렇지 않은 경우 이웃하는 패턴간의 위상반전 에러(error)에 의해 패터닝 퍼포먼스(patterning performance) 저하(degradation)가 발생하여 공정 마진 및 해상도(resolution) 측면에서 많은 손실이 발생한다.As described above, in the method of manufacturing an alternating phase inversion mask of a semiconductor device according to the related art, the depth of a groove formed by a dry etching process for forming a phase inversion region should be finely controlled, otherwise the neighboring pattern The patterning performance degradation occurs due to the phase inversion error of the liver, which causes a lot of losses in terms of process margin and resolution.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 얼터내이팅 위상 반전 마스크 제조공정 시 식각선택비 차이를 갖는 서로 다른 석영기판을 이용하여 위상반전을 위한 건식식각공정을 미세하게 진행할 수 있게 하여 고해상도의 미세패턴을 형성할 수 있는 반도체소자의 얼터내이팅 위상반전마스크 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, it is possible to finely proceed the dry etching process for phase inversion using a different quartz substrate having an etch selectivity difference in the manufacturing process of the alternating phase inversion mask An object of the present invention is to provide a method for manufacturing an alternating phase inversion mask of a semiconductor device capable of forming a fine pattern.
도 1 은 종래기술에 따른 반도체소자의 얼터내이팅 위상 반전 마스크를 형성하기 위한 블랭크 마스크를 도시한 단면도.1 is a cross-sectional view showing a blank mask for forming an alternating phase inversion mask of a semiconductor device according to the prior art.
도 2 는 종래기술에 따른 얼터내이팅 위상 반전 마스크(alternating phase shift mask)의 구조를 도시한 단면도.2 is a cross-sectional view showing the structure of an alternating phase shift mask according to the prior art.
도 3 은 본 발명에 따른 반도체소자의 얼터내이팅 위상 반전 마스크를 형성하기 위한 블랭크 마스크를 도시한 단면도.3 is a cross-sectional view showing a blank mask for forming an alternating phase inversion mask of a semiconductor device according to the present invention.
도 4a 내지 도 4g 는 본 발명에 따른 얼터내이팅 위상 반전 마스크의 제조방법에 의한 공정 단면도.4A to 4G are cross-sectional views illustrating a method of manufacturing an alternating phase inversion mask according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
11, 21 : 석영기판 12, 33, 45 : 크롬층11, 21: quartz substrate 12, 33, 45: chromium layer
22, 46 : 크롬층패턴 31, 41 : 제1석영기판22, 46: chromium layer pattern 31, 41: first quartz substrate
32, 42 : 제2석영기판 47 : 제1감광막32, 42: second quartz substrate 47: first photosensitive film
48 : 제1감광막패턴 49 : 제2감광막패턴48: first photosensitive film pattern 49: second photosensitive film pattern
상기 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 얼터내이팅 위상반전마스크 제조방법은,In order to achieve the above object, an alternating phase inversion mask manufacturing method of a semiconductor device according to the present invention,
제1석영기판 상부에 상기 제1석영기판과 식각선택비 차이를 갖는 제2석영기판을 형성하는 공정과,Forming a second quartz substrate on the first quartz substrate and having a difference in etching selectivity from the first quartz substrate;
상기 제2석영기판 상부에 패턴으로 예정되는 부분을 노출시키는 크롬층패턴을 형성하는 공정과,Forming a chromium layer pattern exposing a portion intended as a pattern on the second quartz substrate;
상기 구조 상부에 상기 패턴으로 예정되는 부분 중에서 위상반전영역으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,Forming a photoresist pattern on the structure, the photoresist pattern exposing a portion intended as a phase inversion region among the portions intended as the pattern;
상기 감광막패턴을 식각마스크로 상기 제2석영기판을 건식식각하여 상기 제1석영기판을 노출시키고, 이어서 상기 노출된 제1석영기판의 과도식각공정으로 위상반전 깊이를 조절하여 위상반전의 깊이를 갖는 홈을 형성하는 공정과,The first quartz substrate is exposed by dry etching the second quartz substrate using the photoresist pattern as an etch mask, and then the depth of phase inversion is adjusted by adjusting the depth of phase inversion by an overetching process of the exposed first quartz substrate. Forming a groove,
상기 감광막패턴을 제거하는 공정과,Removing the photoresist pattern;
상기 크롬층패턴을 식각마스크로 상기 제2석영기판을 소정 두께의 습식식각하여 위상반전 깊이를 조절하는 동시에 상기 크롬층패턴 하부에 테이퍼(taper)를 형성하는 공정을 포함하는 것을 특징으로 한다.And etching the second quartz substrate by a predetermined thickness using the chromium layer pattern as an etch mask to adjust a phase inversion depth and to form a taper under the chromium layer pattern.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing an alternating phase inversion mask of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명에 따른 반도체소자의 얼터내이팅 위상 반전 마스크를 형성하기 위한 블랭크 마스크를 도시한 단면도로서, 서로 식각선택비 차이를 갖는 제1석영기판(31)과 제2석영기판(32) 상에 블랭크 크롬층(33)이 형성되는 것을 도시한다. 이때, 상기 제1석영기판(31)과 제2석영기판(32)은 서로 광학적 특성이 유사하지만, 상기 제2석영기판(32)은 주어진 식각 가스에 대하여 상기 제1석영기판(31)에 비해 식각선택비가 크다. (도 3 참조)3 is a cross-sectional view showing a blank mask for forming an alternating phase inversion mask of a semiconductor device according to the present invention, wherein the first quartz substrate 31 and the second quartz substrate 32 having etch selectivity differences from each other are shown. The blank chromium layer 33 is formed on it. In this case, the first quartz substrate 31 and the second quartz substrate 32 are similar in optical properties to each other, but the second quartz substrate 32 is compared with the first quartz substrate 31 for a given etching gas. Etch selectivity is high. (See Figure 3)
도 4a 내지 도 4g 는 본 발명에 따른 얼터내이팅 위상 반전 마스크의 제조방법에 의한 공정 단면도이다.4A to 4G are cross-sectional views illustrating a method of manufacturing an alternating phase inversion mask according to the present invention.
먼저, 제1석영기판(41) 상부에 제2석영기판(43)을 형성한다. 이때, 상기 제1석영기판(41)과 제2석영기판(43)은 산화막 계열의 박막이고, 동일한 식각가스에 대하여 상기 제2석영기판(43)은 상기 제1석영기판(41)에 비하여 식각선택비가 크다. 또한, 상기 제2석영기판(43)은 주어진 파장영역에서 180。의 위상반전을 이루기 위한 두께 보다 조금 얇게 형성된다.First, a second quartz substrate 43 is formed on the first quartz substrate 41. At this time, the first quartz substrate 41 and the second quartz substrate 43 are oxide thin films, and the second quartz substrate 43 is etched compared to the first quartz substrate 41 with respect to the same etching gas. The selection ratio is large. In addition, the second quartz substrate 43 is formed slightly thinner than a thickness for achieving phase inversion of 180 degrees in a given wavelength range.
다음, 상기 제2석영기판(43) 상부에 크롬층(45)을 형성한다.Next, a chromium layer 45 is formed on the second quartz substrate 43.
그 다음, 상기 크롬층(45) 상부에 제1감광막(47)을 도포한다. (도 4a 참조)Next, a first photosensitive film 47 is coated on the chromium layer 45. (See Figure 4A)
다음, 상기 크롬층(45)에서 패턴으로 예정되는 부분을 노출시키는 노광마스크를 이용한 노광 및 현상공정으로 제1감광막패턴(48)을 형성한다.Next, the first photoresist pattern 48 is formed by an exposure and development process using an exposure mask that exposes a predetermined portion of the chromium layer 45 as a pattern.
그 다음, 상기 제1감광막패턴(48)을 식각마스크로 상기 크롬층(45)을 식각하여 패턴으로 예정되는 부분을 노출시키는 크롬층패턴(46)을 형성한다. 이때, 상기 패턴으로 예정되는 부분은 위상반전영역(C)과 비위상반전영역(D)으로 이루어진다. (도 4b 참조)Thereafter, the chromium layer 45 is etched using the first photoresist pattern 48 as an etch mask to form a chromium layer pattern 46 exposing portions intended as patterns. At this time, the portion scheduled as the pattern is composed of a phase inversion region (C) and a non-phase inversion region (D). (See Figure 4b)
다음, 상기 제1감광막패턴(48)을 제거한다. (도 4c 참조)Next, the first photoresist pattern 48 is removed. (See Figure 4c)
그 다음, 전체표면 상부에 위상반전영역(C)을 노출시키는 제2감광막패턴(49)을 형성한다. 이때, 상기 제2감광막패턴(49)은 상기 위상반전영역(C)을 노출시키는 크롬층패턴(46)보다 넓은 부분을 노출시킨다. (도 4d 참조)Next, a second photoresist pattern 49 exposing the phase inversion region C is formed on the entire surface. In this case, the second photoresist pattern 49 exposes a wider portion than the chromium layer pattern 46 exposing the phase inversion region C. (See FIG. 4D)
다음, 상기 제2감광막패턴(49)을 식각마스크로 상기 크롬층패턴(46)에 의해 노출되는 제2석영기판(43)을 건식식각하여 제거하고, 이어서 상기 제1석영기판(41)을 과도식각공정으로 소정 두께 제거하여 홈(50)을 형성한다. 이때, 상기 제2석영기판(43)의 건식식각공정으로 180。 위상반전을 이루기 위한 깊이보다는 얕은 홈(50)이 형성되고, 상기 제1석영기판(41)의 과도식각공정에 의해 180。 위상반전을 위한 깊이(h)를 미세하게 조절한다. (도 4e 참조)Next, the second photosensitive film pattern 49 is etched and removed by dry etching the second quartz substrate 43 exposed by the chromium layer pattern 46, and then the first quartz substrate 41 is transiently removed. The groove 50 is formed by removing a predetermined thickness by an etching process. In this case, a shallow groove 50 is formed in the dry etching process of the second quartz substrate 43 rather than a depth to achieve 180 ° phase inversion, and the 180 ° phase is formed by the transient etching process of the first quartz substrate 41. Finely adjust the depth h for inversion. (See Figure 4E)
그 다음, 상기 제2감광막패턴(49)을 제거한다. (도 4f 참조)Next, the second photoresist pattern 49 is removed. (See Figure 4f)
다음, 상기 크롬층패턴(46)에 노출되는 위상반전영역(C)의 제2석영기판(43)과 비위상반전영역(D)의 제1석영기판(41)을 소정 두께 습식식각하여 상기 크롬층패턴(46)의 하부에 테이퍼를 형성한다. (도 4g 참조)Next, the second quartz substrate 43 of the phase inversion region C and the first quartz substrate 41 of the nonphase inversion region D are exposed to the chromium layer pattern 46 by wet etching to a predetermined thickness. A taper is formed below the layer pattern 46. (See Figure 4g)
이상 상술한 바와 같이, 상기한 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법에 의하면, 식각선택비 차이를 갖는 적층구조의 석영기판을 적용하여 주어진 파장 영역에서 정확하게 위상차가 조절된 얼터내이팅 위상 반전 마스크를 제조함으로써 0.10㎛ 이하의 디자인 룰(design rule)을 갖는 미세패턴을 갖는 고집적 반도체소자를 형성할 수 있는 이점이 있다.As described above, according to the method for manufacturing an alternating phase inversion mask of a semiconductor device according to the present invention, an alternating phase difference is precisely adjusted in a given wavelength region by applying a quartz substrate having a laminated structure having an etching selectivity difference. There is an advantage in that a highly integrated semiconductor device having a fine pattern having a design rule of 0.10 μm or less can be formed by manufacturing a biting phase inversion mask.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077736A KR20020048537A (en) | 2000-12-18 | 2000-12-18 | Manufacturing method for alternating phase shift mask of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077736A KR20020048537A (en) | 2000-12-18 | 2000-12-18 | Manufacturing method for alternating phase shift mask of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020048537A true KR20020048537A (en) | 2002-06-24 |
Family
ID=27682752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000077736A Withdrawn KR20020048537A (en) | 2000-12-18 | 2000-12-18 | Manufacturing method for alternating phase shift mask of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020048537A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8982326B2 (en) | 2011-11-16 | 2015-03-17 | Samsung Display Co., Ltd. | Exposure system, method of forming pattern using the same and method of manufacturing display substrate using the same |
-
2000
- 2000-12-18 KR KR1020000077736A patent/KR20020048537A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8982326B2 (en) | 2011-11-16 | 2015-03-17 | Samsung Display Co., Ltd. | Exposure system, method of forming pattern using the same and method of manufacturing display substrate using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| KR0127662B1 (en) | Method for fabricating phase shift mask of semiconductor device | |
| KR100886419B1 (en) | Method for manufacturing phase shift mask and phase shift mask | |
| JPH1069060A (en) | Phase inversion mask and its production | |
| KR19980028362A (en) | Manufacturing method of fine pattern of semiconductor device | |
| KR100620652B1 (en) | Method for manufacturing phase inversion mask of semiconductor device | |
| KR20020048537A (en) | Manufacturing method for alternating phase shift mask of semiconductor device | |
| KR100390963B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR20020051109A (en) | Method for fabricating half-tone mask | |
| KR100284069B1 (en) | Exposure mask for semiconductor device and manufacturing method thereof | |
| JPH04291345A (en) | Pattern formation method | |
| KR100861292B1 (en) | How to form a fine pattern | |
| KR100818389B1 (en) | Method of forming fine pattern of semiconductor device | |
| KR20000004485A (en) | Method for forming fine patterns of semiconductor devices | |
| KR100289664B1 (en) | Manufacturing Method of Exposure Mask | |
| KR100610762B1 (en) | Pattern Formation Method | |
| KR19980048210A (en) | Method of forming fine pattern of semiconductor device | |
| KR20020017847A (en) | A method for forming a phase shift mask | |
| KR20020002676A (en) | A method for manufacturing phase shift mask of semiconductor device | |
| KR100419971B1 (en) | Mask for forming pattern in fabricating semiconductor device and fabricating method thereof | |
| KR960011465B1 (en) | Fabricating method of phase shift mask | |
| KR100623922B1 (en) | Manufacturing method of phase inversion mask | |
| KR970048998A (en) | Fine pattern formation method | |
| KR19980026093A (en) | Method of forming fine pattern of semiconductor device | |
| JPS6154629A (en) | Forming process of photoresist pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001218 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |