[go: up one dir, main page]

KR20020029566A - Getter of Field Emission Display and Method of Fabricating the same - Google Patents

Getter of Field Emission Display and Method of Fabricating the same Download PDF

Info

Publication number
KR20020029566A
KR20020029566A KR1020000060465A KR20000060465A KR20020029566A KR 20020029566 A KR20020029566 A KR 20020029566A KR 1020000060465 A KR1020000060465 A KR 1020000060465A KR 20000060465 A KR20000060465 A KR 20000060465A KR 20020029566 A KR20020029566 A KR 20020029566A
Authority
KR
South Korea
Prior art keywords
getter
field emission
present
electrode
lower substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000060465A
Other languages
Korean (ko)
Other versions
KR100740829B1 (en
Inventor
문성학
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000060465A priority Critical patent/KR100740829B1/en
Publication of KR20020029566A publication Critical patent/KR20020029566A/en
Application granted granted Critical
Publication of KR100740829B1 publication Critical patent/KR100740829B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/94Selection of substances for gas fillings; Means for obtaining or maintaining the desired pressure within the tube, e.g. by gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2209/00Apparatus and processes for manufacture of discharge tubes
    • H01J2209/38Control of maintenance of pressure in the vessel
    • H01J2209/385Gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/94Means for exhausting the vessel or maintaining vacuum within the vessel
    • H01J2329/943Means for maintaining vacuum within the vessel
    • H01J2329/945Means for maintaining vacuum within the vessel by gettering
    • H01J2329/946Means for maintaining vacuum within the vessel by gettering characterised by the position or form of the getter

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 내부진공을 고진공 상태로 유지시킬 수 있도록 하는 전계 방출 표시장치의 게터를 제공하는데 있다.An object of the present invention is to provide a getter of a field emission display device capable of maintaining internal vacuum in a high vacuum state.

본 발명의 전계 방출 표시장치는 하부기판과, 상기 하부기판에 형성된 다수개의 캐소드전극과, 상기 캐소드전극에 교차하는 다수의 게이트전극에 의한 표시영역인 다수의 전계방출어레이를 가지는 전계방출소자에서 가스를 흡착하는 게터가 상기 전계방출어레이 영역내에 위치하는 것을 특징으로 한다.The field emission display device of the present invention has a gas in a field emission device having a lower substrate, a plurality of cathode electrodes formed on the lower substrate, and a plurality of field emission arrays which are display areas formed by a plurality of gate electrodes intersecting the cathode electrodes. And a getter for adsorbing is located in the field emission array region.

결과적으로 본 발명에 따른 게터가 액티브 영역내의 캐소드전극 사이의 하부기판상에 위치한 장홈의 중심부에 형성되어 패널 내부를 고진공 상태로 유지할 수 있다. 또한, 스페이서를 제외한 모든 공간에 형성이 가능하므로 종래기술에서 배기튜브에 장착된 게터에 비하여 게터의 표면적이 월등히 커지게 되므로 아웃게싱(outgassing)되는 가스를 최대한 흡수하여 수명을 향상시킬 수 있고, 전계 방출로 인해 진공이 떨어지는 것을 사전에 막을 수 있다. 뿐만 아니라, 게터를 아래쪽에 설치함으로 인해 캐소드전극에서 나오는 전자와 가스들과의 충돌로 인해 야기되는 진공저하나 에미터 팁의 마모를 저하시킬 수 있다. 나아가, 본 발명에 따른 FED는 배기구가 형성되지 않으므로 그 만큼 전계 방출 어레이 및 유효표시화면 면적을 크게 할 수 있으므로 대면적화에 유리하다.As a result, the getter according to the present invention is formed in the center of the long groove located on the lower substrate between the cathode electrodes in the active region, thereby keeping the inside of the panel in a high vacuum state. In addition, since it is possible to form in any space except the spacer, the surface area of the getter is significantly larger than the getter mounted in the exhaust tube in the prior art, so that the gas can be absorbed outgassing (maximum) to improve the life, electric field It is possible to prevent the vacuum from dropping due to the discharge. In addition, by installing the getter below, the wear of the emitter tip may be reduced due to the collision of electrons and gases from the cathode electrode. Further, the FED according to the present invention is advantageous in large area since the exhaust port is not formed, so that the field emission array and the effective display screen area can be made larger.

Description

전계 방출 표시장치의 게터와 그 제조방법{Getter of Field Emission Display and Method of Fabricating the same}Getter of Field Emission Display and Method of Fabrication thereof {Getter of Field Emission Display and Method of Fabricating the same}

본 발명은 전계 방출 표시장치에 관한 것으로, 특히 내부 진공상태를 고진공 상태로 유지시키도록 하는 전계 방출 표시장치의 게터에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission display, and more particularly to a getter of a field emission display for maintaining an internal vacuum in a high vacuum state.

최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시 장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함 ) 및 플라즈마 표시장치(Plasma Display Panel : PDP) 등이 있다. FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel)효과에 의하여 전자를 방출하는 냉음극을 이용하여 음극선관과 같이 전자빔에 의해 형광체를 여기시켜 발광하게 함으로써 화상을 표시하게 된다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes (CRTs). Such flat panel displays include a liquid crystal display (LCD), a field emission display (hereinafter referred to as "FED"), a plasma display panel (PDP), and the like. The FED uses a cold cathode, which concentrates a high field on a sharp cathode (emitter) and emits electrons by a quantum mechanical tunnel effect, which excites the phosphor by an electron beam like a cathode ray tube, thereby emitting an image. Will be displayed.

도 1을 참조하면, 애노드전극(4)이 형성된 상부 유리기판(2)과, 전계 방출 어레이(32)가 형성된 하부 유리기판(12)을 구비한 FED가 도시되어 있다. 상부 유리기판(2)과 하부 유리기판(12) 사이에는 전계 방출 높이를 마련하기 위한 스페이서(10)가 형성된다. 상부 유리기판(2)에는 콘트라스트를 향상시키기 위한 블랙 매트릭스(8)가 적·녹·청색의 서브 화소셀의 경계부에 형성되며, 블랙 매트릭스(8) 사이에는 적·녹·청색의 형광체(6)가 형성된다. 하부 유리기판(12)에 형성된 전계 방출 어레이(32)는 도 2에서 나타낸 바와 같이 캐소드전극(14), 에미터(16), 게이트절연층(18), 게이트전극(20), 포커싱절연층(22) 및 포커싱전극(24)으로 구성된다. 캐소드전극(14)은 게이트전극(20)과 직교되는 방향으로 하부 유리기판(12) 상에 형성되어 에미터(16)에 전류를 공급하게 된다. 에미터(16)는 원추형 팁 형태로 형성되어 캐소드전극(14)으로부터 공급되는 전류신호에 의해 전자(30)를 방출하게 된다. 게이트절연층(18)은 캐소드전극(14)과 게이트전극(20) 사이를 절연하는 역할을 한다. 게이트전극(20)은 전자를 인출시키기 위한 인출전극으로 이용된다. 포커싱 절연층(22)은 게이트전극(20)과 포커싱전극(24) 사이를 절연하는 역할을 한다. 포커싱전극(24)은 에미터(16)로부터 인출된 전자를 접속하는 역할을 한다. 화상 또는 영상을 표시하기 위하여, 캐소드전극(14)에 부극성(-)의 캐소드전압이 인가되고 게이트전극(20)에 정극성(+)의 게이트 전압이 인가된다. 그러면 캐소드전극(14)과 게이트전극(20) 사이에 전계가 형성되면서 양자역학적인 터널링 현상에 의해 에미터(16) 끝단의 선단으로부터 전자(30)가 방출된다. 방출된 전자(30)는 게이트전극(20) 사이의 홀을 통과하여 부극성(-)의 포커스 전압이 인가되는 포커싱전극(24)`에 의해 접속된다. 포커싱전극(24)에 의해 접속된 전자는 정극성(+)의 애노드전압이 인가되는 애노드전극(4)쪽으로 가속되어 형광체(6)에 충돌된다. 이렇게 전자(30)가 형광체(6)에 충돌되면 형광체(6)는 여기되어 발광하여 적색·녹색·청색 중 어느 한 색의 가시광을 발생하게 된다.Referring to FIG. 1, there is shown a FED having an upper glass substrate 2 on which an anode electrode 4 is formed, and a lower glass substrate 12 on which a field emission array 32 is formed. A spacer 10 is formed between the upper glass substrate 2 and the lower glass substrate 12 to provide a field emission height. In the upper glass substrate 2, a black matrix 8 is formed at the boundary of the red, green, and blue sub pixel cells to improve contrast, and the red, green, and blue phosphors 6 are interposed between the black matrixes 8. Is formed. As shown in FIG. 2, the field emission array 32 formed on the lower glass substrate 12 includes a cathode electrode 14, an emitter 16, a gate insulating layer 18, a gate electrode 20, and a focusing insulating layer ( 22) and a focusing electrode 24. The cathode electrode 14 is formed on the lower glass substrate 12 in a direction orthogonal to the gate electrode 20 to supply current to the emitter 16. The emitter 16 is formed in the form of a conical tip to emit electrons 30 by the current signal supplied from the cathode electrode 14. The gate insulating layer 18 insulates between the cathode electrode 14 and the gate electrode 20. The gate electrode 20 is used as an extraction electrode for drawing electrons. The focusing insulating layer 22 insulates between the gate electrode 20 and the focusing electrode 24. The focusing electrode 24 serves to connect electrons drawn from the emitter 16. In order to display an image or an image, a negative (-) cathode voltage is applied to the cathode electrode 14 and a positive (+) gate voltage is applied to the gate electrode 20. Then, as the electric field is formed between the cathode electrode 14 and the gate electrode 20, electrons 30 are emitted from the tip of the end of the emitter 16 by the quantum mechanical tunneling phenomenon. The emitted electrons 30 pass through holes between the gate electrodes 20 and are connected by the focusing electrode 24 ′ to which a negative focus voltage is applied. Electrons connected by the focusing electrode 24 are accelerated toward the anode electrode 4 to which a positive anode voltage is applied and collide with the phosphor 6. When the electrons 30 collide with the phosphor 6 in this manner, the phosphor 6 is excited and emits light to generate visible light of any one of red, green, and blue colors.

FED는 그 구동특성 상 패널 내부의 전계 방출 공간이 10-6Torr 이상의 고진공 상태를 유지하여야 한다. 에미터(16)와 게이트전극(20) 사이는 서브 마이크론 정도로 간격을 두고 이격되어 에미터(16)와 게이트전극(20) 사이에 107V/㎝ 정도의고전계가 인가되는데, 에미터(16)와 게이트전극(20) 사이가 고진공으로 유지되지 않으면 에미터(16)와 게이트전극(20) 사이에 방전이 일어나거나 절연파괴가 일어날 수 있다. 또한, 전계 방출 공간이 고진공으로 유지되지 않으면 패널 내부에 존재하는 중성입자들이 전자(30)와 충돌하여 양이온을 발생시키게 된다. 이렇게 발생된 양이온들은 에미터(16)에 충돌하여 에미터(16)를 열화시키거나 전자(30)와 충돌하여 전자(30)의 가속 에너지를 감쇠시킴으로써 휘도를 낮추게 한다. 이를 방지하기 위하여, FED의 제조공정에 있어서 패널 내부를 진공 상태로 만드는 진공 공정이 필요하게 된다.FED has a field emission space of 10-6Maintain high vacuum above Torr. The distance between the emitter 16 and the gate electrode 20 is spaced at submicron intervals so that 10 between the emitter 16 and the gate electrode 207V / cm If a high electric field of degree is applied, discharge or insulation breakdown may occur between the emitter 16 and the gate electrode 20 if the emitter 16 and the gate electrode 20 are not maintained in high vacuum. In addition, if the field emission space is not maintained at high vacuum, the neutral particles present in the panel collide with the electrons 30 to generate cations. The cations thus generated impair the emitter 16 to degrade the emitter 16 or collide with the electron 30 to attenuate the acceleration energy of the electron 30 to lower the brightness. In order to prevent this, a vacuum process for making the inside of the panel in a vacuum state in the manufacturing process of the FED is required.

도3 및 도 4를 참조하면, 하부 유리기판(12)의 일측에는 배기구(48)가 형성되며 배기구(48)에는 프릿글라스(Frit glass)(36)에 의해 배기튜브가 연결된다.(S1 단계) 이어서, 배기구(48)를 사이에 두고 스페이서(10)와 프릿글라스(34)가 상부 유리기판(2)과 하부 유리기판(12) 사이에 형성된다.(S2 단계) 이들 스페이서(10)와 프릿글라스(34)는 각각 가소결된다. 가소결시 프릿글라스(34) 내에 포함된 유기물 성분의 결합재(binder)는 번-아웃(burn-out)된다. 여기서, 프릿글라스(34)의 조성에 따라 다른 소결온도 특성을 가지므로 가소결을 위하여 적절한 온도를 선택하여 열처리하여야 한다. 가소결 후, 상부 유리기판(2)과 하부 유리기판(12)이 합착 및 정렬(align)되고 가소결 온도보다 높은 대략 450。C로 본 소결을 실시함으로써 상부 유리기판(2)과 하부 유리기판(12)이 완전히 합착된다.(S3 단계) 소결/합착공정 후, 배기튜브(42)내에 게터(40)를 장착하고 패널 내부의 수분(H2O) 성분을 제거하기 위하여 패널을 가열하면서 펌프(46)를 이용하여 패널 내부의 가스를 외부 챔버로 배기시키게 된다.(S4 단계) 배기시 패널 내부의 진공도가 원하는 수준에 이르게 되면 배기튜브(42)에 인접하게 설치된 국부가열장치(38)를 이용하여 배기튜브(42)의 중간부를 잘라내는 편치-오프(pinch-off) 공정으로 패널과 외부챔버를 격리시키게 된다.(S5 단계) 이 때, 격리된 패널의 내부 진공도가 펀치-오프시 다시 떨어지기 때문에 게터(40)를 고온 활성화시켜 진공도를 다시 회복시키는 공정이 이어진다.(S6 단계)3 and 4, an exhaust port 48 is formed at one side of the lower glass substrate 12, and an exhaust tube is connected to the exhaust port 48 by frit glass 36. Next, the spacer 10 and the frit glass 34 are formed between the upper glass substrate 2 and the lower glass substrate 12 with the exhaust port 48 interposed therebetween (step S2). The frit glass 34 is presintered respectively. The binder of the organic component contained in the frit glass 34 at the time of plastic sintering is burned out. Here, since the sintering temperature characteristics are different according to the composition of the frit glass 34, an appropriate temperature should be selected and heat-treated for plasticization. After the sintering, the upper glass substrate 2 and the lower glass substrate 12 are bonded and aligned, and the main glass substrate 2 and the lower glass substrate are sintered at about 450 ° C. higher than the sintering temperature. (12) is fully bonded. (Step S3) After the sintering / bonding process, the getter 40 is mounted in the exhaust tube 42 and the pump is heated while heating the panel to remove the water (H 2 O) component inside the panel. The gas inside the panel is exhausted to the outer chamber by using the 46 (step S4). When the degree of vacuum inside the panel reaches a desired level during exhaust, the local heating device 38 installed adjacent to the exhaust tube 42 is opened. In this case, the panel and the outer chamber are separated by a pinch-off process in which the middle portion of the exhaust tube 42 is cut off (step S5). Because it falls, activate getter 40 at high temperature This process of lead (step S6)

통상, 게터(40)를 실장하는 방법으로는 기판 합착전에 미리 게터(40)를 패널 내부에 장착하는 방법과 기판 합착후 배기튜브(42) 내에 핀치-오프지점 바로 위에 게터(40)를 장착하는 방법이 있다. 게터(40)를 패널 내부에 미리 장착하는 방법은 전계 방출 어레이(32)에 근접하게 패널 내부에 게터를 실장하면 전계 방출 어레이(32)에 대한 가스 흡착효율이 비교적 높은 장점이 있다. 그러나 게터(40)를 패널 내부에 미리 장착하는 방법은 게터(40)를 상부 유리기판(2) 상에 접착시키기 때문에 상부 유리기판(2)에 접착된 게터(40)의 한 면이 가스를 흡착하지 못하게 되므로 가스 흡착효율을 어느 한계 이상으로 높일 수 없고 대기 분위기에서 행해지는 프릿글라스(34)의 본 소결시 게터(40)가 O2나C 등에 의해 오염될 수 있는 단점이 있다. 기판 합착후 게터(40)를 배기튜브(42)내에 장착하는 방법은 본소결 후에 게터(40)가 실장되기 때문에 오염이 최소화되는 반면 튜브 내의 제한공간 안에 게터(40)가 실장되므로 게터(40)의 표면적이 제한되어 가스 흡착효율이 낮은 문제점이 있다. 이와 같은 종래의 게터 실장방법들의 단점을 줄이기 위하여, 최근에는 배기튜브(42)를 통해서 실시하는 배기공정 대신 배기튜브를 사용하지 않고 패널의 합착공정을 진공 분위기에서 실시하여 공정수를 줄일 수 있는 베이큠-인-라인 실링(Vacuum-in-line-sealing) 공정의 개발이 활발히 진행되고 있다.In general, a method of mounting the getter 40 includes mounting the getter 40 inside the panel before joining the substrate and mounting the getter 40 just above the pinch-off point in the exhaust tube 42 after joining the substrate. There is a way. The method of pre-mounting the getter 40 in the panel has an advantage in that the gas adsorption efficiency for the field emission array 32 is relatively high when the getter is mounted in the panel close to the field emission array 32. However, in the method of pre-mounting the getter 40 inside the panel, the getter 40 is adhered to the upper glass substrate 2 so that one surface of the getter 40 adhered to the upper glass substrate 2 adsorbs gas. Since it is impossible to increase the gas adsorption efficiency above a certain limit, the getter 40 may be contaminated by O 2 or C during the main sintering of the frit glass 34 performed in the atmosphere. In the method of mounting the getter 40 in the exhaust tube 42 after the substrate is bonded, since the getter 40 is mounted after the main sintering, contamination is minimized, while the getter 40 is mounted in the confined space in the tube. There is a problem that the surface area of the gas adsorption efficiency is low is limited. In order to reduce the disadvantages of the conventional getter mounting methods, a bay which can reduce the number of processes by performing the panel bonding process in a vacuum atmosphere without using an exhaust tube instead of the exhaust process performed through the exhaust tube 42 has recently been performed. Development of vacuum-in-line-sealing processes is actively underway.

종래의 FED 소자는 패널 내부의 가스를 배출시키기 위한 배기구(48)가 형성되어야 하므로 유효표시화면의 크기가 줄어드는 문제점이 있다. 다시 말하여, 배기구(48)는 하부 유리기판(12)의 일측 가장자리에 형성된다. 이러한 배기구(48)의 직경에 3-4㎜ 정도의 폭을 가지는 더미공간(50)이 전계방출 어레이(32)와 프릿글라스(34) 사이에 마련된다. 이에 따라, 종래의 FED는 더미공간(50)의 면적만큼 전계 방출 어레이(32)의 면적이 줄어들게 되므로 유효표시 화면의 크기가 줄어들게 된다.The conventional FED device has a problem that the size of the effective display screen is reduced because an exhaust port 48 for discharging the gas inside the panel must be formed. In other words, the exhaust port 48 is formed at one edge of the lower glass substrate 12. A dummy space 50 having a width of about 3-4 mm in the diameter of the exhaust port 48 is provided between the field emission array 32 and the frit glass 34. Accordingly, in the conventional FED, since the area of the field emission array 32 is reduced by the area of the dummy space 50, the size of the effective display screen is reduced.

따라서, 본 발명의 목적은 내부 진공상태를 고진공 상태로 유지시킬 수 있도록 하는 전계 방출 표시장치의 게터가 제공되는데 있다.Accordingly, an object of the present invention is to provide a getter of a field emission display device that can maintain an internal vacuum state in a high vacuum state.

도 1은 종래 기술의 전계 방출 표시장치를 나타내는 단면도.1 is a cross-sectional view showing a field emission display of the prior art.

도 2는 도 1에 도시된 "A" 부분을 확대하여 나타낸는 단면도.FIG. 2 is an enlarged cross-sectional view of a portion “A” shown in FIG. 1. FIG.

도 3은 종래의 전계 방출 표시장치의 제조방법에 있어서 진공공정의 수순을 단계적으로 나타내는 흐름도.3 is a flow chart showing the vacuum process step by step in the conventional method for manufacturing a field emission display.

도 4는 도 1에 도시된 전계 방출 표시장치에 펌프가 연결된 상태를 나타내는 단면도.4 is a cross-sectional view illustrating a state in which a pump is connected to the field emission display shown in FIG. 1.

도 5는 도 4에 도시된 배기구의 위치를 나타내는 평면도.FIG. 5 is a plan view showing the position of an exhaust port shown in FIG. 4; FIG.

도 6은 본 발명의 실시예에 따른 전계 방출 표시장치를 나타내는 단면도.6 is a cross-sectional view illustrating a field emission display device according to an exemplary embodiment of the present invention.

도 7는 본 발명의 실시예에 따른 전극구조 및 게터의 위치를 개략적으로 나타내는 평면도.7 is a plan view schematically showing the position of the electrode structure and the getter according to the embodiment of the present invention.

도 8은 도7에 도시된 전계 방출 표시장치에 게터의 위치를 나타내는 사시도.FIG. 8 is a perspective view showing the position of the getter in the field emission display shown in FIG.

도 9a 내지 도 9d는 본 발명의 실시예에 따른 FED의 형성방법을 나타내는 단면도.9A to 9D are cross-sectional views illustrating a method of forming an FED according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,51 : 상부기판 4,54 : 애노드전극2,51: upper substrate 4,54: anode electrode

6,56 : 형광체 8 : 블랙 매트릭스6,56 phosphor 8: black matrix

10,11 : 스페이서 12,52 : 하부기판10,11: spacer 12,52: lower substrate

14,54 : 캐소드전극 16 : 에미터14,54 cathode electrode 16: emitter

17 : 장홈 18,58 : 게이트절연층17: long groove 18,58: gate insulating layer

58a : 절연물질 20,60 : 게이트전극58a: insulating material 20, 60: gate electrode

60a : 전극물질 22 : 포커스절연층60a: electrode material 22: focus insulation layer

24 : 포커스전극 30 : 전자24: focus electrode 30: electron

32,62 : 전계방출 어레이 34,36 : 프릿글라스32,62: field emission array 34,36: frit glass

38 : 국부가열장치 40,41 : 게터38: local heating device 40, 41: getter

42 : 배기튜브 46 : 펌프42: exhaust tube 46: pump

48 : 배기구 50 : 더미공간48: exhaust port 50: dummy space

상기 목적을 달성하기 위하여 본 발명에 따른 전계 방출 표시장치는 하부기판과, 상기 하부기판에 형성된 다수개의 캐소드전극과, 상기 캐소드전극에 직교하는 다수의 게이트전극에 의한 표시영역인 다수의 전계방출어레이를 가지는 전계방출소자에서 가스를 흡착하는 게터가 상기 전계방출어레이 영역내에 위치하는 것을 특징으로 한다.In order to achieve the above object, a field emission display device according to the present invention includes a plurality of field emission arrays including a lower substrate, a plurality of cathode electrodes formed on the lower substrate, and a plurality of gate electrodes orthogonal to the cathode electrodes. A getter for adsorbing gas in a field emission device having a is located in the field emission array region.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도6 내지 도9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 9.

도 6을 참조하면, 애노드 전극(54) 및 형광체(56)가 적층된 상부기판(51)과, 하부기판(52) 상에 형성되는 전계 방출 어레이(62)를 구비한 FED가 도시되어 있다. 전계 방출 어레이(62)는 다수개의 장홈(17)을 지닌 하부기판(52)상에 형성되는 캐소드전극(54)과,캐소드전극(54)상에형성되는 게이트절연층(58)과,게이트절연층(58)위에 캐소드전극(54)과 직교하게끔 형성되는 게이트전극(60)을 구비한다. 여기서, 캐소드전극(60)은 게이트전극(54)과 직교되는 방향으로 하부 유리기판(52) 상에 형성되어 에미터(도시하지 않음)에 전류를 공급하게 되며 게이트절연층(58)은 캐소드전극(54)과 게이트전극(60) 사이를 절연하는 역할을 한다. 그리고, 게이트전극(60)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부기판(51)과 하부기판(52) 사이에는 외부 대기압력에 견딜수 있도록 스페이서(11)가 설치된다.Referring to FIG. 6, there is shown a FED having an upper substrate 51 on which an anode electrode 54 and a phosphor 56 are stacked, and a field emission array 62 formed on the lower substrate 52. The field emission array 62 includes a cathode electrode 54 formed on the lower substrate 52 having a plurality of long grooves 17, a gate insulating layer 58 formed on the cathode electrode 54, and gate insulation. A gate electrode 60 is formed on the layer 58 so as to be orthogonal to the cathode electrode 54. Here, the cathode electrode 60 is formed on the lower glass substrate 52 in a direction orthogonal to the gate electrode 54 to supply current to the emitter (not shown), and the gate insulating layer 58 is the cathode electrode. It serves to insulate between the 54 and the gate electrode 60. The gate electrode 60 is used as an extraction electrode for withdrawing electrons. The spacer 11 is installed between the upper substrate 51 and the lower substrate 52 to withstand the external atmospheric pressure.

도 7은 본 발명의 실시예를 따른 전극구조 및 게터의 위치를 개략적으로 나타내는 평면도이다.7 is a plan view schematically showing the position of the electrode structure and getter according to an embodiment of the present invention.

도 7을 참조하면, FED의 전극구조는 캐소드전극(54)과, 캐소드전극(54)과 나란하게 형성되는 장홈(17)과, 장홈의 위에 형성되는 게터(41)와, 캐소드전극(54)과 교차되게 형성되는 게이트전극(60)등이 포함된다.Referring to FIG. 7, the electrode structure of the FED includes a cathode electrode 54, a long groove 17 formed in parallel with the cathode electrode 54, a getter 41 formed on the long groove, and a cathode electrode 54. And a gate electrode 60 formed to intersect with each other.

도 8은 본 발명의 실시 예에 따른 FED의 하판구조를 상세히 나타낸 것이다. 도 8의 FED는 캐소드전극(54), 에미터(도시하지 않음), 게이트전극(도시하지 않음), 캐소드전극(54) 사이의 하부기판(52)에 형성되는 장홈(17)과, 장홈(17)의 중심부에 형성되는 게터(41)를 구비한다. 여기서, 게터(41)는 캐소드전극(15)층 사이의 하부기판상에 위치한 장홈(17)의 중심부에 액티브 영역에 노출되지 않는 상태로 형성되어 패널 내부의 가스를 흡착하는 역할을 한다. 이 게터(41)는 도시된 것처럼 캐소드전극(15)과 나란하게 형성되며, 패널의 스페이서를 제외한 모든 영역에 설치할 수 있다. 그러므로 게터(41)는 캐소드전극(15)과 같은 라인의 수만큼 형성될 수 있다. 이것은 종래 기술에 비하면 보다 많은 영역에 게터(41)를 설치할 수 있게 된다. 또한, 캐소드전극(54)층 아래에 설치함으로서 게터(41)가 진공저하의 원인이 되지 않게 함으로 인해 수명과 신뢰성을 높일 수 있다.Figure 8 illustrates in detail the bottom plate structure of the FED according to an embodiment of the present invention. The FED of FIG. 8 includes a long groove 17 formed in the lower substrate 52 between the cathode electrode 54, the emitter (not shown), the gate electrode (not shown), and the cathode electrode 54, and the long groove ( And a getter 41 formed at the center of the 17. FIG. Here, the getter 41 is formed in the center of the long groove 17 located on the lower substrate between the cathode electrode 15 layers without being exposed to the active region, and serves to adsorb gas inside the panel. The getter 41 is formed in parallel with the cathode electrode 15 as shown, and can be installed in all regions except for the spacer of the panel. Therefore, the getter 41 may be formed as many as the same number of lines as the cathode electrode 15. This makes it possible to install the getter 41 in more areas than in the prior art. In addition, since the getter 41 is not caused by the lowering of the vacuum by being provided under the cathode electrode 54 layer, the lifetime and reliability can be increased.

도 9a 내지 9d는 FED의 형성방법을 단계적으로 나타내는 단면도이다.9A to 9D are cross-sectional views showing the method of forming the FED step by step.

먼저, 9a와 같이 캐소드전극(54) 사이의 하부 유리기판(13)상에 에칭 등의 방법을 이용하여 단면이 반원인 장홈(17)이 형성되게 한다. 이것은 게터(41)가 공간에 노출되지 않도록 하기위한 것이다. 그리고 마스크를 이용하여 장홈(17)의 중심에 게터(41)가 형성된다. 상기 장홈(17)과 게터(41)를 형성한 하부 유리기판(13)상에 전극물질을 증착한 후 패터닝하면 도 9b와 같은 캐소드전극(15)이 형성된다. 그리고, 9c는 캐소드전극(15)과 하부 유리기판(13)상에 절연물질(19a)이 소정 두께 만큼 증착되도록 하고, 그 위에 다시 전극물질(21a)이 증착되도록 한다. 전극물질(21a)은 사진석판(Photolithograpy)에 의하여 도 9d와 같이 패터닝 되어 게이트전극(21)이 형성되며, 절연물질(19a)은 게이트전극(21)을 마스크로 이용하여 식각된다. 그러면 식각된 절연물질은 게이트절연층(19)으로 형성된다. 실제로 게터는 패널 제조시 단 한 번의 공정으로 내부의 진공을 유지하도록 하기 때문에 이후에는 순수한 게터만으로 내부 진공을 고진공으로 유지해야 하는데 이것은 게터의 물질과 양, 위치에 따라 상태가 달라질 수 있다.First, a long groove 17 having a semicircular cross section is formed on the lower glass substrate 13 between the cathode electrodes 54 by using a method such as etching as in 9a. This is to prevent the getter 41 from being exposed to space. The getter 41 is formed at the center of the long groove 17 by using a mask. When the electrode material is deposited on the lower glass substrate 13 on which the long groove 17 and the getter 41 are formed and patterned, the cathode electrode 15 as shown in FIG. 9B is formed. In addition, 9c causes the insulating material 19a to be deposited on the cathode electrode 15 and the lower glass substrate 13 by a predetermined thickness, and the electrode material 21a is again deposited thereon. The electrode material 21a is patterned by a photolithograpy as shown in FIG. 9D to form a gate electrode 21, and the insulating material 19a is etched using the gate electrode 21 as a mask. The etched insulating material is then formed as the gate insulating layer 19. In fact, the getter is a one-step process that maintains the vacuum inside the panel, so the pure vacuum getter only maintains the internal vacuum at high vacuum, which can vary depending on the material, amount, and location of the getter.

따라서, 본 발명의 실시예에 따른 게터는 종래 기술과 달리 액티브 영역내에 가능한 직접적으로 노출되지 않으면서 캐소드전극 사이의 하부기판상에 위치한 장홈의 중심부에 보다 많이 형성된다.Accordingly, the getter according to the embodiment of the present invention is formed more in the center of the long groove located on the lower substrate between the cathode electrodes, as opposed to the prior art, without being directly exposed in the active region.

결과적으로, 종래에 비해 많은 영역에 게터를 설치할 수 있고, 또한 캐소드전극층 아래에 형성됨으로 인해 진공저하의 원인이 되지않고, 아싱을 유발하지 않도록 하는 것이 가능하게 된다.As a result, the getter can be provided in many areas as compared with the prior art, and it is possible to be formed under the cathode electrode layer so as not to cause a drop in vacuum and to cause ashing.

상술한 바와 같이, 본 발명에 따른 전계 방출 표시장치는 게터가 액티브 영역내의 캐소드전극 사이의 하부기판상에 위치한 장홈의 중심부에 형성되어 패널 내부를 고진공 상태로 유지할 수 있다. 또한, 스페이서를 제외한 모든 공간에 형성이 가능하므로 종래기술에서 배기튜브에 장착된 게터에 비하여 게터의 표면적이 월등히 커지게 되므로 아웃게싱(outgassing)되는 가스를 최대한 흡수하여 수명을 향상시킬 수 있다. 그리고, 게터를 아래쪽에 설치함으로 인해 캐소드전극에서 나오는 전자와 가스들과의 충돌로 인해 야기되는 진공저하와 에미터 팁의 마모를 저하시킬 수 있다. 나아가, 본 발명에 따른 FED는 배기구가 형성되지 않으므로 그 만큼 전계 방출 어레이 및 유효표시화면 면적을 크게 할 수 있으므로 대면적화에 유리함과 아울러 게터의 면적을 액티브 영역내에 보다 많이 설치해서 패널 내부를 항상 고진공으로 유지하는 것이 가능하고, 전계 방출로 인해 진공이 떨어지는 것을 사전에 막을 수 있다.As described above, in the field emission display device according to the present invention, a getter may be formed in the center of the long groove located on the lower substrate between the cathode electrodes in the active region to maintain the inside of the panel in a high vacuum state. In addition, since it is possible to form in any space except the spacer in the prior art, the surface area of the getter is significantly larger than that of the getter mounted on the exhaust tube, so that the outgassing gas can be absorbed as much as possible to improve the service life. In addition, since the getter is installed below, the vacuum drop and wear of the emitter tip may be reduced due to the collision of electrons and gases from the cathode electrode. Furthermore, the FED according to the present invention does not have an exhaust port, so that the field emission array and the effective display screen area can be increased accordingly, which is advantageous for large area, and also provides more getter area in the active area so that the inside of the panel is always high vacuum. It is possible to maintain the vacuum pressure and to prevent the vacuum from dropping due to the field emission.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (3)

하부기판과,Lower substrate, 상기 하부기판에 형성된 다수개의 캐소드전극과,A plurality of cathode electrodes formed on the lower substrate; 상기 캐소드전극에 직교하는 다수의 게이트전극에 의한 표시영역인 다수의 전계방출어레이를 가지는 전계방출소자에서 가스를 흡착하는 게터가 상기 전계방출어레이 영역내에 위치하는 것을 특징으로 하는 전계 방출 표시장치.And a getter for adsorbing gas in a field emission element having a plurality of field emission arrays, which are display areas by a plurality of gate electrodes orthogonal to the cathode electrode, located in the field emission array region. 제 1항에 있어서,The method of claim 1, 상기 게터가 외부에 노출되지 않도록 형성되어 있는 것을 특징으로 하는 전계 방출 표시장치.And the getter is formed so as not to be exposed to the outside. 제 2항에 있어서,The method of claim 2, 상기 캐소드전극 사이의 하부기판에 장홈이 형성되고, 상기 게터가 장홈내에 형성되는 것을 특징으로 하는 전계 방출 표시장치.And a long groove is formed in the lower substrate between the cathode electrodes, and the getter is formed in the long groove.
KR1020000060465A 2000-10-13 2000-10-13 Getter of field emission display device and manufacturing method thereof Expired - Fee Related KR100740829B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000060465A KR100740829B1 (en) 2000-10-13 2000-10-13 Getter of field emission display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000060465A KR100740829B1 (en) 2000-10-13 2000-10-13 Getter of field emission display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20020029566A true KR20020029566A (en) 2002-04-19
KR100740829B1 KR100740829B1 (en) 2007-07-20

Family

ID=19693471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060465A Expired - Fee Related KR100740829B1 (en) 2000-10-13 2000-10-13 Getter of field emission display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100740829B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10117306B2 (en) 2015-02-04 2018-10-30 Samsung Display Co., Ltd. Flexible display substrate, manufacturing method thereof, and flexible display device having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100220226B1 (en) * 1995-06-28 1999-09-15 김덕중 Gettering system for field emission display
KR100464293B1 (en) * 1998-01-12 2005-04-08 삼성에스디아이 주식회사 Field emitter
KR20000040521A (en) * 1998-12-18 2000-07-05 구자홍 Apparatus for removing impurity of plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10117306B2 (en) 2015-02-04 2018-10-30 Samsung Display Co., Ltd. Flexible display substrate, manufacturing method thereof, and flexible display device having the same

Also Published As

Publication number Publication date
KR100740829B1 (en) 2007-07-20

Similar Documents

Publication Publication Date Title
JP3171785B2 (en) Thin display device and method of manufacturing field emission cathode used therefor
US20090137179A1 (en) Field emission display and method of manufacturing the same
EP1371077B1 (en) Light-emitting strukture having a getter region
US7233301B2 (en) Flat panel display and method of manufacturing the same
US5786660A (en) Flat display screen with a high inter-electrode voltage
KR100740829B1 (en) Getter of field emission display device and manufacturing method thereof
US20070247057A1 (en) Image display device
US7615916B2 (en) Electron emission device including enhanced beam focusing and method of fabrication
KR100372735B1 (en) Field Emission Display
US7704117B2 (en) Electron emission display and method of fabricating mesh electrode structure for the same
JP4507557B2 (en) Method for manufacturing electron-emitting device and method for manufacturing display device
KR101266055B1 (en) Field emission display and fabricating method thereof
KR20010091394A (en) Getter of Field Emission Display
JP2000268703A (en) Field emission device
JP2006202553A (en) Image display device and manufacturing method thereof
JP2007123155A (en) Image display device
CN101013647A (en) Electron emission display spacer and manufacturing method thereof
KR20010083410A (en) Getter of Field Emission Display and Method of Implanting The Same
US20060232190A1 (en) Electron emission device and method for manufacturing the same
KR20060001504A (en) Electroluminescent display device having side support
KR20010056152A (en) Vacuum packaging method of field emission display device
KR20020056002A (en) Field Emission Display and Method of Ventilating and Sealing The Same
JPH0831346A (en) Flat display
JPWO2004013886A1 (en) Manufacturing method and manufacturing apparatus for image display device
JP2007134199A (en) Image display device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080422

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007408290000

Gazette reference publication date: 20070720

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100713

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100713

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301