[go: up one dir, main page]

KR20010113322A - Method of manufacturing a capacitor in a semiconductor device - Google Patents

Method of manufacturing a capacitor in a semiconductor device Download PDF

Info

Publication number
KR20010113322A
KR20010113322A KR1020000033615A KR20000033615A KR20010113322A KR 20010113322 A KR20010113322 A KR 20010113322A KR 1020000033615 A KR1020000033615 A KR 1020000033615A KR 20000033615 A KR20000033615 A KR 20000033615A KR 20010113322 A KR20010113322 A KR 20010113322A
Authority
KR
South Korea
Prior art keywords
film
layer
forming
oxygen
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000033615A
Other languages
Korean (ko)
Other versions
KR100616211B1 (en
Inventor
송창록
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000033615A priority Critical patent/KR100616211B1/en
Publication of KR20010113322A publication Critical patent/KR20010113322A/en
Application granted granted Critical
Publication of KR100616211B1 publication Critical patent/KR100616211B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/688Capacitors having no potential barriers having dielectrics comprising perovskite structures comprising barrier layers to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 전기 전도도는 높고 산소의 확산 계수는 낮은 A1-xRexBzO3(A=Y, La; Re=Sr, Ca; B=Cr, Mn, Fe; 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1) 및 La1-xSrxCo1-yCryO3중 어느 하나의 페로브스카이트(perovskite) 산화물로 BST 캐패시터의 하부 전극 및 상부 전극으로 사용함으로써 격자부정합을 최소화하여 BST의 결정성을 향상시키고 고온 후속 열공정이 진행되는 동안 콘택홀의 확산 방지막이 산화되는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, wherein A 1-x Re x B z O 3 (A = Y, La; Re = Sr, Ca; B = Cr, having high electrical conductivity and low oxygen diffusion coefficient) Mn, Fe; 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9 ≦ Z ≦ 1.1) and La 1-x Sr x Co 1-y Cr y O 3 with perovskite oxide The semiconductor device can improve the reliability of the device by minimizing lattice mismatch by using as the bottom electrode and the top electrode of the BST capacitor to improve the crystallinity of the BST and preventing the diffusion prevention film of the contact hole from being oxidized during the subsequent high temperature thermal process. A method of manufacturing a capacitor is provided.

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}Method of manufacturing a capacitor in a semiconductor device

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 전기 전도도는 높고 산소의 확산 계수는 낮은 페로브스카이트(perovskite) 산화물을 BST 캐패시터의 하부 전극 및 상부 전극으로 사용함으로써 격자부정합을 최소화하여 BST의 결정성을 향상시키고 고온 후속 열공정이 진행되는 동안 콘택홀의 확산 방지막이 산화되는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. In particular, a perovskite oxide having a high electrical conductivity and a low diffusion coefficient of oxygen is used as a lower electrode and an upper electrode of a BST capacitor, thereby minimizing lattice mismatch. The present invention relates to a method for manufacturing a capacitor of a semiconductor device capable of improving the crystallinity of the device and preventing the diffusion prevention film of the contact hole from oxidizing during the subsequent high temperature thermal process.

지금까지 DRAM용 BST 캐패시터의 전극 물질로는 Pt, lr, lrO2, Ru, RuO2등 귀금속 또는 귀금속 산화물이 이용되었다. 그러나 이 귀금속들은 산소를 매우 잘 흡착하는 특성과 높은 산소 용해도를 갖고 있다. 또한 입계를 따라 산소 원자가 빠르게 확산하기 때문에 BST와 접촉하는 경우 BST의 산소를 하부 전극 아래쪽에 있는 질화물 확산 방지막쪽으로 이동시켜 고온 열처리 동안 질화물 확산 방지막을 산화시키게 된다. 특히 Pt, lr, Ru등 금속 자체를 전극으로 사용하게 되면 BST 두께가 얇아질수록 유전율이 작아지는 현상이 발생하기 때문에 집적도를 높이기 위해 BST의 두께를 얇게 하는데 한계가 있다. 더구나 BST가 이들 귀금속과 귀금속 산화물에증착될 경우 격자부정합에 의해 계면에서 BST가 제대로 결정화하지 못하고 비정질층으로 존재하여 유효 유전율을 감소시킨다. 이러한 귀금속류의 전극 특성을 개선하고자 BST와 같은 격자 구조를 갖는 페로브스카이트(Perovskite)계 산화물, 예를 들어 SrRuO3, BaRuO3등을 전극으로 이용하려는 시도가 있어 왔다. 그러나 이들 산화물은 비록 전기전도도는 높지만 여전히 Ru을 사용하고 있기 때문에 높은 산소 확산 계수를 갖고 있는 단점이 있다. 이로 인해 TiN을 확산 방지막으로 사용하는 경우 550℃의 열처리에도 TiN이 산화되어 TiO2로 변화되는 단점이 있다.Until now, precious metals or precious metal oxides such as Pt, lr, lrO 2 , Ru, and RuO 2 have been used as electrode materials for BST capacitors for DRAM. However, these precious metals have very good oxygen adsorption and high oxygen solubility. In addition, since oxygen atoms diffuse rapidly along the grain boundaries, when contacted with BST, oxygen of the BST is moved toward the nitride diffusion barrier below the lower electrode to oxidize the nitride diffusion barrier during high temperature heat treatment. In particular, when the metal itself, such as Pt, lr, or Ru, is used as an electrode, the dielectric constant decreases as the thickness of the BST becomes thinner. Therefore, there is a limit to thinning the thickness of the BST to increase the degree of integration. Moreover, when BST is deposited on these noble metals and noble metal oxides, the BST does not crystallize properly at the interface due to lattice mismatch and thus exists as an amorphous layer, thereby reducing the effective dielectric constant. Perovskite (Perovskite) oxide to improve the electrode properties of this noble metal having a lattice structure, such as BST, for example, there has been an attempt to use such as SrRuO 3, BaRuO 3 as an electrode. However, these oxides have a disadvantage in that they have a high oxygen diffusion coefficient because they have high electrical conductivity but still use Ru. For this reason, when TiN is used as the diffusion barrier, there is a disadvantage that TiN is oxidized to TiO 2 even after heat treatment at 550 ° C.

따라서, 본 발명은 높은 전기전도도, 낮은 산소 확산 계수 및 낮은 산소 빈자리 결함 농도를 갖는 페로브스카이트 산화물을 이용하여 BST 캐패시터 전극을 형성함으로써 상기한 문제점을 해결할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a method of manufacturing a capacitor of a semiconductor device capable of solving the above problems by forming a BST capacitor electrode using a perovskite oxide having a high electrical conductivity, a low oxygen diffusion coefficient, and a low oxygen vacancies defect concentration. Its purpose is to.

상술한 목적을 달성하기 위한 본 발명은 소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막을 형성한 후 상기 제 1 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 폴리실리콘막, 오믹 콘택층 및 확산 방지막을 적층시켜 매립시키는 단계와, 전체 구조 상부에 제 2 절연막을 형성한 후 상기 확산 방지막 및 상기 제 1 절연막의 소정 영역이 노출되도록 식각하는 단계와, 전체 구조 상부에 A1-xRexBzO3(A=Y, La;Re=Sr, Ca; B=Cr, Mn, Fe; 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1) 및 La1-xSrxCo1-yCryO3중 어느 하나로 하부 전극을 형성하는 단계와, 전체 구조 상부에 BST막을 형성하고, A1-xRexBzO3(A=Y, La; Re=Sr, Ca; B=Cr, Mn, Fe; 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1) 및 La1-xSrxCo1-yCryO3중 어느 하나로 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is to form a contact hole for exposing a predetermined region of the semiconductor substrate by etching a predetermined region of the first insulating film after forming a first insulating film on the semiconductor substrate having a predetermined structure formed And filling the contact hole by laminating a polysilicon layer, an ohmic contact layer, and a diffusion barrier layer, forming a second insulating layer on the entire structure, and then exposing a predetermined region of the diffusion barrier layer and the first insulating layer. Etching and A 1-x Re x B z O 3 (A = Y, La; Re = Sr, Ca; B = Cr, Mn, Fe; 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9 ≦ Z ≦ 1.1) and La 1-x Sr x Co 1-y Cr y O 3 to form a lower electrode, a BST film is formed over the entire structure, and A 1-x Re x B z O 3 (A = Y, La; Re = Sr, Ca; B = Cr, Mn, Fe; 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9 ≦ Z ≦ 1.1) and La 1-x Sr x Co Top with any of 1-y Cr y O 3 It characterized in that it comprises a step of forming an electrode.

도 1은 La0.75Sr0.35CrO3와 La0.7Ca0.3CrO3의 전기전도도를 비교한 그래프.1 is a graph comparing the electrical conductivity of La 0.75 Sr 0.35 CrO 3 and La 0.7 Ca 0.3 CrO 3 .

도 2는 La0.73Ca0.27Cr0.98O3와 La0.9Sr0.1CoO3의 산소 빈자리 확산 계수를 비교한 그래프.Figure 2 is a graph comparing the oxygen vacancies diffusion coefficient of La 0.73 Ca 0.27 Cr 0.98 O 3 and La 0.9 Sr 0.1 CoO 3 .

도 3(a) 내지 도 3(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.3 (a) to 3 (e) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 : 반도체 기판 12 : 산화막11 semiconductor substrate 12 oxide film

13 : 질화막 14 : 폴리실리콘막13: nitride film 14: polysilicon film

15 : 오믹 콘택층 16 : 확산 방지막15: ohmic contact layer 16: diffusion barrier

17 : 절연막 18 : 제 1 페로브스카이트 산화물17 insulating film 18 first perovskite oxide

19 : BST 유전체막 20 : 제 2 페로브스카이트 산화물19: BST dielectric film 20: second perovskite oxide

본 발명은 1Gbit 이상의 집적도를 갖는 DRAM 소자의 BST 유전체막 캐패시터를 제조할 때 전극 물질로 La1-xCaxCrO3(LCC), La1-xSrxCrO3(LSC), Y1-xCaxCrO3(YCC), Y1-xSrxCrO3(YSC) 및 La1-xSrxCo1-yCryO3(LSCC) 등의 페로브스카이트(perovskite) 구조를 갖는 산화물 전도체를 사용하는 방법을 제공한다. 이러한 산화물 전도체를 사용하게 되면 산화물 전극위에 BST 유전체막이 증착될 때 격자부정합이 최소화되어 결정성이 증가할 뿐만 아니라 전극과 BST 유전체막 사이의 계면이 서로 유사한 두 산화물의 접촉면이기 때문에 계면에서의 유전율 손실이 거의 없다. Pt가 전극으로 사용될 때는 BST막의 두께가 얇아질수록 유전율이 감소하는 현상이 발생하는데, 산화물 전극의 경우에는 이러한 현상이 없기 때문에 얇은 두께의 BST 유전체막을 적용하여도 높은 유전 상수를 얻을 수 있다는 장점이 있다.The present invention provides La 1-x Ca x CrO 3 (LCC), La 1-x Sr x CrO 3 (LSC), Y 1-x as an electrode material when fabricating a BST dielectric film capacitor of a DRAM device having an integrated density of 1 Gbit or more. Oxides with perovskite structures such as Ca x CrO 3 (YCC), Y 1-x Sr x CrO 3 (YSC), and La 1-x Sr x Co 1-y Cr y O 3 (LSCC) Provides a method of using conductors. When the oxide conductor is used, the lattice mismatch is minimized when the BST dielectric film is deposited on the oxide electrode, thereby increasing the crystallinity and the dielectric constant loss at the interface because the interface between the two oxides having similar interfaces between the electrode and the BST dielectric film is similar. There is almost no. When Pt is used as an electrode, the dielectric constant decreases as the thickness of the BST film becomes thin. In the case of the oxide electrode, since there is no such phenomenon, a high dielectric constant can be obtained even by applying a thin BST dielectric film. have.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1은 La0.75Sr0.35CrO3와 La0.7Ca0.3CrO3의 전기전도도를 비교한 그래프이다. 도시된 바와 같이 상온에서의 전기전도도는 각각 12Ω-1cm-1과 6Ω-1cm-1이다. 캐패시터의 유전율을 높이기 위해서는 넓은 전극 면적이 요구되기 때문에 위 값은 실제 전극으로의 응용을 위해서 충분하다고 할 수 있다.1 is a graph comparing the electrical conductivity of La 0.75 Sr 0.35 CrO 3 and La 0.7 Ca 0.3 CrO 3 . As shown, the electrical conductivity at room temperature is 12Ω -1 cm -1 and 6Ω -1 cm -1, respectively. Since the large electrode area is required to increase the dielectric constant of the capacitor, the above value is sufficient for the application to the actual electrode.

도 2는 La0.73Ca0.27Cr0.98O3와 La0.9Sr0.1CoO3의 산소 빈자리 확산 계수를 비교한 그래프이다. 상기한 바와 같이 LCC의 산소 빈자리 확산 계수가 LSCO의 산소 빈자리 확산 계수보다 10배 정도 작다는 것을 알 수 있다. 따라서 LCC가 캐패시터의 하부전극으로 사용될 때 LSCO보다 훨씬 적은 양의 산소를 질화물 확산방지막으로 투과시킨다고 예측할 수 있다. 더구나 페로브스카이트 산화물을 전극으로 사용하면 Pt등 귀금속 전극을 사용하는 것에 비해 BST 유전체막의 결정성이 더욱 좋아져 BST의 결정화를 위한 열처리 온도를 낮출 수 있을 뿐만 아니라 유전율이 증가하여 캐패시터의 신뢰성이 증가한다.2 is a graph comparing the oxygen vacancies diffusion coefficients of La 0.73 Ca 0.27 Cr 0.98 O 3 and La 0.9 Sr 0.1 CoO 3 . As described above, it can be seen that the oxygen vacancies diffusion coefficient of the LCC is about 10 times smaller than that of LSCO. Therefore, it can be predicted that when LCC is used as the lower electrode of the capacitor, much less oxygen is transmitted to the nitride diffusion barrier than LSCO. In addition, when the perovskite oxide is used as an electrode, the crystallinity of the BST dielectric film is better than that of using a noble metal electrode such as Pt, which not only lowers the heat treatment temperature for crystallization of BST but also increases the dielectric constant, thereby increasing the reliability of the capacitor. do.

도 3(a) 내지 도 3(g)는 본 발명의 일 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.3 (a) to 3 (g) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도 3(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 구조가 형성된 반도체 기판(11) 상부에 산화막(12)을 형성하고, 그 상부에 산화막(12)과의 식각 선택비가 우수한 질화막(13)을 형성한다. 질화막(13)과 산화막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 제 1 콘택홀을 형성한다.Referring to FIG. 3A, an oxide film 12 is formed on a semiconductor substrate 11 on which a predetermined structure for manufacturing a semiconductor device is formed, and an nitride film having an excellent etching selectivity with respect to the oxide film 12 thereon ( 13). Predetermined regions of the nitride film 13 and the oxide film 12 are etched to form a first contact hole exposing a predetermined region of the semiconductor substrate 11.

도 3(b)를 참조하면, 제 1 콘택홀이 매립되도록 전체 구조 상부에 CVD 방법을 이용하여 700∼3000Å 두께의 폴리실리콘막(14)을 형성한다. 질화막(13) 상부에 형성된 폴리실리콘막(14)이 완전히 제거되고, 제 1 콘택홀에 매립된 폴리실리콘막(14)의 일부가 제거되도록 전면 과도 식각 공정을 실시한다. 제 1 콘택홀에서 제거되는 폴리실리콘막(14)은 제 1 콘택홀 상부로부터 200∼1500Å의 깊이로 제거한다.Referring to FIG. 3B, a polysilicon film 14 having a thickness of 700 to 3000 Å is formed on the entire structure by CVD to fill the first contact hole. The entire over-etching process is performed so that the polysilicon film 14 formed on the nitride film 13 is completely removed and a part of the polysilicon film 14 embedded in the first contact hole is removed. The polysilicon film 14 removed from the first contact hole is removed to a depth of 200-1500 로부터 from the top of the first contact hole.

도 3(c)를 참조하면, 제 1 콘택홀을 포함한 전체 구조 상부에 Ti막 또는 Co막을 형성한다. 열처리 공정을 실시하여 제 1 콘택홀 내부의 폴리실리콘막(14) 상부에 오믹 콘택층(15)으로 티타늄 실리사이드막 또는 코발트 실리사이드막을 형성한다. 이때, 오믹 콘택층(15)은 100∼500Å의 두께로 형성하며, 질화막(13) 상부에 잔류하는 Ti막 또는 Co막을 제거한다. 제 1 콘택홀을 포함한 전체 구조 상부에 확산 방지막(16)으로 TiN막 또는 TiAlN막을 PVD 방법 또는 CVD 방법으로 형성한다. 이때, 확산 방지막(16)은 700∼3000Å의 두께로 형성된다. CMP 공정을 실시하여 질화막(13) 상부에 형성된 확산 방지막(16)을 제거하여 평탄화시킨다.Referring to FIG. 3C, a Ti film or a Co film is formed on the entire structure including the first contact hole. The heat treatment process is performed to form a titanium silicide layer or a cobalt silicide layer as the ohmic contact layer 15 on the polysilicon layer 14 in the first contact hole. At this time, the ohmic contact layer 15 is formed to a thickness of 100 to 500 kPa, and the Ti film or Co film remaining on the nitride film 13 is removed. A TiN film or a TiAlN film is formed as a diffusion barrier film 16 on the entire structure including the first contact hole by the PVD method or the CVD method. At this time, the diffusion barrier 16 is formed to a thickness of 700 to 3000 kPa. The CMP process is performed to remove and planarize the diffusion barrier layer 16 formed on the nitride layer 13.

도 3(d)를 참조하면, 전체 구조 상부에 절연막(17)을 형성한 후 하부의 확산 방지막(16)이 노출되도록 제 2 콘택홀을 형성한다. 절연막(17)은 예를들어 USG막 또는 PSG막으로 2000∼15000Å의 두께로 형성한다. 또한, 절연막(17)을 식각하여 형성하는 제 2 콘택홀은 제 1 콘택홀의 폭보다 넓게 형성한다. 전체 구조 상부에제 1 페로브스카이트 산화물(18)을 PVD 방법 또는 CVD 방법으로 형성하고 급속 열처리 공정(Rapid Thermal Process; RTP)을 실시하여 산화물 전극을 안정화시킨다. 제 1 페로브스카이트 산화물(18)은 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1인 조성의 A1-xRexBzO3(A=Y, La; Re=Sr, Ca; B=Cr, Mn, Fe) 및 La1-xSrxCo1-yCryO3중 어느 하나로 형성하며, 그 두께는 제 2 콘택홀의 측벽에서 150∼500Å의 두께로 형성되도록 한다. 또한, 급속 열처리 공정은 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500∼750℃의 온도 범위에서 5∼180초동안 실시한다. 전면 식각 또는 CMP 공정을 실시하여 절연막(17) 상부의 제 1 페로브스카이트 산화물(18)을 제거하여 하부 전극을 형성한다.Referring to FIG. 3 (d), after forming the insulating layer 17 over the entire structure, the second contact hole is formed to expose the lower diffusion barrier layer 16. The insulating film 17 is formed of, for example, a USG film or a PSG film with a thickness of 2000 to 15000 GPa. In addition, the second contact hole formed by etching the insulating layer 17 is formed wider than the width of the first contact hole. The first perovskite oxide 18 is formed on the entire structure by the PVD method or the CVD method, and a rapid thermal process (RTP) is performed to stabilize the oxide electrode. The first perovskite oxide 18 is A 1-x Re x B z O 3 having the composition 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9 ≦ Z ≦ 1.1 (A = Y, La; Re = Sr, Ca; B = Cr, Mn, Fe) and La 1-x Sr x Co 1-y Cr y O 3 , and the thickness thereof is formed to a thickness of 150 to 500 kPa on the sidewall of the second contact hole. do. In addition, the rapid heat treatment step is carried out for 5 to 180 seconds in the temperature range of 500 to 750 ℃ using a mixed gas of oxygen and nitrogen or oxygen and argon. The entire surface is etched or a CMP process is performed to remove the first perovskite oxide 18 on the insulating layer 17 to form a lower electrode.

도 3(e)를 참조하면, 전체 구조 상부에 CVD 방법으로 BST막(19)을 150∼500Å의 두께로 형성한 후 급속 열처리 공정을 실시하여 결정화시킨다. BST막(19)을 결정화시키기 위한 급속 열처리 공정은 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500∼750℃의 온도에서 5∼180초동안 진행한다. 그리고 상부 전극으로 제 2 페로브스카이트 산화물(20)을 PVD 방법 또는 CVD 방법으로 형성하여 캐패시터의 제조를 완료한다. 제 2 페로브스카이트 산화물(20)은 제 1 페로브스카이트 산화물(18)과 동일한 방법으로 형성하며, 그 두께는 측면을 기준으로 150∼500Å 정도로 한다. 그리고, 캐패시터의 특성을 안정화시키기 위해 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500∼800℃의 온도에서 1∼30분동안 열처리 공정을 실시한다.Referring to FIG. 3 (e), the BST film 19 is formed to a thickness of 150 to 500 GPa over the entire structure by CVD, followed by rapid heat treatment to crystallize. The rapid heat treatment process for crystallizing the BST film 19 is performed for 5 to 180 seconds at a temperature of 500 to 750 ° C using a mixed gas of oxygen and nitrogen or oxygen and argon. Then, the second perovskite oxide 20 is formed by the upper electrode by the PVD method or the CVD method to complete the manufacture of the capacitor. The second perovskite oxide 20 is formed in the same manner as the first perovskite oxide 18, and the thickness thereof is about 150 to 500 kPa based on the side surface. In order to stabilize the characteristics of the capacitor, a heat treatment process is performed for 1 to 30 minutes at a temperature of 500 to 800 ° C. using a mixed gas of oxygen and nitrogen or oxygen and argon.

상술한 바와 같이 산소 빈자리 확산 계수가 낮은 페로브스카이트 산화물 전극을 사용하여 BST 캐패시터를 제조하면, 확산 방지막의 산화를 방지하면서 BST 유전체막의 결정성이 우수하여 고유전율 뿐만 아니라 낮은 누설전류를 갖는 우수한 품질의 캐패시터를 제조할 수 있다.As described above, when the BST capacitor is manufactured using a perovskite oxide electrode having a low oxygen vacancies diffusion coefficient, the BST dielectric layer has excellent crystallinity while preventing oxidation of the diffusion barrier layer, thereby having a high dielectric constant and a low leakage current. Capacitors of quality can be manufactured.

Claims (14)

소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막을 형성한 후 상기 제 1 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와,Forming a contact hole exposing a predetermined region of the semiconductor substrate by etching a predetermined region of the first insulating layer after forming a first insulating layer on the semiconductor substrate having a predetermined structure; 상기 콘택홀을 폴리실리콘막, 오믹 콘택층 및 확산 방지막을 적층시켜 매립시키는 단계와,Depositing the contact hole by laminating a polysilicon layer, an ohmic contact layer, and a diffusion barrier layer; 전체 구조 상부에 제 2 절연막을 형성한 후 상기 확산 방지막 및 상기 제 1 절연막의 소정 영역이 노출되도록 식각하는 단계와,Forming a second insulating film on the entire structure and etching the exposed portions of the diffusion barrier film and the first insulating film; 전체 구조 상부에 A1-xRexBzO3(A=Y, La; Re=Sr, Ca; B=Cr, Mn, Fe; 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1) 및 La1-xSrxCo1-yCryO3중 어느 하나로 하부 전극을 형성하는 단계와,A 1-x Re x B z O 3 (A = Y, La; Re = Sr, Ca; B = Cr, Mn, Fe; 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9 ≦ Z ≤1.1) and forming a lower electrode with any one of La 1-x Sr x Co 1-y Cr y O 3 , 전체 구조 상부에 BST막을 형성하고, A1-xRexBzO3(A=Y, La; Re=Sr, Ca; B=Cr, Mn, Fe; 0≤x≤0.5, 0≤y≤0.5, 0.9≤Z≤1.1) 및 La1-xSrxCo1-yCryO3중 어느 하나로 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.A BST film is formed over the entire structure, and A 1-x Re x B z O 3 (A = Y, La; Re = Sr, Ca; B = Cr, Mn, Fe; 0 ≦ x ≦ 0.5, 0 ≦ y ≦ 0.5, 0.9≤Z≤1.1) and La 1-x Sr x Co 1-y Cr y O 3 The method of manufacturing a capacitor of a semiconductor device comprising the step of forming an upper electrode. 제 1 항에 있어서, 상기 폴리실리콘막은 상기 콘택홀의 상부로부터 200 내지1500Å의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the polysilicon film is formed to a depth of 200 to 1500 로부터 from an upper portion of the contact hole. 제 1 항에 있어서, 상기 오믹 콘택층은 Ti막 또는 Co막을 형성하고 열처리 공정을 실시하여 상기 폴리실리콘막과의 반응에 의해 형성된 티타늄 실리사이드막 또는 코발트 실리사이드막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.The capacitor of claim 1, wherein the ohmic contact layer is a titanium silicide layer or a cobalt silicide layer formed by a reaction with the polysilicon layer by forming a Ti layer or a Co layer and performing a heat treatment process. Way. 제 1 항에 있어서, 상기 오믹 콘택층은 100 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.2. The method of claim 1, wherein the ohmic contact layer is formed to a thickness of 100 to 500 GPa. 제 1 항에 있어서, 상기 확산 방지막은 TiN막 또는 TiAlN막으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the diffusion barrier is formed of a TiN film or a TiAlN film. 제 1 항에 있어서, 상기 하부 전극은 상기 제 2 절연막의 식각된 측벽에서 150 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the lower electrode is formed to have a thickness of about 150 to about 500 μm on an etched sidewall of the second insulating layer. 제 1 항에 있어서, 상기 하부 전극을 형성한 후 급속 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, further comprising performing a rapid heat treatment process after forming the lower electrode. 제 7 항에 있어서, 상기 급속 열처리 공정은 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500 내지 750℃의 온도에서 5 내지 180초동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 7, wherein the rapid heat treatment process is performed at a temperature of 500 to 750 ° C. for 5 to 180 seconds using oxygen and nitrogen or a mixed gas of oxygen and argon. 제 1 항에 있어서, 상기 BST막은 150 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the BST film is formed to a thickness of 150 to 500 GPa. 제 1 항에 있어서, 상기 BST막을 형성한 후 급속 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, further comprising: performing a rapid heat treatment process after forming the BST film. 제 10 항에 있어서, 상기 급속 열처리 공정은 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500 내지 750℃의 온도에서 5 내지 180초동안 실시하는것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 10, wherein the rapid heat treatment is performed at a temperature of 500 to 750 ° C. for 5 to 180 seconds using oxygen and nitrogen or a mixed gas of oxygen and argon. 제 1 항에 있어서, 상기 상부 전극은 상기 BST막의 측벽으로부터 150 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.2. The method of claim 1, wherein the upper electrode is formed to a thickness of 150 to 500 kHz from a sidewall of the BST film. 제 1 항에 있어서, 상기 상부 전극을 형성한 후 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, further comprising performing a heat treatment process after forming the upper electrode. 제 13 항에 있어서, 상기 열처리 공정은 산소와 질소 또는 산소와 아르곤의 혼합 기체를 사용하여 500 내지 800℃의 온도에서 1 내지 30분동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 13, wherein the heat treatment is performed at a temperature of 500 to 800 ° C. for 1 to 30 minutes using oxygen and nitrogen or a mixed gas of oxygen and argon.
KR1020000033615A 2000-06-19 2000-06-19 Capacitor Manufacturing Method of Semiconductor Device Expired - Fee Related KR100616211B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033615A KR100616211B1 (en) 2000-06-19 2000-06-19 Capacitor Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033615A KR100616211B1 (en) 2000-06-19 2000-06-19 Capacitor Manufacturing Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20010113322A true KR20010113322A (en) 2001-12-28
KR100616211B1 KR100616211B1 (en) 2006-08-25

Family

ID=19672517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033615A Expired - Fee Related KR100616211B1 (en) 2000-06-19 2000-06-19 Capacitor Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100616211B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465832B1 (en) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 Ferroelectric Random Access Memory and fabricating method of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0972309A4 (en) * 1995-06-28 2000-01-19 Telcordia Tech Inc BARRIER LAYER FOR INTEGRATED FERROELECTRIC CAPACITOR ON SILICON
US6060735A (en) * 1996-09-06 2000-05-09 Kabushiki Kaisha Toshiba Thin film dielectric device
KR100269320B1 (en) * 1997-12-30 2000-10-16 윤종용 Method for forming a dielecctric film and method for fabricating a capacitor using the same
KR20000029860A (en) * 1999-02-06 2000-05-25 가나이 쓰도무 Semiconductor device and its manufacture
KR100346833B1 (en) * 1999-10-14 2002-08-03 삼성전자 주식회사 Method for manufacturing capacitor of semiconductor memory device using electroplating method
KR20010113111A (en) * 2000-06-16 2001-12-28 윤종용 Formation method of capacitor using high pressure heat treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465832B1 (en) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 Ferroelectric Random Access Memory and fabricating method of the same

Also Published As

Publication number Publication date
KR100616211B1 (en) 2006-08-25

Similar Documents

Publication Publication Date Title
KR100264429B1 (en) Semiconductor device
KR100449949B1 (en) Method for fabricating capacitor in ferroelectric memory device
JP3665570B2 (en) Capacitor electrode device
KR100284737B1 (en) Manufacturing method of capacitor having dielectric film of high dielectric constant in semiconductor device
US6319765B1 (en) Method for fabricating a memory device with a high dielectric capacitor
KR100421506B1 (en) Semiconductor device and method for fabricating the same
KR20010029911A (en) Semiconductor device and method for manufacturing the same
KR100616211B1 (en) Capacitor Manufacturing Method of Semiconductor Device
JP2000022109A (en) Semiconductor device and method of manufacturing the same
KR100474589B1 (en) Capacitor Manufacturing Method
KR100652354B1 (en) Capacitor of semiconductor device having low contact resistance between lower electrode and contact plug, and method of manufacturing same
KR100498608B1 (en) Method for forming ferroelectric capacitor
KR100685636B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100296128B1 (en) Capacitor Manufacturing Method of Ferroelectric Memory Device
KR100359785B1 (en) Semiconductor device and method for fabricating the same
KR20010027082A (en) Method of manufacturing a capacitor in a semiconductor device
KR100414737B1 (en) manufacturing method for capacitor of semiconductor device
KR100235955B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100362197B1 (en) Method for fabricating semiconductor device
KR100685637B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100444305B1 (en) A method for forming a capacitor of a semiconductor device
KR100223893B1 (en) Manufacturing Method of Semiconductor Memory Device
KR100358147B1 (en) Method for forming ferroelectric capacitor
KR20020058522A (en) Method for forming ferroelectric capacitor
JP2005191358A (en) Ferroelectric film heat treatment method, capacitive element and method of manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110819

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110819

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000