[go: up one dir, main page]

KR20010087498A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20010087498A
KR20010087498A KR1020000011247A KR20000011247A KR20010087498A KR 20010087498 A KR20010087498 A KR 20010087498A KR 1020000011247 A KR1020000011247 A KR 1020000011247A KR 20000011247 A KR20000011247 A KR 20000011247A KR 20010087498 A KR20010087498 A KR 20010087498A
Authority
KR
South Korea
Prior art keywords
inner lead
electrode pads
semiconductor chip
row
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020000011247A
Other languages
English (en)
Inventor
이정훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000011247A priority Critical patent/KR20010087498A/ko
Publication of KR20010087498A publication Critical patent/KR20010087498A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 반도체 칩의 다기능화에 따른 전극 패드의 수의 증가와 더불어 반도체 칩의 크기가 커지는 문제점을 극복하기 위해서, 최소한 반도체 칩의 크기를 증가시키지 않으면서 전극 패드의 수를 증가시킬 수 있는 반도체 패키지를 제공하는 데 있다. 즉, 본 발명은 활성면의 각 변에 2렬로 전극 패드들이 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 다이 패드와; 선단부가 상기 다이 패드에 근접하게 뻗어 있는 복수개의 내부 리드와; 상기 내부 리드와 상기 반도체 칩의 전극 패드를 연결하는 본딩 와이어와; 상기 반도체 칩, 내부 리드 및 본딩 와이어를 외부 환경으로부터 보호하기 위해서 성형수지로 봉합한 패키지 몸체; 및 상기 내부 리드와 일체로 형성되어 상기 패키지 몸체 밖으로 돌출된 외부 리드;를 포함하며, 상기 내부 리드는, 상기 활성면의 각 변에 근접한 일렬의 전극 패드와 연결되는 제 1 내부 리드와, 상기 일렬의 전극 패드의 뒤에 배치되는 이렬의 전극 패드와 연결되는 제 2 내부 리드로 구성되며, 상기 제 1 내부 리드와 상기 제 2 내부 리드는 교대로 배열되며, 상기 제 1 내부 리드의 선단부보다는 안쪽에 제 2 내부 리드의 선단부가 위치하며, 상기 제 2 내부 리드의 선단부는 상기 제 1 내부 리드에 대하여 상향 단차지게 형성된 것을 특징으로 하는 반도체 패키지를 제공한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 복수렬로 전극 패드가 형성된 반도체 칩에 대응하여 복수층의 내부 리드를 갖는 반도체 패키지에 관한 것이다.
반도체 칩의 발전 경향은 디자인 룰(design rule)이 점점 작아지며 그에 따라 반도체 칩의 크기 또한 작아지고 있는 추세이다. 반면 반도체 칩의 기능은 다기능화 되고, 원 칩(one chip)화하는 경향에 따라 반도체 칩의 전극 패드의 수는 오히려 증가하는 추세이다. 이에 동반하여 전극 패드의 크기와 본딩 와이어의 굵기는 작아지고 있다. 하지만, 전극 패드의 크기 및 본딩 와이어의 굵기를 줄이는 데는 한계가 있다. 따라서, 전극 패드의 크기 및 본딩 와이어의 축소 한계로 인해 불필요하게 반도체 칩의 크기가 커져야만 하는 경우가 종종 발생한다.
전형적인 네 방향으로 리드가 형성된 QFP(Quad Flat Package)타입의 반도체 패키지(10)가 도 1에 도시되어 있다. 도 1을 참조하면, 반도체 칩(14)이 다이 패드(21)에 부착되고, 다이 패드(21)에 근접하게 형성된 내부 리드(23)의 선단부와 반도체 칩의 전극 패드(12)가 본딩 와이어(30)에 의해 전기적으로 연결된다. 반도체 칩(14), 내부 리드(23) 및 본딩 와이어(30)를 외부의 환경으로부터 보호하기 위해 성형 수지로 봉합하여 패키지 몸체(29)를 형성한다. 그리고, 내부 리드(23)와 일체로 형성되어 패키지 몸체(29) 밖으로 돌출된 외부 리드(25)는 인쇄회로기판의 실장 형태에 맞게 절곡된다. 다이 패드(21)는 모서리 부분에 연결된 타이 바(27)에 의해 지지되며, 내부 리드(23)는 타이 바(27) 사이에 배치된다.
한편, 반도체 칩(14)은 전극 패드(12)가 활성면(16)의 가장자리 둘레에 형성된 에지 패드형 반도체 칩으로, 전극 패드(12)가 활성면(16)의 가장자리 둘레에 일렬로 형성되기 때문에, 활성면(16)의 각 변의 길이에 대응하여 형성할 수 있는 전극 패드(12)의 수에 한계가 있다. 따라서, 전극 패드의 수를 늘리려면 반도체 칩의 활성면의 각 변의 길이를 늘릴 수밖에 없기 때문에, 반도체 칩의 크기가 커지게 된다.
따라서, 본 발명의 목적은 최소한 반도체 칩의 크기를 증가시키지 않으면서 전극 패드의 수를 늘려 반도체 패키지를 구현할 수 있도록 하는 데 있다.
도 1은 종래 기술에 따른 반도체 패키지를 나타내는 평면도,
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타내는 평면도,
도 3은 도 2의 3-3선 단면도,
도 4는 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타내는 평면도,
도 5는 도 4의 5-5선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 40, 70 : 반도체 패키지 12, 42, 72 : 전극 패드
14, 44, 74 : 반도체 칩 21, 51, 81 : 다이 패드
23, 53, 83 : 내부 리드 25, 55, 85 : 외부 리드
27, 57, 87 : 타이 바 29, 59, 89 : 패키지 몸체
30, 60, 90 : 본딩 와이어
상기 목적을 달성하기 위하여, 본 발명은 활성면의 각 변에 2렬로 전극 패드들이 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 다이 패드와; 선단부가 상기 다이 패드에 근접하게 뻗어 있는 복수개의 내부 리드와; 상기 내부 리드와 상기 반도체 칩의 전극 패드를 연결하는 본딩 와이어와; 상기 반도체 칩, 내부 리드 및 본딩 와이어를 외부 환경으로부터 보호하기 위해서 성형수지로 봉합한 패키지 몸체; 및 상기 내부 리드와 일체로 형성되어 상기 패키지 몸체 밖으로 돌출된 외부 리드;를 포함하며, 상기 내부 리드는, 상기 활성면의 각 변에 근접한 일렬의 전극 패드와 연결되는 제 1 내부 리드와, 상기 일렬의 전극 패드의 뒤에 배치되는 이렬의 전극 패드와 연결되는 제 2 내부 리드로 구성되며, 상기 제 1 내부 리드와 상기 제 2 내부 리드는 교대로 배열되며, 상기 제 1 내부 리드의 선단부보다는 안쪽에 제 2 내부 리드의 선단부가 위치하며, 상기 제 2 내부 리드의 선단부는 상기 제 1 내부 리드에 대하여 상향 단차지게 형성된 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명에 따른 일렬의 전극 패드 사이에 이렬의 전극 패드를 배치할 수도 있고, 일렬의 전극 패드에 대응되게 이렬의 전극 패드가 배치된 반도체 칩을 적용할 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지(40)를 나타내는 평면도이다. 도 3은 도 2의 3-3선 단면도이다. 도 2 및 도 3을 참조하면, 반도체 패키지(40)는 네 방향으로 리드가 뻗어 있는 QFP 유형의 반도체 패키지로서, 반도체 칩(44)이 다이 패드(51)에 부착되고, 다이 패드(51)에 근접하게 형성된 내부 리드(53)의 선단부와 반도체 칩의 전극 패드(42)가 본딩 와이어(60)에 의해 전기적으로 연결된다. 반도체 칩(44), 내부 리드(53) 및 본딩 와이어(60)를 외부의 환경으로부터 보호하기 위해 성형 수지로 봉합하여 패키지 몸체(59)를 형성한다. 그리고, 내부 리드(53)와 일체로 형성되어 패키지 몸체(59) 밖으로 돌출된 외부 리드(55)는 인쇄회로기판의 실장 형태에 맞게 절곡된다. 다이 패드(51)는 모서리 부분에 연결된 타이 바(57)에 의해 지지되며, 내부 리드(53)는 타이 바(57) 사이에 배치된다.
특히, 본 발명에 따른 반도체 칩(44)은 활성면(46)의 각 변에 2렬로 전극 패드(42)들이 형성된 에지 패드형 반도체 칩이다. 즉, 전극 패드(42)를 2렬로 배치함으로써, 반도체 칩의 크기를 증가시키지 않으면서 전극 패드의 수를 두배 정도까지 증가시킬 수 있다. 도 2에 따른 전극 패드(42)는 활성면의 각 변에 근접한 일렬의 전극 패드(41)에 대해서, 일렬의 전극 패드(41)에 뒤에 배치되는 이렬의 전극 패드(43)는 일렬의 전극 패드(41)의 사이에 배치된다.
반도체 칩의 전극 패드(42)와 본딩 와이어(60)로 연결되는 내부 리드(53)는, 일렬의 전극 패드(41)와 제 1 본딩 와이어(62)로 연결되는 제 1 내부 리드(52)와, 이렬의 전극 패드(43)와 제 2 본딩 와이어(64)로 연결되는 제 2 내부 리드(54)로 구성된다. 제 1 내부 리드(52)와 제 2 내부 리드(54)는 교대로 배치된다.
한편, 활성면(46)의 각 변에 대응되는 위치에 배치되는 내부 리드(53)의 수 또한 두배 정도까지 증가시켜야 한다. 그러나, 내부 리드의 다핀화 경향에 따라 두배로 증가된 내부 리드의 선단을 다이 패드에 근접하게 배치시킬 수 없다. 하지만, 제 1 내부 리드의 선단의 피치에 비하여 안쪽의 제 1 내부 리드의 피치는 넓기 때문에, 본 발명에서는 제 2 내부 리드(54)는 제 1 내부 리드(52)보다는 짧게 형성했다. 즉, 제 2 내부 리드(54)의 선단 안쪽에 제 1 내부 리드(52)의 선단을 배치시키고, 제 2 내부 리드(54)의 선단부와 그에 이웃하는 제 1 내부 리드(52) 부분이 일정한 피치를 유지할 수 있도록 하였다.
하지만, 제 1 내부 리드와 제 2 내부 리드의 선단부를 동일면상에 형성할 경우에 제 1 내부 리드와 제 2 내부 리드의 선단부 사이의 피치가 좁을 수밖에 없고, 제 1 내부 리드에 본딩되는 제 1 본딩 와이어와 제 2 내부 리드에 본딩되는 제 2 본딩 와이어 사이의 전기적 쇼트가 발생될 우려가 크다. 따라서, 제 2 내부 리드(54)의 선단부는 제 1 내부 리드(52)의 선단부에 대하여 상향 단차지게 형성하여 상기와 같은 문제의 발생을 방지할 수 있다.
제 1 실시예에 따른 반도체 칩의 전극 패드(42)는 이렬로 지그재그 형태로 배열하였지만, 도 4 및 도 5에 도시된 바와 같이, 일렬의 전극 패드(71)에 대응되게 이렬의 전극 패드(73)가 배치된 반도체 칩(74)을 적용하여 제 2 실시예에 따른 반도체 패키지(70)를 구현할 수 있다. 즉, 제 2 실시예에 따른 반도체 칩의 전극 패드(72)는 이렬로 행과 열을 맞추어 배열되며, 일렬의 전극 패드(71)와 제 1 내부 리드(82)의 선단부는 제 1 본딩 와이어(92)에 의해 연결되고, 이렬의 전극 패드(73)는 제 1 내부 리드(82)에 대해서 상향 단차진 제 2 내부 리드(84)의 선단부와 제 2 본딩 와이어(94)에 의해 연결된다. 이때, 제 2 내부 리드(84)의 선단부가 제 1 내부 리드(82)에 대해서 상향 단차져 있기 때문에, 일렬의 전극 패드(71) 바로 뒤에 이렬의 전극 패드(73)가 배치되더라도 제 1 본딩 와이어(92) 및 제 2 본딩 와이어(94) 사이의 전기적 쇼트 발생을 방지할 수 있다.
한편, 도 4에는 반도체 칩의 활성면(76)의 각변에 이렬로 전극 패드(72)를 배치하되, 활성면(76)의 모서리 부분에서 일변에는 이렬의 전극 패드(73a)가 배치되지만 이웃하는 변에는 이렬의 전극 패드가 배치되어 있지 않은 상태를 개시하고 있다. 하지만, 활성면의 각변에 배열되는 전극 패드 사이에 간섭이 없다면, 즉, 활성면의 모서리 부분에 배열되는 이렬의 전극 패드 사이에 간섭이 없다면 일렬의 전극 패드와 동일한 수 또는 더 많은 수의 이렬의 전극 패드를 배열하는 것은 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
본 발명은 본 발명의 기술적 사상으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에지나지 않으며, 한정적으로 해석해서는 안 된다. 본 발명의 범위는 특허청구범위에 의해서 나타내는 것으로서, 명세서 본문에 의해서는 아무런 구속도 되지 않는다. 다시, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
따라서, 본 발명의 구조를 따르면 반도체 칩의 활성면의 각 변에 이렬로 전극 패드를 형성함으로써, 최소한 반도체 칩의 크기를 증가시키지 않으면서 전극 패드의 수를 증가시킬 수 있다.
일렬의 전극 패드와 제 1 본딩 와이어로 연결되는 제 1 내부 리드에 대해서 이렬의 전극 패드와 제 2 본딩 와이어로 연결되는 제 2 내부 리드를 제 1 내부 리드보다 짧고, 선단부를 상향 단차지게 형성함으로써, 전극 패드의 수의 증가분에 따른 내부 리드 수를 증가시킬 수 있고 더불어 제 1 본딩 와이어와 제 2 본딩 와이어 사이의 전기적 단락 현상을 방지할 수 있다.

Claims (3)

  1. 활성면의 각 변에 2렬로 전극 패드들이 형성된 반도체 칩과;
    상기 반도체 칩이 부착되는 다이 패드와;
    선단부가 상기 다이 패드에 근접하게 뻗어 있는 복수개의 내부 리드와;
    상기 내부 리드와 상기 반도체 칩의 전극 패드를 연결하는 본딩 와이어와;
    상기 반도체 칩, 내부 리드 및 본딩 와이어를 외부 환경으로부터 보호하기 위해서 성형수지로 봉합한 패키지 몸체; 및
    상기 내부 리드와 일체로 형성되어 상기 패키지 몸체 밖으로 돌출된 외부 리드;를 포함하며,
    상기 내부 리드는, 상기 활성면의 각 변에 근접한 일렬의 전극 패드와 연결되는 제 1 내부 리드와, 상기 일렬의 전극 패드의 뒤에 배치되는 이렬의 전극 패드와 연결되는 제 2 내부 리드로 구성되며,
    상기 제 1 내부 리드와 상기 제 2 내부 리드는 교대로 배열되며, 상기 제 1 내부 리드의 선단부보다는 안쪽에 제 2 내부 리드의 선단부가 위치하며, 상기 제 2 내부 리드의 선단부는 상기 제 1 내부 리드에 대하여 상향 단차지게 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 일렬의 전극 패드 사이에 상기 이렬의 전극 패드가 배치되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 일렬의 전극 패드에 대응되게 상기 이렬의 전극 패드가 배치되는 것을 특징으로 하는 반도체 패키지.
KR1020000011247A 2000-03-07 2000-03-07 반도체 패키지 Withdrawn KR20010087498A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000011247A KR20010087498A (ko) 2000-03-07 2000-03-07 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000011247A KR20010087498A (ko) 2000-03-07 2000-03-07 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20010087498A true KR20010087498A (ko) 2001-09-21

Family

ID=19652822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011247A Withdrawn KR20010087498A (ko) 2000-03-07 2000-03-07 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20010087498A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103732420A (zh) * 2011-08-01 2014-04-16 吕信东 轴和轮同步制动的脚轮

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103732420A (zh) * 2011-08-01 2014-04-16 吕信东 轴和轮同步制动的脚轮
CN103732420B (zh) * 2011-08-01 2016-01-13 吕信东 轴和轮同步制动的脚轮

Similar Documents

Publication Publication Date Title
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
KR900004721B1 (ko) 반도체장치 및 그에 사용되는 리드 프레임
US5349235A (en) High density vertically mounted semiconductor package
KR970077398A (ko) 반도체장치
JPH0870090A (ja) 半導体集積回路
KR19980033282A (ko) 반도체 장치에서 칩-리드 상호 접속 구조
WO2006091940A1 (en) Integrated circuit package with lead stops
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20010087498A (ko) 반도체 패키지
KR100314773B1 (ko) 반도체 칩 패키지 및 이에 사용되는 리드프레임
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JP2007180077A (ja) 半導体装置
KR20010062929A (ko) 적층 칩 패키지
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
KR20010037248A (ko) 반도체패키지
KR100273981B1 (ko) 반도체 장치용 패키지
KR200238121Y1 (ko) 리드프레임
KR100525091B1 (ko) 반도체 패키지
KR950003908B1 (ko) 반도체 리드 프레임
KR100210712B1 (ko) 와이어 본딩 안정성을 위한 전극 패드 배열을 갖는 반도체 칩을 이용한 반도체 집적회로 소자
KR0129004Y1 (ko) 리드 프레임
KR100191855B1 (ko) 센터 패드형 반도체 패키지와 그의 리드 프레임 구조
KR20070082410A (ko) 휨을 개선하기 위한 리드 프레임 및 그를 이용한 반도체패키지
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000307

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid