KR20010008664A - Wire bonding type chip scale package using beam lead and manufacturing method thereof - Google Patents
Wire bonding type chip scale package using beam lead and manufacturing method thereof Download PDFInfo
- Publication number
- KR20010008664A KR20010008664A KR1019990026590A KR19990026590A KR20010008664A KR 20010008664 A KR20010008664 A KR 20010008664A KR 1019990026590 A KR1019990026590 A KR 1019990026590A KR 19990026590 A KR19990026590 A KR 19990026590A KR 20010008664 A KR20010008664 A KR 20010008664A
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- polyimide tape
- bonding pads
- beam leads
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 칩 스케일 패키지(CSP) 및 그 제조방법에 관한 것으로, 더욱 구체적으로는 마이크로 비지에이 패키지(μBGA package)에서 빔 리드 본딩(Beam lead bonding) 방식을 적용함에 따른 접속 불량을 방지하고 또한 와이어 본딩 방식 칩 스케일 패키지(WB-CSP)에서 제조비용의 상승을 방지하기 위한 것이며, 이를 위하여 하면에 형성된 빔 리드들의 끝단이 윈도우를 통해 노출되도록 형성된 폴리이미드 테이프를 사용하고, 노출된 빔 리드들의 끝단과 본딩패드들이 본딩 와이어를 통해 전기적으로 연결된 것을 특징으로 하는 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지의 구조 및 그 제조방법을 개시하고, 이러한 구조 및 방법을 통하여 빔 리드 본딩 기술의 낮은 신뢰성을 극복하고, 또한 종래의 와이어 본딩 방식의 칩 스케일 패키지에서 금속배선 위로 포토 솔더 레지스트(PSR)가 형성되는 등의 복잡한 제조공정이 불필요하게 되어 폴리이미드 테이프의 제조원가가 낮아지는 등 제조비용을 절감할 수 있다.The present invention relates to a chip scale package (CSP) and a method of manufacturing the same, and more particularly, to prevent connection defects caused by applying a beam lead bonding method in a micro-BGA package, and also to prevent wires. In order to prevent an increase in manufacturing cost in a bonded chip scale package (WB-CSP), a polyimide tape formed so that the ends of the beam leads formed on the lower surface thereof are exposed through a window, and the ends of the exposed beam leads And a bonding pad are electrically connected to each other through a bonding wire, and a method of fabricating a wire-bonding chip scale package using a beam lead and a method of manufacturing the same are disclosed. Overcoming and Over Metallization in Conventional Wire Bonding Chip Scale Packages A complicated manufacturing process, such as the formation of a photo solder resist (PSR), is unnecessary, thereby reducing the manufacturing cost of the polyimide tape, thereby reducing the manufacturing cost.
Description
본 발명은 칩 스케일 패키지(CSP ; Chip Scale Package) 및 그 제조방법에 관한 것이며, 더욱 구체적으로는 마이크로 비지에이 패키지(μBGA package ; micro Ball Grid Array package)에서 빔 리드 본딩(Beam lead bonding) 방식에 의한 낮은 신뢰도와 또한 와이어 본딩 방식 칩 스케일 패키지(WB-CSP)에서 제조 원가의 상승에 의한 고비용을 방지할 수 있는 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a chip scale package (CSP) and a method of manufacturing the same, and more particularly, to a beam lead bonding method in a micro ball grid array package (microBGA package). The present invention relates to a wire-bonding chip scale package using a beam lead and a method of manufacturing the same, which can prevent high reliability due to low reliability and increase in manufacturing cost in a wire-bonding chip scale package (WB-CSP).
최근 고밀도 고집적화 및 소형 박형화 되어 가는 반도체 소자 제조기술의 진보에 따라 반도체 칩을 이용한 반도체 패키지 기술도 크게 변화되고 있다. 이에 따라 리드 프레임을 이용한 플라스틱 패키지와 같은 전형적인 패키지 형태에서 최근에는 반도체 칩과 패키지가 거의 유사한 크기로 제조되는 소위 칩 스케일 패키지(CSP) 형태의 패키지 기술이 개발되었다.In recent years, with the development of semiconductor device manufacturing technology, which has become increasingly high density and compact, semiconductor package technology using semiconductor chips has been greatly changed. Accordingly, in a typical package form such as a plastic package using a lead frame, a package technology in the form of a so-called chip scale package (CSP) has been developed in which a semiconductor chip and a package are manufactured in a substantially similar size.
위의 칩 스케일 패키지는 다시 크게 구분하여 빔 리드를 이용한 마이크로 비지에이 패키지(μBGA package)와 본딩 와이어를 이용한 본딩 와이어 방식의 칩 스케일 패키지(WB-CSP)로 개발되고 있다.The chip scale package is classified into a micro-BGA package using a beam lead and a chip scale package (WB-CSP) using a bonding wire using a bonding wire.
도 1은 종래의 센터패드형 마이크로 비지에이 패키지(100)를 도시한 단면도이며, 도 2는 종래의 에지패드형 마이크로 비지에이 패키지(100')를 도시한 단면도이다. 도 1 및 도 2를 참고로 하여 종래의 마이크로 비지에이 패키지의 구조를 설명하면 다음과 같다.FIG. 1 is a cross-sectional view illustrating a conventional center pad type micro visual package 100, and FIG. 2 is a cross sectional view showing a conventional edge pad type micro visual package 100 '. Referring to Figures 1 and 2 will be described the structure of a conventional microvisi package.
도 1의 마이크로 비지에이 패키지(100)는 반도체 칩(10)의 중앙에 본딩패드들(12)이 형성되고, 반도체 칩(10) 위에 탄성중합체(20 ; Elastomer)가 형성되어 있다. 탄성중합체(20) 위로 윈도우(32)가 형성된 폴리이미드 테이프(30)가 형성되며, 폴리이미드 테이프(30)의 하면에는 일정한 배열로 빔 리드들(40)이 형성되고, 빔 리드들(40)은 대응되는 본딩패드(12) 위로 눌려져 각각 전기적으로 연결되어 있다.1, bonding pads 12 are formed in the center of the semiconductor chip 10, and an elastomer 20 is formed on the semiconductor chip 10. A polyimide tape 30 having a window 32 formed on the elastomer 20 is formed, and beam leads 40 are formed in a predetermined arrangement on the bottom surface of the polyimide tape 30, and the beam leads 40 are formed. Are pressed over the corresponding bonding pads 12 and are each electrically connected.
폴리이미드 테이프(30)의 상면에는 하면의 빔 리드들과 솔더 홀(42 ; Solder hole)을 통해 전기적으로 연결되는 볼 패드들(도시되지 않음)이 형성되고, 볼 패드들 위로 각각 솔더 볼(50)이 형성되어 있으며, 이러한 구조에 더하여 빔 리드들이 노출된 부분과 반도체 칩의 주위로 봉지재(60)가 형성되어 있다.Ball pads (not shown) are formed on the top surface of the polyimide tape 30 and electrically connected through beam leads on the bottom surface and solder holes 42, and solder balls 50 are formed on the ball pads, respectively. ) Is formed, and in addition to the structure, an encapsulant 60 is formed around the portion where the beam leads are exposed and around the semiconductor chip.
도 2의 마이크로 비지에이 패키지(100')는 반도체 칩(10')의 가장자리를 따라 본딩패드들(12')이 형성되고, 이에 따라 폴리이미드 테이프(30)에 형성된 윈도우(32')의 위치가 본딩패드들(12')이 형성된 반도체 칩(10')의 가장자리를 따라 형성된 것을 특징으로 하며, 그 외의 구조는 도 1의 마이크로 비지에이 패키지(100)와 동일하다.In the microvisual package 100 'of FIG. 2, bonding pads 12' are formed along an edge of the semiconductor chip 10 ', and thus the position of the window 32' formed on the polyimide tape 30 is formed. The bonding pads 12 ′ are formed along the edge of the semiconductor chip 10 ′ on which the bonding pads 12 ′ are formed, and the rest of the structure is the same as that of the micro visual package 100 of FIG. 1.
이와 같은 마이크로 비지에이 패키지는 소위 빔 리드 본딩 기술(Beam lead bonding technology)이 적용되며, 빔 리드 본딩 기술을 구체적으로 설명하면 반도체 칩과 폴리이미드 테이프 사이에 탄성중합체를 개재하여 열과 압력을 통해 부착한 후 본딩 툴(Bonding tool)을 이용하여 빔 리드의 노치(Notch)를 절단하고 절단된 빔 리드의 끝단을 본딩패드 위로 눌러 부착하는 기술이다.Such a micro-visi package has a so-called beam lead bonding technology, and the beam lead bonding technology is described in detail through heat and pressure through an elastomer between a semiconductor chip and a polyimide tape. After cutting the notch of the beam lead by using a bonding tool (Bonding tool) and pressing the end of the cut beam lead over the bonding pads.
이러한 빔 리드 본딩 기술은 기존의 와이어 본딩 방식에 비하여 균일한 본더빌리티(Bonderability)를 확보하지 못하고 있으며, 특히 빔 리드가 본딩패드 위에서 눌려지는 눌림정도(Squash height)에 따라 빔 리드 본딩의 신뢰성이 좌우될 수 있다. 이에, 본딩 툴에 딤플(Dimple) 또는 격자형 홈(Fine grain)을 형성하는 등 눌림정도를 균일하게 하기 위한 노력을 하고 있으나, 만족할 만한 결과를 얻지 못하고 있다.The beam lead bonding technology does not secure uniform bondability compared to the conventional wire bonding method, and in particular, the reliability of the beam lead bonding depends on the squash height that the beam lead is pressed on the bonding pad. Can be. Thus, although efforts have been made to uniformly squeeze such as forming dimples or fine grains in the bonding tool, satisfactory results have not been obtained.
도 3은 종래의 와이어 본딩 방식의 칩 스케일 패키지(200 ; WB-CSP)를 도시한 단면도이며, 도 3을 참고로 하여 이를 설명하면 다음과 같다.3 is a cross-sectional view illustrating a conventional wire bonding chip scale package 200 (WB-CSP), which will be described below with reference to FIG. 3.
도 3의 와이어 본딩 방식의 칩 스케일 패키지(200)는 반도체 칩(110)의 중앙에 본딩패드들(112)이 형성된 경우이며, 반도체 칩(110) 위로 탄성중합체(120)와 폴리이미드 테이프(130)가 형성되고, 본딩패드들(112)에 대응하는 윈도우(132)가 형성된 폴리이미드 테이프(130)의 상면에 금속배선(140)과 댐(142)이 형성되어 있다. 윈도우(132)를 통하여 금속배선과 본딩패드들이 본딩 와이어(170)를 통해 전기적으로 연결되며, 본딩 와이어(170)의 형태(Loop)는 댐(142)보다 낮게 형성되어 댐(142)을 기준으로 봉지재(160)가 형성된 것을 특징으로 한다.In the wire-bonding chip scale package 200 of FIG. 3, the bonding pads 112 are formed in the center of the semiconductor chip 110, and the elastomer 120 and the polyimide tape 130 are disposed on the semiconductor chip 110. ) And a metal wiring 140 and a dam 142 are formed on an upper surface of the polyimide tape 130 on which the windows 132 corresponding to the bonding pads 112 are formed. The metal wires and the bonding pads are electrically connected through the bonding wires 170 through the window 132, and the shape of the bonding wires 170 is lower than that of the dams 142. The encapsulant 160 is formed.
이와 같은 와이어 본딩 방식의 칩 스케일 패키지는 금속배선이 폴리이미드 테이프의 상면에 형성되어 있기 때문에 솔더 볼이 장착될 부분에 포토 솔더 레지스트(152 ; PSR ; Photo Solder Resist)와 같은 물질이 형성되어 금속배선과 솔더 볼들이 전기적으로 연결될 수 있도록 하며, 이에 폴리이미드 테이프 위로 금속배선과 포토 솔더 레지스트를 형성하기 위한 제조비용이 늘어나는 등 제조원가의 상승을 가져올 수 있다.In this wire bonding chip scale package, since the metal wiring is formed on the upper surface of the polyimide tape, a material such as a photo solder resist (152; PSR) is formed on the portion where the solder ball is to be mounted and the metal wiring is formed. And solder balls can be electrically connected, leading to an increase in manufacturing costs, such as an increase in manufacturing costs for forming metallization and photo solder resist on polyimide tape.
본 발명의 목적은 빔 리드 본딩 기술에 의한 마이크로 비지에이 패키지의 낮은 신뢰도를 방지하기 위한 것이다.An object of the present invention is to prevent the low reliability of the microvisiator package by the beam lead bonding technique.
본 발명의 다른 목적은 와이어 본딩 방식의 칩 스케일 패키지에 적용되는 폴리이미드 테이프를 별도로 제조함에 따른 제조원가의 상승을 방지할 수 있는 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법을 제공하기 위한 것이다.Another object of the present invention is to provide a chip bonding package of a wire bonding method using a beam lead and a method of manufacturing the same, which can prevent a rise in manufacturing cost by separately manufacturing a polyimide tape applied to a wire bonding chip scale package. It is for.
도 1은 종래의 센터패드형 마이크로 비지에이 패키지를 도시한 단면도,1 is a cross-sectional view showing a conventional center pad type micro visual package;
도 2는 종래의 에지패드형 마이크로 비지에이 패키지를 도시한 단면도,Figure 2 is a cross-sectional view showing a conventional edge pad type micro visual package,
도 3은 종래의 와이어 본딩 방식의 칩 스케일 패키지를 도시한 단면도,3 is a cross-sectional view showing a chip scale package of a conventional wire bonding method;
도 4는 본 발명의 일 실시예에 따른 센터패드형 와이어 본딩 방식의 칩 스케일 패키지를 도시한 단면도,4 is a cross-sectional view showing a chip scale package of a center pad type wire bonding method according to an embodiment of the present invention;
도 5는 본 발명의 다른 실시예에 따른 에지패드형 와이어 본딩 방식의 칩 스케일 패키지를 도시한 단면도,5 is a cross-sectional view illustrating a chip scale package of an edge pad type wire bonding method according to another embodiment of the present invention;
도 6a 내지 도 6d는 도 5의 제조공정을 단계별로 도시한 공정도이다.6A through 6D are process diagrams illustrating the manufacturing process of FIG. 5 step by step.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10, 10', 110, 210, 210' : 반도체 칩10, 10 ', 110, 210, 210': semiconductor chip
12, 12', 112, 212, 212' : 본딩패드12, 12 ', 112, 212, 212': bonding pads
20, 120, 220 : 탄성중합체(Elastomer)20, 120, 220: Elastomer
30, 130, 230 : 폴리이미드 테이프30, 130, 230: polyimide tape
32, 32', 132, 232, 232' : 윈도우32, 32 ', 132, 232, 232': Windows
40, 240 : 빔 리드40, 240: beam lead
42, 242 : 솔더 홀(Solder hole)42, 242: solder hole
50, 150, 250 : 솔더 볼(Solder ball)50, 150, 250: Solder ball
60, 160, 260 : 성형수지60, 160, 260: molding resin
100, 100' : 마이크로 비지에이 패키지(μBGA package)100, 100 ': micro BGA package
140 : 금속배선 142 : 댐(Dam)140: metal wiring 142: dam
152 : 포토 솔더 레지스트(PSR) 170, 270 : 본딩 와이어152: photo solder resist (PSR) 170, 270: bonding wire
200, 300, 300' : 칩 스케일 패키지 262 : 액상수지200, 300, 300 ': chip scale package 262: liquid resin
272 : 금선 280 : 캐필러리272: gold wire 280: capillary
290 : 시린저(Syringer) 292 : 커버필름(Cover film)290: Syringer 292: Cover film
이러한 목적을 달성하기 위하여 본 발명은 본딩패드들이 형성된 활성면을 갖는 반도체 칩과; 본딩패드들을 제외한 반도체 칩 위에 형성되는 탄성중합체와; 하면에 형성된 빔 리드들과 각 빔 리드에 대응하는 솔더 홀들이 구비되어 있으며, 본딩패드에 면한 쪽으로 빔 리드들의 끝단이 노출되도록 탄성중합체 위에 형성된 폴리이미드 테이프와; 솔더 홀을 통해 부착되는 솔더 볼들과; 빔 리드와 본딩패드를 전기적으로 연결하는 본딩 와이어; 및 본딩패드와, 본딩 와이어 및 빔 리드들을 밀봉하는 봉지재;를 포함하며, 본딩 와이어의 높이는 폴리이미드 테이프의 표면보다 낮게 형성되고, 봉지재는 폴리이미드 테이프의 표면과 동일한 높이로 형성되는 것을 특징으로 하는 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지를 제공한다.In order to achieve the above object, the present invention provides a semiconductor chip comprising an active surface on which bonding pads are formed; An elastomer formed on a semiconductor chip except for bonding pads; A polyimide tape having beam leads formed on the bottom surface and solder holes corresponding to the beam leads, the polyimide tape being formed on the elastomer to expose the ends of the beam leads toward the bonding pads; Solder balls attached through the solder holes; Bonding wires electrically connecting the beam leads to the bonding pads; And an encapsulant for sealing the bonding pad and the bonding wire and the beam leads, wherein the height of the bonding wire is formed lower than the surface of the polyimide tape, and the encapsulant is formed at the same height as the surface of the polyimide tape. A chip scale package of a wire bonding method using a beam lead is provided.
또한, 위와 같은 목적을 달성하기 위하여 본 발명은 본딩패드들이 형성된 활성면을 갖는 반도체 칩을 준비하는 단계와; 본딩패드들을 제외한 활성면 위로 탄성중합체가 형성되는 단계와; 하면에 형성된 빔 리드들과 각 빔 리드에 대응하는 솔더 홀들이 구비되고, 본딩패드들에 대응되어 빔 리드들의 끝단이 노출되도록 윈도우가 형성된 폴리이미드 테이프가 탄성중합체 위로 형성되는 단계와; 본딩패드와 빔 리드의 끝단이 본딩 와이어를 통해 와이어 본딩되는 단계와; 본딩패드와, 본딩 와이어 및 빔 리드들을 밀봉하는 단계; 및 솔더 홀들 위로 솔더 볼들이 형성되는 단계;를 포함하며, 본딩 와이어의 높이는 폴리이미드 테이프의 표면보다 낮게 형성되고, 빔 리드들의 끝단은 탄성중합체를 통해 지지되는 것을 특징으로 하는 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 제조방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of preparing a semiconductor chip having an active surface formed with bonding pads; Forming an elastomer on the active surface except for the bonding pads; Forming a polyimide tape having beam leads formed on the bottom surface and solder holes corresponding to the beam leads, the window-forming polyimide tape corresponding to the bonding pads to expose the ends of the beam leads; Bonding the ends of the bonding pads and the beam leads through the bonding wires; Sealing the bonding pads, the bonding wires and the beam leads; And solder balls are formed over the solder holes, wherein the height of the bonding wire is formed lower than the surface of the polyimide tape, and the ends of the beam leads are supported by the elastomer. It provides a method of manufacturing a chip scale package of the method.
본 발명에 따른 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지는 센터패드(Center-pad)형 또는 에지패드(Edge-pad)형 반도체 칩에 대하여 모두 적용되는 것을 특징으로 한다.The wire-bonding chip scale package using the beam lead according to the present invention is applied to both a center pad type or an edge pad type semiconductor chip.
이하, 첨부 도면을 참고로 하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 따른 센터패드형 와이어 본딩 방식의 칩 스케일 패키지(300)를 도시한 단면도이며, 도 5는 본 발명의 다른 실시예에 따른 에지패드형 와이어 본딩 방식의 칩 스케일 패키지(300')를 도시한 단면도이다. 도 4 및 도 5를 참고로 하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.4 is a cross-sectional view illustrating a chip pad package 300 of a center pad type wire bonding method according to an embodiment of the present invention, and FIG. 5 is a chip scale of an edge pad type wire bonding method according to another embodiment of the present invention. It is sectional drawing which shows the package 300 '. Referring to Figures 4 and 5 will be described a preferred embodiment of the present invention.
본 발명에 따른 빔 리드(Beam lead)를 이용한 와이어 본딩 방식의 칩 스케일 패키지(WB-CSP)는 반도체 칩(210)의 중앙에 본딩패드들(212)이 형성되고, 본딩패드들(212)이 형성되지 않은 반도체 칩(210) 위에 소정의 높이로 탄성중합체(220)가 형성되어 있다. 탄성중합체(220) 위로 본딩패드들(212)이 노출되도록 윈도우(232)가 형성된 폴리이미드 테이프(230)가 형성되며, 폴리이미드 테이프(230)의 하면에는 일정한 배열로 빔 리드들(240)이 형성되고, 빔 리드들(240)은 각 끝단이 노출될 수 있도록 폴리이미드 테이프(230)의 윈도우(232)가 형성되어 있다.In the wire-bonding chip scale package (WB-CSP) using a beam lead according to the present invention, bonding pads 212 are formed at the center of the semiconductor chip 210, and bonding pads 212 are formed. An elastomer 220 is formed at a predetermined height on the semiconductor chip 210 that is not formed. A polyimide tape 230 having a window 232 is formed to expose the bonding pads 212 over the elastomer 220, and the beam leads 240 are arranged on the bottom surface of the polyimide tape 230 in a uniform arrangement. The beam leads 240 are formed with windows 232 of the polyimide tape 230 so that each end thereof is exposed.
윈도우(232)를 통해 노출된 빔 리드들의 끝단은 본딩 와이어(270)를 통하여 본딩패드들(212)에 전기적으로 연결되어 있으며, 이때 본딩 와이어의 형태(Loop)의 높이는 폴리이미드 테이프(230)의 표면보다 낮게 형성되어야 한다.The ends of the beam leads exposed through the window 232 are electrically connected to the bonding pads 212 through the bonding wires 270, where the height of the loop of the bonding wires is determined by the polyimide tape 230. It should be formed lower than the surface.
폴리이미드 테이프(230)의 상면에는 하면의 빔 리드들과 솔더 홀(242)을 통해 전기적으로 연결되는 볼 패드들(도시되지 않음)이 형성되고, 볼 패드들 위로 각각 솔더 볼(250)이 형성되어 있으며, 이러한 구조에 더하여 빔 리드들이 노출된 부분과 반도체 칩의 주위로 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 봉지재(60)가 형성되어 있다.Ball pads (not shown) are formed on the top surface of the polyimide tape 230 and are electrically connected to the beam leads on the bottom surface through the solder holes 242, and solder balls 250 are formed on the ball pads, respectively. In addition to the structure, an encapsulant 60 such as an epoxy molding compound (EMC) is formed around the exposed portions of the beam leads and the semiconductor chip.
도 5의 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지(300')는 반도체 칩(210')의 가장자리를 따라 본딩패드들(212')이 형성되고, 이에 따라 폴리이미드 테이프(230)에 형성된 윈도우(232')의 위치가 본딩패드들(212')이 형성된 반도체 칩(210')의 가장자리를 따라 형성된 것을 특징으로 하며, 그 외의 구조는 도 4의 와이어 본딩 방식의 칩 스케일 패키지(300)와 동일하다.In the wire bonding chip scale package 300 ′ using the beam lead of FIG. 5, bonding pads 212 ′ are formed along an edge of the semiconductor chip 210 ′, and thus, the polyimide tape 230 is formed. The position of the window 232 ′ is formed along the edge of the semiconductor chip 210 ′ in which the bonding pads 212 ′ are formed. The other structure is the chip scale package 300 of the wire bonding method of FIG. 4. Is the same as
도 6a 내지 도 6d는 도 5의 와이어 본딩 방식의 칩 스케일 패키지(300') 제조공정을 단계별로 도시한 공정도이며, 도 6a 내지 도 6d를 참고로 하여 이를 상세히 설명하면 다음과 같다.6A through 6D are process diagrams illustrating the step of manufacturing the chip bonding package 300 ′ of the wire bonding method of FIG. 5 in detail with reference to FIGS. 6A through 6D.
본 발명에 따른 와이어 본딩 방식의 칩 스케일 패키지(300')의 제조공정은 먼저 가장자리를 따라 본딩패드들(212')이 형성된 반도체 칩(210') 위로 탄성중합체(220)와 폴리이미드 테이프(230)가 열과 압력을 통해 부착되며, 이때 폴리이미드 테이프(230)의 하면에 형성된 빔 리드(240)의 끝단들이 그들에 대응되는 탄성중합체(220)의 일부분과 함께 폴리이미드 테이프(230)의 윈도우들(232')을 통해 노출된 것을 특징으로 한다(도 6a).In the manufacturing process of the wire-bonding chip scale package 300 'according to the present invention, the elastomer 220 and the polyimide tape 230 are first placed on a semiconductor chip 210' on which bonding pads 212 'are formed along an edge. ) Are attached through heat and pressure, with the ends of the beam leads 240 formed on the bottom of the polyimide tape 230 together with the portions of the elastomer 220 corresponding thereto, the windows of the polyimide tape 230 And exposed through 232 '(FIG. 6A).
위에서 폴리이미드 테이프(230)가 약 100㎛의 두께로 형성될 때, 폴리이미드 테이프 하면의 빔 리드(240)의 두께는 약 50㎛인 것이 바람직하다.When the polyimide tape 230 is formed to have a thickness of about 100 μm from above, the thickness of the beam lead 240 under the polyimide tape is preferably about 50 μm.
반도체 칩(210') 위로 탄성중합체와 폴리이미드 테이프(230)가 부착된 후, 탄성중합체(220)가 경화된 상태에서 빔 리드들(240)을 충분히 지지할 수 있으며, 폴리이미드 테이프(230)의 윈도우(232')를 통해 캐필러리(280 ; Capillary)가 구동되어 금선(272 ; Gold wire)과 같은 본딩 와이어(270)가 공급됨으로써, 기존의 와이어 본딩 방식으로 본딩패드(212')와 빔 리드(240)의 끝단을 전기적으로 연결시킨다(도 6b).After the elastomer and the polyimide tape 230 are attached to the semiconductor chip 210 ′, the beam leads 240 may be sufficiently supported while the elastomer 220 is cured, and the polyimide tape 230 may be formed. The capillary 280 is driven through the window 232 ′ of the capillary 280 to supply the bonding wires 270 such as gold wires 272 to the bonding pads 212 ′ by the conventional wire bonding method. The ends of the beam leads 240 are electrically connected (FIG. 6B).
와이어 본딩이 끝난 상태에서 폴리이미드 테이프(230) 위로 커버 필름(292 ; Cover film)을 임시로 접착시키고 커버 필름(292)을 아래 방향으로 하여 자세를 바꾼 후에, 시린저(290 ; Syringer)와 같은 도구를 통해 액상의 봉지수지(260)를 공급한 후 이를 경화시켜 봉지재(260)를 형성한다(도 6c).After temporarily bonding the cover film 292 onto the polyimide tape 230 and changing the posture of the cover film 292 in the downward direction after the wire bonding is finished, such as a syringe 290; After supplying the liquid encapsulation resin 260 through a tool to harden it to form an encapsulant 260 (Fig. 6c).
마지막으로, 커버 필름(292)을 제거한 후에 폴리이미드 테이프(230)의 솔더 홀(242)을 통해 하면의 빔 리드(240)와 각각 연결되는 볼 패드들(도시되지 않음) 위로 솔더 볼들(250)을 부착함으로써 본 발명에 따른 와이어 본딩 방식의 칩 스케일 패키지(300') 제조공정이 완료된다(도 6d).Finally, after removing the cover film 292, the solder balls 250 over the ball pads (not shown) respectively connected to the lower surface beam leads 240 through the solder holes 242 of the polyimide tape 230. By attaching the chip scale package 300 'manufacturing process of the wire bonding method according to the present invention is completed (FIG. 6D).
이상에서 설명한 바와 같이, 본 발명에 따른 와이어 본딩 방식의 칩 스케일 패키지는 종래의 와이어 본딩 방식의 칩 스케일 패키지에서 폴리이미드 테이프 위로 금속배선이 형성된 것과는 달리, 하면에 빔 리드가 형성된 폴리이미드 테이프를 사용함으로써 폴리이미드 테이프의 윈도우를 통해 노출된 빔 리드들의 끝단과 본딩패드들이 본딩 와이어로 연결된 것을 특징으로 한다.As described above, the wire-bonding chip scale package according to the present invention uses a polyimide tape having a beam lead formed on its lower surface, unlike a metal wire formed on the polyimide tape in the conventional wire bonding chip scale package. As a result, the ends of the beam leads exposed through the window of the polyimide tape and the bonding pads are connected by a bonding wire.
본 발명에 따른 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법은 이러한 특징에 따라 종래의 마이크로 비지에이 패키지에서 나타나는 빔 리드 본딩 기술의 낮은 신뢰성을 극복할 수 있으며, 또한 종래의 와이어 본딩 방식의 칩 스케일 패키지에서 금속배선 위로 포토 솔더 레지스트(PSR)가 형성되는 등의 복잡한 제조공정이 불필요하게 되어 제조원가가 절감될 수 있다.The wire bonding chip scale package and the method of manufacturing the same according to the present invention can overcome the low reliability of the beam lead bonding technique shown in the conventional micro-visi package according to this feature, and also the chip scale of the conventional wire bonding method. The manufacturing cost can be reduced by eliminating the need for complicated manufacturing processes, such as the formation of photo solder resist (PSR) over the metallization in the package.
본 발명에 따른 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법은 종래의 와이어 본딩 방식의 칩 스케일 패키지와 달리 폴리이미드 테이프의 하면에 빔 리드가 형성되고, 윈도우를 통해 노출된 빔 리드의 끝단들과 본딩패드들이 본딩 와이어를 통해 전기적으로 연결된 것을 특징으로 하며, 이러한 구조적 특징에 따라 종래의 빔 리드들 사용할 때 신뢰성이 저하되는 것을 방지할 수 있으며 동시에 종래의 와이어 본딩 방식에서 폴리이미드 테이프 위로 금속배선을 형성하고 그 위로 다시 포토 솔더 레지스트(PSR)를 형성하는 등의 복잡한 공정을 제거함으로써 폴리이미드 테이프의 제조비용을 낮추는 등 제조원가를 절감할 수 있다.The wire bonding chip scale package using the beam lead and the manufacturing method thereof according to the present invention, unlike the conventional wire bonding chip scale package, the beam lead is formed on the lower surface of the polyimide tape, the beam lead exposed through the window The ends of the bonding pads and the bonding pads are electrically connected to each other through a bonding wire, and this structural feature prevents deterioration of reliability when using conventional beam leads, and at the same time, polyimide tape in a conventional wire bonding method. Manufacturing costs can be lowered by lowering the manufacturing cost of polyimide tape by eliminating complex processes such as forming metal wiring over and photoresist resist (PSR) over it.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026590A KR20010008664A (en) | 1999-07-02 | 1999-07-02 | Wire bonding type chip scale package using beam lead and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026590A KR20010008664A (en) | 1999-07-02 | 1999-07-02 | Wire bonding type chip scale package using beam lead and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010008664A true KR20010008664A (en) | 2001-02-05 |
Family
ID=19598979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026590A Withdrawn KR20010008664A (en) | 1999-07-02 | 1999-07-02 | Wire bonding type chip scale package using beam lead and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010008664A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818078B1 (en) * | 2002-02-07 | 2008-03-31 | 주식회사 하이닉스반도체 | How to Make a Ball Grid Array Package |
| KR101119708B1 (en) * | 2003-12-09 | 2012-03-19 | 프리스케일 세미컨덕터, 인크. | Land grid array packaged device and method of forming same |
-
1999
- 1999-07-02 KR KR1019990026590A patent/KR20010008664A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818078B1 (en) * | 2002-02-07 | 2008-03-31 | 주식회사 하이닉스반도체 | How to Make a Ball Grid Array Package |
| KR101119708B1 (en) * | 2003-12-09 | 2012-03-19 | 프리스케일 세미컨덕터, 인크. | Land grid array packaged device and method of forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781264B2 (en) | Method for fabricating flip-chip semiconductor package with lead frame as chip carrier | |
| JP3461720B2 (en) | Resin-sealed semiconductor device | |
| JP4705784B2 (en) | Manufacturing method of image sensor device | |
| JP3420057B2 (en) | Resin-sealed semiconductor device | |
| KR100235308B1 (en) | A semiconductor chip package having twice bent tie bar and small die pad | |
| US7180161B2 (en) | Lead frame for improving molding reliability and semiconductor package with the lead frame | |
| JP3155741B2 (en) | Semiconductor package with CSP BGA structure | |
| KR100498488B1 (en) | Stacked semiconductor package and fabricating method the same | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2002110718A (en) | Method for manufacturing semiconductor device | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| US7250328B2 (en) | Microelectronic component assemblies with recessed wire bonds and methods of making same | |
| US6207478B1 (en) | Method for manufacturing semiconductor package of center pad type device | |
| US6680531B2 (en) | Multi-chip semiconductor package | |
| US20050098861A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP3458057B2 (en) | Resin-sealed semiconductor device | |
| JP3445930B2 (en) | Resin-sealed semiconductor device | |
| KR20010008664A (en) | Wire bonding type chip scale package using beam lead and manufacturing method thereof | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR20050000972A (en) | Chip stack package | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| KR100481927B1 (en) | Semiconductor Package and Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990702 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |