KR19990087140A

KR19990087140A - 반도체 소자

Info

Publication number: KR19990087140A
Application number: KR1019980706531A
Authority: KR
Inventors: 아드리아누스 빌렘 루디퀴제
Original assignee: 롤페스 요하네스 게라투스 알베르투스; 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 1996-12-23
Filing date: 1997-09-26
Publication date: 1999-12-15
Anticipated expiration: 2017-09-26
Also published as: WO1998028797A1; US5910670A; EP0896736A1; JP2000505956A; TW400560B; KR100523118B1

Abstract

전형적인 깍지끼움 형태의(interdigitated) 소스/드레인 구성을 갖는 측방향 DMOS 트랜지스터에서 저 전류 값에 비하여 강 전류에서 전기 항복을 저 전압으로 발생시키는 것이 가능하다. 본 발명은 드레인 핑거의 단부면에서 전류의 집중과 그에 연관된 키르크 효과에 기인하여 드레인 핑거의 단부면에서 상술한 항복 현상이 발생한다는 인식을 기초로 한다. 트랜지스터의 SOAR(안정 동작 영역)을 증가시키기 위하여, 소스 핑거(6)를 국부적으로 중단시켜서 드레인 핑거(7)의 팁(11)이 동작하지 못하게 한다. 본 발명의 바람직한 실시예에서, 소스 핑거들은 드레인 핑거들의 단부에서 드레인 핑거들보다 짧게 형성된다.

Description

반도체 소자

본 발명은 제 1 도전형을 갖고 표면과 접하면서 상기 제 1 도전형과 반대의 제 2 도전형의 기판이라고 지칭되는 하부의 반도체 영역과 pn 접합을 통해 결합되는 층상 영역(layer-shaped region)을 포함하는 반도체 몸체를 갖는 반도체 소자에 관한 것으로, 상기 반도체 몸체는 측방향(lateral) DMOS 형의 고 전압 트랜지스터를 가지고 있으며, 상기 측방향 DMOS 형의 고 전압 트랜지스터는 상기 표면과 접하는 제 1 도전형의 소스 영역과, 상기 반도체 몸체의 소스 영역을 둘러싸면서 상기 표면과 접하는 제 2 도전형의 베이스 영역과, 상기 표면과 접하면서 상기 베이스 영역으로부터 이격되어 배치되고 상기 층상 영역의 삽입부(interposed portion)에 의해 상기 베이스 영역으로부터 분리되어 있는 제 1 도전형의 드레인 영역을 포함하며, 상기 트랜지스터의 소스 및 드레인 영역은 적어도 세 개의 길다란 제 1 도전형의 영역이 서로 나란히 놓여져서 깍지끼움 형상(interdigitated configuration)을 구성하며, 그 중의 중앙 영역은 적어도 하나의 단부면(end face)을 갖는 드레인 영역을 형성하고 그 중의 상기 중앙 영역의 양측에 배치된 두 개의 최외각 영역은 각기 소스 영역을 형성한다.

이러한 반도체 소자는 미국특허 제 5,523,599 호에 개시되어있다. 미국특허에 개시되어있는 n-채널 DMOS 트랜지스터는 p-형 기판의 표면에서 n-웰내에 형성되어 있다. 이 트랜지스터는 깍지끼움형 소스/드레인 구성을 가지고 있어서 고 전류를 전달할 수 있다. 미국 특허 제 5,523,599 호의 도 7에 도시된 바와 같이, 트랜지스터의 드리프트 영역(drift region)을 형성하는 높은 옴(high-ohmic)의 n-웰은 드레인 핑거(drain finger)의 팁(tip) 영역에서 중단되어있으며(interrupted), 높은 옴의 p-형 기판과 함께 드레인 핑거의 팁 영역에서 pn 접합을 형성한다. 따라서, 드레인에 고 전압이 인가되면, n-웰이 중단되어 있지 않은 경우에서보다 항복 전압이 더욱 높아진다. 후자의 경우에 있어서, 실제로, n-웰은 핑거 팁 영역에서 p-형 베이스 영역과 함께 pn 접합을 형성하게되어, 베이스 영역의 높은 도핑 레벨에 기인하여 항복 전압을 보다 낮게 할 것이다. 상술한 미국 특허의 실시예의 단점은 p-형 베이스 영역이 전기적으로 p-형 기판에 접속되어있다는 것이지만, 이러한 형태는 기판과 베이스 영역에 상이한 전압을 인가시켜야하는 많은 용도에서는 바람직하다. 또한, n-형 표면 영역이 많은 공정 단계에서 국부적으로 제공되는 n-형 웰로 형성되어있지 않고, 표면 영역 전체에 걸쳐 연장하는 에피택셜 층으로 형성되어있는데, 이것은 드리프트 영역을 상술한 구성으로 형성시키기 어렵게 한다.

본 발명의 목적은 상술한 단점을 적어도 부분적으로 제거할 수 있도록 많은 용도에서 항복 전압을 충분히 높게 한 측방향 DMOS 트랜지스터를 제공하는 것이다.

본 발명에 따르면, 본 명세서의 서두에서 언급한 종류의 상술한 목적에 부합되는 반도체 소자는 베이스 영역의 전체 표면 영역이 제 1 도전형의 층상 영역에서 배치되어있으며 상기 층상 영역에 의해 기판과 분리되어 있다는 것과, 상기 제 1 도전형의 최외각 영역들이 중앙 영역을 따라 중앙 영역의 세로 방향과 실질적으로 평행하게 연장하여 상기 중앙 영역의 상기 단부면에서 중단되어있는 것을 특징으로 한다.

드레인 핑거의 팁(즉, 단부면)의 영역에서 소스가 존재하지 않으면, 소스로부터 드레인 핑거로 흐르는 전류가 실질적으로 방지된다. 이것은 높은 전류에서도 항복 전압이 증가하게되어, 안정 동작 영역 또는 SOAR이 확장된다는 것으로 밝혀졌다. 이러한 개선 사항은 드리프트 영역이 드레인 핑거의 팁에서 중단되어 있지 않고 트랜지스터 주변에 연속 층을 형성할 때에도 성취된다. 본 발명은 무엇보다도 측방향 DMOS 트랜지스터에서 항복 전압이 이동 전하에 의해 감소된다(키르크 효과(Kirk effect))는 인식에 기초한 것이다. 소스가 드레인 핑거의 팁 주변으로 연장하는 구성에서 전류 집중의 결과로서 드레인 핑거의 팁 영역에서 전류 밀도가 상당히 증가할 것이다. 키르크 효과에 기인하여 전류 분포가 불균일한 장소에서보다도 전계 강도는 더욱 쉽게 증가할 것이다. 이러한 결과는 전류가 낮은 경우에서보다 전류가 높은 경우에서 항복 전압이 더욱 낮은 전압으로 발생하게 한다. 이러한 항복 전압이 낮아지는 현상은 반도체 소자에서 팁을 부동작하게 만드는 본 발명에 따라서 방지된다.

본 발명의 제 1 실시예에서, 제 1 도전형의 층상 영역은 제 1 도전형과 반대의 제 2 도전형 기판의 표면에서 주입 또는 확산을 이용하여 제공되고 적어도 트랜지스터의 전체 영역에 걸쳐 연장하는 웰에 의해 형성될 수 있다. 본 발명에 따른 반도체 소자의 다른 실시예는 기판 상에 에피택셜적으로 제공된 층에 의해 형성된다.

본 발명의 또 다른 실시예에서, 베이스 영역도 역시 드레인 핑거의 부동작 단부면에서 중단된다. 본 발명의 장점 중에서 제조 공정이 보다 간단하다는 실시예는 베이스 영역이 드레인의 단부면과 마주하여 배치되어있으면서 제 1 도전형의 소스 영역이 존재하지 않는 부분을 포함하는 것을 특징으로 한다.

드레인 핑거의 단부면에서 전류 밀도의 증가가 최적으로 방지되는 본 발명에 따른 반도체 소자의 또 다른 실시예는, 표면에서 보았을 때, 드레인 영역이 그의 양측에 배치된 상기 소스 영역보다도 상기 단부면에서 반도체 몸체 내로 더 연장하는 것을 특징으로 한다.

전계의 집중이 간단한 방식으로 감소되고 또한 드레인 핑거의 팁에서 전계 집중과 연관된 항복이 발생할 우려가 감소되는 본 발명에 따른 반도체 소자의 또 다른 실시예는 드레인 영역이 상기 표면상의 전기 절연 층내 윈도우를 통해 드레인 영역에 접속되어 있으면서, 표면에서 보았을 때, 상기 절연 층에 걸쳐서 상기 드레인 영역의 단부면에서 드레인 영역을 넘어 연장하는 필드 플레이트(field plate)로서의 드레인 접점을 가지고 있는 것을 특징으로 한다.

본 발명의 상술한 특징과 다른 특징은 하기 실시예를 참조하여 보다 상세히 설명될 것이다.

도 1은 본 발명에 따른 반도체 소자의 개략적인 평면도이고;

도 2는 도 1에 도시된 반도체 소자를 라인 II-II을 따라서 절취한 단면도이고;

도 3은 약간 변형된 실시예로서 도 1에 도시된 반도체 소자를 라인 III-III을 따라서 절취한 단면도이고;

도 4는 전형적인 DMOS 트랜지스터 구성의 평면도이다.

본 명세서에 첨부된 도면은 개략적인 선도로서 예시된 것이지 실제의 축적대로 도시된 것은 아니라는 것을 알아야한다. 또한, 도면에서는 단지 하나의 트랜지스터만을 도시한다. 그러나, 트랜지스터를 제외한 다른 회로 소자들이 반도체 기판 내에 제공될 수도 있다는 것은 자명할 것이다.

도 1 및 도 2에 도시된 반도체 소자는 실리콘으로 구성된 반도체 몸체(1)를 포함하며, 반도체 몸체(1)는 제 1 도전형의 층상 영역(layer-shaped region)(2)으로서 표면과 접하면서 제 1 도전형과 반대인 제 2 도전형의 인접 영역(adjoining region)(4)(이하 기판이라 지칭함)과 pn 접합(3)에 의해 결합되는 상기 층상 영역(2)을 갖는다. n-형 채널을 갖는 트랜지스터에 관련한 본 발명의 실시예에서, 표면 영역(2)은 n-형이고 기판(4)은 p-형이지만, 본 발명은 이에 국한되지 않고, 반대로 p-형 채널과 p형 표면 영역 및 n형 기판을 갖는 트랜지스터에도 똑같이 적용가능하다. 반도체 몸체는 그 표면에 측방향(lateral) DMOS 트랜지스터 형의 고전압 트랜지스터, 예로 100V 내지 1000V 범위에서 사용되는 트랜지스터를 가지고 있다. 상술한 바와 같이, n-형 채널로 된 트랜지스터는 표면과 접하는 n-형 소스 영역(6)과 역시 표면과 접하는 n-형 드레인 영역(7)을 포함한다. 소스 영역(6)은 채널 영역(9)이 형성되는, 종종 백게이트 영역(backgate region)으로 지칭되는 p-형 베이스 영역(8)에 의해 n-형 표면 영역(2)과 분리되어있다. 드레인 영역(7)과 베이스 영역(8)은 트랜지스터의 드리프트 영역(drift region)을 구성하는 층상 표면 영역(2)의 삽입부(interposed portion)에 의해 서로 분리되어있다.

도 1로부터 명백히 알 수 있는 바와 같이, 소스 및 드레인 영역(6, 7)은 원하는 전류 전달 능력을 달성하기 위하여 깍지끼움 형상(interdigitated configuration)으로 구성되어있다. 동 도면에 도시된 예에 있어서, 드레인은 두 개의 단부면(end faces)을 갖는 길다란 한 손가락 형상 영역 또는 디지트(digit)(7)를 가지고 있다. 그와 달리, 실제의 실시예에서 드레인은 상술한 디지트를 둘 또는 그 이상으로 포함하고 있을 수도 있는데, 이때 이들 디지트들은 각기 하나씩의 단부면을 갖고 다른 쪽은 서로 붙어있는 형태일 수 있다. 소스 영역(6)은 드레인 영역(7)의 양측에 제공되어있다.

상기 상세히 설명된 공지 기술의 트랜지스터와 대조적으로, p-형 베이스 영역(8)은 그의 전체 표면 영역이 n-형의 층상 표면 영역(2)내에 배치되어있으며 n-형의 층상 표면 영역에 의해 p-형 기판(4)과 분리되어있다. 본 발명의 이러한 구성은 무엇보다도 표면 영역(2)을 침착(deposition)을 통해 p-형 기판상의 에피택셜 층으로 형성하는 것을 가능하게 해준다. 또한, 필요하다면, p-형 영역(4, 8)을 서로 전기적으로 절연하는 것이 가능하며, 이로서 이들 영역으로 상이한 전위를 인가할 수 있다. 본 발명에 따르면, 항복 전압을 충분히 크게 하기 위하여, 트랜지스터의 소스를 형성하는 최외각 n-형 영역(6)을 배타적으로 중앙의 n-형 영역(7), 즉 트랜지스터의 드레인의 세로 방향과 평행하게 연장하고, n-형 영역(7)의 단부면(11)에서 중단시켰다. 따라서, 소스는 드레인의 양단부에서 존재하지 않으므로, 아무런 전류도 이들 위치에서 통과되지 않는다.

트랜지스터는 게이트 산화물(13)에 의해 반도체 몸체와 분리되어있는, 예로서, 다결정 실리콘(polycrystalline silicon)으로 된 게이트 전극(12)을 더 포함한다. 게이트 산화물은 드리프트 영역(10)위의 필드 산화물(14)을 보다 두껍게 만들어주며, 필드 산화물은 트랜지스터의 외곽 주변을 따라 트랜지스터의 경계를 형성한다. 소스와 드레인 영역은 각기 소스와 드레인 전극(15) 및 (16)과 접속되며, 또한, 소스 전극은 강 도핑된(strongly doped) p-형 영역(17)을 통하여 베이스 영역(8)과 접속된다. 드레인 전극(16)은 도 1에서 점선으로 도시되어있다. 게이트 전극(12)은 도 1에서 일점 쇄선으로 도시되어있다. 트랜지스터가 형성되는 에피택셜 층 부분은 섬형(island) 절연체(18)에 의해 반도체 소자의 다른 부분과 전기적으로 절연되어있을 수도 있다. 반도체 소자 그 자체는 공지된 기술을 이용하여 제조될 수 있다.

본 발명에 따른 상술한 구성의 효과를 입증하기 위하여, 도 4에는 드레인(7)의 단부면(11) 주변에 연속하는 소스 영역(6)을 갖는 DMOS 트랜지스터의 평면도가 개략적으로 도시된다. 트랜지스터의 게이트와 베이스 영역과 같은 다른 부분은 동 도면에서 명확하게 도시되지는 않는다. 동 도면으로부터 명백한 바와 같이, 전류는 드레인 영역(7)의 단부면에서 집중한다. 이것은 키르크 효과(Kirk effect)에 기인하여 다른 위치에 비해 드레인(7)의 단부면(11)에서 전계 강도가 보다 급격히 발생한다는 것을 의미한다. 그 결과, 반도체 소자가 항복에 이르기 쉽게 되며, 이는 약전류에서보다는 강 전류에서 반도체 소자의 파손을 일으킨다. 이러한 현상은 특히 용량성 단자의 스위칭 동작 중에 발생할 수 있는데, 이것은 스위칭 동작 중에 전류와 전압이 동시에 최대값에 도달할 수 있기 때문이다. 상술한 단점은 드레인 영역을 국부적으로 제거시킴으로써 드레인 단부면에서 트랜지스터가 동작하지 못하게 만드는 간단한 방법으로 해결될 수 있으며, 트랜지스터가 안정하게 동작할 수 있는 전류-전압 영역(SOAR = 안정 동작 영역)은 상당히 증가한다. 이것은 장점으로 작용한다.

본 발명의 대부분의 장점들은 소스 핑거가 드레인 핑거만큼 길게 형성된 본 발명의 실시예로부터 달성된다. 그러나, 드레인 핑거의 팁에서 전류가 집중되는 현상을 가능한 한 방지하기 위하여, 도 1에 도시된 바와 같이, 실질적으로 드레인 핑거의 팁(11)을 통하여 전류가 통과되지 못하도록 소스 핑거(6)는 드레인 핑거(7)보다 짧게 만들어진다.

본 발명의 실시예에서, 베이스 영역(8)은 드레인 영역(7)의 양측에서 그 드레인 영역의 단부면(11)의 주변에서 끊기지 않고 연장하는 구역으로 형성된다. 본 발명의 다른 실시예에서, 베이스 영역은 드레인 영역의 단부면(11)에서 중단되어있을 수도 있다. 마찬가지로, 게이트 전극(12)도 역시 드레인의 단부면(11)의 영역에서 중단되어있을 수도 있다.

도 1의 평면도에 도시된 바와 같이, 드레인 전극(16)은 드레인의 단부면(11)영역에서 드리프트 영역(10)에 걸쳐 연장한다. 그 결과, 드레인 전극(16)은 고전압의 드레인 상에서 필드 플레이트(field plate)로서 작용하여, 드리프트 영역에서의 전계를 줄여주고 항복전압을 증가시켜준다. 이러한 효과를 증진시키기 위하여, 도 1에 도시된 반도체 소자를 변형한 형태대로, 드레인의 단부면(11)에서의 필드 산화물(14)을 드레인 영역(7)으로부터 약간 떨어지게 제공할 수도 있다. 이러한 변형된 형태는 도 1의 라인 III - III을 따라 절취한 단면도를 예시한 도 3에 도시되어있다. 드리프트 영역(10)의 표면 부분은 드레인 영역(7)과 필드 산화물(14)의 사이에 배치되어있고 또한 박막의 산화물(20)에 의해 피복되어 있다. 이러한 구성에서, 전극(16)은 효과적으로 필드 플레이트로서 작용하게되어, 등전위 라인(equipotential lines)이 집중되는 것을 감소시킨다.

본 발명이 본 명세서에서 제시된 실시예로 국한되는 것은 아니고, 본 기술분야에서 통상의 지식을 가진 자에게는 본 발명의 범주를 벗어나지 않고도 다른 많은 변형이 가능할 것이다. 따라서, 본 명세서에 개시된 실시예의 도전형은 반대로 바뀌어질 수도 있다. 드레인은 바람직한 전계 분포를 위하여 더욱 둥근 단부면을 가질 수도 있다. 본 발명은 드레인 영역이 단일의 핑거대신 그의 양측에서 소스 영역의 핑거들과 접하고 있는 둘 또는 그 이상의 핑거를 구비하는 실시예에 유익하게 적용될 수도 있다.

Claims

반도체 몸체를 갖는 반도체 소자로서, 상기 반도체 몸체는 제 1 도전형을 갖고 표면과 접하면서 상기 제 1 도전형과 반대인 제 2 도전형의, 기판이라 지칭되는 하부의 반도체 영역과 pn 접합에 의해 결합되는 층상 영역(layer-shaped region)을 포함하며, 상기 반도체 몸체는 측방향(lateral) DMOS 형의 고 전압 트랜지스터를 가지고 있으며, 상기 측방향 DMOS 형의 고 전압 트랜지스터는 상기 표면과 접하는 제 1 도전형의 소스 영역과, 상기 반도체 몸체의 소스 영역을 둘러싸면서 상기 표면과 접하는 제 2 도전형의 베이스 영역과, 상기 표면과 접하면서 상기 베이스 영역으로부터 이격되어 배치되고 상기 층상 영역의 삽입부(interposed portion)에 의해 상기 베이스 영역으로부터 분리되어 있는 제 1 도전형의 드레인 영역을 포함하며, 상기 트랜지스터의 소스 및 드레인 영역은 적어도 세 개의 길다란 제 1 도전형의 영역이 서로 나란히 놓여져서 깍지끼움 형상(interdigitated configuration)을 구성하며, 그 중의 중앙 영역은 적어도 하나의 단부면(end face)을 갖는 드레인 영역을 형성하고 그 중의 상기 중앙 영역의 양측에 배치된 두 개의 최외각 영역은 각기 소스 영역을 형성하는 상기 반도체 소자에 있어서,

상기 베이스 영역은 그의 전체 표면 영역이 제 1 도전형의 층상 영역에 배치되어있고 상기 층상 영역에 의해 상기 기판과 분리되어 있으며, 상기 제 1 도전형의 최외각 영역들은 상기 중앙 영역을 따라 상기 중앙 영역의 세로 방향과 실질적으로 평행하게 연장하고 상기 중앙 영역의 상기 단부면에서 중단되어있는 것을 특징으로 하는 반도체 소자.
제 1 항에 있어서,

상기 제 1 도전형의 층상 영역은 상기 기판 상에 에피택셜 성장된 층에 의해 형성된 것을 특징으로 하는 반도체 소자.
제 1 또는 2 항에 있어서,

상기 베이스 영역은 상기 드레인의 단부면과 마주하여 배치되고 상기 제 1 도전형의 소스 영역이 존재하지 않는 부분을 구비하는 것을 특징으로 하는 반도체 소자.
제 1 내지 3 항중의 어느 한 항에 있어서,

상기 드레인 영역은 표면에서 보았을 때 그의 양측에 배치된 상기 소스 영역보다 상기 단부면에서 상기 반도체 몸체 내로 더 연장하는 것을 특징으로 하는 반도체 소자.
제 1 내지 3 항중의 어느 한 항에 있어서,

상기 드레인 영역은 상기 표면상의 전기 절연 층내 윈도우를 통해 상기 드레인 영역에 접속되어있고, 상기 절연 층에 걸쳐 상기 드레인 영역의 단부면에서 상기 드레인 영역을 넘어 연장하는 필드 플레이트(field plate)로서의 드레인 접점을 갖는 것을 특징으로 하는 반도체 소자.