[go: up one dir, main page]

KR19990030660A - 전자빔을 이용한 반도체장치의 층간 절연막 형성방법 - Google Patents

전자빔을 이용한 반도체장치의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR19990030660A
KR19990030660A KR1019970050971A KR19970050971A KR19990030660A KR 19990030660 A KR19990030660 A KR 19990030660A KR 1019970050971 A KR1019970050971 A KR 1019970050971A KR 19970050971 A KR19970050971 A KR 19970050971A KR 19990030660 A KR19990030660 A KR 19990030660A
Authority
KR
South Korea
Prior art keywords
electron beam
oxide film
cvd oxide
beam irradiation
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019970050971A
Other languages
English (en)
Inventor
구주선
황병근
김성호
이해정
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970050971A priority Critical patent/KR19990030660A/ko
Priority to JP10106747A priority patent/JPH11121451A/ja
Priority to US09/164,938 priority patent/US6057251A/en
Publication of KR19990030660A publication Critical patent/KR19990030660A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

CVD(Chemical Vapor Deposition) 방법에 의하여 형성되는 층간 절연막을 전자빔을 사용하여 안정화시키는 방법에 관하여 개시한다. 본 발명에서는 반도체 기판상에 CVD 산화막을 형성한다. 전자빔 조사 장치를 사용하여 상기 CVD 산화막을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시킨다. 상기 CVD 산화막을 형성하기 전에 상면에 절연막이 형성된 반도체 기판상에 도전층 패턴을 형성하고, 상기 도전층 패턴을 덮는 제1 캡핑층을 형성하는 단계를 더 포함할 수 있으며, 이 때 상기 CVD 산화막은 상기 제1 캡핑층으로 덮인 도전층 패턴이 형성된 결과물상에 형성된다. 상기 전자빔 조사 단계 후에는 상기 CVD 산화막을 평탄화하는 단계를 더 포함할 수 있고, 상기 평탄화된 CVD 산화막은 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사된다. 상기 평탄화된 CVD 산화막 위에 제2 캡핑층을 형성한다. 상기 제2 캡핑층이 형성된 결과물을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사할 수 있다.

Description

전자빔을 이용한 반도체 장치의 층간 절연막 형성 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 CVD(Chemical Vapor Deposition) 방법에 의하여 형성되는 층간 절연막 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 반도체 기판상에 단차가 커지게 된다. 이러한 단차는 포토리소그래피 공정시 난반사를 야기시켜서 원하는 패턴을 얻을 수 없게 되는 결과를 초래한다. 이에 따라 평탄도가 우수한 층간 절연막이 요구된다.
또한, 층간 절연막의 평탄화는 상부에 형성될 도전층의 단차 도포성을 향상시키고, 하부 도전층의 두께와 선폭의 선택 범위를 넓게 하므로, 그 중요성이 더욱 높아져가고 있다.
현재 층간 절연막으로서 일반적으로 사용되고 있는 막들로는 CVD 방법에 의하여 형성된 PSG(phospho-silicate glass)막, BPSG(boro-phospho-silicate glass)막, USG(undoped silicate glass)막 등이 있다. 이러한 막들은 열산화막에 비하여 다공성(porous)이기 때문에 후속 공정시에 이들 막 내에 흡습 현상이 발생될 수 있다. 이와 같이 흡습된 막이 층간 절연막으로 사용되는 경우에는 층간 절연막 내에 존재하는 -OH기에 의하여 핫 캐리어(hot carrier)가 열화되는 등 반도체 소자의 신뢰성이 저하되는 문제가 있다. 또한, 층간 절연막 내에 많은 양의 수분이 존재하면 층간 절연막에서의 유전율이 높아지게 되어 신호 전달이 늦어지거나 노이즈(noise)를 발생시킬 수 있다.
또한, 현재 글로벌 평탄화(global planarization) 방법으로 널리 이용되고 있는 CMP(Chemical Mechanical Polishing) 공정을 층간 절연막의 평탄화 공정에 적용할 때 층간 절연막이 단단하지 않게 되면 CMP 공정이 완료된 후 흡습이 더욱 증가되고, CMP 공정시에 스크래치(scratch) 등과 같은 결함이 발생될 수 있다.
종래에는 층간 절연막에서 발생되는 흡습 현상을 방지하고 층간 절연막 내에 존재하는 물의 양을 감소시키기 위하여, 층간 절연막을 형성한 후 이를 800℃ 이상의 고온 열처리에 의하여 경화시키는 방법을 이용하였다. 그러나, 256Mb 이상으로 고집적화된 반도체 메모리 장치에서는 예를 들면 TaO, BST 등의 고유전 물질을 채용한다. 이와 같은 고유전 물질막을 반도체 기판상에 형성하는 경우에는 반도체 기판의 열처리 공정 온도를 낮게 적용할 필요가 있다.
본 발명의 목적은 흡습성이 적은 층간 절연막을 저온 공정에 의하여 형성할 수 있는 반도체 장치의 층간 절연막 형성 방법을 제공하는 것이다.
도 1은 반도체 기판상에 CVD 방법에 의하여 증착된 BPSG막을 전자빔으로 조사하기 전 및 후의 FTIR(Fourier Transform Infrared) 스펙트로스코피 플롯을 나타낸 것이다.
도 2는 CVD 방법에 의하여 형성된 여러 막질에 대하여 전자빔을 조사하기 전 및 후의 각각의 유전율을 나타낸 그래프이다.
도 3은 여러 가지 산화막에 대하여 각 산화막을 치밀화하기 위하여 전자빔 조사를 행한 경우와 종래의 방법에서와 같이 열처리를 행한 경우에 각 산화막의 식각액에 대한 습식 식각율을 측정하여 그 결과를 나타낸 그래프이다.
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 장치의 층간 절연막 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판, 12 : 절연막
14 : 도전층 패턴, 16 : 제1 캡핑층
20 : CVD 산화막, 20A : 층간 절연막
22 : 제2 캡핑층, 30, 40, 50 : 전자빔
상기 목적을 달성하기 위한 본 발명의 일 특징에 따른 층간 절연막 형성 방법에서는 반도체 기판상에 CVD 산화막을 형성한다. 전자빔 조사 장치를 사용하여 상기 CVD 산화막을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시킨다.
상기 CVD 산화막을 형성하기 전에 상면에 절연막이 형성된 반도체 기판상에 도전층 패턴을 형성하고, 상기 도전층 패턴을 덮는 제1 캡핑층을 형성하는 단계를 더 포함할 수 있으며, 이 때 상기 CVD 산화막은 상기 제1 캡핑층으로 덮인 도전층 패턴이 형성된 결과물상에 형성된다.
상기 전자빔 조사 단계 후에는 상기 CVD 산화막을 평탄화하는 단계를 더 포함할 수 있고, 상기 평탄화된 CVD 산화막은 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사된다.
선택적으로, 상기 전자빔 조사 단계 후에 상기 평탄화된 CVD 산화막 위에 제2 캡핑층을 형성한다. 상기 제2 캡핑층이 형성된 결과물을 소정 시간 동안 상온 ∼ 500℃의 온도에서 전자빔으로 조사할 수 있다.
또한, 본 발명의 다른 특징에 따른 층간 절연막 형성 방법에서는 반도체 기판상에 CVD 산화막을 형성한다. 상기 CVD 산화막을 CMP 방법에 의하여 평탄화한다. 전자빔 조사 장치를 사용하여 상기 평탄화된 CVD 산화막을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시킨다.
본 발명의 또 다른 특징에 따른 층간 절연막 형성 방법에서는 반도체 기판상에 CVD 산화막을 형성한다. 상기 CVD 산화막을 CMP 방법에 의하여 평탄화한다. 상기 평탄화된 CVD 산화막 위에 산화막으로 이루어지는 캡핑층을 CVD 방법에 의하여 형성한다. 전자빔 조사 장치를 사용하여 상기 캡핑층이 형성된 결과물을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시킨다.
본 발명에 의하면, CVD 방법에 의하여 형성된 산화막으로 이루어지는 층간 절연막에 흡수된 수분을 효과적으로 제거하고, 후속 공정시에 층간 절연막에서 발생 가능한 흡습 현상을 저온 공정에 의하여 효과적으로 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에서는 CVD 방법에 의하여 형성된 층간 절연막에 대하여 비교적 저온에서 전자빔을 조사하여 막의 구조를 치밀화시키고 층간 절연막에서의 흡습을 방지한다. 통상적인 CVD 방법에 의하여 형성된 층간 절연막에 특정한 조건하에서 전자빔을 조사하면 층간 절연막 내에 흡습된 수분이 이미 존재하고 있었던 경우에도 그 양이 급격하게 감소되고, 전자빔에 의한 처리 후에는 층간 절연막에서 흡습 현상이 발생되지 않는다.
도 1은 반도체 기판상에 CVD 방법에 의하여 증착된 BPSG막을 전자빔으로 조사하기 전 및 후의 FTIR(Fourier Transform Infrared) 스펙트로스코피 플롯을 나타낸 것이다. 도 1에서, (a)는 증착 직후의 BPSG막으로서 전자빔을 조사하지 않은 경우를 나타낸 것이고, (b)는 BPSG막을 형성한 후 전자빔을 조사하여 치밀화시킨 경우를 나타낸다. 도 1로부터 알 수 있는 바와 같이, (a)의 경우에는 3000∼3700cm-1부근에서 수분에 의해 피크가 나타난 반면, (b)의 경우에는 수분에 의한 피크가 형성되지 않았다. 이는 BPSG막을 증착한 직후에 BPSG막에 포함된 수분이 전자빔 조사에 의하여 완전히 제거된 것을 나타낸다. 이와 같이 전자빔 처리된 BPSG막에서는 후속 공정에서도 흡습 현상이 발생되지 않는다.
도 2는 CVD 방법에 의하여 형성된 여러 종류의 막질에 대하여 전자빔을 조사하기 전 및 후의 각각의 유전율을 나타낸 것이다. 도 2에서, PSG, BPSG, P-SiN, LP-SiN, USG 및 TEOS는 전자빔이 조사되지 않은 PSG막, BPSG막, PECVD(plasma-enhanced CVD) 방법에 의하여 형성된 SiN막, LPCVD(low-pressure CVD) 방법에 의하여 형성된 SiN막, USG막 및 TEOS(tetra-ethyl-ortho-silicate)막을 각각 나타내고, PSG_E, BPSG_E, P-SiN_E, LP-SiN_E, USG_E 및 TEOS_E는 전자빔이 조사된 PSG막, BPSG막, P-SiN막, LP-SiN막, USG막 및 TEOS막을 각각 나타낸다. 도 2에서 알 수 있는 바와 같이, CVD 방법에 의하여 형성된 각 절연막에서의 유전율이 전자빔에 의한 처리 전에 비하여 처리 후에 더 낮아진다.
도 3은 여러 가지 산화막에 대하여 각 산화막을 치밀화하기 위하여 전자빔 조사를 행한 경우와 종래의 방법에서와 같이 열처리를 행한 경우에 각 산화막의 식각액에 대한 습식 식각율을 측정하여 그 결과를 나타낸 것이다. 도 3에서, 열산화막 및 고온 산화막의 식각율은 비교용으로서 나타낸 것이다. 도 3에서 알 수 있는 바와 같이, CVD 방법에 의한 증착 직후의 각 산화막에 대하여 전자빔 처리를 행한 경우는 각 산화막에 대하여 750℃ 이상의 온도에서 열처리한 경우와 그 습식 식각율이 대략 비슷한 수준을 나타낸다.
상기한 바와 같이, CVD 방법에 의하여 형성된 산화막으로 이루어지는 층간 절연막에 대하여 전자빔을 조사하여 막의 구조를 치밀화시키면, 층간 절연막의 습식 식각율이 종래의 방법과 동일한 수준을 유지하는 동시에, 유전율이 감소되고, 층간 절연막에 흡수된 수분이 효과적으로 제거되며, 후속 공정에서 층간 절연막에서의 흡습 현상의 방지 효과를 저온 공정으로도 충분히 거둘 수 있다.
본 발명에서는 상기한 바와 같은 결과를 바탕으로 하여 다음과 같은 흡습성이 적은 층간 절연막 형성 공정을 저온 공정에 의하여 구현하고자 한다.
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 장치의 층간 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 상면에 절연막(12)이 형성된 반도체 기판(10)상에 도전층 패턴(14)을 형성하고, 상기 도전층 패턴(14)을 덮는 제1 캡핑층(16)을 형성한다. 상기 제1 캡핑층(16)은 SiO2막 SiON막 또는 SiN막으로 형성하는 것이 바람직하다. 상기 제1 캡핑층(16)은 상기 도전층 패턴(14)의 측벽 및 상면을 모두 덮도록 형성할 수도 있고, 상기 도전층 패턴(14)의 상면만 덮도록 형성할 수도 있다.
그 후, 상기 결과물 전면을 CVD 산화막(20)으로 덮는다. 상기 CVD 산화막(20)은 예를 들면 APCVD(atmospheric-pressure CVD), PECVD(plasma-enhanced CVD) 또는 LPCVD(low-pressure CVD) 방법에 의하여 형성된 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어진다.
그 후, 전자빔 조사 장치를 사용하여 상온∼500℃의 온도에서 상기 반도체 기판(10) 위에 전자빔(30)을 소정 시간 동안 조사함으로써 상기 CVD 산화막(20)을 치밀화(densification)시킨다. 이 때, 전자빔 조사는 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 노광 도즈량을 2,000∼10,000μC/cm2으로 하여 행해진다. 그 결과, 에너지를 가진 전자(electron)에 의하여 상기 CVD 산화막(20) 내의 불완전한 결합, 수분 등이 제거된다. 여기서, 전자는 상기 CVD 산화막(20)을 식각할 수 있을 정도로 큰 에너지를 가지고 있지 않으므로, 전자빔 조사에 의하여 상기 CVD 산화막(20)의 두께가 변하는 일은 없으며, CVD 산화막(20)이 더욱 안정화된다.
도 5를 참조하면, 상기 CVD 산화막(20)을 CMP 방법에 의하여 평탄화하여 평탄화된 층간 절연막(20A)을 형성한다.
도 6을 참조하면, 상기 층간 절연막(20A) 형성을 위한 CMP 공정시에 흡습된 수분을 제거하는 동시에 후속 공정시에 상기 층간 절연막(20A)에서 발생 가능성 있는 흡습 현상을 방지하기 위하여, 상기 층간 절연막(20A)이 형성된 결과물상에 도 4에서와 같은 방법으로 전자빔(40)을 조사한다. 이 전자빔(40) 조사 단계는 필수적인 것은 아니며, 경우에 따라 생략 가능하다.
도 7을 참조하면, 상기 층간 절연막(20A) 위에 제2 캡핑층(22)을 형성한다. 상기 제2 캡핑층(22)은 상기 층간 절연막(20A)의 안정화, 치밀화, 및 후속 공정에서의 흡습 방지를 위하여 형성하는 것으로서, 경우에 따라 생략 가능하다. 상기 제2 캡핑층(22)은 예를 들면 APCVD, PECVD 또는 LPCVD 방법에 의하여 형성된 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 CVD 산화막으로 형성될 수 있다.
도 8을 참조하면, 상기 제2 캡핑층(22)이 형성된 결과물상에 도 4에서와 같은 방법으로 전자빔(50)을 조사한다.
상기한 실시예에서는 상기 CVD 산화막(20)을 형성한 후에 전자빔(30)을 조사하는 것으로 설명하였으나, 상기 CVD 산화막(20)을 CMP 공정에 의하여 평탄화시켜서 층간 절연막(20A)을 형성한 후 도 6에서와 같이 전자빔(40) 조사를 행하는 경우에는 도 1에서의 전자빔(30) 조사 단계를 생략할 수 있다.
또한, 도 5에서 상기 층간 절연막(20A)을 형성하는 단계 전 또는 후에 선택적으로 400℃ 이상의 온도, 예를 들면 400∼600℃의 온도에서 약 30분 동안 반도체 기판을 어닐링하는 단계를 더 포함할 수도 있다.
상기한 바와 같이, 본 발명에서는 CVD 방법에 의하여 형성된 산화막으로 이루어지는 층간 절연막에 대하여 전자빔을 조사하여 막의 구조를 치밀화시키므로, 층간 절연막에 흡수된 수분을 효과적으로 제거할 수 있고, 후속 공정에서 층간 절연막에서 발생 가능한 흡습 현상을 저온 공정에 의하여 효과적으로 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (40)

  1. 반도체 기판상에 CVD 산화막을 형성하는 단계와,
    전자빔 조사 장치를 사용하여 상기 CVD 산화막을 소정 시간 동안 상온 ∼ 500℃의 온도에서 전자빔으로 조사하여 치밀화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  2. 제1항에 있어서, 상기 CVD 산화막은 APCVD, PECVD 및 LPCVD로 이루어지는 군에서 선택되는 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  3. 제1항에 있어서, 상기 CVD 산화막은 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 군에서 선택되는 적어도 하나의 물질로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  4. 제1항에 있어서, 상기 전자빔 조사 단계는 상기 전자빔 조사 장치에 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  5. 제1항에 있어서, 상기 전자빔 조사 단계는 2,000∼10,000μC/cm2의 노광 도즈량으로 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  6. 제1항에 있어서, 상기 CVD 산화막을 형성하기 전에
    상면에 절연막이 형성된 반도체 기판상에 도전층 패턴을 형성하는 단계와,
    상기 도전층 패턴을 덮는 제1 캡핑층을 형성하는 단계를 더 포함하고,
    상기 CVD 산화막은 상기 제1 캡핑층으로 덮인 도전층 패턴이 형성된 결과물상에 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  7. 제6항에 있어서, 상기 제1 캡핑층은 SiO2막, SiON막 및 SiN막으로 이루어지는 군에서 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  8. 제6항에 있어서, 상기 제1 캡핑층은 상기 도전층 패턴의 측벽 및 상면을 모두 덮도록 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  9. 제6항에 있어서, 상기 제1 캡핑층은 상기 도전층 패턴의 상면만 덮도록 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  10. 제1항에 있어서, 상기 전자빔 조사 단계 후에 상기 CVD 산화막을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  11. 제10항에 있어서, 상기 CVD 산화막은 CMP 방법에 의하여 평탄화되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  12. 제11항에 있어서, 상기 평탄화 단계 전에 상기 CVD 산화막을 400∼600℃의 온도로 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  13. 제11항에 있어서, 상기 평탄화 단계 후에 상기 CVD 산화막을 400∼600℃의 온도로 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  14. 제10항에 있어서, 상기 평탄화된 CVD 산화막을 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  15. 제14항에 있어서, 상기 전자빔 조사 단계는 상기 전자빔 조사 장치에 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  16. 제14항에 있어서, 상기 전자빔 조사 단계는 2,000∼10,000μC/cm2의 노광 도즈량으로 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  17. 제14항에 있어서, 상기 전자빔 조사 단계 후에 상기 평탄화된 CVD 산화막 위에 제2 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  18. 제17항에 있어서, 상기 제2 캡핑층은 APCVD, PECVD 및 LPCVD로 이루어지는 군에서 선택되는 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  19. 제17항에 있어서, 상기 제2 캡핑층은 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 군에서 선택되는 적어도 하나의 물질로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  20. 제19항에 있어서, 상기 제2 캡핑층이 형성된 결과물을 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  21. 제20항에 있어서, 상기 전자빔 조사 단계는 상기 전자빔 조사 장치에 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  22. 제20항에 있어서, 상기 전자빔 조사 단계는 2,000∼10,000μC/cm2의 노광 도즈량으로 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  23. 제10항에 있어서, 상기 평탄화 단계 후에 상기 평탄화된 CVD 산화막 위에 제2 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  24. 제23항에 있어서, 상기 제2 캡핑층은 APCVD, PECVD 및 LPCVD로 이루어지는 군에서 선택되는 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  25. 제23항에 있어서, 상기 제2 캡핑층은 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 군에서 선택되는 적어도 하나의 물질로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  26. 제23항에 있어서, 상기 제2 캡핑층이 형성된 결과물을 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  27. 제26항에 있어서, 상기 전자빔 조사 단계는 상기 전자빔 조사 장치에 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  28. 제26항에 있어서, 상기 전자빔 조사 단계는 2,000∼10,000μC/cm2의 노광 도즈량으로 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  29. 반도체 기판상에 CVD 산화막을 형성하는 단계와,
    상기 CVD 산화막을 CMP 방법에 의하여 평탄화하는 단계와,
    전자빔 조사 장치를 사용하여 상기 평탄화된 CVD 산화막을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  30. 제29항에 있어서, 상기 CVD 산화막은 APCVD, PECVD 및 LPCVD로 이루어지는 군에서 선택되는 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  31. 제29항에 있어서, 상기 CVD 산화막은 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 군에서 선택되는 적어도 하나의 물질로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  32. 제29항에 있어서, 상기 평탄화 단계 전에 상기 CVD 산화막을 400 ∼ 600℃의 온도로 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  33. 제29항에 있어서, 상기 평탄화 단계 후에 상기 CVD 산화막을 400∼600℃의 온도로 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  34. 제29항에 있어서, 상기 전자빔 조사 단계는 상기 전자빔 조사 장치에 5∼25mA의 전류와 1,000∼30,000볼트의 전압이 인가된 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  35. 제29항에 있어서, 상기 전자빔 조사 단계는 2,000∼10,000μC/cm2의 노광 도즈량으로 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  36. 제29항에 있어서, 상기 전자빔 조사 단계 후에 상기 평탄화된 CVD 산화막 위에 산화막으로 이루어지는 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  37. 제36항에 있어서, 상기 캡핑층은 APCVD, PECVD 및 LPCVD로 이루어지는 군에서 선택되는 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  38. 제36항에 있어서, 상기 캡핑층은 USG, BPSG, PSG, BSG, FSG, SiN 또는 SiON으로 이루어지는 군에서 선택되는 적어도 하나의 물질로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  39. 제36항에 있어서, 상기 캡핑층이 형성된 결과물을 전자빔 조사 장치를 사용하여 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  40. 반도체 기판상에 CVD 산화막을 형성하는 단계와,
    상기 CVD 산화막을 CMP 방법에 의하여 평탄화하는 단계와,
    상기 평탄화된 CVD 산화막 위에 산화막으로 이루어지는 캡핑층을 CVD 방법에 의하여 형성하는 단계와,
    전자빔 조사 장치를 사용하여 상기 캡핑층이 형성된 결과물을 소정 시간 동안 상온∼500℃의 온도에서 전자빔으로 조사하여 치밀화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
KR1019970050971A 1997-10-02 1997-10-02 전자빔을 이용한 반도체장치의 층간 절연막 형성방법 Ceased KR19990030660A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970050971A KR19990030660A (ko) 1997-10-02 1997-10-02 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
JP10106747A JPH11121451A (ja) 1997-10-02 1998-04-16 電子ビームを利用した半導体装置の層間絶縁膜形成方法
US09/164,938 US6057251A (en) 1997-10-02 1998-10-01 Method for forming interlevel dielectric layer in semiconductor device using electron beams

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050971A KR19990030660A (ko) 1997-10-02 1997-10-02 전자빔을 이용한 반도체장치의 층간 절연막 형성방법

Publications (1)

Publication Number Publication Date
KR19990030660A true KR19990030660A (ko) 1999-05-06

Family

ID=19522193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050971A Ceased KR19990030660A (ko) 1997-10-02 1997-10-02 전자빔을 이용한 반도체장치의 층간 절연막 형성방법

Country Status (3)

Country Link
US (1) US6057251A (ko)
JP (1) JPH11121451A (ko)
KR (1) KR19990030660A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6271146B1 (en) * 1999-09-30 2001-08-07 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
US6376377B1 (en) * 2000-04-03 2002-04-23 Taiwan Semiconductor Manufacturing Company Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity
US6451687B1 (en) 2000-11-24 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Intermetal dielectric layer for integrated circuits
JP3967567B2 (ja) 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7056560B2 (en) * 2002-05-08 2006-06-06 Applies Materials Inc. Ultra low dielectric materials based on hybrid system of linear silicon precursor and organic porogen by plasma-enhanced chemical vapor deposition (PECVD)
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US20040101632A1 (en) * 2002-11-22 2004-05-27 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7012268B2 (en) * 2003-05-21 2006-03-14 Asm Japan K.K. Gas-shield electron-beam gun for thin-film curing application
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7147900B2 (en) * 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
US7371436B2 (en) * 2003-08-21 2008-05-13 Tokyo Electron Limited Method and apparatus for depositing materials with tunable optical properties and etching characteristics
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617375A (en) * 1969-08-11 1971-11-02 Texas Instruments Inc Electron beam evaporated quartz insulating material process
IT977622B (it) * 1972-01-18 1974-09-20 Philips Nv Procedimento per produrre su un substrato uno strato a disegno di vetro fosfolicico particolarmente in applicazione a dispositivi semi conduttori
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
US5232749A (en) * 1991-04-30 1993-08-03 Micron Technology, Inc. Formation of self-limiting films by photoemission induced vapor deposition
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
US5539214A (en) * 1995-02-06 1996-07-23 Regents Of The University Of California Quantum bridges fabricated by selective etching of superlattice structures
US5660957A (en) * 1996-05-16 1997-08-26 Fujitsu Limited Electron-beam treatment procedure for patterned mask layers
US5883004A (en) * 1997-08-25 1999-03-16 United Microelectronics Corp. Method of planarization using interlayer dielectric

Also Published As

Publication number Publication date
US6057251A (en) 2000-05-02
JPH11121451A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
KR19990030660A (ko) 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
JP3802662B2 (ja) Ｓｏｇを用いた半導体装置の絶縁膜製造方法
US5716890A (en) Structure and method for fabricating an interlayer insulating film
US6265303B1 (en) Integrated circuit dielectric and method
US5665643A (en) Manufacture of planarized insulating layer
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US6777322B2 (en) Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein
KR100346294B1 (ko) 반도체 장치의 제조 방법
KR100583286B1 (ko) 반도체 장치 및 그 제조 방법
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US6274933B1 (en) Integrated circuit device having a planar interlevel dielectric layer
US6521922B1 (en) Passivation film on a semiconductor wafer
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
KR100425809B1 (ko) 패터닝된 구조물 상에 부합하는 수소가 풍부한 질화 실리콘층을 증착하는 개선된 방법
US5723380A (en) Method of approach to improve metal lithography and via-plug integration
US20020001876A1 (en) Method of making an integrated circuit device having a planar interlevel dielectric layer
KR100468688B1 (ko) 스핀온글래스층을이용한층간절연층형성방법
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
US20050118782A1 (en) Method of forming a porous material layer in a semiconductor device
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100265051B1 (ko) 반도체 소자의 제조방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971002

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971002

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000128

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20000629

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20000128

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20000728

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20000629

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20010928

Appeal identifier: 2000101001722

Request date: 20000728

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000728

Effective date: 20010928

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20011004

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20000728

Decision date: 20010928

Appeal identifier: 2000101001722