[go: up one dir, main page]

KR19990008200A - 온도 보상이 가능한 기준 전압원 - Google Patents

온도 보상이 가능한 기준 전압원 Download PDF

Info

Publication number
KR19990008200A
KR19990008200A KR1019970707725A KR19970707725A KR19990008200A KR 19990008200 A KR19990008200 A KR 19990008200A KR 1019970707725 A KR1019970707725 A KR 1019970707725A KR 19970707725 A KR19970707725 A KR 19970707725A KR 19990008200 A KR19990008200 A KR 19990008200A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
current
resistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019970707725A
Other languages
English (en)
Inventor
아브라함 로데위크 멜세
요한 크리스티안 할베르스타트
헨드리쿠스 요하네스 얀센
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR19990008200A publication Critical patent/KR19990008200A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

기준 전압원은 제 1 전류 브랜치(16, 36) 및 제 2 전류 브랜치(30, 34, 12)를 포함한다. 제 1 전류 브랜치(16, 36)에서의 제 1 단자(6) 상의 전압은 트랜지스터(80)가 있기 때문에 제 2 전류 브랜치(30, 34, 12)에서의 제 2 단자(8) 상의 전압보다 더 높은 접합부 전압이다. 따라서 제 1 전류 브랜치(16, 36)를 통해 흐르는 전류(I1) 및 제 2 전류 브랜치(30, 34, 12)를 통해 흐르는 전류(I2)의 비가 상반된 온도 계수를 갖는 두 비선형 특성에 의해 결정된다. 작은 온도 계수, 및 자유로이 선택가능한 값을 갖는 기준 전압(VZ)은 저항기(58, 30, 16, 12)에 대한 저항값을 적절히 선택함으로써 그리고 트랜지스터(34, 36, 70, 80)의 에미터 면적을 비례축소함으로써 발생될 수 있다.

Description

온도 보상이 가능한 기준 전압원
이러한 기준 전압원은 PCT 이하에서 공개된 국제 출원 공보 WO 95/27938호로부터, 구체적으로는 이 공보의 도 11로부터 공지되어 있다. 이 공지된 기준 전압원은 제 3 저항기와 직렬로 배열된 반도체 접합부를 갖는다. 이 제 3 트랜지스터는 제 1 및 제 2 접속 단자 간의 전압차를 거의 0으로 만드는 차동 증폭기와 같은 역할을 한다. 따라서, 제 2 접속 단자는 제 2 전류 미러의 입력 단자로서 간주되는데, 이 제 1 전류 미러의 입력 단자는 제 1 트랜지스터, 제 2 저항기, 및 제 2 트랜지스터에 의해 형성되고, 상기 제 1 전류 미러의 출력 단자는 제 1 접속 단자에 의해 형성된다. 이 제 1 전류 미러는 제 1 및 제 2 트랜지스터의 베이스-에미터 접합부 간의 전압차에 의해 야기되는 포지티브 TC(Temperature Coefficient)의 전달 전류를 갖고, 상기 전압차는 제 1 저항기의 양단에 나타난다. 차동 증폭기, 제 2 저항기, 및 반도체 접합부를 갖는 구성은 제 1 및 제 2 트랜지스터를 통해 흐르는 전류들 간에 소정의 비를 부과한다. 이러한 구성은 제 2 전류 미러로서 동작하고, 이것의 전달 전류는 네거티브 TC를 갖는다. 이 두 전류 미러들을 조합하면 두개의 상반되는 온도 계수들이 승산되고, 제 1 및 제 2 공통 단자에서의 전류들의 합은 TC를 갖는데, 이 TC의 부호 및 값은 제 1 및 제 2 저항기를 적당히 선택함으로써 또한 제 1 및 제 2 트랜지스터의 전류 밀도들 간의 비에 의해 조정이 가능하다. 전류들의 합은 또한 제 4 저항기를 통해서도 흐른다. 따라서, 소정의 온도 범위에 걸쳐 거의 TC를 갖는 전압을 출력 단자(26)에서 발생시키는 것이 가능하다.
본 발명은, 제 1 공통 단자와 제 2 공통 단자와 제 1 접속 단자와 제 2 접속 단자와 출력단자, 상기 제 1 접속 단자와 상기 제 2 공통 단자 간에 직렬 접속된 제 1 저항기 및 베이스와 컬렉터-에미터 경로를 갖는 제 1 트랜지스터, 상기 제 1 공통 단자 및 상기 제 2 접속 단자 간에 접속되는 제 2 저항기, 상기 제 2 접속 단자 및 상기 제 2 공통 단자 간에 접속된 컬렉터-에미터 경로 및 상기 제 1 트랜지스터의 베이스에 연결된 베이스를 갖는 다이오드 접속 제 2 트랜지스터, 상기 제 1 공통 단자 및 상기 제 1 접속 단자 간에 접속된 제 3 저항기, 상기 제 1 공통 단자 및 상기 출력 단자 간에 접속된 제 4 저항기, 상기 제 1 접속 단자와 상기 제 2 공통 단자와 상기 출력 단자에 각각 연결되어 있는 베이스와 에미터와 컬렉터를 갖는 제 3 트랜지스터를 포함하는 기준 전압원에 관한 것이다.
도 1 은 종래 기술의 기준 전압원의 기본적인 회로도.
도 2 는 종래 기술의 기준 전압원의 기본적인 회로도.
도 3 은 종래 기술의 기준 전압원을 도시하는 도면.
도 4 는 종래 기술의 기준 전압원을 도시하는 도면.
도 5 는 본 발명에 따른 기준 전압원의 실시예를 도시하는 도면.
도 6 은 본 발명에 따른 기준 전압원의 실시예를 도시하는 도면.
본 발명의 목적은 성능이 향상된 기준 전압원을 제공하는데 있다. 이것 때문에 서두에서 정의한 유형의 기준 전압원은 베이스, 에미터, 컬렉터를 갖는 제 4 트랜지스터를 더 포함하고, 제 3 트랜지스터는 이 제 4 트랜지스터의 에미터에 연결된 자체 베이스를 갖고, 상기 제 4 트랜지스터는 제 1 접속 단자에 접속된 자체의 베이스를 갖고, 상기 제 4 트랜지스터는 출력 단자에 연결된 자체의 컬렉터를 갖는다.
제 4 트랜지스터의 베이스-에미터 접합부는 공지된 기준 전압원에서 제 3 저항기와 직렬로 배열된 반도체 접합부의 기능을 수행한다. 이것은 상기 구성의 기본적인 동작에 영향을 미치지 않는다. 제 3 트랜지스터와 함께 제 4 트랜지스터는 높은 전류 이득을 갖는 달링톤(Darlington) 배열을 형성한다. 높은 전류 이득은 기준 전압원의 저출력 임피던스에 기여하게 된다. 제 1 접속 단자의 부하 감소는 예견된 기준 전압 및 TC에 관해 보다 정확한 결과를 얻게 된다.
기준 전압원의 실시예는, 제 4 트랜지스터가 전류 운반 소자를 통해 제 2 공통 단자에 연결된 자체의 에미터를 갖는 것을 특징으로 한다. 이 전류 운반 소자는 바이어스 전류를 제 4 트랜지스터에 공급함으로써 전류원이나 저항기가 될 수 있다. 이에 따라서, 제 4 트랜지스터의 베이스 전류의 확산 효과는 비교적 더 작아지고 정확도가 향상된다.
기준 전압원의 또 다른 실시예의 특징은 전류 운반 소자가 제 4 트랜지스터의 에미터 및 제 2 공통 단자 간에 접속된 컬렉터-에미터 경로를 갖고, 제 2 트랜지스터의 베이스에 접속된 베이스를 갖는 제 4 트랜지스터를 포함한다. 이 제 5 트랜지스터는 전류의 세기가 제 2 트랜지스터를 통해 흐르는 전류에 관련된 전류를 갖는 전류원으로서 동작한다. 따라서, 제 4 트랜지스터의 베이스 전류는 제 1 및 제 2 트랜지스터의 베이스 전류들의 합과 관계하며, 이에 따라서 발생된 기준 전압원의 확산이 매우 크게 감소된다.
본 발명의 상기 관점 및 다른 관점들이 이제 첨부된 도면을 참조하여 하기에서 설명된다.
상기 도면에서 동일한 기능과 목적을 갖는 구성 요소는 동일한 도면 부호로 기재하였다.
도 1 은 본 발명의 기초가 되는 종래 기준 전압원의 일반적인 회로도이다. 제 1 공통 단자(2), 제 2 공통 단자(4), 제 1 접속 단자(6), 및 제 2 접속 단자(8)가 구비된다. 제 1 반도체 접합부(10) 및 제 1 저항기(12)는 제 1 접속 단자(6) 및 제 2 공통 단자(4) 간에 직렬로 접속된다. 제 1 반도체 접합부(14)는 제 2 접속 단자(8) 및 제 2 공통 단자(4) 간에 접속된다. 제 2 저항기(16)는 제 2 접속 단자(8) 및 제 1 공통 단자(2) 간에 접속된다. 제 3 저항기(30)와 직렬로 접속된 제 3 반도체 접합부(18)는 제 1 접속 단자(6) 및 제 1 공통 단자(2) 간에 접속된다. 또한, 두 입력중 한 입력은 제 1 접속 단자(6)에 연결되고 또 다른 한 입력은 제 2 접속 단자(8)에 연결되는 비역전 입력(22)과 역전 입력(24), 및 제 1 공통 단자(2)에 연결되는 출력(26)을 갖는 차동 증폭기(20)가 구비된다. 제 2 공통 단자(4)는 접지되는 제 1 공통 단자(32)에 접속된다. 제 1 전류(I1)는 제 2 접속 단자(8)를 통해서 제 1 공통 단자(2)에서 제 2 공통 단자(4)로 흐른다. 제 2 전류(I2)는 제 1 접속 단자(6)를 통해 제 1 공통 단자(2)에서 제 2 공통 단자(4)로 흐른다. 합계 전류(I1+ I2)는 차동 증폭기(20)의 출력(26)에 의해 제 1 공통 단자(2)에 공급되며, 제 2 공통 단자(4)를 통해 제 1 공급 단자(32)로 흐른다. 비역전 입력(22)과 역전 입력(24)의 입력 전류는 무시될 수도 있다. 차동 증폭기(20)는 제 1 접속 단자(6) 및 제 2 접속 단자(8) 간의 전압차를 매우 작게 만든다.
하기의 설명에서는 제 3 저항기(30)의 값을 0옴이라 가정한다. 제 2 저항기(16) 양단의 전압은 제 3 반도체 접합부(18) 양단의 접합부 전압(Vbe3)과 동일하다. 따라서 제 2 저항기(16)를 통해 흐르는 전류(I1)는 다음의 식을 따른다.
이때, R2는 제 2 저항기(16)의 저항값이다. 전류 (I2)는 다음의 식을 따른다.
이때, VT는 열포텐셜(kT/q)이고, R1은 제 1 저항기(12)의 저항값, A1은 제 1 반도체 접합부(10)의 면적, A2는 제 2 반도체 접합부(14)의 면적이다. 수학식 2는 원래 공지되어 있는 것이다. 보다 상세기 참조하면, 예를 들어, 1973년 6월, Solid States Circults의 IEEE 저널, Vol. SC-8, No.3, 페이지 222-226에 기재되어 있는 A Precision Reference Voltage Source 를 참조할 수 있다.
수학식 1은 접합부 전압(Vbe3)이 공지된 대로 네거티브 TC를 갖기 때문에, 네거티브 온도 계수(TC)의 전달 전류를 갖는 제 1 전류 미러의 효과를 나타내기 위한 것으로 고려될 수도 있다. 수학식 2는 포지티브 TC를 갖는 제 2 전류 미러의 동작을 나타낸다. VT=kT/q가 절대 온도 T에 비례하기 때문에, 비 I2/I1는 포지티브 TC를 갖는다. 온도 T에 접합부 전압(Vbe3)이 증가하면, 제 1 전류 I1는 감소할 것이다. 그러나, 감소한 제 1 전류 I1는 비 I2/I1에서 포지티브 TC로 인하여 증가한 제 2 전류 I2에 의해 보상된다. 따라서, 합계 전류(I1+ I2)는 포지티브, 또는 네거티브, 또는 거의 제로인 TC를 가질 수 있다. 제 3 반도체 접합부(18)와 직렬로 제 3 저항기(30)를 배열함으로써 제 1 전류 미러의 비교적 크게 네거티브 TC를 감소시킬 수 있다. 포지티브 TC를 갖는 제 2 전류 I2는 제 3 저항기(30)를 통해 흐르고, 제 3 저항기(30) 양단에서 역시 포지티브 TC를 갖는 전압 강하가 발생한다. 이런 강하 전압의 포지티브 TC는 접합부 전압(Vbe3)의 네거티브 TC를 감소시켜 준다. 제 3 반도체 접합부(18)는 부가적인 자유도를 제공하고, 이것은 소정의 제한된 범위 내에서, 자유로이 선택될 수 있는 TC 및 자유로이 선택될 수 있는 공칭의 전압을 갖는 기준 전압원을 구현하는데 이용될 수 있다.
제 1 반도체 접합부(10), 제 2 반도체 접합부(14), 및 제 3 반도체 접합부(18)는 다이오드들로 도시되어 있지만, 상호 접속된 컬렉터 및 베이스를 각각 갖는 트랜지스터들에 의해서도 형성될 수 있다. 제 1 반도체 접합부(10), 제 1 저항기(12), 및 제 2 반도체 접합부(14)의 효과 역시 또 다른 방식으로 얻어질 수 있다. 도 2 는 도 1의 배열에 대해 그와 같은 대안적인 방식을 도시하고 있다. 도 2에서, 제 1 반도체 접합부(10)는 제 1 트랜지스터(34)의 베이스-에미터 접합부이고, 상기 제 1 트랜지스터(34)의 컬렉터는 제 1 접속 단자(6)에 연결되고 에미터는 제 1 저항기(12)에 접속된다. 제 2 반도체 접합부(14)는 다이오드 접속 제 2 트랜지스터(36)의 베이스-에미터 접합부이며, 상기 트랜지스터(36)의 베이스는 제 1 트랜지스터(34)의 베이스에 접속되고 컬렉터는 제 2 접속 단자(8)에 연결된다.
거의 0인 TC를 갖는 합계 전류(I1+ I2)를 얻어야 하는 경우에, 감소한 제 1 전류 I1는 비 I2/I1의 포지티브 TC로 인해 증가한 제 2 전류 I2에 대해 보상한다. 따라서, 합계 전류(I1+ I2)에 거의 제로인 TC를 줄 수가 있다. 그러나, 합계 전류가 포지티브인 TC를 갖는 경우에 일부러 덜 완전한 보상을 하도록 하는 것 또한 가능하다. 도 3은 이런 경우의 회로 배열을 도시하고 있다. 회로 배열은 기본적으로 도 1을 변형시킨 것이지만 도 2에 도시된 변형예는 똑같이 적합하다. 차동 증폭기(20)의 출력(26)은 이제 제 4 저항기(58)를 통해서 제 1 공통 단자(2)에 접속된다. 제 1 공급 단자(32)로부터 개시하면, 출력(26) 상의 전압은 제 2 반도체 접합부(14)의 접합부 전압(Vbe14), 제 3 저항기(30) 양단의 강하 전압(Ur30), 제 3 반도체 접합부(18)의 접합부 전압(Vbe18), 및 제 4 저항기(58) 양단의 강하 전압(Ur58)의 합계와 같게 된다. 상술한 바와 같이 포지티브 TC를 갖는 전류 I2는 제 3 저항기(30)를 통해 흐른다. 포지티브 TC를 갖는 합계 전류(I1+ I2)는 제 4 저항기(58)를 통해 흐른다. 따라서 제 3 저항기(30) 및 제 4 저항기(58) 양단의 합계 전압은 두 개의 반도체 접합부의 네거티브 TC에 대해 보상하는 포지티브 TC를 가질 수 있다. 이와 같이, 전압은 거의 제로인 TC를 갖고 저항기(12, 16, 30, 58)를 선택함으로써 결정될 수 있는 크기를 갖는 출력(26) 상에서 유효하다.
도 3의 차동 증폭기(20)는 도 2에 도시된 변형예에서 기초할 때 상당히 단순화될 수 있다. 이 결과가 도 4에 도시되어 있다. 차동 증폭기(20)는 에미터, 베이스, 컬렉터가 제 1 공급 단자(32), 제 1 접속 단자, 비역전 출력(26)에 각각 접속되는 제 3 트랜지스터(70)를 포함한다. 출력(26)은 제 5 저항기(72)를 통해서 제 2 공급 단자(54)에 접속된다. 그러나, 제 5 저항기 대신에, 전류원을 이용하는 것 역시 가능하다. 제 3 트랜지스터(70)의 에미터는 비역전 입력으로서 작용하고, 이것은 제 3 트랜지스터(70)의 베이스-에미터 오프셋 전압을 보상하기 위하여 제 2 트랜지스터(36)의 베이스-에미터 접합부를 통해 제 2 접속 단자(8)에 연결된다.
도 5 는 본 발명에 따른 기준 전압원을 도시하고 있다. 반도체 접합부(18)의 기능은 제 4 트랜지스터(80)의 베이스-에미터 접합부에 의해 실행되고, 이 제 4 트랜지스터(80)의 베이스는 제 1 접속 단자(6)에, 에미터는 제 3 트랜지스터(70)의 베이스에, 컬렉터는 출력(26)에 접속된다. 반도체 접합부(18)는 쓸모없게 되고, 제 3 저항기(30)는 제 1 접속 단자(6) 및 제 1 공통 단자(2) 간에 직렬로 접속된다. 이 측정에 따라서, 제 3 트랜지스터(70)의 베이스 및 제 1 공통 단자(2) 간의 전압차는 동일하게 유지된다. 제 4 트랜지스터(80)의 에미터 상의 전압은 제 2 접속 단자(8) 상의 전압과 동일하다. 그러므로, 두 비선형 전류 미러들에 기초한 상기 분석은 계속 유효하다. 제 3 트랜지스터(70) 및 제 4 트랜지스터(80)는 함께 고전류 이득을 갖는 달링톤 트랜지스터를 형성한다. 따라서, 제 1 접속 단자(6)상의 부하는 실질적으로 감소되므로, 발생된 기준 전압의 정확도는 증가하게 된다. 또한, 고전류 이득으로 인하여, 출력 단자(26) 상의 출력 임피던스는 감소되고, 이 결과 기준 전압(VZ)은 출력(26)에서 흐르는 전류(IZ)의 변화에 덜 의존적이 된다. 이들의 특성은 기준 전압원을 전자 제너 다이오드로서 이용하는데 매우 적합하게 만들며, 이경우에 출력(26) 및 제 1 공급 단자(32)는 제너 다이오드의 접속 단자로서 간주될 것이다. 기준 전압(VZ)은 저항을 적당히 선택함으로써 자유로이 선택될 수 있다. 하한값은 대략 2.7볼트이며, 이런 경우에 제 5 저항기(58)의 값은 거의 제로가 된다. 상한값은 제 3 트랜지스터(70)의 최대 허용 컬렉터-에미터 전압에 의해 나타난다.
원한다면, 제 4 트랜지스터(80)의 정지 전류는 제 4 트랜지스터(80)의 에미터 및 제 1 공급 단자(32) 간에 접속된 선택 전류원(82)에 의해 정해질 수 있다. 이러한 목적을 달성하기 위해 전류원 대신에 저항기가 사용될 수 있음을 주목한다. 도 6에 도시된 실시예에서, 전류원은 제 5 트랜지스터(84)를 포함하며, 이 제 5 트랜지스터(84)의 베이스, 에미터, 컬렉터는 각각 제 2 트랜지스터(36)의 베이스에 제 1 공급 단자(32)에, 제 4 트랜지스터(80)의 에미터에 접속된다. 따라서 제 4 트랜지스터(80)를 통해 흐르는 바이어스 전류는 양호하게 한정된다.
하기의 값들은 단지 길잡이일 뿐이고, 기준 전압원의 설계에 이용되는 구성요소들을 나타낸다. 비교적 작은 저항값 및 유사한 고전류 레벨로 관련 전류 브랜치에서 유사한 결과가 달성될 수 있다.
VZ= 10V, I1= 7μA, I2= 7μA, Tref= 50℃, IZ= 218μA, R58= 577kΩ, R16= 183kΩ, R30= 100kΩ, R12= 5.5kΩ, I70= 196μA, 트랜지스터(36, 70, 80, 84)의 에미터 면적은 서로 동일하며, 트랜지스터(34)의 에미터 면적은 트랜지스터(36)의 면적에 4배이다.
그런 경우에 TC는 기준 온도(Tref)에서 거의 제로이다. TC가 대략 제로인 기준 온도는 또 다른 값, 예를 들면 27℃로 주어질 수 있다.
본 발명에 따라 성능이 향상된 기준 전압원이 제공될 수 있다.

Claims (3)

  1. 제 1 공통 단자(2)와 제 2 공통 단자(4)와 제 1 접속 단자(6)와 제 2 접속 단자(8)와 출력 단자(26),
    상기 제 1 접속 단자(6)와 상기 제 2 공통 단자(4) 간에 직렬 접속된 제 1 저항기912) 및 베이스와 컬렉터-에미터 경로를 갖는 제 1 트랜지스터(34),
    상기 제 1 공통 단자(2) 및 상기 제 2 접속 단자(8) 간에 접속되는 제 2 저항기(16),
    상기 제 2 접속 단자(8) 및 상기 제 2 공통 단자(4) 간에 접속된 컬렉터-에미터 경로 및 상기 제 1 트랜지스터(34)의 베이스에 연결된 베이스를 갖는 다이오드 접속 제 2 트랜지스터(14),
    상기 제 1 공통 단자(2) 및 상기 제 1 접속 단자(6) 간에 접속된 제 3 저항기(30),
    상기 제 1 공통 단자(2) 및 상기 출력 단자(26) 간에 접속된 제 4 저항기(58),
    상기 제 1 접속 단자(6)와 상기 제 2 공통 단자(4)와 상기 출력 단자(26)에 각각 연결되어 있는 베이스와 에미터와 컬렉터를 갖는 제 3 트랜지스터(70)를 포함하는 기준 전압원에 있어서,
    베이스와 에미터와 컬렉터를 갖는 제 4 트랜지스터(80)를 더 포함하고,
    상기 제 3 트랜지스터(70)의 베이스는 상기 제 4 트랜지스터(80)의 에미터에 연결되고,
    상기 제 4 트랜지스터(80)의 베이스는 상기 제 1 접속 단자(6)에 접속되고,
    상기 제 4 트랜지스터(80)의 컬렉터는 상기 출력 단자(26)에 연결되는 것을 특징으로 하는 기준 전압원.
  2. 제 1 항에 있어서, 상기 제 4 트랜지스터(80)의 에미터는 전류 운반 소자(82)를 통해 상기 제 2 공통 단자(4)에 연결되는 것을 특징으로 하는 기준 전압원.
  3. 제 2 항에 있어서, 상기 전류 운반 소자(82)는 제 4 트랜지스터(80)의 에미터 및 상기 제 2 공통 단자(4) 간에 접속된 컬렉터-에미터 경로와, 상기 제 2 트랜지스터(36)의 베이스에 접속된 베이스를 갖는 제 5 트랜지스터(84)를 포함하는 것을 특징으로 하는 기준 전압원.
KR1019970707725A 1996-02-28 1997-01-31 온도 보상이 가능한 기준 전압원 Ceased KR19990008200A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96200517 1996-02-28
EP96200517.9 1996-02-28

Publications (1)

Publication Number Publication Date
KR19990008200A true KR19990008200A (ko) 1999-01-25

Family

ID=8223725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707725A Ceased KR19990008200A (ko) 1996-02-28 1997-01-31 온도 보상이 가능한 기준 전압원

Country Status (5)

Country Link
US (1) US5808507A (ko)
EP (1) EP0856168A1 (ko)
JP (1) JP4031043B2 (ko)
KR (1) KR19990008200A (ko)
WO (1) WO1997032245A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949277A (en) * 1997-10-20 1999-09-07 Vlsi Technology, Inc. Nominal temperature and process compensating bias circuit
US6181142B1 (en) * 1998-07-21 2001-01-30 Ade Corporation Nonlinear current mirror for loop-gain control
DE19844741C1 (de) * 1998-09-29 2000-06-08 Siemens Ag Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors
US6184743B1 (en) * 1998-11-12 2001-02-06 International Business Machines Corporation Bandgap voltage reference circuit without bipolar transistors
RU2461048C1 (ru) * 2011-06-08 2012-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Источник опорного напряжения
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit
US20140253087A1 (en) * 2013-03-05 2014-09-11 Richwave Technology Corp. Fixed voltage generating circuit
RU2541915C1 (ru) * 2014-03-18 2015-02-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Источник опорного напряжения, определяемого удвоенной шириной запрещённой зоны
US11233538B2 (en) * 2014-03-25 2022-01-25 Lantiq Beteiligungs-GmbH & Co. KG Interference mitigation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979610A (en) * 1975-01-27 1976-09-07 International Telephone And Telegraph Corporation Power regulator circuit
GB2020437B (en) * 1978-04-14 1982-08-04 Seiko Instr & Electronics Voltage detecting circuit
US4491780A (en) * 1983-08-15 1985-01-01 Motorola, Inc. Temperature compensated voltage reference circuit
US5038053A (en) * 1990-03-23 1991-08-06 Power Integrations, Inc. Temperature-compensated integrated circuit for uniform current generation
US5198701A (en) * 1990-12-24 1993-03-30 Davies Robert B Current source with adjustable temperature variation
CA2066929C (en) * 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
US5258703A (en) * 1992-08-03 1993-11-02 Motorola, Inc. Temperature compensated voltage regulator having beta compensation
EP0632357A1 (en) * 1993-06-30 1995-01-04 STMicroelectronics S.r.l. Voltage reference circuit with programmable temperature coefficient
EP0711432B1 (en) * 1994-04-08 1999-07-28 Koninklijke Philips Electronics N.V. Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply

Also Published As

Publication number Publication date
JPH11505053A (ja) 1999-05-11
JP4031043B2 (ja) 2008-01-09
US5808507A (en) 1998-09-15
WO1997032245A1 (en) 1997-09-04
EP0856168A1 (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US4714872A (en) Voltage reference for transistor constant-current source
US5900772A (en) Bandgap reference circuit and method
US4399399A (en) Precision current source
KR101829416B1 (ko) 보상된 밴드갭
KR100233761B1 (ko) 밴드 갭 기준 회로
US6172555B1 (en) Bandgap voltage reference circuit
US4059793A (en) Semiconductor circuits for generating reference potentials with predictable temperature coefficients
US4329639A (en) Low voltage current mirror
US4935690A (en) CMOS compatible bandgap voltage reference
GB2212633A (en) Two-terminal temperature-compensated current source circuit
EP0601540A1 (en) Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit
US4302718A (en) Reference potential generating circuits
KR20050040797A (ko) 온도 센서 회로
KR930001291B1 (ko) 캐스코드 전류원 장치
KR20000070664A (ko) 온도보상 출력기준전압을 갖는 기준전압소스
KR19990008200A (ko) 온도 보상이 가능한 기준 전압원
US5528128A (en) Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply
JPH07113864B2 (ja) 電流源装置
KR0166002B1 (ko) 자이레이터 회로를 이용한 접지된 인덕턴스 회로
US5920184A (en) Low ripple voltage reference circuit
US6605987B2 (en) Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence
KR19990007418A (ko) 정전류 회로
EP0527513A2 (en) Input buffer circuit
US7164308B2 (en) Temperature compensated bandgap voltage reference
KR960003528B1 (ko) 전류원회로

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19971028

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020131

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031027

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040126

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20031027

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I