KR19990001864U - Ball grid array package - Google Patents
Ball grid array package Download PDFInfo
- Publication number
- KR19990001864U KR19990001864U KR2019970015357U KR19970015357U KR19990001864U KR 19990001864 U KR19990001864 U KR 19990001864U KR 2019970015357 U KR2019970015357 U KR 2019970015357U KR 19970015357 U KR19970015357 U KR 19970015357U KR 19990001864 U KR19990001864 U KR 19990001864U
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- substrate
- ball grid
- grid array
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 239000000853 adhesive Substances 0.000 claims abstract description 11
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000008054 signal transmission Effects 0.000 claims abstract description 4
- 229920001971 elastomer Polymers 0.000 claims description 3
- 239000000806 elastomer Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
본 고안은 저가이면서도 고신뢰성을 얻을 수 있는 볼 그리드 어레이 패키지를 제공한다. 이러한 본 고안은 다수의 본딩 패드를 구비한 적어도 하나의 반도체 칩과, 상기 칩의 외부로의 전기적 신호 전달 경로를 이루는 것으로써 칩의 패드와 연결되는 소정의 회로 패턴을 갖는 기판과, 상기 기판을 칩의 본딩 패드 형성면에 부착하기 위한 접착제와, 상기 칩의 본딩 패드와 기판의 회로 패턴을 전기적으로 연결하는 다수의 금속 와이어와, 상기 기판의 하면에 부착되는 다수의 실장용 솔더 볼을 포함하여 구성되며; 상기 기판의 본딩 패드 중첩부에는 와이어 본딩을 위한 개구부가 형성되고; 이 개구부에는 칩 보호를 위한 글로브-탑 매터리얼이 충진되어 구성된다. 이와 같은 본 고안에 의한 볼 그리드 어레이 패키지는, 산업 기반이 잘 갖춰져 있고, 상대적으로 생산성이 좋은 리지드 기판을 이용함과 아울러 이 기판과 칩의 본딩 패드를 금속 와이어로 연결하여 구성함으로써 저가이면서도 고신뢰성의 패키지를 얻을 수 있다.The present invention provides a low cost and high reliability ball grid array package. The present invention provides at least one semiconductor chip having a plurality of bonding pads, a substrate having a predetermined circuit pattern connected to pads of the chip by forming an electrical signal transmission path to the outside of the chip, and the substrate. An adhesive for attaching to a bonding pad forming surface of the chip, a plurality of metal wires electrically connecting the bonding pad of the chip and a circuit pattern of the substrate, and a plurality of mounting solder balls attached to the lower surface of the substrate, Configured; An opening for wire bonding is formed in the bonding pad overlapping portion of the substrate; These openings are filled with glove-top materials for chip protection. The ball grid array package according to the present invention has a low cost and high reliability by using a rigid substrate having a well-established industrial base and having a relatively high productivity, and connecting the bonding pad of the substrate and the chip with a metal wire. You can get a package.
Description
본 고안은 반도체 패키지, 특히 소정의 회로 패턴을 갖는 기판에 반도체 칩을 탑재하여 전기적으로 연결하고, 기판의 하면에 실장을 위한 다수의 솔더 볼을 부착하여 구성하는 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a semiconductor package, in particular, a ball grid array package configured by mounting a semiconductor chip on a substrate having a predetermined circuit pattern and electrically connecting the same, and attaching a plurality of solder balls for mounting on a lower surface of the substrate.
상기한 바와 같은 볼 그리드 어레이 패키지(Ball Grid Array Package), 특히 볼 그리드 어레이 타입의 칩 사이즈 패키지(CSP)를 구성하는 방법으로 플립 칩 본딩(flip chip bonding)을 이용하는 타입과, 플렉시블 필름(flexibil film)을 이용하는 타입이 알려지고 있다.A ball grid array package as described above, in particular, a type using a flip chip bonding (flexibil film) as a method of configuring a ball grid array type chip size package (CSP), and a flexible film (flexibil film) The type using) is known.
상기와 같은 두 종류의 볼 그리드 어레이 타입 칩 사이즈 패키지의 전형적인 예가 도 1과 도 2에 각각 도시되어 있는 바, 이를 살펴보면 다음과 같다.Typical examples of the two types of ball grid array type chip size packages as described above are illustrated in FIGS. 1 and 2, respectively.
도 1은 플립 칩 본딩을 이용하여 타입의 볼 그리드 어레이 패키지로서, 이와 같은 패키지는 소정의 회로 패턴이 형성된 기판(1)에 반도체 칩(2)이 탑재되고, 이 칩(2)과 기판(1)은 솔더 범프(3)에 의해 전기적으로 연결되어 있으며, 상기 기판(1)의 하면에는 수개의 솔더 볼(4)이 부착된 구조로 되어 있다.FIG. 1 shows a ball grid array package of a type using flip chip bonding, in which a semiconductor chip 2 is mounted on a substrate 1 on which a predetermined circuit pattern is formed, and the chip 2 and the substrate 1. ) Is electrically connected by solder bumps 3, and the lower surface of the substrate 1 has a structure in which several solder balls 4 are attached.
도 2는 종래 플렉시블 필름을 이용하는 타입의 볼 그리드 어레이 패키지로서, 이는 도시된 바와 같이, 반도체 칩(2')의 액티브 영역에 플렉시블 필름(5)이 탄성 중합체(6)에 의해 부착되어 있고, 상기 플렉시블 필름(5)의 양단부는 칩(2')의 본딩 패드에 연결되어 있으며, 상기 플렉시블 필름(5)에 다수개의 솔더 볼(4')이 부착되어 이루어져 있다.FIG. 2 is a ball grid array package of a type using a conventional flexible film, in which a flexible film 5 is attached by an elastomer 6 to an active region of a semiconductor chip 2 ', as shown. Both ends of the flexible film 5 are connected to the bonding pads of the chip 2 ', and a plurality of solder balls 4' are attached to the flexible film 5.
상기와 같이된 종래의 볼 그리드 어레이 패키지는 공히, 기판(1) 및 플렉시블 필름(5)에 부착되어 있는 다수개의 솔더 볼(4)(4')을 보드(도시되지 않음)에 솔더링하는 것에 의하여 실장되어, 소정의 전기적인 신호를 입, 출력하는 작용을 하게 된다.The conventional ball grid array package as described above is by soldering a plurality of solder balls 4, 4 'attached to the substrate 1 and the flexible film 5 to a board (not shown). It is mounted to act to input and output a predetermined electrical signal.
그러나, 상기한 바와 같은 일반적인 볼 그리드 어레이 패키지에 있어서는 다음과 같은 문제가 발생되었다. 즉 플립 칩 본딩을 이용하는 타입은 칩과 기판을 범프로써 연결하므로 고난도의 범핑 공정이 추가로 요구되고, 이에 따른 비용 상승의 문제가 있으며, 또한 플렉시블 필름을 이용하는 타입은 업체의 산업 기반이 충분히 갖춰져 있지 못하다는 문제 이외에도 플렉시블 필름이 기판에 비해 생산성이 떨어짐으로써 이용에 문제가 발생되고 있었다.However, the following problems occur in the general ball grid array package as described above. In other words, the type using the flip chip bonding is connected to the chip and the substrate as a bump, which requires a high degree of bumping process, and there is a problem of cost increase, and the type using the flexible film does not have sufficient industrial foundation of the company. In addition to the problem of not being flexible, the use of the flexible film is inferior in productivity compared to the substrate.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 플렉시블 필름에 비해 생산성이 우수한 기판을 이용하되 이 기판과 칩의 본딩 패드를 금속 와이어로 연결함으로써 공정의 간소화 및 비용 절감을 기할 수 있는 볼 그리드 어레이 패키지를 제공하는데 그 목적이 있다.The present invention was conceived in view of the above, and using a substrate having a higher productivity than a flexible film, a ball grid that can simplify the process and reduce costs by connecting the bonding pad of the substrate and the chip with a metal wire. The purpose is to provide an array package.
도 1은 종래 볼 그리드 어레이 패키지의 한 예를 나타난 단면도.1 is a cross-sectional view showing an example of a conventional ball grid array package.
도 2는 종래 볼 그리드 어레이 패키지의 다른 예를 나타낸 단면도.Figure 2 is a cross-sectional view showing another example of a conventional ball grid array package.
도 3 내지 도 5는 본 고안에 의한 볼 그리드 어레이 패키지의 구조 및 제조공정을 나타낸 단면도.3 to 5 are cross-sectional views showing the structure and manufacturing process of the ball grid array package according to the present invention.
도 6은 본 고안에 의한 볼 그리드 어레이 패키지의 다른 실시예를 나타낸 단면도.Figure 6 is a cross-sectional view showing another embodiment of a ball grid array package according to the present invention.
도 7은 본 고안에 의한 볼 그리드 어레이 패키지의 또 다른 실시예를 나타낸 단면도.7 is a cross-sectional view showing another embodiment of a ball grid array package according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 반도체 칩10a : 본딩 패드10 semiconductor chip 10a bonding pad
20 : 기판30 : 접착제20: substrate 30: adhesive
40 : 금속 와이어50 : 솔더 볼40 metal wire 50 solder ball
60 : 글로브-탑 매터리얼60: Globe-Top Material
상기와 같은 목적을 달성하기 위한 본 고안에 의한 볼 그리드 어레이 패키지는, 다수의 본딩 패드를 구비한 적어도 하나의 반도체 칩과, 상기 칩의 외부로의 전기적 신호 전달 경로를 이루는 것으로써 칩의 패드와 연결되는 소정의 회로 패턴을 갖는 기판과, 상기 기판을 칩의 본딩 패드 형성면에 부착하기 위한 접착제와, 상기 칩의 본딩 패드와 기판의 회로 패턴을 전기적으로 연결하는 다수의 금속 와이어와, 상기 기판의 하면에 부착되는 다수의 실장용 솔더 볼을 포함하여 구성되며; 상기 기판의 본딩 패드 중첩부에는 와이어 본딩을 위한 개구부가 형성되고; 이 개구부에는 칩 보호를 위한 글로브-탑 매터리얼이 충진되어 구성된 것을 특징으로 한다.The ball grid array package according to the present invention for achieving the above object, at least one semiconductor chip having a plurality of bonding pads, and by forming an electrical signal transmission path to the outside of the chip and the pad of the chip A substrate having a predetermined circuit pattern connected thereto, an adhesive for attaching the substrate to a bonding pad forming surface of the chip, a plurality of metal wires electrically connecting the bonding pad of the chip and the circuit pattern of the substrate, and the substrate It comprises a plurality of mounting solder balls attached to the lower surface of the; An opening for wire bonding is formed in the bonding pad overlapping portion of the substrate; The opening is filled with a glove-top material for chip protection.
여기서, 상기 칩의 본딩 패드는 칩의 중앙부에 형성되나, 이를 꼭 한정하는 것은 아니며, 칩의 양측에 형성될 수도 있는 등 액티브 영역의 임의의 위치에 자유롭게 형성될 수도 있다.Here, the bonding pad of the chip is formed in the center portion of the chip, but is not necessarily limited thereto, and may be formed freely at any position of the active region, such as may be formed on both sides of the chip.
이와 같은 본 고안에 의한 볼 그리드 어레이 패키지는, 산업 기반이 잘 갖춰져 있고, 상대적으로 생산성이 좋은 리지드 기판을 이용함과 아울러 이 기판과 칩의 본딩 패드를 금속 와이어로 연결하여 구성함으로써 저가이면서도 고신뢰성의 패키지를 얻을 수 있다.The ball grid array package according to the present invention has a low cost and high reliability by using a rigid substrate having a well-established industrial base and having a relatively high productivity, and connecting the bonding pad of the substrate and the chip with a metal wire. You can get a package.
[실시예]EXAMPLE
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
첨부한 도 3 내지 도 5는 본 고안의 일 실시예에 의한 볼 그리드 어레이 패키지의 구조 및 제조 공정을 나타낸 단면도로서, 도면에서 참조 부호 10은 반도체 칩, 20은 기판, 30은 접착제, 40은 금속 와이어, 50은 솔더 볼, 60은 글로브-탑 매터리얼이다.3 to 5 are cross-sectional views illustrating a structure and a manufacturing process of a ball grid array package according to an embodiment of the present invention. In the drawings, reference numeral 10 is a semiconductor chip, 20 is a substrate, 30 is an adhesive, and 40 is a metal. Wire, 50 is solder ball, 60 is glove-top material.
도시된 바와 같이, 상기 반도체 칩(10)의 중앙에는 외부연결단자인 수개의 본딩 패드(10a)가 일정 간격을 유지하여 배열되어 있다.As shown in the drawing, at the center of the semiconductor chip 10, several bonding pads 10a, which are external connection terminals, are arranged at a predetermined interval.
상기 반도체 칩(10)의 액티브 영역, 즉 본딩 패드가 형성되어 있는 면에는 칩의 외부로의 전기적 신호 전달 경로를 이루는 기판(20)이 접착제(30)의 개재하에 부착되어 있다.An active region of the semiconductor chip 10, that is, a surface on which a bonding pad is formed, has a substrate 20, which forms an electrical signal transmission path to the outside of the chip, through an adhesive 30.
상기 기판(20)은 칩의 본딩 패드와 연결되는 소정의 회로 패턴을 구비하고 있으며, 중앙부, 즉 칩의 본딩 패드(10a)와 중첩되는 부분은 개구부가 형성되어 있다. 이 개구부를 통하여 칩의 본딩 패드(10a)와 기판(20)의 회로 패턴이 다수개의 금속 와이어(40)에 의해 연결되어 전기적인 접속 관계를 이루고 있다.The substrate 20 has a predetermined circuit pattern connected to the bonding pad of the chip, and an opening is formed in the center portion, that is, the portion overlapping the bonding pad 10a of the chip. Through this opening, the bonding pad 10a of the chip and the circuit pattern of the substrate 20 are connected by a plurality of metal wires 40 to form an electrical connection relationship.
또한, 상기 기판(20)의 하면에는 보오드 실장하기 위한 다수개의 솔더 볼(50)이 부착되어 있으며, 이와 같이된 기판(20)의 개구부에는 칩 보호를 위한 글로브-탑 매터리얼(60)이 충진되어 있다.In addition, a plurality of solder balls 50 are mounted on the lower surface of the substrate 20 to mount the boards. The openings of the substrate 20 are filled with a glove-top material 60 for chip protection. It is.
이와 같이 구성되는 본 고안에 의한 볼 그리드 어레이 패키지의 제조방법은 다음과 같다.The manufacturing method of the ball grid array package according to the present invention configured as described above is as follows.
먼저, 반도체 칩(10)를 소정의 회로 패턴이 형성된 기판에 접착제를 이용하여 부착한 후, 칩의 본딩 패드와 기판의 회로 패턴을 금속 와이어를 이용하여 전기적으로 접속하기 위한 와이어 본딩 공정을 진행한다. 와이어 본딩후에는 와이어 본딩부, 즉 기판의 개구부를 글로브-탑 매터리얼로 충진시킨다. 그리고 마지막으로 기판의 하면에 다수의 솔더 볼을 로딩하고 리플러워시켜 도 5와 같은 볼 그리드 어레이 타입의 칩 사이즈 패키지를 제조한다.First, the semiconductor chip 10 is attached to a substrate on which a predetermined circuit pattern is formed using an adhesive, and then a wire bonding process for electrically connecting the bonding pad of the chip and the circuit pattern of the substrate with a metal wire is performed. . After wire bonding, the wire bonding portion, ie the opening of the substrate, is filled with a glove-top material. Finally, a plurality of solder balls are loaded and replenished on the lower surface of the substrate to fabricate a ball grid array type chip size package as shown in FIG. 5.
여기서, 상기한 접착제(30)로는 일반적인 다이 어태치용 에폭시계 수지를 이용할 수도 있고, 또 탄성 중합체를 이용할 수도 있다.As the adhesive 30 described above, a general die attach epoxy resin may be used, or an elastomer may be used.
한편, 첨부한 도 6은 본 고안의 다른 실시예에 의한 볼 그리드 어레이 패키지의 구조를 보인 단면도로서, 이와 같은 본 고안의 다른 실시예는 칩(10)의 본딩 패드(10a) 위치가 칩의 중앙부에서 양측으로 옮겨져 있다는 것을 제외하고는 상술한 일 실시예의 경우와 같다. 따라서 동일 부호를 부여하여 여기서는 상세한 설명을 생략하기로 한다. 다만 여기서 칩의 본딩 패드가 양측으로 옮겨짐에 따라 기판(20)의 양측 회로 패턴과 칩의 본딩 패드(10a)가 금속 와이어(30)에 의해 연결되어 있다는 것이 상이하다. 그리고 여기서도 와이어 본딩부에는 칩 보호를 위한 글로브-탑 매터리얼을 충진하는 것이 바람직하나 여기서는 도시를 생략하고 있다.6 is a cross-sectional view illustrating a structure of a ball grid array package according to another embodiment of the present invention. In another embodiment of the present invention, the bonding pad 10a of the chip 10 is positioned at the center of the chip. It is the same as in the above-described embodiment except that it is moved to both sides at. Therefore, the same reference numerals will be given and detailed description thereof will be omitted. However, as the bonding pads of the chip are moved to both sides, it is different that the circuit patterns of both sides of the substrate 20 and the bonding pads 10a of the chip are connected by the metal wire 30. In this case, the wire bonding portion is preferably filled with a glove-top material for chip protection, but the illustration is omitted here.
그리고, 첨부한 도 7은 본 고안의 또 다른 실시예에 의한 볼 그리드 어레이 패키지의 구조를 보인 단면도로서, 이 실시예에서는 칩(10)의 본딩 패드(10a) 위치를 칩의 양측으로부터 내측으로 1/3되는 지점에 일정 간격을 유지하여 형성하였다는 것 이외에는 상술한 일 실시예와 다른 실시예의 경우와 같으므로 동일 부호를 부여하여 상세한 설명은 생략한다.7 is a cross-sectional view illustrating a structure of a ball grid array package according to another embodiment of the present invention. In this embodiment, the position of the bonding pad 10a of the chip 10 is changed from one side to the inside of the chip. Except that formed at a predetermined interval at a / 3 point is the same as the case of the above-described embodiment and the other embodiment is given the same reference numerals and detailed description thereof will be omitted.
다만, 여기서는 칩의 본딩 패드 구조상, 기판(20)에 두 개소의 개구부를 형성하여 이 개구부에서 금속 와이어에 의해 기판의 회로 패턴과 칩의 각 본딩 패드가 전기적으로 연결되도록 하고 있으며, 그외 다른 구성 및 작용효과는 상술한 일 실시예 및 다른 실시예의 경우와 같다.However, in this embodiment, two openings are formed in the substrate 20 due to the bonding pad structure of the chip so that the circuit patterns of the substrate and the respective bonding pads of the chip are electrically connected by metal wires in the openings. Effects are the same as in the above-described embodiment and another embodiment.
이상에서 설명한 바와 같이, 본 고안에 의한 볼 그리드 어레이 패키지는, 산업 기반이 잘 갖춰져 있고, 상대적으로 생산성이 좋은 리지드 기판을 이용함과 아울러 이 기판과 칩의 본딩 패드를 금속 와이어로 연결하여 구성함으로써 저가이면서도 고신뢰성의 패키지를 얻을 수 있다.As described above, the ball grid array package according to the present invention has a low cost by using a rigid substrate having a well-industrial foundation and having a relatively high productivity, and connecting the bonding pads of the substrate and the chip with metal wires. In addition, a highly reliable package can be obtained.
이상에서는 본 고안에 의한 볼 그리드 어레이 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although one embodiment for carrying out the ball grid array package according to the present invention has been illustrated and described, the present invention is not limited to the above-described embodiment, and deviates from the gist of the present invention claimed in the following claims. Without this, any person having ordinary knowledge in the field of the present invention will be able to implement various changes.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970015357U KR19990001864U (en) | 1997-06-23 | 1997-06-23 | Ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970015357U KR19990001864U (en) | 1997-06-23 | 1997-06-23 | Ball grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990001864U true KR19990001864U (en) | 1999-01-15 |
Family
ID=69686191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970015357U Withdrawn KR19990001864U (en) | 1997-06-23 | 1997-06-23 | Ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990001864U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483460B1 (en) * | 1998-06-05 | 2005-07-07 | 삼성전자주식회사 | FBGA package using elastomer which shaping enlarged molding area |
| US8125086B2 (en) | 2008-05-28 | 2012-02-28 | Hynix Semiconductor Inc. | Substrate for semiconductor package |
-
1997
- 1997-06-23 KR KR2019970015357U patent/KR19990001864U/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483460B1 (en) * | 1998-06-05 | 2005-07-07 | 삼성전자주식회사 | FBGA package using elastomer which shaping enlarged molding area |
| US8125086B2 (en) | 2008-05-28 | 2012-02-28 | Hynix Semiconductor Inc. | Substrate for semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| KR100194747B1 (en) | Semiconductor device | |
| KR950015727A (en) | Semiconductor device and manufacturing method thereof | |
| WO2001043193B1 (en) | Dual-die integrated circuit package | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| KR20010049663A (en) | Semiconductor device | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| KR19990024255U (en) | Stacked Ball Grid Array Package | |
| KR19990001864U (en) | Ball grid array package | |
| KR19980068343A (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| KR100216820B1 (en) | Bga semiconductor package | |
| KR100325450B1 (en) | Ball Grid Array Package | |
| KR200172710Y1 (en) | Chip sized package | |
| KR940003374B1 (en) | Semiconductor device package | |
| KR0185515B1 (en) | Chip-sized ball grid array | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| KR100400827B1 (en) | semiconductor package | |
| KR100225236B1 (en) | Ball Grid Array (BGA) Semiconductor Package | |
| KR100411810B1 (en) | Size Semiconductor Package Using Flip Technology | |
| KR19990055508A (en) | Area array package and its manufacturing method | |
| KR100370851B1 (en) | semiconductor package | |
| KR100548592B1 (en) | Stacked Micro Visual Package | |
| KR19980082181A (en) | Lead-on chip type chip scale semiconductor package structure and manufacturing method | |
| KR19990006189A (en) | Pattern film and laminated package using same | |
| KR20010058584A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19970623 |
|
| UG1501 | Laying open of application | ||
| UC1204 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |