[go: up one dir, main page]

KR19990000701A - 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 - Google Patents

칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 Download PDF

Info

Publication number
KR19990000701A
KR19990000701A KR1019970023762A KR19970023762A KR19990000701A KR 19990000701 A KR19990000701 A KR 19990000701A KR 1019970023762 A KR1019970023762 A KR 1019970023762A KR 19970023762 A KR19970023762 A KR 19970023762A KR 19990000701 A KR19990000701 A KR 19990000701A
Authority
KR
South Korea
Prior art keywords
chip
board
printed circuit
circuit pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019970023762A
Other languages
English (en)
Inventor
조성대
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970023762A priority Critical patent/KR19990000701A/ko
Publication of KR19990000701A publication Critical patent/KR19990000701A/ko
Ceased legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지에 관한 것으로, 칩 온 보드 패키지의 제조 공정에 투입되는 인쇄회로기판 스트립은 적층된 형태로 취급되기 때문에 인쇄회로기판 상부면과 이웃하는 인쇄회로기판 하부면이 접촉된 상태에서 제조 공정의 진행을 위하여 상부에 위치하는 인쇄회로기판이 이동하게 되면, 마주보는 상하 인쇄회로기판의 면이 긁히는 문제가 발생되며, 특히 회로 패턴과 일체로 형성되는 기판 본딩 패드의 도금층이 긁히거나 벗겨져 본딩 와이어와의 와이어 접착성이 떨어지는 문제점을 극복하기 위하여 회로 패턴의 상부면에 대하여 기판 본딩 패드가 하향 단차지게 압인 가공(Coining)된 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지가 개시되어 있다.

Description

칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
본 발명은 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지에 관한 것으로서, 더욱 상세하게는 와이어 본딩 공정과 관련된 불량을 방지하기 위한 인쇄회로기판의 회로 패턴에 대하여 하향 단차지게 기판 본딩 패드가 형성된 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지에 관한 것이다.
반도체 칩 패키지의 기술 발전의 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 인쇄회로기판에 실장하는 과정을 생략하여, 반도체 칩을 직접 인쇄회로기판 상에 실장하는 새로운 패키징(Packaging) 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 인쇄회로기판 상에 실장한 패키지를 칩 온 보드 패키지(Chip On Board; COB)라 한다.
특히, 디지털 스틸 카메라(Digital Still Camera), 디지털 게임기, 휴대용 정보 단말기 등의 등작으로 디지털 신호의 저장 장치로 사용되는 스마트미디어 카드(SmartMedia Card) 또는 SSFDC(Solid State Floppy Disc Card)와 같이 칩 온 보드(COB) 패키지를 이용한 반도체 칩 카드(IC Card)는 기존의 메모리 카드에 비하여 크기가 작고, 세대간에 동일한 핀 수를 갖기 때문에 확장성이 높으며, 휴대가 간편하다는 장점이 있다. 또한 종래의 자기 테이프(Magnetic Tape)를 이용한 ID 카드나 디스켓에 비하여 용량이 크고, 저장 및 보관이 용이하므로 그 활용 폭이 넓어질 것으로 전망된다.
이하, 도면을 참조하여 종래의 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지의 한 유형을 설명하고자 한다.
도 1은 종래 기술에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판을 나타내는 사시도이다.
도 2는 종래 기술에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판을 나타내는 저면 사시도이다.
도 3은 도 1에 도시된 인쇄회로기판을 이용한 종래의 칩 온 보드(COB) 패키지를 나타내는 부분 절개 사시도이다.
도 4는 도 3의 반도체 칩과 기판 본딩 패드가 와이어 본딩된 상태를 나타내는 사시도이다.
도 5는 도 3의 5―5선 단면도이다.
도 1 및 도 2를 참조하여 칩 온 보드 패키지(COB Package)에 사용되는 인쇄회로기판에 대하여 설명하면, 인쇄회로기판(10, Printed Circuit Board; PCB))은, 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 박형의 기판 몸체(11; Board Body)를 형성하고, 그 상부면에 얇은 동박(Copper Foil)을 접착하여 전기적 신호의 전달 경로로 회로 패턴(12; Circuit Pattern)을 형성한다. 그리고, 그 하부면에도 외부 접속 단자(17; Contact) 역할을 하는 회로 패턴을 각각 형성하며, 기판 몸체(11)를 관통하는 비아 홀(14; Via Hole)을 통하여 상부면의 회로 패턴(12)과 하부면의 외부 접속 단자(17)가 전기적으로 연결되도록 하는 구조이다. 또한, 회로 패턴(12)의 한쪽 끝부분에는 반도체 칩과 전기적으로 연결되는 부분인 기판 본딩 패드(12a)가 회로 패턴(12)과 일체로 형성되며, 회로 패턴(12)과 기판 본딩 패드(12a)의 높이는 동일하다. 그리고, 회로 패턴(12), 기판 본딩 패드(12a), 외부 접속 단자(17)는 구리 패턴층(15)과, 구리 패턴층(15)의 산화 방지를 위하여 도금층(13)이 형성된 구조를 갖는데, 통상적으로 금(Au) 또는 니켈(Ni)과 같은 도전성 물질로 도금이 이루어지며, 비아 홀(14)의 내부에도 마찬가지로 도금이 된다. 그리고, 기판 본딩 패드의 구리 패턴층(15) 상부에 형성되는 도금층(13)은 구리 패턴층(15)의 산화를 방지하는 역할과 본딩 와이어(40)와의 본딩 접착성을 향상시키기 위하여 형성된다. 그리고, 회로 패턴의 구리 패턴층(15)은 도금층(13)에 둘러싸여 있기 때문에 외부로 노출되지 않는다. 따라서, 도 1에서 회로 패턴(12)의 일부분을 절개하여 구리 패턴층(15)과 도금층(13)을 도시하였다.
또한, 기판 몸체(11)의 상부에는 반도체 칩이 접착되기 위한 칩 접착부(16)가 형성된다. 칩 접착부(16)는 패키지의 높이를 낮추기 위하여 통상적으로 캐비티(Cavity) 가공이 이루어진다.
이와 같은 인쇄회로기판(10)은 통상적인 플라스틱 패키지(Plastic Package)의 리드 프레임 스트립(Lead Frame Strip)과 마찬가지로 스트립 형태로 제조되며, 각각의 인쇄회로기판(10)은 타이바(19; Tie Bar)에 의하여 가이드 레일(18; Guide Rail)과 연결되어 있다.
이어서 전술한 인쇄회로기판(10)을 이용한 종래의 칩 온 보드(COB) 패키지(100)에 대하여 도 3 내지 도 5를 참조하여 설명하겠다.
종래의 칩 온 보드(COB) 패키지(100)는 반도체 칩(20)과, 인쇄회로기판(10), 본딩 와이어(40) 및 봉지부(50)로 이루어진다. 인쇄회로기판(10)의 상부면에 형성된 칩 접착부(16)에는 반도체 칩(20)이 접착제(30)에 의해 접착되고, 반도체 칩의 칩 전극 패드(24)와 기판 본딩 패드(12a) 사이에는 금(Au) 또는 알루미늄(Al)과 같은 본딩 와이어(40)로 전기적 연결을 이룬다. 인쇄회로기판(10)의 하부면에는 외부 접속 단자(17)가 형성되며, 외부 접속 단자(17)는 내부 벽면에 도전성 물질이 도금되어 있는 비아 홀(14)에 의하여 상부면의 회로 패턴(12)과 연결된다. 즉, 본딩 와이어(40)에 의하여 반도체 칩(20)과 전기적으로 연결된 회로 패턴(12)은 다시 비아 홀(14)을 통하여 외부 접속 단자(17)와 전기적으로 연결된다. 인쇄회로기판(10)의 상부면에는 반도체 칩(20)과 본딩 와이어(40)를 보호하기 위하여 에폭시 수지와 같은 봉지 수지로 봉지부(50)가 형성된다.
이와 같은 구조를 갖는 칩 온 보드(COB) 패키지(100)는 전술한 바와 같이 칩 카드(도시 안됨)에 조립되어 사용된다. 이 때, 칩 온 보드(COB) 패키지(100)는 잘 알려진 바와 같이 반도체 칩(20)이 칩 카드의 내부로 향하도록 인쇄회로기판(10) 상부면이 봉지부(50) 외곽이 칩 카드의 내부로 향하도록 인쇄회로기판(10)의 하부면의 외부 접속 단자(17)가 칩 카드의 외부로 노출되도록 뒤집어진 상태로 조립된다. 따라서, 칩 카드는 인쇄회로기판(10) 하부면에 형성된 외부 접속 단자(17)를 통하여 단말기와 같은 외부 전자 장치와 접속을 이룬다.
그런데, 칩 온 보드(COB) 패키지용 인쇄회로기판(10)은 칩 온 보드(COB) 패키지의 조립 공정에서 스트립 형태로 취급되며, 인쇄회로기판(10) 상부면에 형성된 회로 패턴(12)은 기판 몸체(11)의 상부면에 대하여 돌출되어 있다. 따라서, 인쇄회로기판(10)을 공정에 투입되기 전에 보관하거나 공정에 투입하기 위하여 운반할 때 적층된 형태로 취급하기 때문에 적층된 인쇄회로기판(10)의 앞면과, 뒷면의 접촉에 의해 회로 패턴(12)의 도금층(13)이 긁히거나 벗겨지는 문제가 발생될 수 있다. 그리고, 회로 패턴(12) 중에서도 기판 본딩 패드(12a)의 도금층(13)이 긁히거나 벗겨질 경우에는 와이어 본딩 공정에 있어서 본딩 와이어(40)와 기판 본딩 패드(12a)의 본딩 접착력 저하를 발생시키게 되며, 그로 인하여 칩 온 보드(COB) 패키지(100)의 동작 특성에도 영향을 미치게 된다.
따라서, 본 발명의 목적은 인쇄회로기판의 기판 본딩 패드를 회로 패턴에 대하여 하향 단차지게 가공함으로써, 기판 본딩 패드 상에 형성된 도금층이 벗겨지거나 긁히는 문제를 극복할 수 있는 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드(COB) 패키지를 제공하는 데 있다.
도 1은 종래 기술에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판을 나타내는 사시도.
도 2는 종래 기술에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판을 나타내는 저면 사시도.
도 3은 도 1에 도시된 인쇄회로기판을 이용한 종래의 칩 온 보드(COB) 패키지를 나타내는 부분 절개 사시도.
도 4는 도 3의 반도체 칩과 기판 본딩 패드가 와이어 본딩된 상태를 나타내는 사시도.
도 5는 도 3의 5―5선 단면도.
도 6은 본 발명에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판으로서, 단차 가공된 기판 본딩 패드를 갖는 회로 패턴을 나타내는 사시도.
도 7은 도 6의 인쇄회로기판을 이용한 칩 온 보드(COB) 패키지를 나타내는 부분 절개 사시도.
도 8은 도 7의 반도체 칩과 기판 본딩 패드가 와이어 본딩된 상태를 나타내는 사시도..
도 9는 도 7의 9―9선 단면도.
※ 도면의 주요 부분에 대한 설명 ※
110 : 인쇄회로기판 111 : 기판 몸체
112 : 회로 패턴 112a : 기판 본딩 패드
113 : 구리 패턴층114 : 비아 홀
115 : 도금층 116 : 칩 접착부
118 : 게이트 120 : 반도체 칩
124 : 칩 전극 패드 130 : 접착제
140 : 본딩 와이어
상기 목적을 달성하기 위하여, 상부면과 하부면을 가지는 기판 몸체와; 반도체 칩이 접착되며 상기 상부면에 형성되는 칩 접착부와; 상기 칩 접착부를 제외한 상기 상부면에 형성되는 회로 패턴과; 상기 회로 패턴과 일체로 형성되며, 상기 칩 접착부에 접착되는 상기 반도체 칩과의 전기적 연결을 위하여 상기 회로 패턴에 대하여 하향 단차지게 형성된 기판 본딩 패드와; 외부 장치와의 전기적 연결을 위하여 상기 하부면에 형성되는 외부 접속 단자; 및 상기 회로 패턴과 상기 외부 접속 단자를 연결하기 위하여 상기 기판 몸체를 관통하여 형성되는 비아 홀;을 포함하는 것을 특징으로 하는 칩 온 보드(COB) 패키지용 인쇄회로기판을 제공한다.
상기 다른 목적을 달성하기 위하여, 복수개의 칩 전극 패드가 형성된 반도체 칩과; (a)상부면과 하부면을 가지는 기판 몸체와, (b)상기 반도체 칩이 접착되기 위하여 상기 상부면에 형성되는 칩 접착부와, (c)상기 칩 접착부를 제외한 상기 상부면에 형성되는 회로 패턴과, (d)상기 회로 패턴과 일체로 형성되며, 상기 칩 접착부에 접착되는 상기 반도체 칩과의 전기적 연결을 위하여 상기 회로 패턴에 대하여 하향 단차지게 형성된 기판 본딩 패드와, (e)외부 장치와의 전기적 연결을 위하여 상기 하부면에 형성되는 외부 접속 단자 및 (f)상기 회로 패턴과 상기 외부 접속 단자를 연결하기 위하여 상기 기판 몸체를 관통하여 형성되는 비아 홀을 포함하는 인쇄회로기판과; 상기 칩 전극 패드와 상기 기판 본딩 패드를 전기적으로 연결하는 본딩 와이어; 및 상기 반도체 칩, 본딩 와이어 및 기판 본딩 패드를 포함하는 회로 패턴의 일부분이 봉지되어 형성되는 봉지부;를 포함하는 것을 특징으로 하는 칩 온 보드(COB) 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 6은 본 발명에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판으로서, 단차 가공된 기판 본딩 패드를 갖는 회로 패턴을 나타내는 사시도이다.
도 7은 도 6의 인쇄회로기판을 이용한 칩 온 보드(COB) 패키지를 나타내는 부분 절개 사시도이다.
도 8은 도 7의 반도체 칩과 기판 본딩 패드가 와이어 본딩된 상태를 나타내는 사시도이다.
도 9는 도 7의 9―9선 단면도이다.
도 6을 참조하여 본 발명에 따른 칩 온 보드(COB)용 인쇄회로기판(110)을 설명하면, 인쇄회로기판(110)은 스트립 형태로 이루어지나, 각각의 인쇄회로기판은 서로 동일한 구조를 가지므로 편의상 하나의 인쇄회로기판만 도시하였다.
본 발명에 따른 칩 온 보드(COB) 패키지용 인쇄회로기판(110)은 상부면과 하부면을 가지는 통상적인 기판 몸체(111)에 여러 가지 구성 요소가 형성된다. 즉, 상부면에는 칩 접착부(116)와, 기판 본딩 패드(112a)와 일체로 형성되는 회로 패턴(112)이 형성되며, 하부면에는 외부 접속 단자(도 9의 117)가 형성된다. 그리고, 기판 몸체(111)의 가장자리를 따라서 비아 홀(114)이 형성된다.
칩 접착부(116)는 반도체 칩이 접착되기 위한 영역이며, 전체 패키지의 높이를 낮추기 위하여 보통 캐비티 가공이 이루어진다. 캐비티란 기판 몸체(111)의 상부면에서 소정의 깊이만큼 함몰된 일종의 구덩이 형태를 말한다. 회로 패턴(112)은 반도체 칩과 전기적으로 접속을 이루어 전기적 신호의 전달 경로의 역할을 수행하는 것으로서, 얇은 구리막을 기판 몸체(111)의 상부면에 접착하고 나서 통상적인 포토 에칭(Photo Etching)과 같은 방법으로 패턴이 형성된다. 또한, 회로 패턴(112)의 한쪽 끝부분에 있는 기판 본딩 패드(112a)는 반도체 칩과 전기적으로 연결이다.
인쇄회로기판의 기판 몸체(111) 하부면에 형성되는 외부 접속 단자(도 9의 117)는 반도체 칩과 외부 전자 장치, 예를 들어 외부 단말기는 전기적으로 접속되는 최종 경로이다. 인쇄회로기판(110) 하부면의 형상은 도 2와 동일하다. 기판 몸체(111) 상부면의 회로 패턴(112)과 하부면의 외부 접속 단자는 통상적으로 기판 몸체(111)의 가장 자리를 따라 형성되는 비아 홀(114)을 통하여 전기적으로 연결된다. 즉, 반도체 칩으로부터 외부 단말기까지 또는 외부 단말기로부터 반도체 칩까지의 전기적 신호의 전달 경로는 기판 본딩 패드(112a), 회로 패턴(112), 비아 홀(114), 외부 접속 단자를 통하여 형성된다.
회로 패턴(112), 기판 본딩 패드(112a), 외부 접속 단자는 구리 패턴층(115)과, 구리 패턴층(115)의 산화 방지를 위한 도금층(113)이 형성된 구조를 갖는데, 도금층(113)에는 통상적으로 금 또는 니켈과 같은 도전성 물질로 도금이 이루어지며, 비아 홀(114)의 내부에도 마찬가지로 도금이 된다. 그리고, 기판 본딩 패드의 구리 패턴층(115) 상부에 형성되는 도금층(113)은 구리 패턴층(115)의 산화를 방지하는 역할과 본딩 와이어와의 본딩 접착성을 향상시키기 위하여 형성된다. 그리고, 회로 패턴의 구리 패턴층(115)은 도금층(113)에 둘러싸여 있기 때문에 외부로 노출되지 않는다. 도 6에서 회로 패턴(112)의 일부분을 절개하여 구리 패턴층(115)과 도금층(112)을 도시하였다.
이와 같은 인쇄회로기판(110)은 패키지 조립 공정의 자동화를 이루기 위하여 스트립 형태로 이루어진다. 이는 통상적인 플라스틱 패키지의 리드 프레임과 유사한 것으로서, 복수개의 인쇄회로기판이 각각 타이바(119)에 의하여 가이드 레일(118)에 연결된 형태이다. 통상적으로 두 개의 가이드 레일(118)을 가지는 하나의 스트립에 복수개, 예를 들어 여섯 개의 인쇄회로기판(110)이 연결되며, 가이드 레일(118)에는 각각 위치 인식과 이송을 위한 관통 구멍이 형성된다.
여기서, 인쇄회로기판의 기판 본딩 패드(112a)를 좀더 상세히 설명하면, 본 발명에 따른 기판 본딩 패드(112a)는 회로 패턴(112)과 일체로 형성되며, 회로 패턴(112)의 상부면에 대하여 하향 단차지게 가공되며, 기판 몸체(111)의 상부면에 대하여 돌출되게 형성된다. 여기서, 기판 본딩 패드(112a)를 회로 패턴(112)의 상부면에 대하여 하향 단차지게 가공하는 이유에 대하여 설명하면, 칩 온 보드(COB) 패키지의 제조 공정에 투입되는 인쇄회로기판(110) 스트립은 적층된 형태로 취급되기 때문에 인쇄회로기판 상부면과 이웃하는 인쇄회로기판 하부면이 접촉된 상태에서 제조 공정의 진행을 위하여 상부에 위치하는 인쇄회로기판이 이동하게 되면 마주보는 상하 인쇄회로기판의 면이 긁히는 문제가 발생되며, 특히, 기판 몸체(111)의 상부면에 대하여 돌출된 회로 패턴(112) 및 기판 본딩 패드의 도금층(113)이 긁히거나 벗겨지는 문제가 발생된다. 따라서, 기판 본딩 패드의 도금층(113)이 긁히거나 벗겨지는 문제를 방지하기 위하여 기판 본딩 패드(112a)를 회로 패턴(112)에 대하여 하향 단차지게 가공한 것이다. 여기서, 기판 본딩 패드(112a)는 압인 가공(Coining)에 의해 회로 패턴(112)의 상부면에 대하여 하향 단차지게 가공된다.
도 7 내지 도 9를 참조하여 본 발명에 따른 칩 온 보드(COB) 패키지(200)를 설명하면, 칩 온 보드(COB) 패키지(200)는 반도체 칩(120)과, 인쇄회로기판(110)과, 본딩 와이어(140) 및 봉지부(150)로 이루어진다. 반도체 칩(120)은 인쇄회로기판(110) 상부면에 형성된 칩 접착부(116)에 접착제(130)에 의해 접착되고, 반도체 칩의 칩 전극 패드(124)와 기판 본딩 패드(112a) 간에는 금 또는 알루미늄과 같은 본딩 와이어(140)로 전기적 연결이 이루어진다. 인쇄회로기판(110)의 하부면에는 외부 접속 단자(117)가 형성되며, 외부 접속 단자(117)는 내부 벽면에 도전성 물질이 도금되어 있는 비아 홀(114)에 의하여 상부면의 회로 패턴(112)과 연결된다. 즉, 본딩 와이어(140)에 의하여 반도체 칩(120)과 전기적으로 연결된 회로 패턴(112)은 다시 비아 홀(114)을 통하여 외부 접속 단자(117)와 전기적으로 연결된다. 그리고, 인쇄회로기판(110)의 상부면에는 반도체 칩(120), 본딩 와이어(140), 기판 본딩 패드(112a) 및 회로 패턴(112)을 보호하기 위하여 에폭시 수지와 같은 열경화성 봉지 수지로 봉지부(150)가 형성된다.
상기와 같은 구성 요소들은 인쇄회로기판(110) 스트립 상태에서 일련의 공정을 통하여 형성된다. 즉, 통상적인 플라스틱 패키지의 제조 공정과 같이, 반도체 칩 접착(Chip Attach), 와이어 본딩(Wire Bonding), 봉지(Molding) 순으로 진행되는 것이다. 봉지부(150)를 형성하는 봉지 공정, 즉 몰딩 공정이 완료되고 나면, 기판 몸체(111)의 타이바(도 6의 119)의 연결 부위를 절단하여 각각의 인쇄회로기판(110)을 스트립으로부터 분리해 낸다. 이와 같은 과정을 거쳐 하나의 칩 온 보드(COB) 패키지(200)가 완성된다.
따라서, 본 발명의 의한 구조를 따르면 기판 본딩 패드가 회로 패턴에 대하여 하향 단차지게 형성되기 때문에 기판 본딩 패드 상에 형성된 도금층이 긁히거나 벗겨지는 문제를 극복할 수 있으며, 그에 따라서 본딩 와이어와의 본딩 접착성이 확보되는 이점(利點)이 있다.

Claims (4)

  1. 상부면과 하부면을 가지는 기판 몸체와;
    반도체 칩이 접착되며 상기 상부면에 형성되는 칩 접착부와;
    상기 칩 접착부를 제외한 상기 상부면에 형성되는 회로 패턴과;
    상기 회로 패턴과 일체로 형성되며, 상기 칩 접착부에 접착되는 상기 반도체 칩과의 전기적 연결을 위하여 상기 회로 패턴에 대하여 하향 단차지게 형성된 기판 본딩 패드와;
    외부 장치와의 전기적 연결을 위하여 상기 하부면에 형성되는 외부 접속 단자; 및
    상기 회로 패턴과 상기 외부 접속 단자를 연결하기 위하여 상기 기판 몸체를 관통하여 형성되는 비아 홀;을 포함하는 것을 특징으로 하는 칩 온 보드(COB) 패키지용 인쇄회로기판.
  2. 제 1항에 있어서, 상기 기판 본딩 패드는 압인 가공에 의해 상기 회로 패턴에 대하여 하향 단차지게 가공되는 것을 특징으로 하는 칩 온 보드(COB) 패키지용 인쇄회로기판.
  3. 복수개의 칩 전극 패드가 형성된 반도체 칩과;
    (a)상부면과 하부면을 가지는 기판 몸체와, (b)상기 반도체 칩이 접착되기 위하여 상기 상부면에 형성되는 칩 접착부와, (c)상기 칩 접착부를 제외한 상기 상부면에 형성되는 회로 패턴과, (d)상기 회로 패턴과 일체로 형성되며, 상기 칩 접착부에 접착되는 상기 반도체 칩과의 전기적 연결을 위하여 상기 회로 패턴에 대하여 하향 단차지게 형성된 기판 본딩 패드와, (e)외부 장치와의 전기적 연결을 위하여 상기 하부면에 형성되는 외부 접속 단자 및 (f)상기 회로 패턴과 상기 외부 접속 단자를 연결하기 위하여 상기 기판 몸체를 관통하여 형성되는 비아 홀을 포함하는 인쇄회로기판과;
    상기 칩 전극 패드와 상기 기판 본딩 패드를 전기적으로 연결하는 본딩 와이어; 및
    상기 반도체 칩, 본딩 와이어 및 기판 본딩 패드를 포함하는 회로 패턴의 일부분이 봉지되어 형성되는 봉지부;를 포함하는 것을 특징으로 하는 칩 온 보드(COB) 패키지.
  4. 제 3 항에 있어서, 상기 기판 본딩 패드는 압인 가공에 의해 상기 회로 패턴에 대하여 하향 단차지게 가공되는 것을 특징으로 하는 칩 온 보드(COB) 패키지.
KR1019970023762A 1997-06-10 1997-06-10 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 Ceased KR19990000701A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023762A KR19990000701A (ko) 1997-06-10 1997-06-10 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023762A KR19990000701A (ko) 1997-06-10 1997-06-10 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지

Publications (1)

Publication Number Publication Date
KR19990000701A true KR19990000701A (ko) 1999-01-15

Family

ID=65999703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023762A Ceased KR19990000701A (ko) 1997-06-10 1997-06-10 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지

Country Status (1)

Country Link
KR (1) KR19990000701A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634950B1 (ko) 2016-02-05 2016-07-11 에이펙스인텍 주식회사 구조가 개선된 cob led 패키지
US9418914B2 (en) 2012-08-30 2016-08-16 Samsung Electronics Co., Ltd. Package substrates, semiconductor packages having the package substrates
KR20230075867A (ko) 2021-11-23 2023-05-31 (주)세원하드페이싱 고방열 회로기판을 활용한 cob 타입의 인쇄회로기판 및 이의 제조방법, led 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289149A (ja) * 1988-05-17 1989-11-21 Sumitomo Metal Mining Co Ltd 二段コイニングリードフレーム
KR950007041A (ko) * 1993-08-18 1995-03-21 황인길 집적회로패키지의 휨현상 감소방법
JPH0823151A (ja) * 1994-07-06 1996-01-23 Tanaka Kikinzoku Kogyo Kk チップオンボード及びその製造方法
KR960015637A (ko) * 1994-10-05 1996-05-22 윤종용 칼라 브라운관의 형광면 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289149A (ja) * 1988-05-17 1989-11-21 Sumitomo Metal Mining Co Ltd 二段コイニングリードフレーム
KR950007041A (ko) * 1993-08-18 1995-03-21 황인길 집적회로패키지의 휨현상 감소방법
JPH0823151A (ja) * 1994-07-06 1996-01-23 Tanaka Kikinzoku Kogyo Kk チップオンボード及びその製造方法
KR960015637A (ko) * 1994-10-05 1996-05-22 윤종용 칼라 브라운관의 형광면 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418914B2 (en) 2012-08-30 2016-08-16 Samsung Electronics Co., Ltd. Package substrates, semiconductor packages having the package substrates
KR101634950B1 (ko) 2016-02-05 2016-07-11 에이펙스인텍 주식회사 구조가 개선된 cob led 패키지
KR20230075867A (ko) 2021-11-23 2023-05-31 (주)세원하드페이싱 고방열 회로기판을 활용한 cob 타입의 인쇄회로기판 및 이의 제조방법, led 모듈

Similar Documents

Publication Publication Date Title
KR100266071B1 (ko) 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
KR100260997B1 (ko) 반도체패키지
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
US7193161B1 (en) SiP module with a single sided lid
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US20070262434A1 (en) Interconnected ic packages with vertical smt pads
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20130084677A1 (en) Method of fabricating a memory card using sip/smt hybrid technology
US20090004785A1 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
US20090001552A1 (en) Semiconductor package having through holes for molding back side of package
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
KR100326392B1 (ko) 칩 카드용 베이스 기판 및 그를 이용한 칩 카드
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR100252861B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
KR100369501B1 (ko) 반도체패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR950003906B1 (ko) 탭 패키지
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970610

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020601

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970610

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040830

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050219

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I