KR19980048606A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- KR19980048606A KR19980048606A KR1019960067209A KR19960067209A KR19980048606A KR 19980048606 A KR19980048606 A KR 19980048606A KR 1019960067209 A KR1019960067209 A KR 1019960067209A KR 19960067209 A KR19960067209 A KR 19960067209A KR 19980048606 A KR19980048606 A KR 19980048606A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- wiring layer
- trench
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 74
- 230000001681 protective effect Effects 0.000 claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000012858 packaging process Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선층에 금속 배선층과 사선 방향으로 형성된 트렌치를 구비함과 더불어 보호막과 금속 배선층 사이에 소정의 완충막을 개재하여 패키지 공정 후 보호막에 발생되는 크랙을 방지할 수 있는 반도체 소자 및 그의 제조방법에 관한 것으로, 본 발명에 따른 반도체 소자는 반도체 기판; 기판 상에 형성되고 소정 부분에 사선 방향의 트렌치를 구비한 금속 배선층; 금속 배선층 상에 형성된 보호막을 포함하고, 금속 배선층과 보호막 사이에 소정의 완충막을 추가로 구비하는 것을 특징으로 한다.The present invention provides a semiconductor device having a trench formed in an oblique direction with a metal wiring layer in a metal wiring layer, and can prevent cracks generated in the protective film after a packaging process through a predetermined buffer film between the protective film and the metal wiring layer, and a manufacturing method thereof. The present invention relates to a semiconductor device, comprising: a semiconductor substrate; A metal wiring layer formed on the substrate and having a trench in an oblique direction in a predetermined portion; A protective film formed on the metal wiring layer, and further comprising a predetermined buffer film between the metal wiring layer and the protective film.
Description
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 패키지 후 발생되는 보호막 크랙(crack)을 방지할 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device and a method for manufacturing the same that can prevent a protective film crack generated after packaging.
일반적으로 완성된 소자를 외부와의 충격에 대한 완충 및 보호를 위하여 금속 배선층 패턴이 형성된 반도체 기판 상에 패시배이션막 및 폴리이미드층을 순차적으로 형성하였다. 또한, 상기 패시배이션막 및 폴리이미드층은 상기 소자와 외부 피복간을 화학적으로 격리시킨다.In general, a passivation film and a polyimide layer are sequentially formed on a semiconductor substrate on which a metal wiring layer pattern is formed in order to buffer and protect the completed device against external impact. In addition, the passivation film and the polyimide layer chemically isolate the device from the outer coating.
그러나, 상기한 바와 같이 패시배이션막 및 폴리이미드층이 형성된 금속 배선층의 표면, 특히 도 1에 도시된 소자의 가장 자리(A)에 형성된 넓은 금속 배선층과, 상부의 패시배이션막 및 폴리이미드층(도시되지 않음)의 이완 및 축소 비율이 다르기 때문에, 이후 진행되는 패키지 공정 후에 패시배이션막 및 폴리이미드층에 소정의 크랙이 발생하여, 그 크랙을 타고 수분 및 기타 화학 성분등이 침투하여 소자의 신뢰성을 저하시킨다.However, as described above, the wide metal wiring layer formed on the surface of the metal wiring layer on which the passivation film and the polyimide layer are formed, especially the edge A of the element shown in Fig. 1, and the passivation film and polyimide on the top Since the relaxation and reduction ratios of the layers (not shown) are different, a predetermined crack occurs in the passivation film and the polyimide layer after the subsequent package process, and moisture and other chemical components penetrate through the cracks. Decreases the reliability of the device.
이에, 본 발명은 상기 문제점을 감안하여 창출된 것으로서, 금속 배선층에 금속 배선층의 방향과 사선 방향으로 형성된 트렌치를 구비함과 더불어 보호막과 금속 배선층 사이에 소정의 완충막을 개재하여 패키지 공정 후 보호막에 발생되는 크랙을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above problems, and includes a trench formed in the metal wiring layer in the direction and the oblique direction of the metal wiring layer, and is generated in the protective film after the packaging process through a predetermined buffer film between the protective film and the metal wiring layer. It is an object of the present invention to provide a semiconductor device and a method of manufacturing the same that can prevent cracks.
도 1은 종래의 반도체 소자의 가장자리 영역을 나타낸 평면도.1 is a plan view showing the edge region of a conventional semiconductor device.
도 2A 및 도 2B는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도.2A and 2B are perspective views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 3A 및 도 3B는 상기한 본 발명의 실시예에 따른 반도체 소자의 단면도.3A and 3B are cross-sectional views of a semiconductor device in accordance with an embodiment of the present invention described above.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1:반도체 기판2:금속 배선층1: Semiconductor Substrate 2: Metal Wiring Layer
3:트렌치4:레진막3: trench 4: resin film
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 반도체 기판; 상기 기판 상에 형성되고 소정 부분에 사선 방향의 트렌치를 구비한 금속 배선층; 상기 금속 배선층 상에 형성된 보호막을 포함하고, 상기 금속 배선층과 상기 보호막 사이에 소정의 완충막을 추가로 구비하는 것을 특징으로 한다.A semiconductor device according to the present invention for achieving the above object is a semiconductor substrate; A metal wiring layer formed on the substrate and having a trench in an oblique direction in a predetermined portion; And a protective film formed on the metal wiring layer, and further comprising a predetermined buffer film between the metal wiring layer and the protective film.
상기 목적을 달성하기 위한 본 발명의 제 1 관점에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 금속 배선층을 형성하는 단계; 상기 금속 배선층의 소정 부분을 상기 금속 배선층과 사선방향으로 소정 깊이 식각하여 상기 금속 배선층에 트렌치를 형성하는 단계; 및, 상기 기판 전면에 보호막을 형성하는 단계를 포함하고, 상기 트렌치를 형성하는 단계와 상기 보호막을 형성하는 단계 사이에 상기 트렌치가 형성된 상기 금속 배선층 상에 소정의 완충막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.A semiconductor device manufacturing method according to the first aspect of the present invention for achieving the above object comprises the steps of forming a metal wiring layer on a semiconductor substrate; Etching a predetermined portion of the metal wiring layer in a diagonal direction with the metal wiring layer to form a trench in the metal wiring layer; And forming a protective film on the entire surface of the substrate, and further comprising forming a predetermined buffer film on the metal wiring layer in which the trench is formed between forming the trench and forming the protective film. Characterized in that.
또한, 본 발명의 제 2 관점에 따른 반도체 소자의 제조방법은 반도체 기판상에 금속층을 형성하는 단계; 상기 금속층의 소정 부분을 상기 금속층과 사선방향으로 소정 깊이 식각하여 상기 금속층에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 금속층을 패터닝하여 금속 배선층을 형성하는 단계; 및, 상기 금속 배선층 상에 보호막을 형성하는 단계를 포함하고, 상기 금속 배선층을 형성하는 단계와 상기 보호막을 형성하는 단계 사이에 상기 금속 배선층 상에 소정의 완충막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.In addition, a method of manufacturing a semiconductor device according to a second aspect of the present invention includes the steps of forming a metal layer on a semiconductor substrate; Etching a predetermined portion of the metal layer in a diagonal direction with the metal layer to form a trench in the metal layer; Patterning the metal layer on which the trench is formed to form a metal wiring layer; And forming a protective film on the metal wiring layer, and further comprising forming a predetermined buffer film on the metal wiring layer between the forming of the metal wiring layer and the forming of the protective film. It features.
상기 구성으로 된 본 발명에 의하면, 금속 배선층에 금속 배선층과 사선 방향으로 형성된 트렌치를 구비함과 더불어 보호막과 금속 배선층 사이에 소정의 완충막을 개재하여 보호막과 금속 배선층의 이와 및 수축 비율을 완충시킬 수 있다.According to the present invention having the above structure, the metal wiring layer has a trench formed in the diagonal direction with the metal wiring layer, and the tooth and the shrinkage ratio of the protective film and the metal wiring layer can be buffered through a predetermined buffer film between the protective film and the metal wiring layer. have.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2A 및 도 2B는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도로서, 소자의 가장자리 영역의 금속 배선 패턴을 나타내고, 도 3A 및 도 3B는 상기 2B의 A-A'선에 따른 단면도이다.2A and 2B are perspective views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention, and show a metal wiring pattern in an edge region of the device, and FIGS. 3A and 3B are lines A-A 'of 2B. In accordance with the cross-sectional view.
먼저, 도 2A에 도시된 바와 같이 반도체 기판(1) 상에 금속층을 증착하고 패터닝하여 금속 배선층(2)을 형성한다. 특히 소자의 가장 자리 영역에는 금속 배선층(2)을 넓게 형성한다.First, as shown in FIG. 2A, a metal layer is deposited and patterned on the semiconductor substrate 1 to form a metal wiring layer 2. In particular, the metal wiring layer 2 is widely formed in the edge region of the device.
도 2B에 도시된 바와 같이, 금속 배선층(2)의 소정 부분을 금속 배선층(2)과 평행하지 않고 금속 배선층(2)의 방향과 사선방향, 바람직하게는 15 내지 57°의 사선 방향으로 소정 깊이 식각하여 금속 배선층(2) 내에 사선 방향의 트렌치(3)를 형성한다. 이때, 상기 식각은 트렌치(3)의 깊이가 금속 배선층(2) 두께의 30 내지 85% 정도가 되도록 진행한다. 이러한 트렌치(3)에 의해 이후 형성되는 보호막과 금속 배선층(2)의 이완 및 수축 비율을 완충시킨다.As shown in FIG. 2B, the predetermined portion of the metal wiring layer 2 is not parallel to the metal wiring layer 2, and has a predetermined depth in the direction and the diagonal direction of the metal wiring layer 2, preferably in the diagonal direction of 15 to 57 degrees. By etching, the trench 3 in the diagonal direction is formed in the metal wiring layer 2. At this time, the etching proceeds so that the depth of the trench 3 is about 30 to 85% of the thickness of the metal wiring layer 2. The trenches 3 buffer the relaxation and shrinkage ratios of the protective film and the metal wiring layer 2 formed thereafter.
즉, 트렌치(3)가 형성된 후의 금속 배선층(2)을 A-A'선에 따른 단면을 나타내면 도 3A에 도시된 바와 같다.That is, the cross section along the line A-A 'of the metal wiring layer 2 after the trench 3 is formed is as shown in FIG. 3A.
그리고 나서, 도 2B의 구조 상에 완충성이 좋은 물질, 바람직하게는 레진(resin)막을 추가로 형성하여 금속 배선층(2)과 후속 보호막의 이완 및 수축 비율을 감소시킨다. 즉, 상기 레진막이 형성된 후의 A-A'선에 따른 단면을 나타내면 도 3B에 도시된 바와 같다.Then, a buffer material, preferably a resin film, is further formed on the structure of FIG. 2B to reduce the relaxation and shrinkage ratios of the metallization layer 2 and the subsequent protective film. That is, the cross section taken along the line A-A 'after the resin film is formed is as shown in Fig. 3B.
이후, 도시되지는 않았지만 상기 레진 상에 패시배이션막 및 폴리이미드층의 보호막을 형성한 다음 후속 공정을 진행한다.Thereafter, although not shown, a passivation film and a protective film of a polyimide layer are formed on the resin, and then a subsequent process is performed.
한편, 패터닝된 금속 배선층(2)에 형성하는 사선 방향의 트렌치(2)를 패터닝전의 상기 금속층에 형성하여도 같은 효과를 얻을 수 있다.On the other hand, the same effect can be obtained when the diagonal trenches 2 formed in the patterned metal wiring layer 2 are formed in the metal layer before patterning.
상기 실시예에 의하면, 금속 배선층에 금속 배선층과 사선 방향으로 형성된 트렌치를 구비함과 더불어 보호막과 금속 배선층 사이에 소정의 완충막을 개재하여 보호막과 금속 배선층의 이완 및 수축 비율을 완충시킨다.According to the above embodiment, the metal wiring layer is provided with a trench formed in the diagonal direction with the metal wiring layer, and the relaxation and shrinkage ratios of the protective film and the metal wiring layer are buffered through a predetermined buffer film between the protective film and the metal wiring layer.
이에 따라, 패키지 공정 후 보호막에 발생되는 크랙을 방지하므로써 소자의 신뢰성을 향상시킬 수 있다.Accordingly, the reliability of the device can be improved by preventing cracks generated in the protective film after the package process.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067209A KR19980048606A (en) | 1996-12-18 | 1996-12-18 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067209A KR19980048606A (en) | 1996-12-18 | 1996-12-18 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980048606A true KR19980048606A (en) | 1998-09-15 |
Family
ID=66445008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067209A Withdrawn KR19980048606A (en) | 1996-12-18 | 1996-12-18 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980048606A (en) |
-
1996
- 1996-12-18 KR KR1019960067209A patent/KR19980048606A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010014950A (en) | Scribe street seals in semiconductor devices and method of fabrication | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| GB2128025A (en) | Protective electrode for electronic device | |
| US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| KR19980048606A (en) | Semiconductor device and manufacturing method thereof | |
| US6794268B2 (en) | Fabricating deeper and shallower trenches in semiconductor structures | |
| KR100444012B1 (en) | guard-ring | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| CN1211847C (en) | Pad metallization over active circuitry | |
| CN113078119A (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| KR20020053947A (en) | Method for forming metal pad of semiconductor device | |
| JPS59144123A (en) | Manufacture of semiconductor integrated circuit device | |
| US6184118B1 (en) | Method for preventing the peeling of the tungsten metal after the metal-etching process | |
| KR100440264B1 (en) | Manufacturing Method of Semiconductor Device | |
| JPS6239025A (en) | Manufacture of semiconductor device | |
| KR980005512A (en) | METHOD FOR FORMING METAL WIRING OF SEMICONDUCTOR | |
| KR100431308B1 (en) | Method of manufacturing semiconductor device | |
| KR0146066B1 (en) | Pad-protecting film forming method for semiconductor device | |
| JPH08107112A (en) | Method of forming interconnection semiconductor device | |
| JPH03159125A (en) | Semiconductor device | |
| KR940004418B1 (en) | Semicondcutor device and making method thereof | |
| KR0135254B1 (en) | Metal line of semiconductor device | |
| KR100265990B1 (en) | Method for fabricating metal interconnector of semiconductor device | |
| JPH02111052A (en) | Formation of multilayer interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961218 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |