KR19980027427A

KR19980027427A - Automotive multiple communication

Info

Publication number: KR19980027427A
Application number: KR1019960046210A
Authority: KR
Inventors: 홍기범
Original assignee: 고제섭; 주식회사 고려전기
Priority date: 1996-10-16
Filing date: 1996-10-16
Publication date: 1998-07-15
Anticipated expiration: 2016-10-16
Also published as: KR100203518B1

Abstract

본 발명은 자동차 전장품의 증가에 따른 와이어하네스의 중량 및 부피증대에 따른 문제를 해소하기 위한 자동차 다중 통신장치에 관한 것으로, 특히, 각종 램프나 모터, 또는 액츄에이터 등의 전장품의 동작을 제어하는 다수개의 제어신호 발생수단 각각에 대해 소정 비트열의 어느 한 비트를 할당한 후, 상기 제어신호 발생수단 각각에서 출력되는 제어신호를 검출하여 n 비트의 직렬 데이타 비트열로 변환하고, 상기 변환된 n 비트의 데이타 비트열과 클럭을 전송하는 송신부와; 각종 램프나 모터, 또는 액츄에이터 등의 전장품 각각에 대해 상기 송신부에서 할당된 비트에 대응되도록 데이타 비트열 중의 어느 한 비트를 할당한 후, 상기 송신부에서 전송된 데이타 비트열과 클럭을 광 절연 스위칭수단에 의해 수신하여, 상기 전장품 각각의 동작을 제어하는 수신부를 포함하여 이루어져, 상기 수신부를 상기 송신부에 하나 이상 병렬로 접속하여서 구성됨을 특징으로 하는 자동차 다중 통신장치이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-vehicle communication apparatus for automobiles to solve the problems caused by the increase in the weight and volume of wire harnesses due to the increase in automotive electronics. In particular, the present invention relates to a plurality of lamps, motors, actuators, etc. After assigning one bit of a predetermined bit string to each control signal generating means, the control signal output from each of the control signal generating means is detected and converted into an n-bit serial data bit string, and the converted n bits of data are detected. A transmitter for transmitting a bit string and a clock; After allocating any one of the data bit strings to correspond to the bits allocated by the transmitter, for each of the electric appliances such as various lamps, motors, or actuators, the data bit string and the clock transmitted from the transmitter are converted by the optical insulation switching means. It comprises a receiving unit for receiving and controlling the operation of each of the electrical equipment, it is an automobile multiple communication device, characterized in that configured to connect the receiving unit in parallel with one or more transmitting units.

Description

Automotive multiple communication

본 발명의 자동차 전장품의 증가에 따른 와이어하네스(WIRE HARNESS)의 중량 및 부피증대에 따른 문제를 해소하기 위한 자동차 다중(多重) 통신장치에 관한 것으로, 특히, 사용자에 의해 스위칭되는 소정의 각종 스위치, 또는 ECU의 신호 출력단으로 이루어지는 제어신호발생수단 각각에 n 비트의 비트열 중에서 소정번째의 비트를 할당하고, 상기 제어신호발생수단의 조작에 따라 동작하는 각종 램프나 모터, 또는 액츄에이터 등의 전장품에 동일한 위치의 비트를 할당한 후, 상기 할당된 직렬 데이타 비트열의 나열순서를 어드레스(ADDRESS)로 하여, 상기 제어신호발생수단의 출력값을 검출하고, 상기 검출된 값을 직렬 통신으로 수신부에 전송하여 상기 전장품 각각의 동작을 제어하기 위한 것이다.The present invention relates to a vehicle multiple communication device for solving a problem caused by an increase in the weight and volume of a wire harness according to an increase in the automotive electronics of the present invention, and in particular, various predetermined switches switched by a user, Alternatively, a predetermined bit is allocated from the bit string of n bits to each of the control signal generating means comprising the signal output terminal of the ECU, and the same is applied to the electrical equipment such as various lamps, motors, or actuators operated according to the control signal generating means. After allocating the bits of the position, the order of the assigned serial data bit strings is set as the address ADDRESS, the output value of the control signal generating means is detected, and the detected values are transmitted to the receiving unit by serial communication to provide the electronics. To control each operation.

주지하다시피, 자동차에는 각종 램프나 모터등의 전장품(電裝品), 그리고, 자동차 제어용의 각종 센서나 액츄에이터등의 전기장치가 다수 배치되며, 그 수는 자동차의 전자화 추세에 따라 증가일로에 있다.As is well known, automobiles are equipped with electronic devices such as various lamps and motors, as well as various sensors and actuators for controlling automobiles, and the number is increasing due to the trend of electronicization of automobiles. .

또한, 상기와 같은 전장품에 있어서, 그 배선은, 상기 각각의 전장품을 그 제어장치(ECU: ELECTRONIC CONTROL UNIT: 전자제어장치)나 스위치등에 각각 독립적으로 직결하는 배선방법을 사용하고 있다.In addition, in the above-mentioned electrical equipment, the wiring uses the wiring method which directly connects each said electrical equipment to the control apparatus (ECU: ELECTRONIC CONTROL UNIT), a switch, etc. independently.

그러나, 다수의 전기장치 각각에 대해 독립적인 배선을 실시하는 종래의 방법은, 배선이 복잡하여지고 대규모의 것이 되어 원가상승, 배선공간의 증가, 신호선 상호간의 간섭등이 발생한다는 문제점이 있으며, 이로인해 추가적인 전장품을 설치하기가 용이하지 않다는 문제점 등이 있었다.However, the conventional method of performing independent wiring to each of a plurality of electrical devices has a problem that the wiring becomes complicated and large, resulting in cost increase, increase in wiring space, interference between signal lines, and the like. There was a problem that it is not easy to install additional electronics.

따라서, 대한민국 특허공고 제 92-7480호 “데이터전송시스템”, 대한민국 특허공고 제 95-9402호 “자동차 다중통신 제어시스템”에서와 같이 하나의 전송선로를 사용하여 각각의 장치 및 기기에 데이타를 전송할 수 있는 시스템이 제안되었으나, 상기 시스템들은, 각각의 수신기에 어드레스를 부여한 후, 순차적으로 데이타를 전송하므로 인해 신호전송에 소요되는 시간이 길어지고, 제어가 복잡해지며 장치가 비대해진다는 문제점 등이 있었다.Therefore, as in Korean Patent Publication No. 92-7480, “Data Transmission System” and Korean Patent Publication No. 95-9402, “Automobile Multi-Communication Control System”, data is transmitted to each device and device using one transmission line. Although a system that can be proposed has been proposed, the systems have a problem in that the time required for signal transmission becomes longer, the control becomes complicated, and the apparatus becomes large because the data is sequentially transmitted after the address is given to each receiver. .

본 발명의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로,특히, 각종 램프나 모터, 액츄에이터 등의 전장품을 제어하는 제어신호를 소정 비트(BIT)의 디지탈 신호로 변환하여 송신하는 송신부의 신호출력선에, 상기 소정비트의 각 비트가 할당된 다수개의 부하로 이루어진 수신부를 다수개 병렬접속한 후, 송신부의 신호를 직렬로 변환하고, 광 절연 스위칭 수단을 이용하여 다수개의 수신부로 동시에 전송하므로 인해, 신속한 전송을 이룰 수 있고, 어드레스의 지정이 불필요하며, 전송 에러(ERROR)가 없는 “자동차 다중 통신장치”를 제공하는데 있다.An object of the present invention is to solve the conventional problems as described above, in particular, the signal of the transmission unit for converting and transmitting a control signal for controlling the electrical equipment such as various lamps, motors, actuators, etc. into a digital signal of a predetermined bit (BIT) After parallel connection of a plurality of receivers consisting of a plurality of loads to which each bit of the predetermined bit is assigned to the output line, the signals of the transmitter are converted in series and transmitted simultaneously to the plurality of receivers using optical isolation switching means. Therefore, the present invention provides a "vehicle multi-communication device" which can achieve rapid transmission, does not need address designation, and has no transmission error (ERROR).

상기와 같은 목적을 달성하기 위하여 본 발명 자동차 다중 통신장치의 제1구성은, 사용자에 의해 스위칭되는 소정의 각종 스위치로 이루어지거나, 또는 ECU의 신호출력단을 포함하여 이루어져, 각종 램프나 모터, 또는 액츄에이터 등의 전장품의 동작을 제어하는 다수개의 제어신호발생수단 각각에 대해 소정 비트열의 어느 한 비트를 할당한 후, 상기 제어신호발생수단 각각에서 출력되는 제어신호를 검출하여, n 비트의 직렬 데이타 비트열로 변환하고, 상기 변환된 n 비트의 데이타 비트열과 클럭(CLOCK)을 전송하는 송신부와; 각종 램프나 모터, 또는 액츄에이터 등의 전장품 각각에 대해 상기 송신부에서 할당된 비트에 대응되도록 데이타 비트열 중의 어느 한 비트를 할당한 후, 상기 송신부에서 전송된 데이타 비트열과 클럭을 광 절연 스위칭수단에 의해 수신하여, 상기 전장품 각각의 동작을 제어하는 수신부를 포함하여 이루어져, 상기 수신부를 상기 송신부에 하나 이상 병렬로 접속하여서 구성됨을 그 기술적 구성상의 특징으로 한다.In order to achieve the above object, the first configuration of the multi-vehicle communication apparatus of the present invention comprises a predetermined variety of switches switched by a user, or includes a signal output terminal of an ECU, and includes various lamps, motors, or actuators. After allocating any bit of a predetermined bit string to each of a plurality of control signal generating means for controlling the operation of electrical equipment such as the electronic device, the control signal output from each of the control signal generating means is detected, and the n-bit serial data bit string is detected. A transmitter for converting the data bit stream and the clock (CLOCK); After allocating any one of the data bit strings to correspond to the bits allocated by the transmitter, for each of the electric appliances such as various lamps, motors, or actuators, the data bit string and the clock transmitted from the transmitter are converted by the optical insulation switching means. It comprises a receiving unit for receiving and controlling the operation of each of the electrical equipment, characterized in that the technical configuration is configured by connecting the receiving unit in parallel with one or more of the transmitting unit.

또한, 상기 송신부는, 다수개의 제어신호발생수단으로 이루어져 각각의 전장품의 동작을 제어하기 위한 소정의 제어신호를 발생하는 제어신호발생부와; 상기 제어신호발생부에 접속되어, 각각의 제어신호발생수단으로부터 각 전장품의 동작을 제어하기 위한 소정의 제어신호를 검출하여, 이를 소정 비트의 직렬 데이타 비트열로 변환하는 송신데이타변환부와; 상기 송신데이타변환부를 동작시키는 소정의 제어신호와 클럭을 발생하는 클럭제어신호발생부와; 상기 송신데이타변환부에서 출력되는 데이타 비트열과, 상기 클럭제어신호발생부에서 출력되는 클럭을 수신부로 전송하는 신호전송부를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.The transmitter may include a control signal generator configured to include a plurality of control signal generators to generate a predetermined control signal for controlling the operation of each electronic device; A transmission data converting section connected to said control signal generating section for detecting a predetermined control signal for controlling the operation of each electric appliance from each control signal generating means, and converting it into a serial data bit string of a predetermined bit; A clock control signal generator for generating a predetermined control signal and a clock for operating the transmission data converter; The technical configuration of the present invention includes a data bit string output from the transmission data converter and a signal transmitter for transmitting a clock output from the clock control signal generator to a receiver.

또한, 상기 송신데이타변환부는, 병렬입력, 직렬출력 기능이 구비된 소정비트의 쉬프트레지스터(SHIFT REGISTER)로 이루어져, 병렬입력단자에 상기 제어신호발생수단을 각각 접속한 후, 상기 클럭제어신호발생부에서 인가되는 소정의 제어신호와 클럭에 따라 병렬입력된 데이타가 직렬출력단자로 출력되도록 구성함을 특징으로 한다.In addition, the transmission data conversion unit comprises a shift register of a predetermined bit having a parallel input and a serial output function. The clock control signal generation unit connects the control signal generating means to a parallel input terminal, respectively. According to a predetermined control signal and a clock applied from the parallel input data is characterized in that configured to be output to the serial output terminal.

또한, 상기 클럭제어신호발생부는 상기 송신데이타변환부에 입력되는 다수개의 제어신호발생수단의 값을 직렬 데이타 비트열로 변환시키도록 하는 소정의 제어신호를 발생하는 P/S신호발생부와; 상기 송신데이타변환부의 동작클럭을 발생하는 클럭발생부를 포함하여 구성됨을 특징으로 한다.The clock control signal generator may include a P / S signal generator for generating a predetermined control signal for converting values of a plurality of control signal generators input to the transmission data converter into a serial data bit string; And a clock generator for generating an operation clock of the transmission data converter.

또한, 상기 클럭발생부는, P/S신호발생부에서 인가되는 소정의 제어신호에 의해 동작되어 소정주기의 클럭을 발생하는 클럭발생수단과; 상기 클럭발생수단의 한번 동작시에 발생되는 클럭의 수(數)를 제한하므로 인해 상기 송신데이타변환부에서 출력되는 데이타 비트열의 비트수를 제한하는 데이타비트수제어수단을 포함하여 구성됨을 특징으로 한다.The clock generation unit may include clock generation means for generating a clock of a predetermined period by operating by a predetermined control signal applied from a P / S signal generation unit; And a data bit number control means for limiting the number of bits of the data bit string output from the transmission data converter because the number of clocks generated during one operation of the clock generation means is limited. .

또한, 상기 신호전송부는, 상기 송신데이타변환부에서 출력되는 데이타 비트열과, 상기 클럭제어신호발생부에서 출력되는 클럭의 상태천이 (“로우(LOW)상태”에서 “하이(HIGH)상태”, 또는 “하이상태”에서 “로우상태”)에 따라 스위칭되는 스위칭 수단으로 이루어짐을 특징으로 한다.The signal transmission section may further include a state of the data bit string output from the transmission data conversion section and a clock transition output from the clock control signal generation section (from a “low state” to a “high state”), or It is characterized by consisting of switching means that are switched from "high state" to "low state").

또한, 상기 신호전송부는, 클럭의 로우 기간동안만 데이타 비트를 출력하도록 하여, 데이타 비트열의 데이타 비트를 클럭의 하이 기간동안의 시간길이로 구분하는 데이타신호변환수단과; 데이타 비트열을 전송함에 있어, 데이타 비트의 전송중에 클럭 신호가 전송되는 전송선로를 접지시키는 제1스위칭부와; 클럭을 전송함에 있어, 클럭의 하이 기간동안에는 데이타 비트를 전송하는 전송선로를 접지시키는 제2스위칭부를 포함하여 구성함을 특징으로 한다.The signal transmission section may further include: data signal conversion means for outputting the data bits only during the low period of the clock so as to divide the data bits of the data bit stream by the time length during the high period of the clock; A first switching unit for grounding a transmission line to which a clock signal is transmitted during transmission of data bits; In the transmission of the clock, a second switching unit for grounding the transmission line for transmitting data bits during the high period of the clock is characterized in that the configuration.

또한 상기 수신부는, 상기 수신부의 신호전송부에서 인가되는 데이타 비트열과 클럭의 상태천이에 따라 스위칭되는 광 절연 스위칭수단을 통해 상기 송신부의 신호전송부에서 인가되는 데이타 비트열과 클럭을 수신하는 신호수신부와; 상기 신호수신부의 데이타 비트열 출력단자와 클럭 출력단자에 접속되어, 상기 클럭의 진행에 따라 직렬로 전송된 데이타 비트열을 병렬 데이타로 변환하는 수신데이타변환부와; 상기 수신데이타변환부의 신호출력단에 접속되어, 소정의 제어신호에 의해 상기 수신데이타변환부에서 출력된 신호를 저장하는 데이타저장부와; 소정의 제어신호에 의해 동작하는 스위칭소자로 구성되며, 상기 데이타저장부의 신호출력단에 접속되어, 상기 데이타저장부에서 출력되는 신호에 따라 부하의 동작을 제어하는 부하구동제어부와; 각종 램프나 모터, 또는 액츄에이터 등의 전장품 등으로 구성되며, 상기 부하구동제어부에 접속된 부하부와; 상기 신호수신부의 클럭 출력단자와 데이타저장부의 제어신호 입력단자 사이에 접속되어, 상기 신호수신부를 통해 수신된 직렬 데이타 비트열이 상기 수신데이타변환부를 통해 병렬 데이타로 전부 변환되기까지를 기다려, 상기 수신데이타변환부의 출력단자에 출력된 병렬 데이타를 상기 데이타저장부에서 인가받도록 하는 소정의 제어신호를 출력하는 데이타래치신호발생부를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.The receiver may further include a signal receiver configured to receive a data bit string and a clock applied by the signal transmitter of the transmitter through optical isolation switching means switched according to a state transition of the data bit string and the clock applied by the signal transmitter of the receiver; ; A reception data converting unit connected to the data bit string output terminal and the clock output terminal of the signal receiving unit and converting the data bit strings serially transmitted as parallel data according to the progress of the clock; A data storage unit connected to the signal output terminal of the reception data conversion unit and storing a signal output from the reception data conversion unit by a predetermined control signal; A load driving controller configured to be switched by a predetermined control signal, the load driving controller being connected to the signal output terminal of the data storage unit and controlling the operation of the load according to the signal output from the data storage unit; A load section comprising electrical components such as various lamps, motors, or actuators, and the like connected to the load driving control section; Is connected between the clock output terminal of the signal receiver and the control signal input terminal of the data storage unit, and waits until the serial data bit string received through the signal receiver is completely converted into parallel data through the reception data converter. And a data latch signal generation unit for outputting a predetermined control signal for receiving parallel data output from the output terminal of the data conversion unit from the data storage unit.

또한, 상기 신호수신부의 광 절연 스위칭수단은, 발광부가 상기 신호전송부의 출력단에 접속되며, 수광부가 상기 수신데이타변환부에 접속되어 데이타 비트열을 수신하는 제1포토커플러와; 발광부가 상기 신호전송부의 출력단에 접속되며, 수광부가 상기 수신데이타변환부와 상기 데이타래치신호발생부에 접속되어 클럭을 수신하는 제2포토커플러로 구성됨을 특징으로 한다.The optical isolation switching means of the signal receiver includes: a first photocoupler having a light emitting portion connected to an output terminal of the signal transmitting portion and a light receiving portion connected to the receiving data converting portion to receive a data bit string; The light emitting unit is connected to an output terminal of the signal transmitting unit, and the light receiving unit is connected to the receiving data converting unit and the data latch signal generating unit and is configured to receive a clock.

또한, 상기 신호수신부의 광 절연 스위칭수단은, 데이타 비트열을 수신하는 제3포토커플러의 발광다이오드와 클럭을 수신하는 제4포토커플러의 발광다이오드를 서로 반대방향으로 병렬접속하여 그 일측을 상기 신호전송부의 데이타 비트열 출력단자에 접속하고, 타측을 보호저항을 통해 상기 신호전송부의 클럭 출력단자에 접속하고, 상기 제3포토커플러의 수광부를 상기 수신데이타변환부에 접속하고, 상기 제4포토커플러의 수광부를상기 수신데이타변환부와 데이타래치신호 발생부에 접속하여서 구성됨을 특징으로 한다.In addition, the optically isolated switching means of the signal receiving unit may connect the light emitting diode of the third photocoupler receiving the data bit string and the light emitting diode of the fourth photocoupler receiving the clock in parallel to each other in parallel to each other so that one side of the signal is connected. A data bit string output terminal of a transmission section, the other side of the signal output section of the signal transmission section through a protection resistor, a light receiving section of the third photocoupler, and a reception data conversion section; And a light receiving unit connected to the reception data converting unit and the data latch signal generating unit.

상기 수신부의 광 절연 스위칭수단은, 포토커플러 수광트랜지스터의 스토리지 타임 딜레이(STORAGE TIME DELAY) 현상을 이용하여, 수신되는 데이타 비트의 펄스폭을 소정길이만큼 증가시킴을 특징으로 한다.The optically isolated switching means of the receiver may increase the pulse width of the received data bit by a predetermined length by using a storage time delay phenomenon of the photocoupler light receiving transistor.

또한, 상기 수신데이타변환부는, 직렬입력, 병렬출력 기능이 구비된 소정비트의 쉬프트레지스터로 이루어져, 직렬입력단자에 상기 신호수신부의 데이타 비트열 출력단자를 접속한 후, 상기 신호수신부의 클럭 출력단자에서 인가되는 클럭의 진행에 따라 직렬입력된 데이타가 병렬출력단자로 출력되도록 구성됨을 특징으로 한다.The reception data converting unit includes a predetermined bit shift register having a serial input and a parallel output function. After connecting the data bit string output terminal of the signal receiving unit to a serial input terminal, the clock output terminal of the signal receiving unit is connected. In accordance with the progress of the clock applied from the serial input data is characterized in that it is configured to be output to the parallel output terminal.

또한, 상기 데이타래치신호발생부는, 상기 신호수신부를 통해 수신하는 데이타 비트열의 시간길이보다 긴 주기를 갖는 단안정 멀티바이브레이터(MONOSTABLEMULTIVIBRATOR)로 이루어져, 상기 신호수신부를 통해 수신되는 첫번째 클럭에 의해 동작되도록 구성됨을 특징으로 한다.In addition, the data latch signal generator is composed of a monostable multivibrator (MONOSTABLEMULTIVIBRATOR) having a period longer than the time length of the data bit string received through the signal receiver, it is configured to operate by the first clock received through the signal receiver It is characterized by.

또한, 상기 데이타저장부는, 데이타 입력단자가 상기 수신데이타변환부의 데이타 출력단자에 접속되고, 데이타 출력단자가 상기 부하구동제어부의 제어신호 입력단에 접속되어, 상기 데이타래치신호발생부에서 인가되는 소정의 제어신호에 의해 입력단자에 인가된 데이타를 출력단자를 통해 출력하는 소정 비트의 플립플롭(FLIP FLOP)으로 구성됨을 특징으로 한다.In addition, the data storage unit has a predetermined control applied by the data latch signal generation unit by connecting a data input terminal to a data output terminal of the reception data conversion unit and a data output terminal to a control signal input terminal of the load driving control unit. And a flip-flop of a predetermined bit for outputting data applied to an input terminal by a signal through an output terminal.

한편,본 발명“자동차 다중 통신장치”의 제2구성은, 사용자에 의해 스위칭되는 소정의 각종 스위치로 이루어지거나, 또는 ECU의 신호출력단을 포함하여 이루어져, 각종 램프나 모터, 또는 액츄에이터 등의 전장품의 동작을 제어하는 소정의 제어신호를 발생하는 다수개의 제어신호발생수단으로 이루어진 제어신호발생부와; 상기 제어신호발생부에 접속되어, 상기 다수개의 제어신호발생수단 각각에 대해 소정 비트열의 어느 한 비트를 할당한 후, 상기 제어신호발생수단 각각에서 출력되는 제어신호를 검출하여, n 비트의 직렬 데이타 비트열로 변환하고, 상기 변환된 n 비트의 데이타 비트열과 상기 데이타 비트열의 각 비트를 구분하는 클럭을 출력하는 송신측마이컴과; 상기 송신측마이컴의 데이타 비트열 출력단자와 클럭 출력단자에 접속되며, 상기 송신측마이컴에서 출력되는 데이타 비트열과, 클럭의 상태천이에 따라 스위칭되어, 직렬의 데이타 비트열과 클럭을 전송하는 신호전송부를 포함하여 이루어진 송신부와; 상기 송신부 신호전송부에서 인가되는 데이타 비트열과 클럭의 상태천이에 따라 스위칭되는 광 절연 스위칭수단을 통해 상기 송신부의 신호전송부에서 인가되는 데이타 비트열과 클럭을 수신하는 신호수신부와; 상기 신호수신부의 데이타 비트열 출력단자와 클럭 출력단자에 접속되어, 각종 램프나 모터, 또는 액츄에이터 등의 전장품 각각에 대해 상기 송신부에서 할당된 비트에 대응되도록 데이타 비트열 중의 어느 한 비트를 할당한 후, 소정의 처리과정에 의해 상기 신호전송부에서 전송되는 클럭의 진행에 따라 직렬로 전송된 데이타 비트열을 병렬 데이타로 변환하여 출력하는 수신측마이컴과; 소정의 제어신호에 의해 동작하는 스위칭소자로 구성되며, 상기 수신측마이컴의 신호출력단에 접속되어, 상기 수신측마이컴에서 출력되는 신호에 따라 부하의 동작을 제어하는 부하구동제어부와; 각종 램프나 모터, 또는 액츄에이터 등의 전장품 등으로 구성되며, 상기 부하구동제어부에 접속된 부하부를 포함하여 이루어진 수신부로 이루어져, 상기 수신부를 상기 송신부에 하나 이상 병렬로 접속하여서 구성됨을 그 기술적 구성상의 특징으로 한다.On the other hand, the second configuration of the "car multiple communication apparatus" of the present invention is composed of predetermined switches which are switched by the user, or includes signal output stages of ECUs, and the like for various types of lamps, motors, actuators, etc. A control signal generator comprising a plurality of control signal generating means for generating a predetermined control signal for controlling an operation; Connected to the control signal generator, assigns one bit of a predetermined bit string to each of the plurality of control signal generators, and then detects a control signal output from each of the control signal generators to detect n bits of serial data A transmission-side microcomputer for converting into a bit string and outputting a clock for distinguishing the converted n-bit data bit string and each bit of the data bit string; A signal transmission section connected to a data bit string output terminal and a clock output terminal of the transmitting side microcomputer and switched according to a state transition of the data bit string and the clock output from the transmitting microcomputer, and transmitting a serial data bit string and a clock. A transmitter configured to include; A signal receiver for receiving the data bit string and the clock applied from the signal transmitter of the transmitter through an optical isolation switching means switched according to the state transition of the data bit string and the clock applied from the transmitter signal transmitter; Connected to the data bit string output terminal and the clock output terminal of the signal receiver, and assigns any one bit of the data bit string to correspond to the bit allocated by the transmitter for each of the electric appliances such as various lamps, motors, or actuators A receiving side microcomputer for converting serially transmitted data bit strings into parallel data according to the progress of the clock transmitted from the signal transmission unit by a predetermined process; A load driving controller configured to be switched by a predetermined control signal, the load driving controller being connected to a signal output terminal of the receiving microphone and controlling the operation of the load according to the signal output from the receiving microphone; It is composed of various electrical appliances such as lamps, motors, or actuators, etc., and comprises a receiving unit including a load unit connected to the load driving control unit, wherein the receiving unit is configured by connecting one or more parallel units to the transmitting unit. It is done.

이와 같이 구성된 본 발명 “자동차 다중 통신장치”의 기술적 사상에 따른 구성1과 구성2는, 사용자에 의해 스위칭되는 소정의 각종 스위치, 또는 ECU의 신호출력단으로 이루어지는 제어신호발생수단 각각에 n 비트의 비트열 중에서 소정번째의 비트를 할당하고, 상기 제어신호발생수단의 조작에 따라 동작하는 각종 램프나 모터, 또는 액츄에이터 등의 전장품에 동일한 위치의 비트를 할당한 후, 상기 제어신호발생수단의 출력값을 검출하여 이를 직렬 통신으로 수신부에 전송하여 상기 전장품 각각을 제어하는 것으로써, 이로인해 어드레스의 지정이 불필요해 데이터의 길이가 짧아져 전송시간이 줄어들고, 동시전송이 가능함을 물론, 광 절연 스위칭수단을 통해 상호간의 신호를 절연시키므로 인해 신호 상호간의 간섭을 억제하고 잡음의 유입을 방지할 수 있게 되는 것이다.Configurations 1 and 2 according to the technical idea of the present invention "car multiple communication apparatus" configured as described above, n bits of each of the control signal generating means consisting of a predetermined variety of switches to be switched by the user, or the signal output terminal of the ECU After allocating a predetermined bit in the column, and allocating bits at the same positions to various lamps, motors, actuators or the like operated according to the operation of the control signal generating means, the output value of the control signal generating means is detected. By transmitting it to the receiving unit by serial communication to control each of the electronic devices, this eliminates the need for address designation, shortens the data length, reduces the transmission time, and enables simultaneous transmission. Isolates signals from each other, thereby suppressing interference between signals and preventing influx of noise You can do it.

도 1은 본 발명 “자동차 다중 통신장치”의 구성을 개략적으로 나타낸 블럭도,1 is a block diagram schematically showing the configuration of the present invention "car multiple communication device",

도 2는 본 발명 “자동차 다중 통신장치”의 제1구성 중 송신부의 구성을 개략적으로 나타낸 블럭도,Figure 2 is a block diagram schematically showing the configuration of the transmitter of the first configuration of the "car multiple communication apparatus" of the present invention;

도 3은 본 발명 “자동차 다중 통신장치”의 제1구성 중 수신부의 구성을 개략적으로 나타낸 블럭도,3 is a block diagram schematically illustrating a configuration of a receiver of a first configuration of an automobile multiple communication device of the present invention;

도 4는 본 발명 “자동차 다중 통신장치”의 제2구성을 개략적으로 나타낸 블럭도,Figure 4 is a block diagram schematically showing a second configuration of the "car multiple communication apparatus" of the present invention;

도 5는 본 발명 “자동차 다중 통신장치”의 설치상태를 개략적으로 나타낸 블럭도,5 is a block diagram schematically showing the installation state of the "car multiple communication apparatus" of the present invention;

도 6은 본 발명 “자동차 다중 통신장치”의 실시예1 중 송신부의 구성을 나타낸 회로도,6 is a circuit diagram showing the configuration of a transmitter in Embodiment 1 of the present invention " car multiple communication apparatus "

도 7은 본 발명 “자동차 다중 통신장치”의 실시예1 중 수신부의 구성을 나타낸 회로도,7 is a circuit diagram showing the configuration of a receiver in Embodiment 1 of the present invention "multi-vehicle communication device";

도 8a, 8b는 본 발명 “자동차 다중 통신장치”의 실시예1의 타이밍을 나타낸 타이밍도,8A and 8B are timing diagrams showing the timing of the first embodiment of the present invention " car multiple communication apparatus "

도 9는 본 발명 “자동차 다중 통신장치”의 실시예2 중 송신부의 구성을 나타낸 회로도,9 is a circuit diagram showing the configuration of a transmitter in Embodiment 2 of the present invention " car multiple communication apparatus "

도 10은 본 발명 “자동차 다중 통신장치”의 실시예2 중 수신부의 구성을 나타낸 회로도,FIG. 10 is a circuit diagram showing the configuration of a receiver in Embodiment 2 of the present invention " car multiple communication apparatus "

도 11a, 11b는 본 발명 “자동차 다중 통신장치”의 실시예2 타이밍을 나타낸 타이밍도,11A and 11B are timing charts showing the timing of the second embodiment of the present invention " car multiple communication apparatus "

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100:송신부110:제어신호발생부100: transmitter 110: control signal generator

120:송신데이타변환부130:클럭제어신호발생부120: transmission data conversion unit 130: clock control signal generation unit

131:P/S신호발생부132:클럭발생부131: P / S signal generator 132: clock generator

132a:데이타비트제어수단132b:클럭발생수단132a: data bit control means 132b: clock generation means

140,140':신호전송부141:데이타신호변환부140,140 ': signal transmission section 141: data signal conversion section

142:제1스위칭부143:제2스위칭부142: first switching unit 143: second switching unit

200:수신부210,210':신호수신부200: Receiver 210, 210 ': Signal receiver

220:부하부230:부하구동제어부220: load portion 230: load drive control unit

240:데이타저장부250:수신데이타변환부240: data storage unit 250: receiving data conversion unit

260:데이타래치신호발생부310:송신측마이컴260: data latch signal generator 310: transmitter side

410:수신측마이컴410: receiving side microphone

본 발명 “자동차 다중 통신장치”은, 제1도와 제5도에서 도시되는 바와 같이, 각종 램프나 모터, 또는 액츄에이터 등의 전장품의 동작을 제어하는 다수개의 제어신호발생수단을 포함하는 하나의 송신부와, 상기 제어신호발생수단의 제어를 받는 전장품을 포함하는 다수개의 수신부(제1수신부, 제2수신부, … 제n수신부)를 상기 송신부에 대해 병렬접속한 후, 수신부로의 직렬통신을 행함에 있어, 직렬 데이타 비트열의 비트 나열순서를 어드레스로 하여 다수개의 수신부로 데이타 비트열을 동시에 전송하기 위한 것으로, 이의 상세한 구성 및 작용을 실시예를 들어 상세히 설명하면 다음과 같다.The invention "car multiple communication apparatus", as shown in Figures 1 and 5, and a transmission unit including a plurality of control signal generating means for controlling the operation of the electrical equipment such as various lamps, motors, actuators and the like; And serially connecting a plurality of receivers (first receiver, second receiver, ... n-th receiver) including the electrical equipment under control of the control signal generating means to the transmitter, and then performing serial communication to the receiver. In order to simultaneously transmit a data bit string to a plurality of receivers using the bit order of the serial data bit string as an address, the detailed configuration and operation thereof will be described in detail with reference to the following embodiments.

아래의 실시예에 있어서는 제어신호발생수단을 전조등 스위치, 후진등 스위치, 방향지시등 스위치, 파워윈도우 스위치 등의 온(ON)/오프(OFF) 신호를 발생하는 16개의 스위치로 한정하여 설명한다.In the following embodiments, the control signal generating means is limited to 16 switches that generate ON / OFF signals, such as a headlight switch, a reversing light switch, a turn signal switch, and a power window switch.

따라서, 전송되는 직렬 데이타 비트열은 16비트이다.Therefore, the serial data bit string transmitted is 16 bits.

[실시예]EXAMPLE

본 발명“자동차 다중 통신장치”의 기술적 사상에 따른 실시예1은, 제2도에서 도시되는 바와 같이, 다수개의 제어신호발생수단으로 이루어져 각각의 전장품의 동작을 제어하기 위한 소정의 제어신호를 발생하는 제어신호발생부(110)와; 상기 제어신호발생부(110)에 접속되어, 각각의 제어신호발생수단으로부터 각 전장품의 동작을 제어하기 위한 소정의 제어신호를 검출하여, 이를 소정 비트의 직렬 데이타 비트열로 변환하는 송신데이타변환부(120)와; 상기 송신데이타변환부(120)를 동작시키는 소정의 제어신호와 클럭을 발생하는 클럭제어신호발생부(130)와; 상기 송신데이타변환부(120)에서 출력되는 데이타 비트열과, 상기 클럭 제어신호발생부(130)에서 출력되는 클럭을 수신부로 전송하는 신호전송부(140)를 포함하여 구성된 송신부(100)와; 제3도에서 도시되는 바와 같이, 상기 송신부(100)의 신호전송부(140)에서 인가되는 데이타 비트열과 클럭의 상태천이에 따라 스위칭되는 광 절연 스위칭수단을 통해 상기 송신부의 신호전송부에서 인가되는 데이타 비트열과 클럭을 수신하는 신호수신부(210)와; 상기 신호수신부(210)의 데이타 비트열 출력단자와 클럭 출력단자에 접속되어, 상기 클럭의 진행에 따라 직렬로 전송된 데이타 비트열을 병렬 데이타로 변환하는 수신데이타변환부(250)와; 상기 수신데이타변환부(250)의 신호출력단에 접속되어, 소정의 제어신호에 의해 상기 수신데이타변환부(250)에서 출력된 신호를 저장하는 데이타저장부(240)와; 소정의 제어신호에 의해 동작하는 스위칭소자로 구성되며, 상기 데이타저장부(240)의 신호출력단에 접속되어, 상기 데이타저장부(240)에서 출력되는 신호에 따라 부하의 동작을 제어하는 부하구동제어부(230)와; 상기 부하구동제어부(230)에 접속된 각종 전장품으로 이루어진 부하부(220)와; 상기 신호수신부의 클럭 출력단자와 데이타저장부의 제어신호 입력단자 사이에 접속되어, 상기 신호수신부(210)를 통해 수신된 직렬 데이타 비트열이 상기 수신데이타변환부(250)를 통해 병렬 데이타로 전부 변환되기까지를 기다려, 상기 수신데이타변환부(250)의 출력단자에 출력된 병렬 데이타를 상기 데이타저장부(240)에서 인가받도록 하는 소정의 제어신호를 출력하는 데이타래치신호발생부(260)를 포함하여 구성된 수신부(200)로 구성된다.Embodiment 1 according to the technical idea of the present invention "car multiple communication apparatus", as shown in Figure 2, consists of a plurality of control signal generating means for generating a predetermined control signal for controlling the operation of each electrical appliance A control signal generator 110; A transmission data conversion unit connected to the control signal generation unit 110 for detecting a predetermined control signal for controlling the operation of each electric appliance from each control signal generation unit, and converting the predetermined control signal into a serial data bit string of a predetermined bit; 120; A clock control signal generator 130 for generating a predetermined control signal and a clock for operating the transmission data converter 120; A transmitter 100 including a data bit string output from the transmission data converter 120 and a signal transmitter 140 for transmitting a clock output from the clock control signal generator 130 to a receiver; As shown in FIG. 3, the signal is transmitted from the signal transmitter of the transmitter through an optical insulation switching means that is switched according to a state transition of a data bit string and a clock applied from the signal transmitter 140 of the transmitter 100. A signal receiver 210 for receiving a data bit string and a clock; A reception data converting unit (250) connected to the data bit string output terminal and the clock output terminal of the signal receiving unit (210) to convert serially transmitted data bit strings into parallel data according to the progress of the clock; A data storage unit 240 connected to the signal output terminal of the reception data conversion unit 250 and storing a signal output from the reception data conversion unit 250 according to a predetermined control signal; It is composed of a switching element that operates by a predetermined control signal, connected to the signal output terminal of the data storage unit 240, the load driving control unit for controlling the operation of the load in accordance with the signal output from the data storage unit 240 230; A load unit 220 made of various electric appliances connected to the load driving control unit 230; Is connected between the clock output terminal of the signal receiver and the control signal input terminal of the data storage unit, the serial data bit string received through the signal receiver 210 converts all of the serial data bit stream into parallel data through the reception data converter 250. And a data latch signal generator 260 for outputting a predetermined control signal for receiving parallel data output from the output terminal of the reception data conversion unit 250 from the data storage unit 240 until the data is received. It consists of a receiving unit 200 configured to.

또한, 제6도에서 도시되는 바와 같이, 상기 송신부(100)의 제어신호발생부(110)는, 사용자에 의해 스위칭되는 전조등 스위치, 후진등 스위치, 방향지시등 스위치, 파워윈도우 스위치 등의 16개의 스위치(SW1, SW2, … SW16)로 구성되며, 송신데이타변환부(120)는 병렬입력, 직렬출력 기능이 구비된 8비트의 쉬프트레지스터(U5, U6) 2개를 접속하여 구성한다.In addition, as shown in FIG. 6, the control signal generator 110 of the transmitter 100 includes 16 switches such as a headlight switch, a reverse light switch, a turn signal switch, a power window switch, and the like that are switched by a user. (SW1, SW2, ... SW16), and the transmission data conversion unit 120 is configured by connecting two 8-bit shift registers U5 and U6 equipped with parallel input and serial output functions.

즉, 제1쉬프트레지스터(U5)의 병렬입력단자(A~F)에 상기 제어신호발생부(110)의 제1번째 스위치(SW1)부터 제8번째 스위치(SW8)을 접속하며, 제2쉬프트레지스터(U6)의 병렬입력단자(A~F)에 상기 제어신호발생부(110)의 제9번째 스위치(SW9)부터 제16번째 스위치(SW16)를 접속한 후, 상기 제1쉬프트레지스터(U5)의 직렬출력단자(QH)를 상기 제2쉬프트레지스터(U6)의 직렬입력단자(SER)에 접속하여, 16비트의 병렬입력 및 직렬출력을 갖도록 한다.That is, the first switch SW1 to the eighth switch SW8 of the control signal generator 110 are connected to the parallel input terminals A to F of the first shift register U5, and the second shift is performed. After connecting the ninth switch SW9 to the sixteenth switch SW16 of the control signal generator 110 to the parallel input terminals A to F of the register U6, the first shift register U5. Is connected to the serial input terminal (SER) of the second shift register (U6) to have a 16-bit parallel input and a serial output.

또한, 상기 클럭제어신호발생부(130)는, RC(저항과 콘덴서) 시정수의 값에 따라 소정주기의 클럭을 발생하는 타이머(TIMER)(U1)로 이루어져, 상기 송신데이타변환부(120)에 입력되는 16개의 스위치의 온/오프 상태 값을 병렬로 읽어들여 직렬 데이타 비트열로 변환시키도록 하는 병렬입력 직렬출력 제어신호인 P/S신호를 발생하는 P/S신호발생부(131)와; 2개의 단안정 멀티바이브레이터(U4A, U4B)로 이루어져, 상기 P/S신호발생부(131)에서 인가되는 P/S신호에 의해 동작되어 소정 주기의 클럭을 발생하는 클럭발생수단(132b)과; 상기 클럭발생수단(132b)에서 출력되는 클럭의 수를 계수하는 4비트 업(UP) /다운(DOWN) 카운터(U2)와, 상기 카운터(U2)의 캐리(CARRY) 출력단자(CO)에 접속되어, 상기 카운터(U2)에서 캐리가 발생되었을 시 소정의 신호를 출력하는 JK플립플롭(13)으로 이루어져, 상기 클럭발생수단(132b)의 한번 동작시에 발생되는 클럭의 수(數)를 제한하므로 인해 상기 송신데이타변환부(120)에서 출력되는 데이타 비트열의 비트수를 제한하는 데이타비트수제어수단(132a)을 포함하여 구성한다.In addition, the clock control signal generation unit 130 includes a timer (TIMER) U1 for generating a clock of a predetermined period according to the value of RC (resistance and condenser) time constant, and the transmission data conversion unit 120. A P / S signal generator 131 for generating a P / S signal, which is a parallel input serial output control signal, which reads the on / off state values of the 16 switches inputted in parallel and converts them into a serial data bit string; ; Clock generation means (132b), which is composed of two monostable multivibrators (U4A, U4B), operated by a P / S signal applied from the P / S signal generator 131 to generate a clock of a predetermined period; A 4-bit UP / DOWN counter U2 for counting the number of clocks output from the clock generating means 132b and a carry output terminal CO of the counter U2 are connected. JK flip-flop 13 which outputs a predetermined signal when a carry occurs in the counter U2, thereby limiting the number of clocks generated during one operation of the clock generating means 132b. Therefore, it comprises the data bit number control means 132a for limiting the number of bits of the data bit string output from the transmission data conversion section 120.

또한, 상기 수신전송부(140)는, 소스(SOURCE)단자가 접지되고, 게이트(GATE)단자가 인버터(INVERTER)(INV1)를 통해 상기 송신데이타변환부(120)의 데이타 비트열 출력단자에 접속되며, 드레인(DRAIN)단자를 통해 데이타 비트열을 전송하는 제1MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR: 금속 산화막 전계 효과 트랜지스터: 이하 MOSFET라 한다)로 이루어져, 상기 송신데이타변환부(120)에서 출력되는 데이타 비트열의 상태천이에 따라 스위칭되는 제1스위칭수단(Q1)과; 소스단자가 접지되고, 게이트단자가 인버터(INV2)를 통해 상기 클럭발생부(132b)의 클럭 출력단자에 접속되며, 드레인단자를 통해 데이타 비트열을 전송하는 제2MOSFET로 이루어져, 상기 클럭발생부(132b)에서 출력되는 클럭의 상태천이에 따라 스위칭되는 제2스위칭수단(Q2)으로 구성된다.In addition, the reception transmitter 140 has a source terminal grounded and a gate terminal connected to the data bit string output terminal of the transmission data converter 120 through an inverter INV1. A first MOSFET connected to the data bit stream through the drain terminal and output from the transmission data conversion unit 120. First switching means (Q1) switched in accordance with a state transition of the data bit string; The source terminal is grounded, the gate terminal is connected to the clock output terminal of the clock generator 132b through an inverter INV2, and comprises a second MOSFET which transmits a data bit string through the drain terminal. Second switching means (Q2) is switched in accordance with the state transition of the clock output from 132b.

또한, 제7도에서 도시되는 바와 같이, 상기 수신부(200)의 신호수신부(210)는, 발광다이오드의 캐소드(CATHODE)단자가 보호저항을 통해 상기 신호전송부(140)의 제1스위칭수단(Q1)의 드레인단자에 접속되며, 애노드(ANODE)단자가 전원의 (+)단자에 접속되고, 수광트랜지스터의 콜렉터(COLLECTOR)단자가 보호저항을 통해 전원의 (+)단자에 접속되고, 에미터(CMITTER)단자가 접지된 제1포토커플러(U13)와; 발광다이오드의 캐소드단자가 보호저항을 통해 상기 신호전송부(140)의 제2스위칭수단(Q2)의 드레인단자에 접속되고, 애노드단자가 전원의 (+)단자에 접속되며, 수광트랜지스터의 콜렉터단자가 보호저항을 통해 전원의 (+)단자에 접속되고, 에미터단자가 접지된 제2포토커플러((U14)로 이루어져, 상기 제1포토커플러(U13)와 제2포토커플러(U14)의 콜렉터단자에서 데이타 비트열과 클럭이 출력되도록 구성한다.In addition, as shown in FIG. 7, the signal receiver 210 of the receiver 200 includes a first switching means of the signal transmitter 140 through a protection resistor of a cathode of the light emitting diode (CATHODE). Connected to the drain terminal of Q1), the anode terminal is connected to the positive terminal of the power supply, the collector terminal of the light receiving transistor is connected to the positive terminal of the power supply through the protection resistor, and the emitter A first photocoupler U13 having a (CMITTER) terminal grounded; The cathode terminal of the light emitting diode is connected to the drain terminal of the second switching means Q2 of the signal transmission unit 140 through the protection resistor, the anode terminal is connected to the positive terminal of the power supply transistor, and the collector terminal of the light receiving transistor is connected. Is connected to the positive terminal of the power supply through a protection resistor, and the emitter terminal comprises a second photocoupler (U14) grounded, the collector of the first photocoupler (U13) and the second photocoupler (U14). Configure the data bit string and the clock at the terminal.

또한, 상기 수신데이타변환부(250)는, 직렬입력, 병렬출력 기능이 구비된 4비트 쉬프트레지스터(U7A, U7B, U8A, U8B) 4개로 이루어져, 직렬입력단자에 상기 신호수신부(210)의 데이타 비트열 출력단자를 접속한 후, 상기 신호수신부(210)의 클럭 출력부에서 인가되는 클럭에 따라 직렬입력된 데이타가 병렬출력단자로 출력되도록 구성한다.In addition, the reception data conversion unit 250 is composed of four 4-bit shift registers (U7A, U7B, U8A, U8B) having serial input and parallel output functions, and the data of the signal reception unit 210 on a serial input terminal. After connecting the bit string output terminal, the serially input data is output to the parallel output terminal according to the clock applied from the clock output unit of the signal receiver 210.

즉, 제3쉬프트레지스터(U7A)의 직렬입력단자(D)에서 상기 신호수신부(210)의 데이타 비트열 출력단자를 접속하고, 상기 제3쉬프트레지스터(U7A) 병렬출력단자( QA, QB, QC, QD)의 상위비트출력단자(QD)를 제4쉬프트레지스터(U7B)의 직렬입력단자(D)에 접속하고, 상기 제4쉬프트레지스터(U7B) 병렬출력단자( QA, QB, QC, QD)의 상위비트출력단자(QD)를 제5쉬프트레지스터(U8A)의 직렬입력단자(D)에 접속하고, 상기 제5쉬프트레지스터(U8A) 병렬출력단자( QA, QB, QC, QD)의 상위비트출력단자(QD)를 제6쉬프트레지스터(U8B)의 직렬입력단자((D)에 접속하고, 상기 신호수신부(210)의 제2포토커플러(U14)의 출력단자를 인버터(INV6)를 통하여 상기 쉬프트레지스터(U7A, U7B, U8A, U8B)의 클럭단자(CLK)에 접속하여서 구성한다.That is, the data bit string output terminal of the signal receiver 210 is connected to the serial input terminal D of the third shift register U7A, and the third shift register U7A parallel output terminals QA, QB, and QC. , The upper bit output terminal QD of QD) is connected to the serial input terminal D of the fourth shift register U7B, and the fourth shift register U7B parallel output terminals QA, QB, QC, and QD. Is connected to the serial input terminal D of the fifth shift register U8A, and the upper bit of the fifth shift register U8A parallel output terminal QA, QB, QC, and QD. The output terminal QD is connected to the serial input terminal (D) of the sixth shift register U8B, and the output terminal of the second photocoupler U14 of the signal receiving unit 210 is connected to the output terminal through the inverter INV6. It is configured by connecting to the clock terminal CLK of the shift registers U7A, U7B, U8A, and U8B.

또한, 상기 데이타저장부(240)는, 데이타 입력단자(각 프립플롭의 D0~D5 단자)가 상기 수신데이타변환부(250)의 데이타 출력단자(각 쉬프트레지스터의 QA, QB, QC, QD 단자)에 접속되고, 데이타 출력단자(각 프립플롭의 Q0~Q5 단자)가 상기 부하구동제어부(230)의 제어신호 입력단에 접속되어, 상기 데이타래치신호 발생부(260)에서 인가되는 소정의 제어신호에 의해 입력단자에 인가된 데이타를 출력단자를 통해 출력하는 6비트의 D플립플롭(DELAY FLIP FLOP) 3개를 사용하여 구성한다.In addition, the data storage unit 240 is a data input terminal (D0 ~ D5 terminal of each flip-flop) is a data output terminal (QA, QB, QC, QD terminal of each shift register) of the reception data conversion unit 250 ), And a data output terminal (Q0 to Q5 terminals of each preflop) is connected to a control signal input terminal of the load driving controller 230, and a predetermined control signal applied from the data latch signal generator 260. It consists of three 6-bit D flip flops that output the data applied to the input terminal through the output terminal.

또한, 상기 부하부(220)는, 전조등, 후진등, 방향지시등, 파워윈도우, 비상등 등으로 구성된다.In addition, the load unit 220 is composed of a headlight, a reversing light, a direction indicator light, a power window, an emergency light.

또한, 상기 부하구동제어부(230)는, 상기 데이타저장부(240)의 신호출력단에 게이트단자가 접속된 MOSFET, 또는 릴레이(RELAY) 등의 스위칭소자로 이루어져, 상기 데이타저장부(240)에서 출력되는 신호에 따라 온/오프 동작을 하도록 구성한다.In addition, the load driving controller 230 includes a switching element such as a MOSFET or a relay connected to a signal output terminal of the data storage unit 240 or a relay, and outputs the data from the data storage unit 240. It is configured to perform on / off operation according to the signal.

또한, 상기 데이타래치신호발생부(260)는, 상기 신호수신부(210)를 통해 수신하는 데이타 비트열의 시간길이보다 긴 주기를 갖는 단안정 멀티바이브레이터(U9)로 이루어져, 상기 신호수신부를 통해 수신되는 첫번째 클럭에 의해 동작되어, 그 출력신호가 상기 데이타저장부(240) D플립플롭의 클럭단자(CLK)에 인가되도록 구성한다.In addition, the data latch signal generator 260 is composed of a monostable multivibrator (U9) having a period longer than the time length of the data bit string received through the signal receiver 210, received through the signal receiver Operated by the first clock, the output signal is applied to the clock terminal CLK of the D flip-flop of the data storage unit 240.

여기서, 상기 송신부(100)와 수신부(200)는 동일 전원을 사용하여 구성한다.Here, the transmitter 100 and the receiver 200 are configured using the same power source.

이하, 상기와 같이 구성된 본 발명“자동차 다중 통신장치”의 기술적 사상에 따른 실시예1의 동작을 상세히 설명하면 다음과 같다.Hereinafter, the operation of the first embodiment according to the technical spirit of the present invention "multi-vehicle communication device" configured as described above in detail as follows.

먼저, 자동차 이그니션(IGNITION) 스위치의 조작 등으로 인해 본 발명“자동차 다중 통신장치”에 전원이 인가되면, 상기 클럭제어신호발생부(130)의 P/S신호 발생부(131)가 동작을 하여 RC시정수에 의한 소정주기의 P/S신호가 발생된다.First, when power is applied to the "vehicle multiple communication apparatus" of the present invention due to an operation of an automobile ignition switch, the P / S signal generator 131 of the clock control signal generator 130 operates. P / S signal of predetermined period is generated by RC time constant.

한편, 상기 P/S신호발생부(131)에서 발생된 P/S신호는, 인버터(INV3)를 거쳐 상기 송신데이타변환부(120) 제1쉬프트레지스터(U5)와 제2쉬프트레지스터(U6)의 P/S신호 입력단자 및, 데이타비트수제어수단(132a)의 4비트 업/다운 카운터(U2)와 JK플립플롭((U3)의 리셋단자(R)에 인가됨과 동시에, 인버터(INV4)와 NAND게이트(NAND1)를 거쳐 상기 클럭발생수단(132b)의 제1단안정 멀티바이브레이터(U4A)의 -T입력단자에 인가된다.On the other hand, the P / S signal generated by the P / S signal generator 131 passes through the inverter INV3 to the first shift register U5 and the second shift register U6 of the transmission data converter 120. Is applied to the P / S signal input terminal and the 4-bit up / down counter U2 of the data bit number control means 132a and the reset terminal R of the JK flip-flop U3, and the inverter INV4. And through the NAND gate (NAND1) are applied to the -T input terminal of the first single-stable multivibrator (U4A) of the clock generating means (132b).

여기서, 상기 단안정 멀티바이브레이터(U4A, U4B)는, +T입력단자의 입력이 로우 레벨(LOW LEVEL)일 때 -T입력단자의 입력 펄스의 하강에서 출력단자 Q에 RC시정수에 해당하는 출력이 발생하며, -T입력단자의 입력이 하이 레벨(HIGHT LEVEL)일 때 +T입력단자의 입력 펄스의 상승에서 출력단자 Q에 RC시정수로 결정되는 출력이 발생하는 것으로, +T입력단자를 접지시킨 후 제1단안정 멀티바이브레이터(U4A)의 출력단자(QB)를 제2단안정 멀티바이브레이터((U4B)의 -T입력단자에 접속하므로 인해, 소정 주기의 클럭이 발생되게 된다.Here, the monostable multivibrators U4A and U4B output an RC time constant corresponding to the output terminal Q at the falling of the input pulse of the -T input terminal when the input of the + T input terminal is a low level. When the input of the -T input terminal is a high level, an output determined by the RC time constant is generated at the output terminal Q when the input pulse of the + T input terminal rises. After grounding, the output terminal QB of the first single-stable multivibrator U4A is connected to the -T input terminal of the second single-stable multivibrator U4B, thereby generating a clock of a predetermined period.

즉, 상기 P/S신호가 NAND게이트(NAND1)를 거쳐 제1단안정 멀티바이브레이터(U4A)에 인가되어 제1단안정 멀티바이브레이터(U4A)를 동작시키면, 제1단안정 멀티바이브레이터(U4A)의 RC시정수에 해당하는 출력이 발생해 상기 제2단안정 멀티바이브레이터(U4B)를 동작시키는 것으로, 상기 제1단안정 멀티바이브레이터(U4A)의 리셋(RESET)단자에 로우신호가 인가될때까지 상기의 동작을 반복하여 소정 주기의 클럭을 발생하게 되는 것아다That is, when the P / S signal is applied to the first single-stable multivibrator U4A via the NAND gate NAND1 to operate the first single-stable multivibrator U4A, the first single-stable multivibrator U4A The output corresponding to the RC time constant is generated to operate the second single-stable multivibrator U4B, until the low signal is applied to the reset terminal of the first single-stable multivibrator U4A. The operation is repeated to generate a clock of a predetermined period

한편, 상기 클럭발생수단(132b)에서 클럭이 발생되게 되면, 상기 데이타비트수제어수단(132a)의 카운터(U2)가 클럭수를 카운트하게 된다. 이때, 상기 카운터 값이 16비트의 클럭을 게수하면 캐리가 발생하게 되는데 이를 상기 JK플립플롭(U3)에서 인가받아 반전출력단자()를 통해 상기 제1단안정 멀티바이브레이터(U4A)의 리셋단자(R)에 로우신호를 인가해 상기 클럭발생수단(132b)의 동작을 정지시키게 되는 것이다.On the other hand, when the clock is generated by the clock generating means 132b, the counter U2 of the data bit number controlling means 132a counts the number of clocks. At this time, if the counter value is a 16-bit clock, carry is generated, and this is applied from the JK flip-flop U3 to invert the output terminal ( The low signal is applied to the reset terminal R of the first stage stable multivibrator U4A to stop the operation of the clock generating means 132b.

따라서, 상기 P/S신호발생부(131)에서 P/S신호가 발생하였을 경우에는, 제8a도에서 도시되는 바와 같이, 16개의 클럭이 발생되게 된다.Therefore, when the P / S signal is generated by the P / S signal generator 131, as shown in FIG. 8A, 16 clocks are generated.

한편, 상기 클럭발생부(132)에서 클럭이 발생하게 되면, 클럭의 진행에 따라 상기 송신데이타변환부(120)의 제1쉬프트레지스터(U5)와 제2쉬프트레지스터(U6)가 동작을 시작하여 병렬입력단자(A~F)를 통해 읽어들인 상기 제어신호발생부(110)의 스위치들(SW1~SW16)의 스위칭 값을 제2쉬프트레지스터(U6)의 출력단자(QH)를 통해 상기 신호전송부(140)의 제1스위칭수단(Q1)에 인가하게 된다.On the other hand, when the clock is generated in the clock generator 132, the first shift register (U5) and the second shift register (U6) of the transmission data converter 120 starts to operate as the clock progresses. Transmitting the signals through the output terminal QH of the second shift register U6 to the switching values of the switches SW1 to SW16 of the control signal generator 110 read through the parallel input terminals A to F. It is applied to the first switching means (Q1) of the unit 140.

여기서, 상기 송신데이타변환부(120)의 제 1쉬프트레지스터(U5)와 제 2쉬프트레지스터(U6)는, P/S 입력단자가 로우로 우지되는 동안 클럭을 인가하면 클러의 상승순간마다 1비트씩 데이터의 쉬프트가 발생하는 쉬프트레지스터이다.Here, the first shift register U5 and the second shift register U6 of the transmission data conversion unit 120 apply one clock bit every rising moment of the clock when the clock is applied while the P / S input terminal is kept low. The shift register where the shift of data occurs.

이때, 제 2쉬프트레지스터(U6)의 출력단자(QH)를 통해 발생되는 직렬 데이타 비트열은 16비트가 되며, 각 비트의 순서는 특정 스위치의 스위칭 값을 가지고 있다.At this time, the serial data bit string generated through the output terminal QH of the second shift register U6 becomes 16 bits, and the order of each bit has a switching value of a specific switch.

또한, 상기 제 1스위칭수단(Q1)은 인버터(INV1)를 통해 인가되는 상기 제 2쉬프트레지스터(U6)의 출력단자(QH)의 값에 따라 온/오프 동작을 반복하여 직렬 데이타 비트열을 수신부(200)로 전송하게 된다.In addition, the first switching means Q1 receives the serial data bit string by repeating the on / off operation according to the value of the output terminal QH of the second shift register U6 applied through the inverter INV1. It will be transmitted to (200).

마찬가지로, 상기 제 2스위칭수단(Q2)은 인버터(INV2)를 통해 인가되는 상기 클럭발생부(132)의 값에 따라 온/오프 동작을 반복하여 클럭을 수신부(200)로 전송하게 된다.Similarly, the second switching means Q2 repeats the on / off operation according to the value of the clock generator 132 applied through the inverter INV2 to transmit the clock to the receiver 200.

한편, 상기 송신부(100)에서 직렬 데이타 비트열과 클럭이 인가되게 되면, 이를 상기 수신부(200)의 신호수신부(210)에서 수신하여 부하부(220)의 각 부하들을 동작시키게 되는 것으로, 이를 상세히 설명하면 다음과 같다.On the other hand, when the serial data bit string and the clock is applied by the transmitter 100, the signal receiver 210 of the receiver 200 receives the signal and operates the respective loads of the load unit 220, which will be described in detail. Is as follows.

먼저, 상기 송신부(100)의 제 1스위칭수단(Q1)이 데이타 비트열의 전송으로 인해 온/오프 동작을 반복하게 되면, 이에 따라 상기 신호수신부(210)의 제 1포토커플러(U13)가 온/오프 동작을 하여 그 값을 전송받아 상기 수신데이타변환부(250)에 인가하게 된다.First, when the first switching means Q1 of the transmitter 100 repeats the on / off operation due to the transmission of the data bit stream, the first photocoupler U13 of the signal receiver 210 is turned on / off accordingly. The OFF operation receives the value and applies the received data to the reception data converter 250.

마찬가지로, 제 2포토커플러(U14)는 클럭을 전송받아 상기 수신데이타변환부(250)의 각 쉬프트레지스터(U7A, U7B, U8A, U8B)의 클럭단자(CLK) 및, 상기 데이타 래치신호발생부(260)의 +T입력단자에 인가하게 된다. 여기서, 상기 데이타래치신호발생부(260)의 단안정 멀티바이브레이터(U9)는 상기 클럭발생수단(132b)에서 사용한 단안정 멀티바이브레이터(U4A, U4B)와 동일한 소자로 그 주기는 16개의 클럭길이 이상으로 설정되어 있다.Similarly, the second photocoupler U14 receives a clock and receives a clock terminal CLK of each of the shift registers U7A, U7B, U8A, and U8B of the reception data converter 250, and the data latch signal generator 260 is applied to the + T input terminal. Here, the monostable multivibrator U9 of the data latch signal generator 260 is the same element as the monostable multivibrators U4A and U4B used by the clock generating means 132b, and the period is 16 clock lengths or more. Is set.

한편, 상기 신호수신부(210)를 통해 전송된 데이타 비트열은, 클럭의 진행에 따라 상기 수신데이타변환부(250)에 쉬프트되어, 직렬 데이터 비트열이 병렬 데이타 비트열로 변환되는데, 상기 병렬로 변환된 데이타 비트열은 상기 데이타래치 신호발생부(20)에서 발생되는 신호의 상승기에 상기 데이타저장부(240)의 D플립플롭(U10, U11, U12)에 인가된다.Meanwhile, the data bit string transmitted through the signal receiver 210 is shifted to the reception data converter 250 as the clock progresses, so that the serial data bit string is converted into a parallel data bit string. The converted data bit string is applied to the D flip-flops U10, U11, and U12 of the data storage unit 240 during the rise of the signal generated by the data latch signal generator 20.

또한, 16개의 데이타의 전송이 완료된 후에 발생하는 상기 데이타래치신호발생부(260)의 신호에 따라 데이타저장부(240)의 D플립플롭(U10, U11, U12)에 래치(LATCH)된 신호는 상기 부하구동제어부(230)의 각 스위칭수단의 동작을 제어하게 되고, 이로 인해 전조등, 후진등, 방향지시등, 파워윈도우, 비상등 등의 부하를 동작시키게 되는 것이다.In addition, the signal latched to the D flip-flops (U10, U11, U12) of the data storage unit 240 in accordance with the signal of the data latch signal generator 260 that occurs after the transfer of 16 data is completed The operation of each switching means of the load driving control unit 230 is controlled, thereby operating loads such as headlights, reversing lights, direction indicators, power windows, emergency lights, and the like.

즉, 제 8b도에서 도시되는 바와 같이, 전송되는 클럭의 진행에 따라 상기 송신부(100)에서 전송된 데이타가 수신되어 상기 부하구동제어부(230)를 통해 각부하의 동작을 제어하게 되는 것으로, P/S신호발생부(131)에서 발생하는 P/S신호의 발생주기에 따라 상기와 같은 동작을 반복하여 제어신호발생부(110)에서 발생하는 제어신호를 부하구동제어동(230)에 전송하여 각 부하를 온/오프시키게 되는 것이다.That is, as shown in FIG. 8B, the data transmitted from the transmitter 100 is received according to the progress of the transmitted clock to control the operation of each load through the load driving controller 230. By repeating the above operation according to the generation period of the P / S signal generated from the / S signal generator 131 transmits the control signal generated by the control signal generator 110 to the load driving control unit 230 Each load will be turned on / off.

제 8b도에 있어서, A점의 데이타변화와 B점의 데이타변화는 클럭의 진행에 따른 상기 수신데이타변환부(250)의 쉬프트레지스터 첫번째 출력데이타와, 16번째 출력데이타를 나타낸 것으로, 도면중에 있어(-)표시(예:SW1-, SW2-, SW3- 등)는 바로 전번의 수신 동작에 의해 수신된 데이타를 나타내며, (+)표시 (SW15+, SW16+ 등)는 다음번에 수신될 데이타를 나타낸 것이다. 또한, 데이타 래치신호는, 상기 데이타래치신호발생부(260)에서 출력되는 신호를 나타낸 것이다.In FIG. 8B, the data change of the point A and the data change of the point B indicate the shift register first output data and the 16th output data of the reception data converting unit 250 as the clock progresses. (-) Sign (eg SW1-, SW2-, SW3-, etc.) indicates the data received by the previous receive operation, and (+) sign (SW15 +, SW16 +, etc.) shows the data to be received next time. . In addition, the data latch signal represents a signal output from the data latch signal generation unit 260.

이를 다시 상세히 설명하면 다음과 같다.This will be described in detail as follows.

제 8a, 8b도에서 도시되는 바와 같이, 반전클럭의 상승기에 상기 송신데이타 변환부(120)의 제 1쉬프트레지스터(U15)와 제 2쉬프트레지스터(6)에 직렬로 변환되어 있던 데이타가 1비트씩 하위비트로부터 상위비트로 쉬프트되어, 제 2쉬프트레지스터(U6)의 직렬출력단자(QH)와 인버터(INV1)를 거쳐 직렬비트열로 제 8a도 상의 데이타비트열과 같은 형태로 나타나며, 데이타비트열의 SW1~SW16으로 표시된 부분은 제 6도의 제어신호발생부(120)를 구성하는 스위치 SW1~SW16의 상태에 따라 정해지는 값으로, 상기 제어신호발생부(110)의 스위치 SW1이 단락상태이면 데이타비트열 신호도상의 SW1은 하이상태를 나타내게 되고, 오픈 상태이면 로우 상태를 나타내게 된다(이는, 스위치 SW2~SW16에 있어서도 마찬가지이다).As shown in Figs. 8A and 8B, one bit of data that has been serially converted to the first shift register U15 and the second shift register 6 of the transmission data converter 120 during the riser of the inverted clock. Each bit is shifted from the lower bit to the higher bit, and is represented in the form of a data bit string shown in FIG. 8A as a serial bit string via the serial output terminal QH and the inverter INV1 of the second shift register U6, and SW1 of the data bit string. A portion denoted by ~ SW16 is a value determined according to the states of the switches SW1 to SW16 constituting the control signal generator 120 of FIG. 6 and the data bit string when the switch SW1 of the control signal generator 110 is short-circuited. SW1 on the signal diagram shows a high state, and if it is an open state, it shows a low state (this is also the case for the switches SW2 to SW16).

또한, 제 8b도의 데이타비트열, A점의 데이타변화, B점의 데이타변화 신호도상의 SW1~SW16고 상기 제어신호발생부(110)를 구성하는 각각의 스위치의 상태에 대응하여 로우 또는 하이 상태로 결정된다.Further, low or high states are corresponded to the state of each switch constituting the control signal generator 110 and SW1 to SW16 on the data bit string of FIG. 8B, the data change of point A, and the data change signal of point B. Is determined.

[실시예2]Example 2

본 발명 자동차 다중 통신장치의 기술적 사상에 따른 실시예2는, 실시예1의 구성에 있어서, 데이타 비트열과 클럭을 송/수신하는 신호전송부(140)와 신호수신부(210)의 구성을 달리하므로 인해, 송신부와 수신부가 공통의 전원을 상용하여야한다는 불편을 해소한 것으로 그 상세한 설명은 다음과 같다.The second embodiment according to the technical concept of the multi-vehicle communication apparatus of the present invention is different from the configuration of the signal transmission unit 140 and the signal reception unit 210 for transmitting and receiving the data bit string and the clock in the configuration of the first embodiment. Therefore, the inconvenience that the transmitter and the receiver must use a common power source to solve the detailed description as follows.

상세한 설명에 있어 신호전송부(140')와 신호수신부(210')를 제외한 구성은 실시예1과 동일하므로 이에 대한 구성 및 동작설명은 생략한다.In the detailed description, the configuration except for the signal transmitter 140 'and the signal receiver 210' is the same as that of the first embodiment, and thus the configuration and operation thereof will be omitted.

실시예2의 신호전송부(140')는, 제9도에서 도시되는 바와 같이, 클럭의 로우기간동안만 데이타 비트를 출력하도록 하여, 데이타 비트열의 데이타 비트를 클럭의 하이 기간동안에는 로우 상태로 만들어주는 데이타신호변환수단(141)과; 데이타 비트열의 상태가 하이일 경우 동작하여 데이타 단자의 전압을 하이 상태로 하고, 클럭단자의 전압을 로우 상태로 하여 데이타 전송을 행하는 제1스위칭부(142)와; 클럭을 전송함에 있어, 클럭의 하이 기간동안에 동작하여 클럭단자의 전압을 하이 상태로, 데이타 단자의 전압을 로우 상태로 하여 클럭의 전송을 행하는 제2스위칭부(143)를 포함하여 구성됨을 특징으로 한다.As shown in FIG. 9, the signal transmission unit 140 'of the second embodiment outputs data bits only during the low period of the clock, thereby making the data bits of the data bit string low during the high period of the clock. A data signal converting means (141); A first switching unit 142 which operates when the state of the data bit string is high and performs data transfer by making the voltage of the data terminal high and the voltage of the clock terminal low; And a second switching unit 143 which transmits the clock by operating the clock during the high period of the clock and making the voltage of the clock terminal high and the voltage of the data terminal low. do.

상기 데이타신호변환수단(141)은, 직렬 데이타 비트와 클럭을 입력으로 하는 NOR게이트(NOR1)의 로 구성됨이 바람직하다.The data signal converting means 141 preferably comprises a NOR gate NOR1 for inputting serial data bits and a clock.

상기 제1스위칭부(142)는, 게이트단자가 상기 NOR게이트(NOR1)의 출력단자에 접속되고, 드레인단자가 보호저항을 통해 전원의 (+)단자에 접속되며, 소스단자가 접지된 MOSFET(Q11)와; 상기 MOSFET(Q11)의 드레인단자에 접속되어, MOSFET(Q11)가 온 되었을 시 온 되는 제1트랜지스터(Q13)와; 상기 제1트랜지스터(Q13)가 온 되었을 경우 온 되어, 신호수신부(210')의 제3포토커플러(U5)의 발광다이오드와 함께 폐회로를 형성하여, 데이타 비트를 수신부로 전송하는 제2트랜지스터(Q14)와; 상기 제2트랜지스터(Q14)가 온 되었을 시 온 되어, 클럭이 수신부로 전송되는 것을 방지하는 제3트랜지스터(Q15)를 포함하여 구성됨이 바람직하다.The first switching unit 142 may include a MOSFET having a gate terminal connected to an output terminal of the NOR gate NOR1, a drain terminal connected to a positive terminal of a power supply through a protection resistor, and a source terminal grounded. Q11); A first transistor Q13 connected to the drain terminal of the MOSFET Q11 and turned on when the MOSFET Q11 is turned on; The second transistor Q14, which is turned on when the first transistor Q13 is turned on, forms a closed circuit together with the light emitting diode of the third photocoupler U5 of the signal receiver 210 'and transmits data bits to the receiver. )Wow; When the second transistor Q14 is turned on, the second transistor Q14 is turned on to prevent the clock from being transmitted to the receiver.

상기 제2스위칭부(143)는, 게이트단자가 인버터(INV1)를 통해 클럭발생부(132)의 클럭출력단에 접속되고, 드레인단자가 보호저항을 통해 전원의 (+)단자에 접속되며, 소스단자가 접지된 MOSFET(Q12)와; 상기 MOSFET(Q12)의 드레인단자에 접속되어, MOSFET(Q12)가 온 되었을 시 온 되는 제4트랜지스터(Q16)와; 상기 제4트랜지스터(Q16)가 온 되었을 경우 온 되어, 신호수신부(210')의 제4포토커플러(U16)의 발광다이오드와 함께 폐회로를 형성하여 클럭의 하이 신호를 수신부로 전송하는 제5트랜지스터(Q17)와; 상기 제5트랜지스터(Q17)가 온 되었을 시 오프되어, 데이타 비트가 수신부로 전송되는 것을 방지하는 제6트랜지스터(Q18)를 포함하여 구성됨이 바람직하다.In the second switching unit 143, the gate terminal is connected to the clock output terminal of the clock generator 132 through the inverter INV1, the drain terminal is connected to the positive terminal of the power supply through a protection resistor, the source A MOSFET Q12 whose terminal is grounded; A fourth transistor (Q16) connected to the drain terminal of the MOSFET (Q12) and turned on when the MOSFET (Q12) is turned on; When the fourth transistor Q16 is turned on, the fourth transistor Q is turned on to form a closed circuit together with the light emitting diode of the fourth photocoupler U16 of the signal receiver 210 'to transmit a high signal of a clock to the receiver. Q17); When the fifth transistor Q17 is turned on, the fifth transistor Q18 is turned off to prevent the data bit from being transmitted to the receiver.

한편, 신호수신부(210')는, 데이타 비트열을 수신하는 제3포토커플러(U15)의 발광다이오드와, 클럭을 수신하는 제4포토커플러(U16)의 발광다이오드를 서로 반대방향으로 병렬로 접속하여 그 일측단을 상기 제1스위칭부(142)의 데이타 비트열 출력단자에 접속하고, 타측을 저항을 통해 상기 제2스위칭부(143)의 클럭 출력단자에 접속하고, 상기 제3포토커플러(U15)의 수광부를 상기 수신데이타변환부(250)와 데이타래치신호발생부(260)에 접속하여서 구성된다.On the other hand, the signal receiver 210 'connects the light emitting diode of the third photocoupler U15 that receives the data bit string and the light emitting diode of the fourth photocoupler U16 that receives the clock in parallel in opposite directions. One end thereof is connected to the data bit string output terminal of the first switching unit 142, and the other end thereof is connected to the clock output terminal of the second switching unit 143 through a resistor, and the third photocoupler ( The light receiving portion of U15 is connected to the reception data conversion section 250 and the data latch signal generation section 260.

이하, 상기와 같이 구성된 실시예2의 동작을 상세히 설명하면 다음과 같다.Hereinafter, the operation of the second embodiment configured as described above will be described in detail.

먼저, 실시예1에서와 같은 동작으로 송신데이타변환부(120)의 제2쉬프트레지스터(U6)의 신호출력단(QH)에서 데이타 비트가 출력되며, 마찬가지로 클럭발생부(132)에서 클럭이 발생된다.First, a data bit is output from the signal output terminal QH of the second shift register U6 of the transmission data converter 120 in the same operation as in the first embodiment, and the clock is generated by the clock generator 132. .

이후, 상기 신호전송부(140')의 데이타신호변환수단(141)은, NOR게이트(NOR1)의 동작논리에 의해 클럭의 로우 기간동안만 데이타를 출력하여, 데이타 비트열의 데이타 비트 사이마다 클럭의 하이 기간을 단위로 하는 구분구간을 삽입하게 된다.Thereafter, the data signal converting means 141 of the signal transmitting unit 140 'outputs data only during the low period of the clock according to the operation logic of the NOR gate NOR1, so that the clock is changed for each data bit of the data bit string. A division section in high period units is inserted.

즉, 제9도의 상기 데이타변환수단(141)의 출력인 NOR게이트(NOR1)의 출력파형은, 제11a도의 데이타비트열과 같으며, 상기 제2스위칭부(143)의 입력단자인 상기 MOSFET(Q12)의 게이트단자에 인가되는 클럭신호는 제11a도의 클럭과 같은 모양이 된다.That is, the output waveform of the NOR gate NOR1, which is the output of the data conversion means 141 of FIG. 9, is the same as the data bit string of FIG. 11a, and the MOSFET Q12 is an input terminal of the second switching unit 143. The clock signal applied to the gate terminal of Fig. 2) is shaped like the clock of Fig. 11A.

한편, 상기 제1스위칭부(142)는, 데이타 비트의 전송중에는 클럭의 하이신호가 전송되지 못하도록 스위칭하는 동작을 수행하게 된다.On the other hand, the first switching unit 142 performs a switching operation so that the high signal of the clock is not transmitted during the transmission of the data bits.

예를 들어, 클럭의 로우 기간중에 출력된 데이타 비트가 하이 신호일 경우, 상기 MOSFET(Q11), 제1트랜지스터(Q13), 제2트랜지스터(Q14)가 온 되어 하이 신호가 수신부로 전송됨과 동시에, 제3트랜지스터(Q15)의 온 동작으로 클럭 전송선이 접지되어 클럭의 하이 신호는 전송되지 않게 된다.For example, when the data bit outputted during the low period of the clock is a high signal, the MOSFET Q11, the first transistor Q13, and the second transistor Q14 are turned on, and the high signal is transmitted to the receiver. The clock transmission line is grounded by the ON operation of the three transistors Q15 so that the high signal of the clock is not transmitted.

마찬가지로, 데이타 비트가 로우 신호일 경우에는 로우 신호가 수신부로 전송된다.Similarly, when the data bit is a low signal, the low signal is transmitted to the receiver.

따라서, 상기 제2트랜지스터(Q14)를 통해 어느 한 비트의 데이타 비트가 신호수신부(210')의 제3포토커플러(U15)로 전송되어, 제3포토커플러(U15)의 발광다이오드가 온/오프 되고, 이로인해, 전송된 한 비트의 데이타 비트가 하이 신호인지, 또는 로우 신호인지를 나타내게 된다.Accordingly, one bit of data bits is transmitted to the third photocoupler U15 of the signal receiver 210 'through the second transistor Q14, so that the light emitting diode of the third photocoupler U15 is turned on / off. This indicates whether the transmitted one bit of data is a high or low signal.

또한, 상기 제2스위칭부(142)는, 클럭의 하이 신호 전송중에는 데이타 비트가 전송되지 못하도록 스위칭하는 동작을 수행하게 된다.In addition, the second switching unit 142 performs a switching operation so that the data bit is not transmitted during the high signal transmission of the clock.

즉, 클럭이 하이 신호일 경우에는, MOEFET(Q12), 제3트랜지스터(Q16), 제5트랜지스터(Q17)가 온 되어 하이 신호가 수신부로 전송됨과 동시에, 제6트랜지스터(Q18)의 온 동작으로 데이타 비트열 전송선이 접지되어 데이타 비트는 전송되지 않게 된다.That is, when the clock is a high signal, the MOEFET Q12, the third transistor Q16, and the fifth transistor Q17 are turned on, the high signal is transmitted to the receiver, and the data is turned on by the sixth transistor Q18. The bit string transmission line is grounded so that no data bits are transmitted.

따라서, 상기 제5트랜지스터(Q17)를 통해 클럭신호 하나가 신호수신부(210')의 제4포토커플러(U16)로 전송되어, 제4포토커플러(U16)의 발광다이오드가 온/오프 되고, 이로인해 전송된 클럭을 나타내게 된다.Accordingly, one clock signal is transmitted to the fourth photocoupler U16 of the signal receiver 210 'through the fifth transistor Q17, so that the light emitting diode of the fourth photocoupler U16 is turned on / off. This will indicate the transmitted clock.

한편, 상기 제3포토커플러(U15)를 통해 데이타 비트열을 수신함에 있어서는, 상기 제3포토커플러(U15)의 수광트랜지스터의 스토리지 타임 딜레이 현상을 이용하여 데이타 비트의 펄스(PULSE) 폭을 상기 스토리지 타임 딜레이 만큼 연장시켜 수신하므로써, 상기 수신데이타변환부(250)의 쉬프트레지스터(U7A, U7B, U8A, U8B)를 안정되게 동작시킬 수 있다. 여기서, 상기 제4포토커플러(U16)의 수광트랜지스터에서도 스토리지 타임딜레이 현상이 발생되지만, 회로의 동작에는 영향을 미치지 않는다.Meanwhile, in receiving the data bit string through the third photocoupler U15, the pulse width of the data bit is determined by using a storage time delay phenomenon of the light receiving transistor of the third photocoupler U15. By receiving the signal by extending the time delay, the shift registers U7A, U7B, U8A, and U8B of the reception data converter 250 can be stably operated. Here, although a storage time delay occurs in the light receiving transistor of the fourth photocoupler U16, the operation of the circuit is not affected.

다시말해, 상기 수신데이타변환부(250) 쉬프트레지스터(U7A, U7B, U8A, U8B)의 데이타입력단자(D)와 클럭입력단자(CLK)에 인가되는 데이타 비트와 클럭 신호는 상기 두개의 신호가 동시에 하이 신호가 될 수 없기 때문에, 클럭의 상승기에는 입력되는 데이타 비트가 하이 상태에서 로우 상태로 변화하거나, 또는 로우 상태를 계속 유지하게 된다.In other words, the data bits and the clock signals applied to the data input terminal D and the clock input terminal CLK of the shift registers 250 and the shift registers U7A, U7B, U8A, and U8B are the two signals. Since at the same time it cannot be a high signal, the rising edge of the clock causes the incoming data bits to change from a high state to a low state or remain low.

그러나, 클럭의 상승기에 데이타 비트가 하이 상태에서 로우 상태로 변화하게 되면 상기 쉬프트레지스터(U7A, U7B, U8A, U8B)의 동작이 불안정하게 된다는 문제점이 있다.However, there is a problem that the operation of the shift registers U7A, U7B, U8A, and U8B becomes unstable when the data bit changes from the high state to the low state during the rise of the clock.

즉, 송신부에서 전송된 데이타 비트를 그대로 쉬프트레지스터(U7A, U7B, U8A, U8B)에 인가할 경우에는 클럭의 상승기에 데이타 비트가 하이 상태에서 로우 상태로 변화하게 되어 상기 쉬프트레지스터(U7A, U7B, U8A, U8B)의 동작논리에 오류가 발생될 수 있으므로, 상기 제3포토커플러(U15)의 수광트랜지스터의 스토리지 타임 딜레이 현상을 이용하여 데이타 비트의 펄스 폭을 상기 스토리지 타임 딜레이 만큼 연장시켜 주므로인해, 상기 수신데이타변환부(250)의 쉬프트레지스터(U7A, U7B, U8A, U8B)를 안정되게 동작시킬 수 있게 되는 것이다.In other words, when the data bits transmitted from the transmitter are applied to the shift registers U7A, U7B, U8A, and U8B as they are, the data bits change from the high state to the low state during the rise of the clock so that the shift registers U7A, U7B, Since an error may occur in the operation logic of U8A and U8B, the pulse width of the data bit is extended by the storage time delay by using the storage time delay phenomenon of the light receiving transistor of the third photocoupler U15. The shift registers U7A, U7B, U8A, and U8B of the reception data converter 250 can be stably operated.

여기서, 상기 스토리지 타임 딜레이에 의한 펄스폭의 연장시간은, 포토커플러의 발광다이오드 구동전류와 수광트랜지스터의 콜렉터에 연결된 저항값의 관계에 의해 결정되며, 그 시간은 발광다이오드 구동전류가 클수록, 또한 저항값이 클수록 길어진다.Here, the extension time of the pulse width due to the storage time delay is determined by the relationship between the light emitting diode driving current of the photocoupler and the resistance value connected to the collector of the light receiving transistor. The larger the value, the longer it becomes.

제11a도는 송신부 각부의 타이밍을, 11b도는 수신부 각부의 타이밍을 나타낸 타이밍도이며, 제11a도의 클럭과 데이타비트열이 수신부로 전송되어 상기 신호수신부(120')를 거쳐 인버터(INV5, INV6)를 통과한 파형이 스토리지 타임 딜레이 현상에 의해 변화되어 제11b도의 클럭과 데이타비트열과 같이 된다.FIG. 11A is a timing diagram showing the timing of each part of the transmitter, and FIG. 11B is a timing diagram showing the timing of each part of the receiver. The clock and the data bit string of FIG. 11A are transmitted to the receiver, and the inverters INV5 and INV6 The waveform passed through is changed by the storage time delay phenomenon to become the clock and data bit string of FIG. 11B.

따라서, 데이타 비트열의 데이타 비트를 클럭의 하이 존속 기간과 로우 존속 기간으로 구분하고, 클럭수신용 포토커플러(U16)의 발광다이오드와, 데이타비트열 수신용의 발광다이오드를 반대방향으로 병렬로 연결하여, 클럭의 하이기간중에는 클럭수신용 포토커플러(U16)의 발광다이오드에 전류를 흘려주고, 클럭의 로우 기간중에는 데이타 비트열의 상태가 하이인 경우 데이타 수신용 포토커플러(U15)의 발광다이오드에 전류를 흘려주게 된다. 이때, 두 개의 발광다이오드가 반대방향으로 병렬로 연결되어 있으므로 다이오드 양단에 인가하는 전압의 극성을 바꿈에 의해 전류의 방향을 바꿀 수 있으며, 결과적으로 두 개의 신호선 외에 별도의 전원선이나 접지선을 공유할 필요가 없게 된다.Therefore, the data bits of the data bit string are divided into a high duration period and a low duration period of the clock, and the light emitting diode of the clock receiving photocoupler U16 and the light emitting diode for receiving the data bit string are connected in parallel in opposite directions. During the high period of the clock, current flows to the light emitting diode of the clock receiving photocoupler U16. During the low period of the clock, the current is supplied to the light emitting diode of the data receiving photocoupler U15 when the data bit string is high. Shed. At this time, since the two light emitting diodes are connected in parallel in opposite directions, the direction of the current can be changed by changing the polarity of the voltage applied to both ends of the diode. As a result, in addition to the two signal lines, a separate power line or ground line may be shared. There is no need.

상기 제3포토커플러(U15)와 제4포토커플러(U16)의 발광다이오드는 구조상으로 서로 반대 방향으로 병렬로 연결되어 있어 하나의 발광다이오드에 전류가 흐르면 다른 하나는 역 방향바이어스가 인가되어 동작을 하지 못하게 된다.The light emitting diodes of the third photocoupler U15 and the fourth photocoupler U16 are structurally connected in parallel in opposite directions, so that when a current flows through one light emitting diode, a reverse bias is applied to the other. You won't be able to.

따라서 신호전송부(140')의 제1스위칭부(142)가 온이 되면 제3포토커플러(U15)의 발광다이오드가 온이 되고, 필연적으로 제4포토커플러(U16)의 발광다이오드에는 역방향전압이 인가되어 오프 된다.Therefore, when the first switching unit 142 of the signal transmission unit 140 'is turned on, the light emitting diode of the third photocoupler U15 is turned on, and inevitably, a reverse voltage is applied to the light emitting diode of the fourth photocoupler U16. Is applied and turned off.

한편, 제2스위칭부(143)가 온이 되면 제4포토커플러(U16)의 발광다이오드가 온이되고, 필연적으로 제3포토커플러(U15)의 발광다이오드에는 역방향전압이 인가되어 오프된다.On the other hand, when the second switching unit 143 is turned on, the light emitting diode of the fourth photocoupler U16 is turned on, and a reverse voltage is applied to the light emitting diode of the third photocoupler U15 to be turned off.

반면, 상기 제1스위칭부(142)와 제2스위칭부(143)가 모두 오프상태일때는 두 개의 발광다이오드 모두 아무런 신호도 인가되지 않은 상태에 놓이게 되며, 또한, 제1스위칭부와 제2스위칭부가 동시에 온 되는 일은 논리상으로 있을 수 없게 된다.On the other hand, when both of the first switching unit 142 and the second switching unit 143 are off, both light emitting diodes are in a state where no signal is applied, and the first switching unit and the second switching unit It is logically impossible for wealth to be on at the same time.

또한, 상기 제1스위칭부와 제2스위칭부가 동시에 오프상태일 경우에는, 송신부쪽에서 수신부쪽으로 연결되는 두 개의 신호선의 송신부쪽 끝이 하이임피던스 상태가 되어 신호선에 잡음이 가장 많은 영향을 미칠 수 있는 상태가 되나, 발광다이오드의 낮지 않은 순방향전압과 스레숄드(THRESHOLD) 전류에 의해 잡음에 의한 오동작율은 여타의 논리회로에 비해 아주 낮게 된다. 또한 발광다이오드에 전류가 흐르려면 발광다이오드를 포함한 폐회로가 형성되어야 하는 제1스위칭부와 제2스위칭부 출력단의 하이임피던스에 의해 전류가 흐르기 힘이 들어 오동작이 거의 발생하지 않게 된다.In addition, when the first switching unit and the second switching unit in the off state at the same time, the transmission end side of the two signal lines that are connected from the transmitter side to the receiver side is a high impedance state that the noise may affect the signal line the most However, due to the low forward voltage and the THRESHOLD current of the light emitting diode, the malfunction rate due to noise is very low compared to other logic circuits. In addition, the current flows due to the high impedance of the output terminals of the first switching unit and the second switching unit in which a closed circuit including the light emitting diode is to be formed so that the current flows through the light emitting diode, so that malfunctions are hardly generated.

즉, 실시예2는 광 절연 스위칭수단과 상기 광 절연 스위칭수단의 스토리지 타임 딜레이 현상을 이용하여, 두 개의 신호선만을 사용하여 직렬통신을 행함과 동시에, 송신부와 수신부를 전기적으로 완전절연시키게 되는 것이다.That is, in Embodiment 2, serial communication is performed using only two signal lines using the optical isolation switching means and the storage time delay phenomenon of the optical isolation switching means, and at the same time, the transmitter and the receiver are electrically insulated completely.

[실시예3]Example 3

실시예3은 마이컴을 이용하여 본 발명의 기술적 사상을 달성하기 위한 것으로, 실시예1과 실시예2에 있어서 송신데이타변환부(120)와 클럭제어신호발생부(130)의 기능을 송신측마이컴에서, 데이타저장부(230)와 수신데이타변환부(250) 및 데이타래치신호발생부(260)의 기능을 수신측마이컴에서 수행하도록 한 것으로 그 상세한 설명은 다음과 같다.The third embodiment is for achieving the technical idea of the present invention by using a microcomputer. In the first and second embodiments, the functions of the transmission data conversion unit 120 and the clock control signal generation unit 130 are used as the transmission side microcomputer. In the above, the functions of the data storage unit 230, the reception data converter 250, and the data latch signal generator 260 are performed by the receiving side microcomputer.

본 발명 자동차 다중 통신장치의 기술적 사상에 따른 실시예3은, 제4도에서 도시되는 바와 같이, 자동차 전장품의 동작을 제어하는 소정의 제어신호를 발생하는 다수개의 제어신호발생수단으로 이루어진 제어신호발생수단(110)와; 상기 제어신호발생수단(110)에 접속되어, 상기 다수개의 제어신호발생수단 각각에 대해 소정 비트열의 어느 한 비트를 할당한 후, 상기 제어신호발생수단 각각에서 출력되는 제어신호를 검출하여 n비트의 직렬 데이타 비트열로 변환하고, 상기 변환된 n비트의 직렬 데이타 비트열과 상기 데이타 비트열의 각 비트를 구분하는 클럭을 출력하는 송신측마이컴(310)과; 상기 송신측마이컴(310)의 데이타 비트열 출력단자와 클럭 출력단자에 접속되며, 상기 송신측마이컴(310)에서 출력되는 데이타 비트열과, 클럭의 상태천이에 따라 스위칭되어, 직렬의 데이타 비트열과 클럭을 전송하는 신호전송부(140)를 포함하여 이루어진 송신부와; 상기 송신부의 신호전송부(140)에서 인가되는 데이타 비트열과 클럭의 상태천이에 따라 스위칭되는 광 절연 스위칭수단을 통해 상기 송신부의 신호전송부(140)에서 인가되는 데이타 비트열과 클럭을 수신하는 신호수신부(210)와; 상기 신호수신부(210)의 데이타 비트열 출력단자와 클럭 출력단자에 접속되어, 전장품 각각에 대해 상기 송신부에서 할당된 비트에 대응되도록 데이타 비트열 중의 어느 한 비트를 할당한 후, 소정의 처리과정에 의해 상기 신호전송부(140)에서 전송되는 클럭의 진행에 따라 직렬로 전송된 데이타 비트열을 병렬 데이타로 변환하여 출력하는 수신측마이컴(410)과; 소정의 제어신호에 의해 동작하는 스위칭소자로 구성되며, 상기 수신측마이컴(410)의 신호출력단에 접속되어, 상기 수신측마이컴(410)에서 출력되는 신호에 따라 부하의 동작을 제어하는 부하구동제어부(230)와; 각종 전장품으로 이루어진 부하부(220)를 포함하여 이루어진 수신부로 이루어져, 상기 수신부를 상기 송신부에 하나 이상 병렬로 접속하여서 구성된다.Embodiment 3 according to the technical concept of the multi-vehicle communication apparatus of the present invention, as shown in Figure 4, the control signal generation consisting of a plurality of control signal generating means for generating a predetermined control signal for controlling the operation of the automotive electronics Means (110); Is connected to the control signal generating means 110, assigns one bit of a predetermined bit string to each of the plurality of control signal generating means, and then detects a control signal output from each of the control signal generating means and A transmission side microcomputer (310) for converting the serial data bit string and outputting a clock for distinguishing the converted n-bit serial data bit string and each bit of the data bit string; It is connected to the data bit string output terminal and the clock output terminal of the transmitting side microcomputer 310, and is switched in accordance with the data bit string output from the transmitting side microcomputer 310 and the state transition of the clock, so that the serial data bit string and the clock are connected. A transmitter configured to include a signal transmitter 140 for transmitting the signal; Signal receiving unit for receiving the data bit string and the clock applied from the signal transmission unit 140 of the transmitter through the optical isolation switching means is switched in accordance with the state transition of the data bit string and the clock applied from the signal transmission unit 140 of the transmitter 210; It is connected to the data bit string output terminal and the clock output terminal of the signal receiver 210, allocates one bit of the data bit string to correspond to the bit allocated by the transmitter for each of the electrical equipment, and then A reception side microcomputer 410 for converting the serially transmitted data bit strings into parallel data according to the progress of the clock transmitted by the signal transmission unit 140 by means of parallel data; A load driving controller configured to be switched by a predetermined control signal and connected to a signal output terminal of the receiving side microcomputer 410 to control the operation of the load according to a signal output from the receiving side microcomputer 410. 230; Consists of a receiving unit including a load unit 220 made of various electrical appliances, it is configured by connecting one or more receiving units in parallel with the transmitting unit.

이와 같이 구성된 실시예3은, 송신측마이컴(310)에서 직렬 데이타 비트열의 비트수를 상기 제어신호발생부(110)에 설치된 각종 스위치의 갯수를 포함하는 비트수로 하여, 상기 각종 스위치 각각에 대해 소정번째의 비트를 할당하고, 수신측마이컴(410)에서 상기 스위치에 대응되는 각 전장품에 동일번째의 비트를 할당한 후, 상기 각 스위치의 스위칭 상태를 직렬 데이타 비트열로 변환하여 수신부로 송신하면, 수신측마이컴(410)이 이를 수신하여 각 부하의 동작을 제어하는 것으로 이를 상세히 설명하면 다음과 같다.In the third embodiment configured in this way, the number of bits of the serial data bit string in the transmitting side microcomputer 310 is the number of bits including the number of various switches provided in the control signal generating unit 110, and for each of the various switches. After the predetermined bit is allocated and the receiving side microcomputer 410 assigns the same bit to each electronic device corresponding to the switch, the switching state of each switch is converted into a serial data bit string and transmitted to the receiving unit. The receiving side microcomputer 410 receives this and controls the operation of each load.

상세한 설명에 있어 송신측마이컴(310)과 수신측마이컴(410)을 제외한 제어신호발생부(110). 신호전송부(140), 신호수신부(210), 부하구동제어부(230), 부하부(220)의 구성 및 동작은 실시예1, 또는 실시예2와 동일하므로 이에 대한 구성 및 동작설명은 생략한다.In the detailed description, the control signal generator 110 except for the transmitting side microcomputer 310 and the receiving side microcomputer 410. Since the configuration and operation of the signal transmission unit 140, the signal reception unit 210, the load driving control unit 230, and the load unit 220 are the same as those in Embodiment 1 or Embodiment 2, the configuration and operation thereof will be omitted. .

먼저, 상기 제어신호발생부(110)의 스위치 각각에 대해 소정번째의 비트를 할당하여 송신측마이컴(310)에 인식시킨 후, 상기 스위치에 대응하는 전장품에 동일번째의 비트를 할당하여 수신측마이컴(410)에 인식시킨다.First, a predetermined bit is allocated to each of the switches of the control signal generator 110 to be recognized by the transmitting side microcomputer 310, and then, the same bit is allocated to the electronic device corresponding to the switch to receive the receiving side microcomputer. 410 is recognized.

이후, 상기 송신측마이컴(310)은, 상기 제어신호발생부(110)의 스위치(SW1~SW16)의 스위칭 상태(온/오프 상태)를 검출하여 이를 직렬 데이타 비트열로 변환하여 상기 신호전송부(140)에 인가한다.Thereafter, the transmitting side microcomputer 310 detects a switching state (on / off state) of the switches SW1 to SW16 of the control signal generating unit 110 and converts the converted state into a serial data bit string to convert the signal into a signal transmission unit. To 140.

그러면 상기 신호전송부(140)와 신호수신부(210)는 실시예1, 또는 실시예2에서와 같은 구성 및 동작으로 직렬 데이타 비트열을 수신부로 전송하게 된다.Then, the signal transmitter 140 and the signal receiver 210 transmit the serial data bit string to the receiver in the same configuration and operation as in the first or second embodiment.

한편, 상기 수신측마이컴(410)은, 상기 신호수신부(210)에서 전송된 직렬 데이타 비트열과 클럭을 검출하여, 이를 병렬 데이타로 변환하여 상기 부하구동제어부(230)를 통해 각개 부하의 동작을 제어하게 되는 것이다.On the other hand, the receiving side microcomputer 410 detects the serial data bit string and the clock transmitted from the signal receiving unit 210, converts them into parallel data and controls the operation of each load through the load driving control unit 230. It is done.

따라서, 실시예1, 또는 실시예2에서와 같은 효과를 얻을 수 있게 되는 것이다.Therefore, the same effects as in Example 1 or Example 2 can be obtained.

그러나, 상기의 실시예들에 있어서는, 수신부를 하나로 하여 설명을 하였으나, 실지에 있어서는 수신부는 제5도에서와 같이 다수개의 수신부로 구성되는 것이며, 또한, 상기 수신부에 접속되는 부하의 수 및 종류도 비트의 위치로 규정된 어드레스를 유지하는한 얼마든지 가변시킬 수 있음을 밝혀둔다However, in the above embodiments, the description is made with one receiver, but in practice, the receiver is composed of a plurality of receivers as shown in FIG. 5, and the number and types of loads connected to the receivers are also shown. Note that you can vary as long as you maintain the address specified by the bit position.

예를 들어, 제1수신부에는 1, 2, 5번째 비트를 어드레스로 하는 전조등, 비상등, 방향지시등을 접속하며, 제2수신부에는, 3, 10번째 비트를 어드레스하는 좌측 백미러, 좌측 앞좌석 파워윈도우를 접속하며, 제3수신부에는 11, 12번째 비트를 어드레스로 하는 우측 백미러, 우측 뒷좌석 파워윈도우를 접속하며, 제4수신부에는 4번째 비트를 어드레스로 하는 좌측 뒷좌석 파워윈도우를 접속하며, 제5수신부에는 6번째 비트를 어드레스로 하는 우측 뒷좌석 파워윈도우를 접속하며, 제6수신부에는 7, 8, 9, 13, 14, 15번째 비트를 어드레스로 하는 후진등, 브레이크등, 트렁크램프, 번호판등, 뒷쪽 방향지시등, 뒷쪽 비상등을 접속하여 사용할 수 있다.For example, a headlight, an emergency light, a direction indicator, etc., connected to the first, second, and fifth bits are connected to the first receiver, and a left rearview mirror, a left front seat power window, which addresses the third, tenth bits, is connected to the second receiver. To the third receiver, a right rearview mirror and a right rear seat power window addressing the 11th and 12th bits, and a fourth receiver, a left rear seat power window addressing the fourth bit, and a fifth receiver. The right rear seat power window is connected to the 6th bit, and the 6th receiver is connected to the reverse light, brake light, trunk lamp, license plate light, etc. at the 7, 8, 9, 13, 14, 15th address. You can connect a turn signal light or a rear emergency light.

이상에서 살펴본 바와 같이 본 발명 자동차 다중 통신장치는, 사용자에 의해 스위칭되는 소정의 각종 스위치, 또는 ECU의 신호출력단으로 이루어지는 제어신호발생수단 각각에 n 비트의 직렬 데이타 비트열 중에서 소정번째의 비트를 할당하고, 상기 제어신호발생수단의 조작에 따라 동작하는 각종 램프나 모터, 또는 액츄에이터 등의 전장품에 동일한 위치의 비트를 할당한 후(즉, 직렬 데이타 비트열의 비트위치를 어드레스로 할당한 후), 상기 제어신호발생수단의 출력값을 검출하여 이를 직렬 통신으로 수신부에 전송하여 상기 전장품 각각을 제어하는 것으로써, 이로인해 어드레스의 지정이 불필요해 데이터의 길이가 짧아져 전송시간이 줄어들고, 동시전송이 가능함은 물론, 광 절연 스위칭수단을 통해 상호간의 신호를 절연시키므로 인해 신호 상호간의 간섭을 억제하고 잡음의 유입을 방지할 수 있는 효과가 있는 것이다.As described above, the vehicle multiple communication apparatus of the present invention allocates a predetermined bit of the n-bit serial data bit string to each of the predetermined various switches switched by the user or the control signal generating means comprising the signal output terminal of the ECU. After allocating the bits of the same position to the various electrical appliances such as lamps, motors, or actuators operated in accordance with the operation of the control signal generating means (i.e., after assigning the bit positions of the serial data bit string to the address), By detecting the output value of the control signal generating means and transmitting it to the receiving unit by serial communication to control each of the electrical components, this eliminates the need for address specification, resulting in a shorter data length and a shorter transmission time. Of course, because the signal is isolated between each other through the optical isolation switching means Suppressing the interference between it and that is effective to prevent the introduction of noise.

Claims

A predetermined bit string is formed for each of a plurality of control signal generating means which are composed of predetermined switches which are switched by a user, or which include a signal output terminal of an ECU and which controls the operation of various lamps, motors, or actuators. After allocating one bit, the transmitter detects a control signal output from each of the control signal generating means, converts it into an n-bit serial data bit string, and transmits the converted n-bit data bit string and a clock (CLOCK). Wow;

After allocating any one of the data bit strings to correspond to the bits allocated by the transmitter for each electric appliance such as various lamps, motors, or actuators, the data bit string and the clock transmitted from the transmitter are transferred to the optical insulation switching means. Received by, including a receiving unit for controlling the operation of each of the electrical equipment,

And at least one receiver connected in parallel to the transmitter.

2. The apparatus of claim 1, wherein the transmitting unit comprises: a control signal generating unit comprising a plurality of control signal generating means for generating a predetermined control signal for controlling the operation of each electronic device; A transmission data converting section connected to said control signal generating section for detecting a predetermined control signal for controlling the operation of each electric appliance from each control signal generating means, and converting it into a serial data bit string of a predetermined bit; A clock control signal generator for generating a predetermined control signal and a clock for operating the transmission data converter; And a signal transmitter for transmitting a data bit string output from the transmission data converter and a clock output from the clock control signal generator to a receiver.

3. The transmission data converting unit according to claim 2, wherein the transmission data converting unit comprises a shift register of a predetermined bit having a parallel input and a serial output function, and after connecting the control signal generating means to a parallel input terminal, respectively, And multiple data inputted in parallel according to a predetermined control signal and a clock applied from a control signal generator.

The P / S signal of claim 2, wherein the clock control signal generator generates a predetermined control signal for converting a plurality of control signal generating means input to the transmission data converter into a serial data bit string. A generator; And a clock generator for generating an operation clock of the transmission data changer.

4. The apparatus of claim 3, wherein the clock generator comprises: clock generators that are operated by a predetermined control signal applied from a P / S signal generator to generate a clock of a predetermined period; And a data bit number control means for limiting the number of bits of the data bit string output from the transmission data converter because the number of clocks generated during one operation of the clock generation means is limited. Automobile multiple communication device.

The vehicle multiplex communication of claim 2, wherein the signal transmission unit comprises switching means switched according to a state of a data bit string output from the transmission data converter and a state transition of a clock output from the clock control signal generator. Device.

3. The apparatus of claim 2, wherein the signal transmission unit comprises: day signal conversion means for outputting data bits only during a low period of a clock, thereby dividing the data bits of the data bit stream into time delays during a high period; A first switching unit for grounding a transmission line to which a clock signal is transmitted during transmission of data bits; And a second switching unit for grounding a transmission line for transmitting data bits during a high period of the clock in transmitting the clock.

2. The receiver of claim 1, wherein the receiver receives the data bit string and the clock applied from the signal transmitter of the transmitter through an optical isolation switching unit which is switched according to the state transition of the data bit string and the clock applied from the signal transmitter of the transmitter. A signal receiver for receiving; A reception data converting unit connected to the data bit string output terminal and the clock output terminal of the signal receiving unit and converting the data bit strings serially transmitted as parallel data according to the progress of the clock; A data storage unit connected to the signal output terminal of the reception data conversion unit and storing a signal output from the reception data conversion unit by a predetermined control signal; A load driving controller configured to be switched by a predetermined control signal, the load driving controller being connected to the signal output terminal of the data storage unit and controlling the operation of the load according to the signal output from the data storage unit; A load section comprising electrical components such as various lamps, motors, or actuators, and the like connected to the load driving control section; Is connected between the clock output terminal of the signal receiver and a control signal input terminal of the data storage unit, and waits until the serial data bit string received through the signal receiver is completely converted into parallel data through the reception data converter. And a data latch signal generation unit for outputting a predetermined control signal for receiving parallel data output from an output terminal of a reception data conversion unit from the data storage unit.

9. The apparatus of claim 8, wherein the optical isolation switching means of the signal receiver comprises: a first photocoupler having a light emitting portion connected to an output terminal of the signal transmitting portion and a light receiving portion connected to the receiving data conversion portion to receive a data bit string; And a light emitting unit connected to an output terminal of a signal transmission unit, and a second photo coupler connected to the reception data conversion unit and the data latch signal generation unit to receive a clock.

The optically isolated switching means of the signal receiver comprises: connecting the light emitting diodes of the third photocoupler receiving the data bit stream and the light emitting diodes of the fourth photocoupler receiving the clock in parallel to each other in parallel to each other; One side is connected to the data bit string output terminal of the signal transmission unit, the other side is connected to the clock output terminal of the signal transmission unit through a protection resistor, and the light receiving unit of the third photocoupler is connected to the reception data conversion unit. And a light receiving unit of a fourth photocoupler connected to the receiving data converting unit and the data latch signal generating unit.

10. The method of claim 8, wherein the optically isolated switching means of the receiver increases the pulse width of the received data bit by a predetermined length by using a storage time delay phenomenon of the photocoupler light receiving transistor.

The signal receiving unit according to claim 8, wherein the reception data converting unit comprises a shift register of a predetermined bit having a serial input and a parallel output function, and after connecting a data bit string output terminal of the signal receiving unit to a serial input terminal. Automotive serial communication device characterized in that the serial input data is output to the output terminal to the parallel output terminal in accordance with the clock applied from the clock generator.

The data latch signal generator of claim 8, wherein the data latch signal generator comprises a monostable multivibrator having a period longer than the time length of the data bit string received through the signal receiver, so as to be operated by a first clock received through the signal receiver. Automotive multiple communication device, characterized in that configured.

10. The data latch signal generating unit of claim 8, wherein the data storage unit has a data input terminal connected to a data output terminal of the reception data conversion unit, and a data output terminal connected to a control signal input terminal of the load driving control unit. And a flip-flop of predetermined bits for outputting data applied to an input terminal through an output terminal by a predetermined control signal.

Generation of a plurality of control signals consisting of a predetermined number of switches switched by a user or comprising a signal output stage of an ECU to generate predetermined control signals for controlling the operation of various lamps, motors, or actuators A control signal generator comprising means; Connected to the control signal generator, assigns one bit of a predetermined bit string to each of the plurality of control signal generators, and then detects a control signal output from each of the control signal generators to detect n bits of serial data bits A transmission-side microcomputer for converting to a column and outputting a clock for distinguishing the converted n-bit data bit string and each bit of the data bit string; A signal transmission section connected to a data bit string output terminal and a clock output terminal of the transmitting side microcomputer, and switched according to a state transition of the data bit string and the clock output from the transmitting side microcomputer, and transmitting a serial data bit string and a clock. A transmitter configured to include;

A signal receiving unit for receiving the data bit string and the clock applied by the signal transmission unit of the transmitter through optical isolation switching means switched according to the state transition of the data bit string and the clock applied by the signal transmission unit of the transmitter; Connected to the data bit string output terminal and the clock output terminal of the signal receiver, and assigns any one bit of the data bit string to correspond to the bit allocated by the transmitter for each of the electric appliances such as various lamps, motors, or actuators A receiving side microcomputer for converting serially transmitted data bit strings into parallel data according to the progress of the clock transmitted from the signal transmission unit by a predetermined process; A load driving control unit configured to switch according to a predetermined control signal, the load driving control unit being connected to a signal output terminal of the receiving side microcomputer and controlling the operation of the load according to a signal output to the receiving side microcomputer; It is composed of various lamps, motors, electrical equipment such as actuators, etc., and consists of a receiving unit including a load unit connected to the load driving control unit,

And at least one receiver connected in parallel to the transmitter.