KR19980021557A

KR19980021557A - How to Implement Finite Separation Response (FIR) Filter Using Elements in Vector and Scalar Registers

Info

Publication number: KR19980021557A
Application number: KR1019960040436A
Authority: KR
Inventors: 이상민
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-09-17
Filing date: 1996-09-17
Publication date: 1998-06-25
Anticipated expiration: 2016-09-17
Also published as: KR100188013B1

Abstract

본 발명은 벡터 레지스터와 스칼라 레지스터 내부의 자리이동을 이용한 FIR 필터 구현방법에 관한 것으로서, 같은 레지스터를 동시에 데이터 발신지와 수신지로 사용하여 벡터 프로세서와 같이 벡터 엘리먼트를 자리이동하거나 회전시킬 수 있도록 하여 손쉽게 FIR 필터를 구현하기 위한 것이다.The present invention relates to a method for implementing a FIR filter using a shift in a vector register and a scalar register. The same register can be used as a data source and a receiver at the same time so that a vector element can be shifted or rotated like a vector processor. To implement the filter.

이를 위하여 본 발명은 스칼라 레지스터와 벡터 레지스터를 이용하여 하나의 벡터 레지스터를 구성한 후 하나의 명령어를 사용하여 벡터 엘리먼트의 길이만큼 벡터 레지스터에 입력을 넣고 스칼라 레지스터에는 FIR 필터의 메모리를 넣어 자리이동을 실시하여 자리이동에 따라 계속 갱신되는 FIR 필터의 메모리가 저장되게 하여 FIR 필터를 구현하는 것을 특징으로 한다.To this end, the present invention configures a vector register using a scalar register and a vector register, and then inputs the vector register by the length of the vector element using a single instruction, and puts a memory of the FIR filter into the scalar register to perform a shift. Thus, the memory of the FIR filter which is continuously updated according to the shift is stored so as to implement the FIR filter.

Description

How to Implement Finite Shock Response (FIR) Filter Using Element Placement in Vector and Scalar Registers

본 발명은 벡터 레지스터와 스칼라 레지스터 내부의 자리이동을 이용한 유한충격응답(Finite Impulse Response: FIR이라 칭함) 필터 구현방법에 관한 것으로서, 보다 상세하게는 같은 레지스터를 동시에 데이터 발신지와 수신지로 사용하여 벡터 엘리먼트를 자리이동하거나 회전시킬 수 있도록 함으로써, 벡터 프로세서와 같이 스칼라 레지스터와 벡터 레지스터가 한 체인에 묶인 형태로 엘리먼트를 자리이동하거나 회전 연산하고 그를 이용하여 FIR 필터를 손쉽게 구현할 수 있도록 한 것이다.The present invention relates to a method for implementing a finite impulse response (FIR) filter using a shift in a vector register and a scalar register, and more particularly, a vector element using the same register as a data source and a destination at the same time. By allowing to rotate or rotate, elements such as scalar registers and vector registers are chained or rotated together in a chain, such as a vector processor, and the FIR filter can be easily implemented using them.

일반적으로 종래의 벡터 프로세서는 산술 연산이나 논리 연산, 비교, 내적의 계산, 최대값이나 최소값을 찾는 명령 등의 벡터에 대한 명령을 가지고 있어 데이터의 연산과정에서 하나의 명령어로 여러개의 데이터를 한꺼번에 처리하는 기능을 가지는 프로세서이다.In general, conventional vector processors have instructions for vectors such as arithmetic operations, logical operations, comparisons, dot product calculations, and instructions for finding maximum or minimum values. It is a processor having a function of doing so.

그러므로 이러한 벡터 프로세서는 데이터를 연산하기 위해 중간 결과를 저장할 레지스터들도 한개 이상의 데이터를 저장하는 벡터 레지스터와 한개의 데이터를 저장하는 스칼라 레지스터로 이루어진다.Therefore, such a vector processor includes registers to store intermediate results in order to operate on data, a vector register to store one or more data, and a scalar register to store one data.

이때 상기 벡터 프로세서에서 가장 기본적인 산술 논리 연산장치(Arithmetic Logical Unit)에서의 연산의 하나가 좌/우방향으로의 엘리먼트 자리이동(shift)과 좌/우방향으로의 엘리먼트 회전(rotate) 연산이다.In this vector processor, one of the most basic operations in the Arithmetic Logical Unit is an element shift in the left / right direction and an element rotate operation in the left / right direction.

그러나 상기와 같은 종래 벡터 프로세서에서 산술 논리 연산에 따른 엘리먼트의 자리이동을 실시할 경우 벡터 레지스터를 채울 엘리먼트를 지정하고 싶거나, 혹은 자리이동 후 벡터 레지스터를 빠져나간 엘리먼트를 저장하고 싶을 경우에는 그 엘리먼트들을 저장할 스칼라 레지스터가 필요하게 되었으며, 이러한 스칼라 레지스터는 종래의 산술 논리 연산장치에서는 스칼라 레지스터를 별도로 구비하여 그 레지스터로서 사용하도록 하고 있었다.However, in the conventional vector processor as described above, when an element is moved according to an arithmetic logic operation, it is necessary to designate an element to fill the vector register or to store an element that exits the vector register after the displacement. There is a need for a scalar register to store them, and such a scalar register is provided with a scalar register separately in a conventional arithmetic logic unit to be used as the register.

본 발명은 상기와 같은 벡터 프로세서의 산술 논리 연산시 엘리먼트를 지정하거나 저장하기 위한 벡터 레지스터와 스칼라 레지스터를 별도로 사용함에 따른 문제점을 해결하기 위하여 창출한 것으로서, 본 발명은 스칼라 레지스터와 벡터 레지스터를 하나의 벡터 레지스터로 구성하여 같은 레지스터를 데이터의 근원지(source)나 수신지(destination)로 사용하여 좌/우로의 엘리먼트 자리이동과 좌/우로의 엘리먼트 회전 연산을 실시할 수 있도록 함으로써, 엘리먼트의 발신지와 수신지에 융통성을 부여할 수 있고 벡터 프로세서의 산술 논리 연산장치에서 스칼라 레지스터와 벡터 레지스터가 한 체인에 묶인 형태로 회전 연산이 가능하게 하는 벡터 레지스터와 스칼라 레지스터 내부의 엘리먼트 자리이동을 이용한 유한충격응답(FIR) 필터 구현방법을 제공함에 그 목적이 있다.The present invention was created to solve the problem of separately using a vector register and a scalar register for designating or storing an element in the arithmetic logic operation of the vector processor, and the present invention provides a single scalar register and a vector register. By constructing a vector register, the same register can be used as the source or destination of the data so that element position shifting to the left and right and element rotation operations to the left and right can be performed. Finite shock response using element shifts inside scalar registers and vector registers to give flexibility to new papers and to enable rotational operations in a vector chain's arithmetic logic unit Provides FIR filter implementation It is an object.

상기와 같은 목적을 달성하기 위하여 본 발명은 스칼라 레지스터와 벡터 레지스터를 이용하여 하나의 벡터 레지스터를 구성한 후 하나의 명령어를 사용하여 벡터 엘리먼트의 길이만큼 벡터 레지스터에 입력을 넣고 스칼라 레지스터에는 FIR 필터의 메모리를 넣어 자리이동을 실시하여 자리이동에 따라 계속 갱신되는 FIR 필터의 메모리가 저장되게 하여 FIR 필터를 구현하는 것을 특징으로 하는 벡터 레지스터와 스칼라 레지스터 내부의 엘리먼트 자리이동을 이용한 유한충격응답(FIR) 필터 구현방법을 제공한다.In order to achieve the above object, the present invention constructs a vector register using a scalar register and a vector register, and then inputs an input into the vector register by the length of the vector element using a single instruction, and stores the FIR filter in the scalar register. FIR filter using element shift in vector register and scalar register to implement FIR filter by storing the FIR filter's memory which is continuously updated according to the shift. Provide an implementation method.

도 1a는 본 발명에서 VESL SR2, VR2, SR1, VR1 명령어에 의한 벡터 레지스터 자리이동 과정을 설명하기 위한 참고도.1A is a reference diagram for explaining a vector register shifting process by a VESL SR2, VR2, SR1, and VR1 instruction in the present invention.

도 1b는 본 발명에서 VESR SR2, VR2, SR1, VR1 명령어에 의한 벡터 레지스터 자리이동 과정을 설명하기 위한 참고도.1B is a reference diagram for explaining a vector register shifting process by VESR SR2, VR2, SR1, and VR1 instructions in the present invention.

도 2a는 본 발명에서 VESL SR1, VR1, SR1, VR1 명령어에 의한 벡터 레지스터 회전 연산과정을 설명하기 위한 참고도.Figure 2a is a reference diagram for explaining a vector register rotation operation process by the VESL SR1, VR1, SR1, VR1 instruction in the present invention.

도 2b는 본 발명에서 VESR SR1, VR1, SR1, VR1 명령어에 의한 벡터 레지스터 회전 연산과정을 설명하기 위한 참고도.Figure 2b is a reference diagram for explaining a vector register rotation operation process by the VESR SR1, VR1, SR1, VR1 instruction in the present invention.

도 3은 y(n) = x(n) + a1·x(n-1)의 수식으로 표현되는 1탭 FIR 필터를 본 발명에서 벡터 레지스터로 벡터화하여 나타낸 참고도.FIG. 3 is a reference diagram illustrating a one-tap FIR filter expressed by a formula of y (n) = x (n) + a1x (n-1), vectorized by a vector register in the present invention. FIG.

도 4는 y(n) = x(n) + a1·x(n-1) + a2·x(n-2)의 수식으로 표현되는 2탭 FIR 필터를 본 발명에서 벡터 레지스터로 벡터화하여 나타낸 참고도.Figure 4 is a reference showing the two-tap FIR filter represented by the formula of y (n) = x (n) + a1 x (n-1) + a2 x (n-2) by vector register in the present invention Degree.

**도면의 주요 부분에 대한 부호의 설명**** description of symbols for the main parts of the drawings **

VR1,VR2,VR3 : 벡터 레지스터 SR1,SR2 : 스칼라 레지스터VR1, VR2, VR3: Vector register SR1, SR2: Scalar register

이하, 본 발명에 따른 벡터 레지스터와 스칼라 레지스터 내부의 엘리먼트 자리이동을 이용한 유한충격응답(FIR) 필터 구현방법을 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, a method of implementing a finite shock response (FIR) filter using element shifts in a vector register and a scalar register according to the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명에서 VESL(vector element shift left by one) SR2, VR2, SR1, VR1 명령어에 의해서 벡터 레지스터가 자리이동하는 과정을 보이고 있는 도면으로서, 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1), 제2 스칼라 레지스터(SR2)와 제2 벡터 레지스터(VR2)를 이용하여 각각 하나의 벡터 레지스터를 구성하고, 그 벡터 엘리먼트가 상위 비트쪽으로 한 비트씩 자리 이동하는 과정을 나타내고 있는 것이다. 여기서는 편의상 벡터 레지스터의 길이를 8비트로 설정하였다.FIG. 1A is a diagram illustrating a process of shifting a vector register by a vector element shift left by one (VESL) SR2, VR2, SR1, and VR1 instruction, and includes a first scalar register SR1 and a first vector register. A vector register is constructed using the VR1, the second scalar register SR2, and the second vector register VR2, and the vector element is shifted by one bit toward the upper bit. For convenience, the vector register length is set to 8 bits.

도 1b는 본 발명에서 VESR(vector element shift right by one) SR2, VR2, SR1, VR1 명령어에 의해서 벡터 레지스터가 자리이동하는 과정을 보이고 있는 도면으로서, 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1), 제2 스칼라 레지스터(SR2)와 제2 벡터 레지스터(VR2)를 이용하여 하나의 벡터 레지스터를 구성하고, 그 벡터 엘리먼트가 하위 비트쪽으로 한 비트씩 자리 이동하는 과정을 나타내고 있는 것이다.FIG. 1B is a view illustrating a process of shifting a vector register by a vector element shift right by one (VESR) SR2, VR2, SR1, and VR1 instruction, wherein the first scalar register SR1 and the first vector register are shown in FIG. A vector register is constructed using the VR1, the second scalar register SR2, and the second vector register VR2, and the vector element is shifted by one bit toward the lower bit.

도 2a는 본 발명에서 VESL SR1, VR1, SR1, VR1 명령어에 의해서 벡터 레지스터가 시계 방향으로 회전 연산하는 방법을 보이고 있는 도면으로서, 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1)를 이용하여 하나의 벡터 레지스터를 구성하고, 그 벡터 엘리먼트가 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1)를 대상으로 하여 상위 비트쪽으로 한 비트씩 회전하는 과정을 나타내고 있는 것이다.FIG. 2A is a diagram illustrating a method of rotating a vector register clockwise by a VESL SR1, VR1, SR1, and VR1 instruction according to the present invention, and using a first scalar register SR1 and a first vector register VR1. In this case, a vector register is constructed, and the vector element rotates by one bit toward the upper bit with respect to the first scalar register SR1 and the first vector register VR1.

도 2b는 본 발명에서 VESR SR1, VR1, SR1, VR1 명령어에 의해서 벡터 레지스터가 반시계 방향으로 회전 연산하는 방법을 보이고 있는 도면으로서, 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1)를 이용하여 하나의 벡터 레지스터를 구성하고, 그 벡터 엘리먼트가 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1)를 대상으로 하여 하위 비트쪽으로 한 비트씩 회전하는 과정을 나타내고 있는 것이다.FIG. 2B is a view illustrating a method in which a vector register rotates in a counterclockwise direction by the VESR SR1, VR1, SR1, and VR1 instructions. The first scalar register SR1 and the first vector register VR1 are shown in FIG. One vector register is used to represent a process in which the vector element rotates by one bit toward the lower bit, targeting the first scalar register SR1 and the first vector register VR1.

도 3은 y(n) = x(n) + a1·x(n-1)의 수식으로 표현되는 1탭 FIR 필터를 본 발명에서 제1 스칼라 레지스터(SR1)와 제1 벡터 레지스터(VR1) 및 제2 벡터 레지스터(VR2)를 이용하여 벡터 레지스터로 벡터화하여 나타낸 도면으로서, 제1 스칼라 레지스터(SR1)에는 1탭 IFR 필터의 메모리인 x(-1)을, FIR 필터의 현재 입력인 x(0)-x(7)은 제1 벡터 레지스터(VR1)에, 그리고 계수 a1은 제2 벡터 레지스터(VR2)에 저장하고 있는 것을 나타내고 있다.FIG. 3 illustrates a one-tap FIR filter represented by the formula y (n) = x (n) + a1x (n-1), according to the present invention, the first scalar register SR1 and the first vector register VR1; The vector vector is shown by vectorization using the second vector register VR2. In the first scalar register SR1, x (-1), which is a memory of the one-tap IFR filter, is x (0), which is the current input of the FIR filter. ) -x (7) indicates that the data is stored in the first vector register VR1 and the coefficient a1 is stored in the second vector register VR2.

도 4는 y(n) = x(n) + a1·x(n-1) + a2·x(n-2)의 수식으로 표현되는 2탭 FIR 필터를 본 발명에서 제1 스칼라 레지스터(SR1)와 제2 스칼라 레지스터(SR2), 그리고 제1 벡터 레지스터(VR1)와 제2 벡터 레지스터(VR2)와 제3 벡터 레지스터(VR3)를 이용하여 벡터 레지스터로 벡터화하여 나타낸 도면으로서, 제1 스칼라 레지스터(SR1)와 제2 스칼라 레지스터(SR2)에는 2탭 FIR 필터의 메모리인 x(-1), x(-2)을, FIR 필터의 현재 입력인 x(0)-x(7)은 제1 벡터 레지스터(VR1)에, 그리고 계수 a1과 a2는 각각 제2 벡터 레지스터(VR2)와 제3 벡터 레지스터(VR3)에 저장하고 있는 것을 나타내고 있다.FIG. 4 illustrates a two-tap FIR filter represented by a formula of y (n) = x (n) + a1x (n-1) + a2x (n-2) according to the present invention. And a vector scalar register SR2, a first vector register VR1, a second vector register VR2, and a third vector register VR3, which are vectorized into vector registers. SR (1) and the second scalar register SR2 include x (-1) and x (-2), which are memories of a 2-tap FIR filter, and x (0) -x (7), which is the current input of the FIR filter, is the first vector. The registers VR1 and the coefficients a1 and a2 indicate that they are stored in the second vector register VR2 and the third vector register VR3, respectively.

이러한 방법으로 하여 필터가 갖는 탭의 수만큼 스칼라 레지스터를 늘려 벡터 레지스터를 만들면 다탭을 갖는 FIR 필터를 구현할 수 있음은 물론이다.In this way, a multi-tap FIR filter can be implemented by increasing the scalar register by the number of taps of the filter to create a vector register.

이상에서와 같은 본 발명의 벡터 레지스터와 스칼라 레지스터 내부의 엘리먼트 자리이동을 이용한 유한충격응답(FIR) 필터 구현과정을 상세히 설명하면 다음과 같다.The implementation process of the finite shock response (FIR) filter using element shifting in the vector register and the scalar register according to the present invention will be described in detail as follows.

먼저 일반적으로 벡터 프로세서는 하나의 명령어로 여러개의 명령어를 동시에 처리할 수 있는 프로세서로서, 산술 연산이나 논리 연산, 비교, 내적의 계산, 최대값이나 최소값을 찾는 명령 등의 벡터에 대한 명령을 가지고 있어 데이터의 연산과정에서 하나의 명령어로 여러개의 데이터를 한꺼번에 처리하는 기능을 가지는데, 이러한 벡터 프로세서는 데이터를 연산하기 위해 중간 결과를 저장할 레지스터들도 한 개 이상의 데이터를 저장하는 벡터 레지스터와 한개의 데이터를 저장하는 스칼라 레지스터로 이루어진다.First of all, a vector processor is a processor that can process several instructions simultaneously with a single instruction, and has instructions for vectors such as arithmetic operations, logical operations, comparisons, dot product calculations, and instructions for finding maximum or minimum values. In the operation of data, a single instruction can process several pieces of data at once. Such a vector processor includes a vector register and one data that store one or more pieces of data. It consists of a scalar register that stores.

이때 상기 벡터 프로세서에서 가장 기본적인 산술 논리 연산은 좌/우방향으로의 엘리먼트 자리이동(shift)과 좌/우방향으로의 엘리먼트 회전(rotate) 연산인데, 이러한 벡터 프로세서는 데이터를 잘 정렬하여 한 번에 처리될 수 있도록 하는 벡터화(vectorization)가 매우 중요한데, 이러한 벡터화 처리과정을 도 3의 1탭 FIR 필터를 예로 들어 설명한다.At this time, the most basic arithmetic logic operation in the vector processor is element shift in the left / right direction and element rotate in the left / right direction. Vectorization to be processed is very important. This vectorization process will be described using the one-tap FIR filter of FIG. 3 as an example.

디지탈 필터의 한 형태인 FIR 필터는 특성상 한번 결과를 내고나면 FIR 필터 메모리와 입력을 동시에 자리이동해야 하는데, 이때 벡터 레지스터와 스칼라 레지스터를 하나의 레지스터 내부에서 자리이동이 가능하게 만들어 벡터 프로세서에서의 산술논리 연산시 필요한 데이터의 자리이동 및 회전 연산을 실시할 수 있는 명령어 ELEMENT SHIFT WITHIN VECTOR AND SCALAR RESISTOR 를 사용하면 벡터 레지스터에 벡터 엘리먼트 길이만큼의 입력을 넣고, 스칼라 레지스터에 1-탭 FIR 필터 메모리를 넣어 자리 이동를 쉽게 할 수 있고 스칼라 레지스터에는 계속 갱신(UPDATE)되는 1-탭 FIR 필터의 메모리가 저장된다.The FIR filter, a form of digital filter, is characterized by having to shift the input and the FIR filter memory at the same time once the result is achieved.In this case, the vector register and the scalar register can be shifted within one register so that the arithmetic in the vector processor is possible. ELEMENT SHIFT WITHIN VECTOR AND SCALAR RESISTOR allows you to insert vector element length into vector register and 1-tap FIR filter memory to scalar register. The digit shift is easy and the scalar register stores the memory of the 1-tap FIR filter, which is updated continuously.

즉, 도 3의 1탭 FIR 필터의 벡터화 과정을 의사 코드(pseudo code)를 써서 나타내면, 먼저 1탭 FIR 필터의 메모리인 x(-1)은 제1 스칼라 레지스터(SR1)에 저장하고, FIR 필터의 현재 입력인 x(0)-x(7)은 제1 벡터 레지스터(VR1)에 저장한다. 그리고 계수 a1은 제2 벡터 레지스터(VR2)에 저장하며, 누산기(accumulator)에 상기 제1 벡터 레지스터(VR1)를 넣는다.That is, when the vectorization process of the one-tap FIR filter shown in FIG. 3 is shown using pseudo code, first, x (-1), which is a memory of the one-tap FIR filter, is stored in the first scalar register SR1, and the FIR filter is stored. The current input of x (0) -x (7) is stored in the first vector register VR1. The coefficient a1 is stored in the second vector register VR2, and the first vector register VR1 is placed in an accumulator.

그리고 다음으로 VESL(vector element shift within vector register and scalor register left) 명령을 실시하여 제1 스칼라 레지스터(SR1)에 x(7)을, 제1 벡터 레지스터(VR1)에 x(-1)-x(6)을 저장한다.Next, a vector element shift within vector register and scalor register left (VESL) instruction is executed to execute x (7) in the first scalar register SR1 and x (-1) -x (in the first vector register VR1). 6) Save.

그리고 이어서 승산(multiply)과 가산(accumulate)을 실시하여 FIR 필터링된 결과(y(0)-y(7))를 제3 벡터 레지스터(VR3)에 저장한다.Subsequently, multiply and add are performed to store the FIR filtered result y (0) -y (7) in the third vector register VR3.

이후에 제1 벡터 레지스터(VR1)에 x(8)-x(15)를 적재시킨다. 이때 제1 스칼라 레지스터(SR1)에는 x(7)이 자동적으로 저장되어 있게 된다.Thereafter, x (8) -x (15) is loaded into the first vector register VR1. At this time, x (7) is automatically stored in the first scalar register SR1.

한편 도 4의 2탭 FIR 필터 또는 도면에는 도시되지 않았으나 다탭 FIR 필터의 경우에 대해서도 상기 1탭 FIR 필터와 비교하여 탭의 수만큼 스칼라 레지스터의 수를 늘려 벡터 레지스터를 만들어 명령을 실행하면 그 처리과정 또한 상기 1탭의 경우와 동일하게 처리될 수 있음은 당연함을 알 수 있다.On the other hand, although not shown in the two-tap FIR filter of FIG. 4 or the multi-tap FIR filter, the number of scalar registers is increased by the number of taps as compared to the one-tap FIR filter, and a vector register is created to execute an instruction. In addition, it can be seen that it can be processed in the same manner as in the case of the one tap.

이상에서와 같은 본 발명의 벡터 레지스터와 스칼라 레지스터 내부의 엘리먼트 자리이동을 이용한 FIR 필터 구현방법에 의하면 FIR 필터를 기존의 스칼라 디지탈 신호 프로세서(DSP)를 사용하는 경우 탭수 × 출력만큼의 계산이 필요하지만 본 발명에 의한 벡터 프로세서를 사용하면 탭수 × 출력 / 벡터 엘리먼트 개수 만큼의 계산이 필요하게 되어 그 처리과정을 단순화시킬 수 있는 유용함이 있다.According to the FIR filter implementation method using element shift in the vector register and the scalar register of the present invention as described above, if the FIR filter uses a conventional scalar digital signal processor (DSP), the number of taps × output needs to be calculated. When the vector processor according to the present invention is used, it is necessary to calculate the number of taps × the number of outputs / vector elements, thereby simplifying the processing.

Claims

After constructing a vector register using a scalar register and a vector register, insert an input into the vector register by the length of the vector element using a single instruction, and place the FIR filter memory in the scalar register to perform the position shift. A method of implementing a finite shock response (FIR) filter by shifting element positions in a vector register and a scalar register, by implementing a FIR filter by storing a memory of a continuously updated FIR filter.

The finite shock response using element shifts in a vector register and a scalar register according to claim 1, wherein the scalar register is increased by the number of taps of the FIR filter to form a vector register. (FIR) filter implementation.