[go: up one dir, main page]

KR102841035B1 - 표층을 공동들로 전달하기 위한 프로세스 - Google Patents

표층을 공동들로 전달하기 위한 프로세스

Info

Publication number
KR102841035B1
KR102841035B1 KR1020217022359A KR20217022359A KR102841035B1 KR 102841035 B1 KR102841035 B1 KR 102841035B1 KR 1020217022359 A KR1020217022359 A KR 1020217022359A KR 20217022359 A KR20217022359 A KR 20217022359A KR 102841035 B1 KR102841035 B1 KR 102841035B1
Authority
KR
South Korea
Prior art keywords
donor substrate
substrate
carrier substrate
cavity
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217022359A
Other languages
English (en)
Other versions
KR20210104818A (ko
Inventor
브루노 기셀랑
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20210104818A publication Critical patent/KR20210104818A/ko
Application granted granted Critical
Publication of KR102841035B1 publication Critical patent/KR102841035B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Silicates, Zeolites, And Molecular Sieves (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 공동들(23)을 포함하는 캐리어 기판(20)으로 표층(10)을 전달하기 위한 프로세스에 관한 것이고, 프로세스는,
● 도너 기판을 제공하는 단계;
● 캐리어 기판(20)을 제공하는 단계 ― 캐리어 기판(20)은 제1 면을 갖고 공동들(23)을 포함하고, 각각의 공동은 그 제1 면 상으로 개방되고, 하단부 및 주변 벽들을 가짐 ―;
● 공동들(23) 중 적어도 하나에 적어도 하나의 임시 기둥(30)을 생성하는 단계 ― 기둥(30)은 캐리어 기판(20)의 제1 면과 동일 평면에 있는 상부 표면을 가짐 ―;
● 캐리어 기판의 제1 면을 통해 도너 기판과 캐리어 기판(20)을 접합하는 단계;
● 표층(10)을 형성하기 위해 도너 기판을 박형화하는 단계; 및
● 적어도 하나의 임시 기둥(30)을 제거하는 단계
를 포함한다.

Description

표층을 공동들로 전달하기 위한 프로세스
본 발명은 마이크로 전자 공학 및 마이크로시스템들의 분야에 관한 것이다. 본 발명은 특히, 공동(cavity)들의 어레이를 포함하는 기판으로 표층(superficial layer)을 전달(transfer)하기 위한 프로세스에 관한 것이다.
MEMS 디바이스들(MEMS는 마이크로 전자 기계 시스템(MicroElectroMechanical Systems)의 약어임)은 다수의 애플리케이션들을 위해 다양한 센서들을 제조하는 데 널리 사용되며: 예컨대, 압력 센서들, 마이크로폰들, 라디오 주파수 스위치들, 전기-음향 및 초음파 트랜스듀서들(예컨대, pMUT(piezoelectric micromachined ultrasonic transducer)) 등이 언급될 수 있다.
이러한 MEMS 디바이스들 중 다수는 공동 위에 걸쳐 있는(overhang) 가요성 멤브레인(flexible membrane)에 기초한다. 동작 시, 물리적 파라미터(예컨대, pMUT의 경우 음향파의 전파)와 관련된 멤브레인의 편향(deflection)은 전기 신호로 변환된다(또는 디바이스가 수신기 또는 방출기 모드인지에 따라 그 반대).
이러한 공동-상(on-cavity) MEMS 디바이스들의 성능을 개선하기 위해, 양호한 결정 품질 및 균일하고 잘 제어된 두께를 갖는 멤브레인을 이용하는 것이 유용할 수 있다. 절연체-상-실리콘(silicon-on-insulator)(SOI) 기판들은, 이들이 멤브레인을 형성하기 위한 매우 높은 품질의 표면 층, 및 바로 아래의 공동을 수용하기 위한 매설 산화물 층(및/또는 캐리어 기판)을 제공한다는 점에서, 이러한 디바이스들의 제조에 특히 적합하다.
Lu Yipeng 및 David A. Horsley의 발행물, "공동 SOI 웨이퍼들에 기초한 압전 마이크로머시닝 초음파 트랜스듀서 어레이들의 모델링, 제조, 및 특성화(Modeling, fabrication, and characterization of piezoelectric micromachined ultrasonic transducer arrays based on cavity SOI wafers)"(Journal of Microelectromechanical Systems 24.4 (2015) 1142-1149)는 매설 공동들을 포함하는 SOI 기판으로부터의 pMUT 디바이스의 제조의 예 및 이로 인한 이점들을 제시한다.
구현되는 디바이스의 타입에 따라, 공동의 기하형상(형상, 측면 치수들, 깊이), 멤브레인의 기하형상(두께), 및 이들의 평면 분포(공동-간 거리)는 상이할 것이다. 따라서, 특정 기하형상 및 분포 구성들(distribution configurations)에서, 복수의 공동들 상에 배치된 표층을 포함하는 기판들을 제조하는 것, 특히, 큰 사이즈의 공동들로의 얇은 두께의 표층의 전달과 양립 가능한 전달 프로세스를 정의하는 것이 복잡한 것으로 밝혀질 수 있다.
본 발명은 전술된 결점들 전부 또는 일부를 극복하는 것을 목적으로 한다. 본 발명은 특히, 복수의 공동들을 포함하는 기판으로 표층을 전달하기 위한 프로세스에 관한 것이다.
본 발명은 공동들을 포함하는 캐리어 기판으로 표층을 전달하기 위한 프로세스에 관한 것이고, 프로세스는,
● 도너 기판을 제공하는 단계;
● 캐리어 기판을 제공하는 단계 ― 캐리어 기판은 제1 면을 갖고 공동들을 포함하고, 각각의 공동은 그 제1 면 상으로 개방되고, 하단부 및 주변 벽들을 가짐 ―;
● 공동들 중 적어도 하나에 적어도 하나의 임시 기둥을 생성하는 단계 ― 기둥은 캐리어 기판의 제1 면과 동일 평면에 있는 상부 표면을 가짐 ―;
● 캐리어 기판의 제1 면을 통해 도너 기판과 캐리어 기판을 접합하는 단계;
● 표층을 형성하기 위해 도너 기판을 박형화하는 단계; 및
● 적어도 하나의 임시 기둥을 제거하는 단계
를 포함한다.
단독으로 또는 임의의 기술적으로 실현 가능한 조합으로 취해지는, 본 발명의 다른 이점들 및 비-제한적인 특성들에 따르면:
● 도너 기판을 제공하는 단계는, 도너 기판의 제1 부분과 도너 기판의 제2 부분 사이에 놓인 매설 취약 구역(buried fragile region)을 형성하기 위해, 그 도너 기판에 경량 종을 주입하는 단계를 포함하고, 도너 기판의 제1 부분은 표층을 형성하도록 의도되고, 도너 기판의 제2 부분은 도너 기판의 나머지 부분을 형성하도록 의도된다;
● 도너 기판을 박형화하는 단계는, 매설 취약 구역을 통해, 도너 기판의 나머지 부분으로부터 표층을 분리하는 단계를 포함한다;
● 도너 기판의 제1 부분은 0.2 미크론 내지 2 미크론으로 구성된 두께를 갖는다;
● 적어도 하나의 기둥은 공동의 주변 벽들로부터 분리된다;
● 기둥의 상부 표면은 원형, 정사각형, 직사각형, 또는 십자형 윤곽을 갖는다;
● 적어도 하나의 기둥은 공동의 적어도 하나의 주변 벽과 접합한다;
● 적어도 하나의 기둥의 상부 표면은 공동의 주변 벽들을 연결하는 격자를 형성한다;
● 복수의 기둥들은 평행한 벽들의 어레이를 형성하고, 평행한 벽들은 이들의 단부들에서 공동의 주변 벽들과 접합한다;
● 접합하는 단계는, 한편으로는 도너 기판과, 다른 한편으로는 캐리어 기판의 제1 면 및 적어도 하나의 기둥의 상부 표면을 직접 본딩하는 단계를 포함한다;
● 기둥을 제거하는 단계는, 그 표층에 관통-구멍(through-aperture)을 형성하기 위해 표층을 국부적으로 에칭하고, 그 구멍을 통해 기둥을 화학적으로 에칭하는 단계를 포함한다;
● 기둥은 습식 또는 건식 에칭에 의해 화학적으로 에칭된다;
● 구멍은 기둥과 수직으로 형성된다;
● 구멍은 기둥의 상부 표면의 면적 이하의 단면적을 갖는다;
● 구멍은 기둥의 상부 표면의 면적보다 더 큰 단면적을 갖는다;
● 구멍은 적어도 하나의 공동 위에 걸쳐 있는 구역들 외부에서 표층에 형성된다;
● 기둥을 제거하는 단계는, 그 공동과 연통하는 구멍을 형성하기 위해 캐리어 기판의 제2 면을 공동까지 국부적으로 에칭하고, 그 구멍을 통해 기둥을 화학적으로 에칭하는 단계를 포함한다;
● 기둥은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 폴리 실리콘, 비정질 실리콘, 및 다공성 실리콘으로부터 선택되는 적어도 하나의 재료를 포함한다;
● 도너 기판은 적어도 하나의 반도체 또는 압전 재료를 포함한다.
본 발명의 다른 특징들 및 이점들은 본 발명의 다음의 상세한 설명으로부터 명백하게 될 것이며, 그 설명은 첨부 도면들을 참조하여 제공된다.
도 1은 본 발명에 따른 전달 프로세스를 사용하여 획득된, 매설 공동들 상에 배치된 표층을 포함하는 구조를 도시한다.
도 2a 내지 도 2j는 본 발명에 따른 전달 프로세스의 단계들을 도시한다.
도 3a 내지 도 3c는 본 발명에 따른 전달 프로세스의 다른 단계들을 도시한다.
도 4a 내지 도 4c는 본 발명에 따른 전달 프로세스에 포함되는 임시 기둥들을 제거하는 단계의 변형들을 도시한다.
도 5a 내지 도 5i는 본 발명에 따른 전달 프로세스의 실시예의 예를 도시한다.
설명에서, 도면들 내의 동일한 참조부호들은 동일한 타입의 엘리먼트들에 대해 사용될 수 있다. 도면들은, 가독성을 위해, 일정한 비율로 이루어지지 않은 개략적인 표현들이다. 특히, z-축을 따르는 층들의 두께들은 x-축 및 y-축을 따르는 이들의 측면 치수들에 대해 일정한 비율로 이루어지지 않고, 서로에 대한 층들의 상대적인 두께들은 도면들에서 반드시 고려되어 있는 것은 아니다.
본 발명은 공동들(23)을 포함하는 캐리어 기판(20)으로 표층(10)을 전달하기 위한 프로세스에 관한 것이고(도 1), 그 전달 프로세스는 매설 공동들(23)을 포함하는 구조(100)의 제조로 이어진다.
본 발명에 따른 프로세스는 캐리어 기판(20)에 접합되도록 의도된 전방 면(11) 및 후방 면(12)을 갖는 도너 기판(1)을 제공하는 단계를 포함한다(도 2a). 예로서 그리고 비제한적으로, 도너 기판(1)은 가능하게는, 적어도 하나의 반도체, 예컨대 실리콘, 실리콘 탄화물, 갈륨 질화물 등, 또는 하나의 압전 재료, 예컨대 리튬 탄탈레이트, 리튬 니오베이트, 알루미늄 질화물, 아연 산화물, PZT 등을 포함할 것이다.
프로세스는 또한, 캐리어 기판(20)을 제공하는 단계를 포함하고(도 2b), 캐리어 기판(20)은 도너 기판(1)에 접합하도록 의도된 제1 면(21) 및 제2 면(22)을 갖는다. 비제한적인 예로서, 캐리어 기판(20)은 가능하게는, 실리콘, 유리, 사파이어 등을 포함할 것이다. 캐리어 기판(20)은 그의 제1 면(21) 상으로 개방된 복수의 공동들(23)을 포함한다. 각각의 공동(23)은 하단부(23a) 및 주변 벽들(23b)을 갖는다.
목표 MEMS 디바이스에 따라 좌우되는 각각의 공동(23)의 기하형상은 다음에 의해 정의된다.
● 캐리어 기판(20)의 제1 면(21)의 평면(설명의 나머지 부분에서 주 평면(x, y)로 지칭됨) 내의 공동(23)의 형상: 이는 가능하게는 원형, 정사각형, 직사각형, 또는 다각형일 것이다.
● 주 평면(x, y) 내의 공동(23)의 측면 치수들: 이들은 가능하게는 수 미크론 내지 수 밀리미터로 변동될 것이다.
● 주 평면(x, y)에 수직인 z-축을 따르는 공동(23)의 깊이: 이는 가능하게는 수십 나노미터 내지 수십 미크론 또는 심지어 수백 미크론으로 변동될 것이다.
공동들(23)의 평면 분포, 즉, 주 평면(x, y) 내의 이들의 분포가 또한 목표 디바이스에 따라 좌우되고, 공동-간 간격(24)을 정의할 것이고(도 2c): 이는 가능하게는 수 미크론 내지 수백 미크론 또는 심지어 수 밀리미터로 변동될 것이다. 공동-간 간격(24)은 가능하게는 캐리어 기판(20)의 전체 표면에 걸쳐 균일하고 동일하거나, 또는 그 캐리어 기판(20)의 표면 상의 구역들 사이에서 변동될 것이다.
캐리어 기판(20)이, 특히, 매설 공동들을 포함하는 구조(100) 내에 다양한 타입의 디바이스들을 공동-통합(co-integrate)하도록 제공되는 경우, 상이한 형상들, 측면 치수들, 깊이들, 및/또는 평면 분포들을 갖는 공동들(23)을 포함할 것이라는 점에 유의해야 할 것이다.
매설 공동들(23)을 포함하는 구조(100)를 이용하여 생산되도록 의도된 MEMS 디바이스의 타입에 따라, 다양한 층들(예컨대, 실리콘 질화물, 실리콘 산화물 등)이 가능하게는 공동들(23)의 바닥부(23a) 및/또는 벽들(23b) 상에 증착될 수 있다.
게다가, 본 발명에 따른 전달 프로세스는 공동들(23) 중 적어도 하나, 바람직하게는 각각의 공동(23)에 적어도 하나의 임시 기둥(30)을 생성하는 단계를 제공한다(도 2d). 기둥들(30)의 수 및 위치는 가능하게는 각각의 공동(23)의 측면 치수에 따라 선택될 것이다.
기둥(30)은, 주 평면(x, y)에서, 캐리어 기판(20)의 제1 면(21)과 동일 평면에 있는 상부 표면(31)을 갖는다. 기둥(30)의 하부 표면은 공동(23)의 바닥부(23a)에 고정적으로 고정된다.
예로서 그리고 비제한적으로, 기둥(30)은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 폴리 실리콘, 비정질 실리콘, 및 다공성 실리콘으로부터 선택되는 적어도 하나의 재료를 포함한다.
제1 변형에 따르면, 하나의(또는 하나 초과의) 기둥(들)(30)은 공동(23)의 주변 벽들(23b)로부터 분리된다. 도 2e에 예시된 바와 같이, 기둥들(30)은 공동들(23)의 벽들(23b)과 접촉하지 않는다. 바람직하게는, 이들은 각각의 공동(23)의 바닥부(23a)에 걸쳐 균일하게 분포된다.
기둥(30)의 상부 표면(31)은 가능하게는 다양한 타입의 윤곽들을 가질 것이고, 이들 중 몇몇 예들이 도 2f에 예시된다: 원형, 정사각형, 직사각형, 또는 십자형 윤곽.
이러한 제1 변형에 따르면, 기둥(30)은 가능하게는, 원형 윤곽의 직경, 또는 정사각형 또는 직사각형 윤곽의 측부 길이에 대해, 수 미크론 내지 약 15 미크론, 예컨대 5 미크론, 7 미크론, 또는 심지어 10 미크론의 범위의 치수들을 가질 것이다.
제2 변형에 따르면, 기둥(30) 또는 복수의 기둥들(30) 중 일부는 공동(23)의 적어도 하나의 주변 벽(23b)과 접합한다. 각각 파티션을 형성하는 기둥들(30)의 복수의 예들이 도 2g에 예시된다. 일 예에 따르면, 기둥(30)의(또는 기둥들의) 상부 표면(31)은 공동(23)의 주변 벽들(23b)을 연결하는 격자를 형성한다. 다른 예에 따르면, 공동 내의 특정 기둥들(30)은 주변 벽(23b)과 접합하고, 다른 기둥들은 분리된다. 또 다른 예에 따르면, 기둥들(30)은 공동(23)의 주변 벽들(23b)과 단부들에서 접합하는 평행한 파티션들의 어레이를 형성한다.
이러한 제2 변형에 따르면, 기둥(30)은 가능하게는 수 미크론 내지 약 15 미크론, 예컨대 5 미크론, 7 미크론, 또는 심지어 10 미크론의 범위의 폭을 가질 것이다. 이는 가능하게는 수 미크론에서 공동(23)의 주변 벽들(23b)이 접합될 수 있게 하는 치수, 그에 따라, 대략 그 공동(23)의 치수들의 크기까지의 범위의 길이를 가질 것이다.
본 발명에 따른 전달 프로세스는 또한, 캐리어 기판(20)의 제1 면(21)을 통해 도너 기판(1)과 캐리어 기판(20)을 접합하는 단계를 포함한다(도 2h).
유리하게는, 이 단계는 한편으로는 도너 기판(1)의 전방 면(11)과, 다른 한편으로는 캐리어 기판(20)의 제1 면(21) 및 (적어도 하나의) 기둥(30)의 상부 표면(31)을 분자 접착에 의해 직접 본딩하는 것을 포함한다. 종래 기술에 잘 알려져 있는 분자 접착의 원리는 본원에서 더 상세히 설명되지 않을 것이다. 양호한 품질의 접합이 획득되게 하기 위해, 기판들이 매우 양호한 표면 마감(청결도, 낮은 거칠기 등)을 가져야만 한다는 점에 유의해야 할 것이다.
특히, 캐리어 기판(20)의 제1 면(21)과 각각의 기둥(30)의 상부 표면(31) 사이의 양호한 동일-평면성(co-planarity)을 획득하여, 도너 기판(1)의 전방 면(11)과 그 제1 면(21) 및 그 상부 표면(31)의 효과적인 본딩을 보장하도록, 특별한 주의를 기울여야만 한다.
유리하게는, 양호한 품질의 접합을 보장하기 위해, 접합 단계는 도너 기판(1) 및 캐리어 기판(20)의 접합될 표면들이 접촉되기 전에, 그 표면들을 세정하는 단계를 포함한다. 예로서, 마이크로 전자 공학, 특히 실리콘-기반 기판들에 사용되는 종래의 시퀀스는, 중간 린스들을 갖는, 오존 세정, SC1 세정(SC1은 표준 세정 1(Standard Clean 1)의 약어임), 및 SC2 세정(SC2는 표준 세정 2(Standard Clean 2)의 약어임)을 포함한다. 접합될 표면들은 또한, 가능하게는, 예컨대, 그 표면들 사이에 높은 본딩 에너지를 촉진하기 위해, 접촉되기 전에, 플라즈마를 사용하여 활성화될 것이다.
선택적으로, 도너 기판(1) 및/또는 캐리어 기판(20)은 가능하게는, 이들의 계면의 본딩 에너지 및 접합 품질을 촉진하기 위해, 전방 면(11) 및/또는 제1 면(21) 상에 각각 본딩 층을 포함할 것이다.
이어서, 전달 프로세스는 표층(10)을 형성하기 위해 도너 기판(1)을 박형화하는 단계를 포함한다.
제1 변형에 따르면, 도너 기판(1)을 박형화하는 단계는 도너 기판(1)의 후방 면(12)의 기계적 그라인딩, 화학-기계적 폴리싱, 및/또는 화학적 에칭에 의해 수행된다. 박형화 단계의 종료 시에, 캐리어 기판(20)으로 전달된 표층(10)이 획득된다(도 2i).
제2 유리한 변형에 따르면, 박형화는 Smart CutTM 프로세스를 사용하여 수행되고, 이는 경량 이온(light ion)들의 주입 및 주입된 구역을 통한 분리에 기초한다.
따라서, 이러한 제2 변형에 따르면, 도너 기판(1)을 제공하는 전술된 단계는 도너 기판(1)의 제1 부분(3)과 도너 기판의 제2 부분(4) 사이에 놓인 매설 취약 구역(2)을 형성하기 위해 그 도너 기판(1)에 경량 종(light species)을 주입하는 것을 포함하며, 도너 기판(1)의 제1 부분(3)은 표층(10)을 형성하도록 의도되고, 도너 기판의 제2 부분(4)은 도너 기판(1)의 나머지 부분을 형성하도록 의도된다(도 3a).
제1 부분(3), 그에 따른 향후의 표층(10)의 두께는 경량 종(예컨대, 수소 또는 헬륨)의 주입 에너지에 따라 좌우된다. 유리하게는, 도너 기판(1)의 제1 부분(3)이 약 0.2 미크론 내지 2 미크론의 두께를 갖도록 주입 에너지가 선택된다.
이어서, 프로세스의 접합 단계에서, 도너 기판(1)은 캐리어 기판(20)에 접합된다(도 3b).
여전히 이러한 제2 유리한 변형에 따르면, 도너 기판(1)을 박형화하는 단계는, 매설 취약 구역(2)을 통해, 표층(10)(분리된 제1 부분(3)에 의해 형성됨)과 도너 기판(1)의 나머지 부분(4)을 분리하는 것을 포함한다(도 3c). 이러한 분리는 바람직하게는 수백 도 내지 700 ℃로 구성된 온도에서 열 처리 동안 발생한다. 대안적으로, 이는, 열 처리 후에, 기계적 응력에 의해 달성될 수 있거나 또는 기계적으로 보조될 수 있다.
박형화 단계의 종료 시에, 캐리어 기판(20)으로 전달된 표층(10)이 획득된다(도 3c). Smart CutTM 프로세스가 우수한 두께 균일성을 갖는 얇은 층들이 획득될 수 있게 한다는 것이 상기될 것이다. 이 기준은 제어된 두께의 가요성 멤브레인들을 요구하는 특정 MEMS 디바이스들에 대해 매우 유리할 수 있다.
Smart CutTM 프로세스를 사용하여 전달된 표층(10)의 두께가 불충분한 특정 경우들에서, 예컨대, 아래에서 언급되는 마감 프로세싱 동안, 에피택셜 성장 또는 다른 알려진 증착 방법들에 의해, 표층(10)의 자유 표면(12') 상에 추가적인 층을 증착함으로써, 이러한 두께를 다시 증가시키는 것이 가능하다.
설명된 변형들 둘 모두에서, 표층(10)이 캐리어 기판(20)으로 전달된 후에, 박형화 단계는, 결정 품질을 개선하는 것(층으로부터의 결함들의 제거), 표면 품질을 개선하는 것(자유 표면(12')으로부터의 잔류 거칠기의 제거), 및/또는 표층(10)의 두께를 수정하는 것을 목표로 하는 마감 프로세스를 포함할 수 있다. 이러한 프로세싱은 가능하게는 하나 이상의 열 처리들, 화학-기계적 폴리싱들, 화학적 에칭들, 에피택셜 성장, 및/또는 추가적인 층들의 증착을 포함할 것이다.
공동(23)에 위치된 (적어도 하나의) 임시 기둥(30)의 역할은 박형화 단계 동안 표층(10)을 기계적으로 지지하는 것이다.
공동(23) 위에 걸쳐 있는 표층(10)은 전술된 제1 변형에 따른 화학-기계적 박형화 동안 변형되기 쉽다.
게다가, 설명된 제2 변형에 따르면, 도너 기판(1)의 전방 면(11)에 대한 강화 효과가 매설 취약 구역(2)의 약화 동안, 그리고 도너 기판(1)의 제1 및 제2 부분들(3, 4)의 분리까지 불충분한 경우, 표층(10)이 공동(23)을 향해 전달되지 않을 리스크들이 있다. 공동(23)에 위치된 (적어도 하나의) 임시 기둥(30)은 전방 면(11)에 대한 이러한 강화 효과를 보장하고, 그에 따라, 캐리어 기판(20) 전체, 특히 공동들(23) 위로의 표층(10)의 완전히 전달을 가능하게 한다.
유리하게는, 약 1 미크론 내지 1.5 미크론의 두께의 표층(10)의 경우, 기둥들(30) 자체 사이의 간격, 및 공동(23)의 주변 벽(23b)과 각각의 기둥(30) 사이의 간격은 10 미크론 내지 50 미크론이 되도록 선택되고, 바람직하게는 약 20 미크론이다.
마지막으로, 본 발명에 따른 전달 프로세스는 (적어도 하나의) 임시 기둥(30)을 제거하는 단계를 포함한다.
기둥(30)을 제거하는 것은 그 표층(10)에 적어도 하나의 관통-구멍(13a, 13b, 13c)을 형성하기 위해, 표층(10)을 국부적으로 에칭하는 것을 포함할 수 있다.
이러한 국부적 에칭은 포토리소그래피 및 건식 또는 습식 화학적 에칭에 의해 수행될 수 있다. 특히, 표층(10)의 자유 면(12') 상에 증착되는 마스크는 에칭될 구역들이 정의될 구멍들을 형성할 수 있게 하고 자유 표면(12')의 나머지 부분이 보호될 수 있게 한다. 캐리어 기판(20) 상의 공동들(23) 및 기둥들(30)의 형성 동안, 캐리어 기판(20)의 제1 면(21) 및/또는 캐리어 기판(20)의 제2 면(22) 상에 다이싱 레인들을 위해 제공된 구역들에 그리고/또는 캐리어 기판(20)의 주변부 상에 정의된 정렬 마크들이, 하나 이상의 기둥들을 제거하는 단계 동안, 매설 공동들(23) 및 기둥들(30)에 대해 정밀한 위치 결정이 달성될 수 있게 한다는 점에 유의해야 할 것이다. 이러한 마크들은 또한, 가능하게는, 매설 공동들을 포함하는 구조(100) 내의 공동들(23)에 대한 정렬을 요구하는 후속 단계들에서 역할을 할 것이다.
도 4a, 도 4b, 및 도 4c는, 표층(10)의 위에서 본, 파선들로 도시된 바로 아래의 공동(23) 및 기둥들(30)의 상부 표면들(31)의 윤곽의 확대도들을 도시한다. 구멍(13a, 13b, 13c)은 특히 이러한 도면들에 도시된 구성들 중 어느 하나로 생성될 수 있다.
도 4a에 예시된 바와 같이, 구멍(13a)은 각각의 기둥(30)과 수직으로 생성될 수 있고, 기둥(30)의 상부 표면(31)의 면적보다 더 작은 단면적을 가질 수 있다. 이어서, 기둥(30)을 제거하고, 공동(23)의 전체 범위에 걸쳐 표층(10)을 릴리즈하기 위해, 구멍(13a)을 통해, 기둥(30)의 재료를 에칭하는 데 적합한 건식 또는 습식 화학적 에칭이 수행된다.
대안적으로, 구멍(13b)은 각각의 기둥(30)과 수직으로 생성될 수 있고, 기둥(30)의 상부 표면(31)의 면적보다 더 큰 단면적을 가질 수 있다(도 4b). 기둥(30)을 제거하고, 공동(23)의 전체 범위에 걸쳐 표층(10)을 릴리즈하기 위해, 구멍(13a)을 통해 건식 또는 습식 화학적 에칭이 수행된다.
또한 대안적으로, 구멍(13c)(또는 복수의 구멍들)이 공동(23)에 걸쳐 있는(overhanging) 표층(10)의 구역에 생성될 수 있다(도 4c). 기둥(30)을 제거하고, 공동(23)의 전체 범위에 걸쳐 표층(10)을 릴리즈하기 위해, 구멍(13a)을 통해 습식 화학적 에칭이 수행된다.
도 4a, 도 4b, 및 도 4c에 제시된 구성들 각각에 대해, 예컨대, 진공 또는 제어된 분위기 하에서 폴리실리콘을 증착함으로써, 구멍들(13a, 13b, 13c)을 막는 것이 가능하다는 점에 유의해야 할 것이다.
하나의 변형(미도시)에 따르면, 기둥(13)을 제거하는 것은, 공동(23)과 수직으로 위치되지 않은 구역에서, 그 표층(10)에 적어도 하나의 관통-구멍(13)을 형성하기 위해, 표층(10)을 국부적으로 에칭하는 것을 포함할 수 있다. 이 경우, 구멍(13)은 프로세스의 접합 단계 전에 캐리어 기판(20)에 생성된 측면 채널 내로 개방되고; 이러한 측면 채널은 하나 이상의 주변 공동들(23)과 연통한다. 이어서, (적어도 하나의) 기둥(30)을 제거하고, 공동(23)의 전체 범위에 걸쳐 표층(10)을 릴리즈하기 위해, 구멍(13) 및 측면 채널을 통해 건식 또는 습식 화학적 에칭이 수행될 수 있다.
이러한 변형은, 구멍(13)이 멤브레인을 통과하는 것을 방지함으로써, 멤브레인(공동(23)과 수직으로 위치된 표층(10)의 부분)이 일체형으로 남겨질 수 있게 한다.
다른 변형(미도시)에 따르면, 기둥(30)을 제거하는 것은, 캐리어 기판(20)의 제2 면(22)을 공동(23)까지 국부적으로 에칭함으로써, 적어도 하나의 구멍(13)을 형성하는 것을 포함할 수 있다. 유리하게는, 캐리어 기판(20)이 예컨대 400, 200, 100, 50 미크론 이하로 박형화될 때, MEMS 디바이스의 제조의 종료 시에, 제2 면(22)의 그러한 에칭이 수행된다. 이는 알려진 화학적 에칭 기법들을 사용하여 접근 가능한 구멍의 에칭된 두께/치수들의 비율들 내에 유지되면서, 작은 사이즈의 구멍(13)이 생성될 수 있게 한다.
하나 이상의 임시 기둥들(30)을 제거하는 단계의 종료 시에, 공동들(23)의 기하형상, 표층(10)(가요성 멤브레인)의 두께, 및 공동들/멤브레인들의 평면 분포로 인해 MEMS 디바이스들을 제조하는 데 적합한 매설 공동들을 포함하는 구조(100)는 MEMS 디바이스들의 사양들을 만족시킨다. 본 발명에 따른 전달 프로세스는, 표층(10)을 형성하는 박형화 단계 동안 공동들(23)에 존재하는 임시 기둥들(30)의 사용으로 인해, 고-품질 표층(10), 특히, 얇은 두께(수 미크론 미만)를 갖는 층(10)이 임의의 기하형상의 공동들, 특히, 큰 치수들(수십 미크론 초과)을 갖는 공동들로 전달될 수 있게 한다.
실시예의 예
본 예에서, 1.5 미크론 두께의 실리콘으로 제조된 표층, 및 250 미크론 측부 길이를 갖고 0.5 미크론 깊이를 갖고 100 미크론만큼 이격된 공동들을 포함하는, 매설 공동들(23)을 포함하는 구조(100)를 형성하는 것이 추구된다.
도너 기판(1)은 실리콘으로 제조된 기판이다(도 5a). 경량 종의 주입 전에, 도너 기판(1)의 전방 면(11) 상에 예컨대 열 산화에 의해, 예컨대 약 50 nm 두께의 산화물 층(5)이 형성된다. 주입 에너지가 210 keV로 세팅되고, 수소 종이 약 7E16/cm2의 주입량으로 세팅된다. 따라서, 기판(1)의 제1 부분(3)과 제2 부분(4) 사이에 놓인 매설 취약 구역(2)이 형성된다.
산화물 층(5)은 가능하게는 캐리어 기판(20)에 접합하는 단계 전에 제거되거나 또는 보존될 것이다.
캐리어 기판(20)은 실리콘으로 제조된 기판이다. 그 기판(20) 상에서 그의 제1 면(21) 및 그의 제2 면(22) 상에 0.5 미크론의 두께를 갖는 열-산화물 층(24)이 형성된다. 제2 면(22) 상에 존재하는 열-산화물 층은 가능하게는 상황들에 따라 부분적으로 또는 전체적으로 보존되거나 또는 제거될 것이다. 대안적으로, 산화물 층은 가능하게는 캐리어 기판(20)의 제1 면(21) 상에만 (알려진 증착 기법을 사용하여) 증착될 것이다.
이어서, 포토리소그래피에 의해, 열-산화물 층(24)이 에칭될 수 있게 될 마스킹되지 않은 구역들, 및 그 층(24)이 보호될 마스킹된 구역들을 포함하여, 마스크(25)가 캐리어 기판(20)의 제1 면(21) 상에 정의된다(도 5b). 공동들(23)이 표층(10) 아래에 매설될 때 공동들(23)의 좌표들을 결정하는 것이 가능해야 할 필요가 있는 후속 포토리소그래피 단계들을 위해, 캐리어 기판(20)의 주변부 상에 그리고/또는 다이싱 레인들의 구역들에 정렬 마크들이 또한 정의된다는 점에 유의해야 할 것이다.
마스킹되지 않은 구역들은 한편으로는 구조(100)의 공동들(23)의 사이즈 및 의도된 평면 분포에 따라, 그리고 다른 한편으로는 임시 기둥들(30)의 배열에 따라 정의된다.
전형적으로, 본 경우에서, 각각의 공동(23)은 측부당 250 미크론으로 측정되고, 임시 기둥들(30)은 공동(23)의 주변 벽들(23b)로부터 25 미크론에 배치되고, 서로로부터 25 미크론만큼 이격된다. 각각의 기둥(30)의 상부 표면(31)은 7 미크론의 측부 길이를 갖는 정사각형이고; 대안적으로, 상부 표면(31)은 가능하게는 7 미크론의 직경을 갖는 원형, 또는 7 미크론으로 세팅된 십자의 가장 큰 치수들을 갖는 십자형일 것이다.
마스킹되지 않은 구역들에서, 열-산화물 층(24)의 건식 또는 습식 화학적 에칭은 그의 두께, 즉 0.5 미크론을 통해 바로 수행된다(도 5c). 이어서, 마스크(25)가 제거된다.
따라서, 캐리어 기판(20)의 제1 면(21) 상으로 개방되고 내부에 임시 기둥들(30)이 배치된 복수의 공동들을 포함하는 캐리어 기판(20)이 획득되고, 임시 기둥들(30)의 상부 표면(31)은 그 기판(20)의 제1 면(21)과 동일 평면에 있다(도 5d 및 도 5e).
세정 및 활성화 시퀀스 후에, 도너 기판(1)의 전방 면(11)과 캐리어 기판(20)의 제1 면(21)이 접촉되고 직접 본딩된다(도 5f). 직접 본딩은 가능하게는 주변 분위기 하에서 또는 제어된 분위기(가스의 압력 및 성질) 하에서 또는 진공 하에서 수행될 것이라는 점에 유의해야 할 것이다. 본딩 계면을 강화하기 위한 어닐링은 약 350 ℃의 온도에서 본딩된 구조에 적용될 수 있다.
매설 취약 구역(2)을 통한 분리는 약 500 ℃의 온도에서 분리 열 처리 동안 수행된다.
이어서, 캐리어 기판(20)으로 전달된 표층(10)이 획득된다(도 5g).
바람직하게는, 전달된 표층(10)이 양호한 표면 및 구조적 품질을 갖는 것을 보장하고, 1.5 미크론의 두께를 획득하기 위해, 마감 프로세싱 동작들, 이를테면, 열 산화 프로세스 및 화학-기계적 폴리싱이 수행된다.
임시 기둥들(30)을 제거하는 단계를 위하여, 마스킹되지 않은 구역들을 정의하기 위해, 캐리어 기판(20) 상에 제공된 정렬 마크들을 사용하여, 포토리소그래피에 의해, 예컨대 실리콘 질화물로 제조된 마스크(14)가 정의되고, 마스킹되지 않은 구역들에서, 표층 내의 관통-구멍들(13a)이 형성될 것이고, 표층(10)의 자유 면(12)의 나머지 부분은 마스킹되고 그에 따라 보호된다. 실리콘으로 제조된 표층(10)의 건식 또는 습식 국부적 에칭이 구멍들(13a)을 형성하기 위해 수행되고, 여기서, 각각의 구멍(13a)의 단면적은 각각의 기둥(30)의 상부 표면(31)의 면적보다 더 작게 되도록 선택된다(도 5h).
구멍(13a)의 존재 하에, 기둥들(30)을 형성하는 열 산화물을 제거하고, 그에 따라, 공동(23)의 전체 범위에 걸쳐 표층(10)을 릴리즈하기 위해, 화학적 에칭, 예컨대, 불산(HF) 증기에 기초한 건식 화학적 에칭이 수행된다.
마스크(14)는 기둥들(30)의 화학적 에칭 전에, 또는 기둥들(30)을 제거하는 단계의 종료 시에 제거될 수 있다.
이어서, 필요한 경우, 구멍들(13a)이 막힐 수 있다.
매설 공동들(23)을 포함하고, 공동들(23)의 기하형상, 표층(10)(가요성 멤브레인)의 두께, 및 공동들/멤브레인들의 평면 분포로 인해 MEMS 디바이스들을 제조하는 데 적합한 구조(100)(도 5i)는 전술된 사양들을 만족시키고 획득된다. 본 발명에 따른 전달 프로세스는, 표층(10)을 형성하는 박형화 단계 동안 공동들(23)에 배치된 임시 기둥들(30)의 사용으로 인해, 고-품질 표층(10), 특히, 얇은 두께(이 예에서는 약 1 미크론)를 갖는 층(10)이 임의의 기하형상의 공동들, 특히, 큰 치수들(이 예에서는 250 x 250 미크론)을 갖는 공동들로 전달될 수 있게 한다.
당연히, 본 발명은 설명된 실시예들 및 예들로 제한되지 않고, 청구항들에서 정의되는 바와 같은 본 발명의 범위를 벗어나지 않으면서 변형 실시예들이 그에 도입될 수 있다.

Claims (18)

  1. 공동들(23)을 포함하는 캐리어 기판(20)으로 표층(superficial layer)(10)을 전달하기 위한 프로세스로서,
    도너 기판(1)을 제공하는 단계;
    상기 캐리어 기판(20)을 제공하는 단계 ― 상기 캐리어 기판(20)은 제1 면(21)을 갖고 공동들(23)을 포함하고, 각각의 공동(23)은 상기 제1 면(21) 상으로 개방되고, 하단부(23a) 및 주변 벽들(23b)을 가짐 ―;
    상기 공동들(23) 중 적어도 하나에 적어도 하나의 임시 기둥(30)을 생성하는 단계 ― 상기 적어도 하나의 임시 기둥(30)은 상기 캐리어 기판(20)의 상기 제1 면(21)과 동일 평면에 있는 상부 표면(31)을 가지고, 상기 적어도 하나의 임시 기둥(30)은 상기 공동(23)의 적어도 하나의 주변 벽(23b)과 접합함 ―;
    상기 캐리어 기판(20)의 상기 제1 면(21)을 통해 상기 도너 기판(1)과 상기 캐리어 기판(20)을 접합하는 단계;
    상기 표층(10)을 형성하기 위해 상기 도너 기판(1)을 박형화하는 단계; 및
    상기 적어도 하나의 임시 기둥(30)을 제거하는 단계;
    를 포함하는,
    프로세스.
  2. 제1항에 있어서,
    상기 도너 기판(1)을 제공하는 단계는, 상기 도너 기판(1)의 제1 부분(3)과 상기 도너 기판(1)의 제2 부분(4) 사이에 놓인 매설 취약 구역(2)을 형성하는 단계를 포함하고,
    상기 도너 기판(1)의 제1 부분(3)은 상기 표층(10)을 형성하도록 의도되고, 상기 도너 기판(1)의 제2 부분(4)은 상기 도너 기판(1)의 나머지 부분을 형성하도록 의도되고,
    상기 도너 기판(1)을 박형화하는 단계는, 상기 매설 취약 구역(2)을 통해, 상기 도너 기판의 상기 제2 부분(4)으로부터 상기 표층(10)을 분리하는 단계를 포함하는,
    프로세스.
  3. 제2항에 있어서,
    상기 도너 기판(1)의 제1 부분(3)은 0.2 미크론 내지 2 미크론의 두께를 갖는,
    프로세스.
  4. 제1항에 있어서,
    상기 도너 기판(1)을 박형화하는 단계는, 상기 도너 기판(1)의 후방 면(12) 상에 수행되는, 적어도 하나의 기계적 그라인딩 동작 및/또는 적어도 하나의 화학-기계적 폴리싱 동작 및/또는 적어도 하나의 화학적 에칭 동작을 포함하는,
    프로세스.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 적어도 하나의 임시 기둥(30)의 상기 상부 표면(31)은 상기 공동(23)의 상기 주변 벽들(23b)을 연결하는 격자를 형성하는,
    프로세스.
  9. 제1항에 있어서,
    상기 적어도 하나의 임시 기둥(30)은 복수 개의 임시 기둥들(30)이고,
    상기 복수 개의 임시 기둥들(30)은 평행한 벽들의 어레이를 형성하고,
    상기 평행한 벽들은 이들의 단부들에서 상기 공동(23)의 상기 주변 벽들(23b)과 접합하는,
    프로세스.
  10. 제1항, 제2항, 제3항, 제4항, 제8항 또는 제9항에 있어서,
    상기 접합하는 단계는, 한편으로는 상기 도너 기판(1)과, 다른 한편으로는 상기 캐리어 기판(20)의 상기 제1 면(21) 및 상기 적어도 하나의 임시 기둥(30)의 상기 상부 표면(31)을 직접 본딩하는 단계를 포함하는,
    프로세스.
  11. 제1항, 제2항, 제3항, 제4항, 제8항 또는 제9항에 있어서,
    상기 적어도 하나의 임시 기둥(30)을 제거하는 단계는, 상기 표층(10)에 관통-구멍(13, 13a, 13b, 13c)을 형성하기 위해 상기 표층(10)을 국부적으로 에칭하고, 상기 관통-구멍을 통해 상기 적어도 하나의 임시 기둥(30)을 화학적으로 에칭하는 단계를 포함하는,
    프로세스.
  12. 제11항에 있어서,
    상기 관통-구멍(13, 13a, 13b)은 상기 적어도 하나의 임시 기둥(30)과 수직으로 형성되는,
    프로세스.
  13. 제11항에 있어서,
    상기 관통-구멍(13a)은 상기 적어도 하나의 임시 기둥(30)의 상기 상부 표면(31)의 면적보다 더 작은 단면적을 갖는,
    프로세스.
  14. 제11항에 있어서,
    상기 관통-구멍(13b)은 상기 적어도 하나의 임시 기둥(30)의 상기 상부 표면(31)의 면적보다 더 큰 단면적을 갖는,
    프로세스.
  15. 제11항에 있어서,
    상기 관통-구멍(13)은 상기 적어도 하나의 공동 위에 걸쳐 있는 상기 표층(10)의 구역에 형성되는,
    프로세스.
  16. 제1항, 제2항, 제3항, 제4항, 제8항 또는 제9항에 있어서,
    상기 적어도 하나의 임시 기둥(30)을 제거하는 단계는, 상기 공동과 연통하는 구멍을 형성하기 위해 상기 캐리어 기판(20)의 제2 면(22)을 상기 공동(23)까지 국부적으로 에칭하고, 상기 구멍을 통해 상기 적어도 하나의 임시 기둥(30)을 화학적으로 에칭하는 단계를 포함하는,
    프로세스.
  17. 제1항, 제2항, 제3항, 제4항, 제8항 또는 제9항에 있어서,
    상기 적어도 하나의 임시 기둥(30)은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 및 다공성 실리콘으로부터 선택되는 적어도 하나의 재료를 포함하는,
    프로세스.
  18. 제1항, 제2항, 제3항, 제4항, 제8항 또는 제9항에 있어서,
    상기 도너 기판(1)은 적어도 하나의 반도체 또는 압전 재료를 포함하는,
    프로세스.
KR1020217022359A 2018-12-20 2019-12-12 표층을 공동들로 전달하기 위한 프로세스 Active KR102841035B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1873597 2018-12-20
FR1873597A FR3091032B1 (fr) 2018-12-20 2018-12-20 Procédé de transfert d’une couche superficielle sur des cavités
PCT/FR2019/053038 WO2020128244A1 (fr) 2018-12-20 2019-12-12 Procede de transfert d'une couche superficielle sur des cavites

Publications (2)

Publication Number Publication Date
KR20210104818A KR20210104818A (ko) 2021-08-25
KR102841035B1 true KR102841035B1 (ko) 2025-07-31

Family

ID=66867262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217022359A Active KR102841035B1 (ko) 2018-12-20 2019-12-12 표층을 공동들로 전달하기 위한 프로세스

Country Status (10)

Country Link
US (1) US20220073343A1 (ko)
EP (1) EP3900064B1 (ko)
JP (1) JP7368056B2 (ko)
KR (1) KR102841035B1 (ko)
CN (1) CN113228319B (ko)
FI (1) FI3900064T3 (ko)
FR (1) FR3091032B1 (ko)
SG (1) SG11202106549VA (ko)
TW (1) TWI787565B (ko)
WO (1) WO2020128244A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3111628B1 (fr) 2020-06-18 2022-06-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif microélectronique comprenant une membrane suspendue au-dessus d’une cavité
FR3115399B1 (fr) * 2020-10-16 2022-12-23 Soitec Silicon On Insulator Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe
FR3115278B1 (fr) 2020-10-16 2024-02-16 Soitec Silicon On Insulator Procédé de transfert d’une membrane

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303325A (ja) 2002-06-24 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214567B2 (ja) * 1997-08-05 2009-01-28 株式会社デンソー 圧力センサ用半導体基板の製造方法
KR100306718B1 (ko) * 1998-05-02 2001-12-17 장광현 교각을이용한공기막형박막공진기및그제조방법
US20060118817A1 (en) * 2002-12-19 2006-06-08 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
JP2007221588A (ja) * 2006-02-17 2007-08-30 Toshiba Corp 薄膜圧電共振器及び薄膜圧電共振器の製造方法
JP2008035119A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 薄膜圧電共振子及びその製造方法
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
JP2009124640A (ja) * 2007-11-19 2009-06-04 Hitachi Media Electoronics Co Ltd 薄膜圧電バルク波共振器およびその製造方法、並びに薄膜圧電バルク波共振器を用いた薄膜圧電バルク波共振器フィルタ
US8532252B2 (en) * 2010-01-27 2013-09-10 Canon Kabushiki Kaisha X-ray shield grating, manufacturing method therefor, and X-ray imaging apparatus
EP2646171B1 (en) * 2010-12-03 2016-03-02 Research Triangle Institute Method for forming an ultrasonic transducer, and associated apparatus
JP5751332B2 (ja) * 2011-08-25 2015-07-22 株式会社ニコン 空間光変調素子の製造方法、空間光変調素子、空間光変調器および露光装置
CA2914539C (en) * 2013-06-13 2016-11-01 Microdermics Inc. Metallic microneedles
FR3028508B1 (fr) * 2014-11-13 2016-12-30 Commissariat Energie Atomique Structure d'encapsulation comportant une cavite couplee a canal d'injection de gaz forme par un materiau permeable
CN207638628U (zh) * 2014-12-25 2018-07-20 株式会社村田制作所 弹性波装置
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
EP3196952B1 (en) * 2016-01-21 2019-06-19 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Mems piezoelectric transducer formed at a pcb support structure
FR3052298B1 (fr) * 2016-06-02 2018-07-13 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
WO2018014438A1 (zh) * 2016-07-18 2018-01-25 上海集成电路研发中心有限公司 红外探测器像元结构及其制备方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
US10608608B2 (en) * 2017-01-03 2020-03-31 Win Semiconductors Corp. Method for fabricating bulk acoustic wave resonator with mass adjustment structure
CN106959106B (zh) * 2017-04-05 2020-01-07 东南大学 一种基于soi封装的熔融石英微半球谐振陀螺仪及其加工方法
TWI760540B (zh) * 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
US11171629B2 (en) * 2018-06-15 2021-11-09 Resonant Inc. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US11728785B2 (en) * 2018-06-15 2023-08-15 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US11764750B2 (en) * 2018-07-20 2023-09-19 Global Communication Semiconductors, Llc Support structure for bulk acoustic wave resonator
KR20200032362A (ko) * 2018-09-18 2020-03-26 삼성전기주식회사 체적 음향 공진기 및 이의 제조방법
CN112039461B (zh) * 2019-07-19 2024-04-16 中芯集成电路（宁波）有限公司 体声波谐振器的制造方法
CN112701079B (zh) * 2020-12-29 2023-02-21 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303325A (ja) 2002-06-24 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法

Also Published As

Publication number Publication date
FR3091032B1 (fr) 2020-12-11
JP2022511899A (ja) 2022-02-01
KR20210104818A (ko) 2021-08-25
CN113228319B (zh) 2025-03-18
FR3091032A1 (fr) 2020-06-26
EP3900064A1 (fr) 2021-10-27
SG11202106549VA (en) 2021-07-29
FI3900064T3 (en) 2023-06-29
EP3900064B1 (fr) 2023-05-03
WO2020128244A1 (fr) 2020-06-25
JP7368056B2 (ja) 2023-10-24
CN113228319A (zh) 2021-08-06
TWI787565B (zh) 2022-12-21
TW202040845A (zh) 2020-11-01
US20220073343A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US8563345B2 (en) Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
US9458009B2 (en) Semiconductor devices and methods of forming thereof
JP6400693B2 (ja) 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
KR102841035B1 (ko) 표층을 공동들로 전달하기 위한 프로세스
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
CN101086956B (zh) 半导体装置的制造方法
CN103700577A (zh) 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法
JP4951632B2 (ja) 集積回路を製造する方法
US6616854B2 (en) Method of bonding and transferring a material to form a semiconductor device
JP7719056B6 (ja) 膜を使用してキャビティを封止する方法
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
US20080185669A1 (en) Silicon Microphone
TWI857218B (zh) 用於製作堆疊結構之方法
TW202220243A (zh) 薄膜移轉方法
JP2022001403A (ja) キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法
CN120677124A (zh) 用于制造包括多个掩埋腔体的结构体的方法
JP2012234911A (ja) 複合基板の製造方法
KR20100044563A (ko) 웨이퍼 가공 방법 및 이를 이용한 반도체 적층 소자의 제조방법
KR20100044569A (ko) 웨이퍼 가공 방법 및 이를 이용한 반도체 적층 소자의 제조방법

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

F11 Ip right granted following substantive examination

Free format text: ST27 STATUS EVENT CODE: A-2-4-F10-F11-EXM-PR0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

U12 Designation fee paid

Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U12-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)