[go: up one dir, main page]

KR102803329B1 - 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법 - Google Patents

식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR102803329B1
KR102803329B1 KR1020190106888A KR20190106888A KR102803329B1 KR 102803329 B1 KR102803329 B1 KR 102803329B1 KR 1020190106888 A KR1020190106888 A KR 1020190106888A KR 20190106888 A KR20190106888 A KR 20190106888A KR 102803329 B1 KR102803329 B1 KR 102803329B1
Authority
KR
South Korea
Prior art keywords
etching
film
nitride film
substituted
unsubstituted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190106888A
Other languages
English (en)
Other versions
KR20210026307A (ko
Inventor
김철우
이광국
곽재훈
김영범
신정하
이종호
조진경
Original Assignee
에스케이이노베이션 주식회사
에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이이노베이션 주식회사, 에스케이 주식회사 filed Critical 에스케이이노베이션 주식회사
Priority to KR1020190106888A priority Critical patent/KR102803329B1/ko
Priority to US16/993,424 priority patent/US12146092B2/en
Priority to CN202010827110.0A priority patent/CN112442373A/zh
Priority to TW109128042A priority patent/TW202108747A/zh
Priority to JP2020141534A priority patent/JP2021034737A/ja
Publication of KR20210026307A publication Critical patent/KR20210026307A/ko
Application granted granted Critical
Publication of KR102803329B1 publication Critical patent/KR102803329B1/ko
Priority to JP2025096505A priority patent/JP2025131786A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각액 조성물을 제공하고자 하는 것으로서, 본 발명의 일 구현예에 따른 식각액 조성물은 인산, Si 원자를 하나 이상 포함하는 실란 화합물 및 다음 화학식 1로 표시되는 유기인산을 포함하는 식각 조성물:
(1)
여기서, R1 내지 R3는 독립적으로 수소, 치환 또는 비치환된 하이드로카빌이고, R1 내지 R3 중 적어도 하나는 치환 또는 비치환된 하이드로카빌이다.

Description

식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법{ETCHING COMPOSITION, METHOD FOR ETCHING INSULATING LAYER OF SEMICONDUCTOR DEVICES USING THE SAME AND METHOD FOR PREPARING SEMICONDUCTOR DEVICES}
본 발명은 식각 조성물, 특히 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 식각 조성물에 관한 것이다.
실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로서, 반도체 제조 공정에서 이들 실리콘 산화막 또는 실리콘 질화막 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 또한, 이러한 산화막 및 질화막은 금속 배선 등의 도전성 패턴을 형성하기 위한 하드마스크로도 이용된다.
질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산(phosphoric acid)과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
이를 해결하기 위한 종래 기술로 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각 조성물을 이용하여 질화막을 제거하는 방법이 공지되었으나, 오히려 질화막과 산화막의 식각 선택비를 저해시키는 결과를 초래하였다. 또한, 인산과 규산염, 또는 규산을 포함하는 식각 조성물을 이용하는 기술도 공지되어 있으나, 규산이나 규산염은 기판에 영향을 미칠 수 있는 파티클을 유발하여 오히려 반도체 제조 공정에 적합하지 못한 문제점이 있다.
그러나, 이러한 질화막 제거를 위한 습식 식각 공정에서 인산을 이용하는 경우, 질화막과 산화막의 식각 선택비 저하로 인하여 질화막뿐 아니라 SOD 산화막까지 식각되어 유효 산화막 높이(Effective Field Oxide Height, EFH)를 조절하는 것이 어려워진다. 이에 따라 질화막 제거를 위한 충분한 습식 식각 시간을 확보할 수 없거나, 추가적인 공정을 필요로 하게 되며, 변화를 유발하여 소자 특성에 악영항을 미치게 된다.
따라서, 반도체 제조 공정에서 산화막에 대하여 질화막을 선택적으로 식각하면서도 파티클 발생과 같은 문제점을 갖지 않는 고선택비의 식각 조성물이 요구되는 실정이다.
한편, 종래 식각 조성물에 첨가되는 첨가제인 실란계 첨가제는 용해도가 낮아 적정 용해도가 확보되지 않고, 이로 인해 식각 조성물 내에서 파티클의 석출 및 기판의 이상성장을 야기하는 문제가 있었다. 이러한 파티클은 실리콘 기판에 잔류하여 기판상에 구현되는 소자의 불량을 야기하거나 식각 또는 세정 공정에 사용되는 장비에 잔류하여 장비 고장을 야기하는 문제가 있다.
나아가 식각액의 장기 보관 시 질화막과 실리콘 산화막의 식각 속도가 변화하게 되어 선택도가 변화될 수 있다.
본 발명은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있으며, 소자 특성에 악영향을 미치는 파티클 발생 등의 문제점을 갖지 않는 고선택비의 식각 조성물을 제공하는데 그 목적이 있다.
또한, 본 발명은 저장안정성이 우수한 식각 조성물을 제공하고자 하는데 또 다른 목적이 있다.
나아가, 상기 식각 조성물을 이용한 절연막의 식각방법 및 반도체 소자의 제조방법을 제공하고자 한다.
본 발명은 식각액 조성물을 제공하고자 하는 것으로서, 본 발명의 일 구현예에 따른 식각액 조성물은 인산, Si 원자를 하나 이상 포함하는 실란 화합물 및 다음 화학식 1로 표시되는 유기인산을 포함한다.
(1)
여기서, R1 내지 R3는 독립적으로 수소, 치환 또는 비치환된 하이드로카빌이고, R1 내지 R3 중 적어도 하나는 치환 또는 비치환된 하이드로카빌이다.
상기 하이드로카빌은 치환 또는 비치환된 C1-C20알킬, 치환 또는 비치환된 C2-C20알케닐 또는 치환 또는 비치환된 C6-C20아릴일 수 있으며, 예를 들어, 상기 R1 내지 R3는 치환 또는 비치환된 C1-C10알킬, 치환 또는 비치환된 C2-C10알케닐 또는 치환 또는 비치환된 C6~C10아릴일 수 있다.
상기 화학식 1은 다음 (1) 내지 (27)의 구조에서 선택되는 것일 수 있다.
, , , , , , , ,, , , ,, ,, , , , , , , , , , ,
상기 실란 화합물은 화학식 2로 표시되는 것일 수 있다.
(2)
상기 화학식 2에서, R51 내지 R54는 서로 독립적으로 수소, 치환 또는 비치환된 하이드로카빌, 치환 또는 비치환된 헤테로하이드로카빌이고, R51 내지 R54는 각각 존재하거나 또는 2개 이상이 헤테로 원소를 통해 서로 연결된 고리형태이다.
상기 식각액 조성물은 인산을 70 내지 95중량%, 실란화합물을 0.001 내지 5중량%, 유기인산을 0.001 내지 10중량%를 포함하는 것일 수 있다.
상기 식각액 조성물은 암모늄염을 더 포함할 수 있다.
본 발명은 상기한 어느 하나의 식각액 조성물을 이용한 절연막의 식각 방법을 제공한다.
또한, 본 발명은 반도체 소자의 제조방법을 또한 제공하며, 상기 방법은 기판상에 터널산화막, 폴리실리콘막, 버퍼산화막 및 패드질화막을 순차적으로 형성하는 단계, 상기 폴리실리콘막, 상기 버퍼산화막 및 상기 패드질화막을 선택적으로 식각하여 트렌치를 형성하는 단계, SOD 산화막을 형성하여 상기 트렌치를 갭 충전(gap-fill)하는 단계, 상기 패드질화막을 연마정지막으로 하여 상기 SOD 산화막에 대해 화학적 기계 연마(CMP) 공정을 실시하는 단계, 상기 어느 하나의 식각액 조성물을 이용한 습식 식각에 의하여 상기 패드질화막을 제거하는 단계, 및 상기 버퍼산화막을 제거하는 단계를 포함한다.
본 발명에 따른 식각 조성물은 산화막에 대한 질화막의 식각 선택비가 높다.
또한, 본 발명의 식각 조성물을 이용하면 질화막 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 절연막의 식각방법을 예시한 공정 단면도이다.
본 발명은 식각 조성물, 특히 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비를 가지며, 또한, 저장안정성이 우수한 식각 조성물을 제공하고자 한다.
본 발명의 식각 조성물은 인산을 포함한다. 상기 인산은 실리콘 질화물과 반응하여 질화물을 식각하는 것으로서, 상기 인산은 하기 반응식 (1)과 같이 반응하여 실리콘 질화물을 식각한다.
3Si3N4 + 27H2O + 4H3PO4 → 4(NH4)3PO4 + 9SiO2H2O (1)
본 발명의 식각 조성물은 또한 다음의 화학식 1로 표시되는 유기인산을 포함한다.
상기 화학식 1에서, R1 내지 R3는 독립적으로 수소, 치환 또는 비치환된 하이드로카빌일 수 있다. 상기 하이드로카빌은 치환 또는 비치환된 C1-C20알킬, 치환 또는 비치환된 C2-C20알케닐 또는 치환 또는 비치환된 C6-C20아릴일 수 있다. 상기 R1 내지 R3는 서로 상이할 수 있음은 물론, 2 이상이 동일한 것일 수 있다. 다만, R1 내지 R3 중 적어도 하나는 치환 또는 비치환된 하이드로카빌로서, 모두 수소인 경우는 제외한다.
예를 들면, 상기 R1 내지 R3는 메틸, 에틸, 2-에틸헥실과 같은 치환 또는 비치환된 C1-C10알킬, -CH2CH(=CH2)와 같은 치환 또는 비치환된 C2-C10알케닐 또는 벤질과 같은 C6-C10아릴일 수 있으며, 상기 치환은 Cl, F 등과 같은 할로겐, 알콕시기, -NO2 등으로 치환될 수 있다.
본 발명에서 제공하는 유기인산은 실란화합물에 대하여 구조적 안정성을 제공하여, 실란화합물의 분해 또는 이상 성장과 같은 현상의 발생을 억제하여 식각조성물의 겔화를 억제하며, 실리콘 산화물에 대한 식각 억제 역할을 유지할 수 있도록 한다.
본 발명의 식각 조성물에 포함되는 유기인산은 상기 화학식 1로 표시되는 것이라면 어느 하나를 단독으로 사용할 수 있음은 물론, 2 이상을 혼합하여 사용할 수 있다. 본 발명에서 사용되는 유기인산은, 예를 들면, 다음과 같은 식 (1) 내지 (27)의 유기인산을 들 수 있다.
, , , , , , , ,, , , ,, ,, , , , , , , , , , ,
상기 화학식 1의 유기인산은 식각 조성물의 겔화를 방지할 수 있으며, 전체 중량에 대해 0.001 내지 10중량%의 함량으로 첨가할 수 있다. 0.001중량% 미만으로 첨가하면 겔화를 저하시키는 물성 개선효과가 미미하며, 10중량%를 초과하여 첨가하면 유기인산이 겔화의 원인이 될 수 있다.
상기 화학식 1의 유기인산은 예를 들어, 0.001 내지 5중량%, 0.001 내지 3중량%, 0.001 내지 2중량%, 0.001 내지 1중량%, 0.005 내지 5중량%, 0.005 내지 3중량%, 0.005 내지 2중량%, 0.005 내지 1중량%, 0.01 내지 5중량%, 0.01 내지 3중량%, 0.01 내지 2중량%, 0.01 내지 1중량%, 0.05 내지 5중량%, 0.05 내지 3중량%, 0.05 내지 2중량%, 0.05 내지 1중량%, 0.1 내지 5중량%, 0.1 내지 3중량%, 0.1 내지 2중량%, 0.1 내지 1중량%, 0.5 내지 5중량%, 0.5 내지 3중량%, 0.5 내지 2중량%, 0.5 내지 1중량%의 함량일 수 있다.
본 발명의 식각 조성물은 실란화합물을 포함한다. 본 발명에 있어서 실란화합물은 Si 원자를 하나 이상 포함하는 실란화합물이라면 적합하게 사용될 수 있으며, 보다 바람직하게는 다음의 화학식 2로 표시되는 실란화합물일 수 있다.
상기 화학식 2에서, R51 내지 R54는 서로 독립적으로 수소, C1-C20하이드로카빌과 같은 치환 또는 비치환된 하이드로카빌 또는 C1-C20헤테로하이드로카빌과 같은 치환 또는 비치환된 헤테로하이드로카빌일 수 있다. 상기 R51 내지 R54는 각각 존재하거나 또는 2개 이상이 헤테로 원소를 통해 서로 연결된 고리형태일 수 있다. 예를 들어, 수소, C1-C20알킬 또는 C1-C20헤테로알킬 등일 수 있으며, 이때, 상기 헤테로 원소는 특별히 한정하지 않으나, 예를 들면, N, S, O, P 등일 수 있다.
상기 화학식 2로 표시되는 실란화합물은 전체 식각 조성물 중량에 대하여 0.005 내지 1중량%의 함량으로 포함할 수 있다.
나아가, 본 발명의 식각 조성물은 화학식 1로 표시되는 유기인산 이외에 암모늄염을 첨가제로 또한 포함할 수 있다.
상기 암모늄염으로는 암모늄 이온을 갖는 화합물로서, 본 발명이 속하는 분야에서 통상적으로 사용되는 것을 본 발명에서도 적합하게 사용할 수 있다. 이러한 암모늄염으로는 이에 한정하는 것은 아니지만, 예를 들어, 암모니아수, 암모늄클로라이드, 암모늄 아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염 등을 들 수 있으며, 이들 중 어느 하나를 단독으로 사용할 수 있음은 물론, 2 이상을 혼합하여 사용할 수도 있다.
나아가, 본 발명의 식각 조성물은 식각 성능을 더욱 향상시키기 위해, 본 기술분야에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 첨가제로는 계면활성제, 금속이온 봉쇄제, 부식방지제 등을 들 수 있다.
본 발명의 식각 조성물은 산화막과 질화막을 포함하는 반도체 소자로부터 질화막을 선택적으로 식각 제거하기 위해 사용되는 것으로서, 상기 질화막은 실리콘 질화막, 예컨대, SiN 막, SiON 막 등을 포함할 수 있다.
또한, 산화막은 실리콘 산화막, 예컨대 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화(thermal oxide)막, BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LPTEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.
본 발명의 식각 조성물을 이용하는 식각 공정은 습식 식각 방법, 예컨대 침지시키는 방법, 분사하는 방법 등에 의하여 이루어질 수 있다.
본 발명의 식각 조성물을 사용하는 식각 공정의 예를 도 1 및 도 2에 개략적으로 나타내었다. 도 1 및 도 2는, 일례로, 플래시 메모리 소자의 소자 분리 공정을 나타내는 공정 단면도이다.
먼저, 도 1에 도시된 바와 같이, 기판(10) 상에 터널산화막(11), 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 차례로 형성한 후, 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 선택적으로 식각하여 트렌치를 형성한다. 이어서, 트렌치를 갭필(gap-fill)할 때까지 SOD 산화막(15)을 형성한 후, 패드질화막(14)을 연마정지막으로 하여 SOD 산화막(15)에 대해 CMP 공정을 실시한다.
다음으로, 도 2에 도시된 바와 같이, 본 발명에서 제공하는 식각 조성물을 이용한 습식 식각에 의하여 패드질화막(14)을 제거한 후, 세정 공정에 의하여 버퍼산화막(13)을 제거한다. 이로써, 필드 영역에 소자분리막(15A)이 형성된다.
식각 공정시 공정 온도는 50 내지 300℃의 범위, 바람직하게는 100 내지 200℃의 범위, 보다 바람직하게는 156 내지 163℃의 범위일 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있다.
이와 같이, 본 발명의 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조방법에 따르면, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 가능하다. 또한, 종래 식각 공정에서 문제가 되었던 파티클 발생을 방지하여 공정의 안정성 및 신뢰성을 확보할 수 있다.
따라서, 이러한 방법은 반도체 소자 제조공정에 있어서 산화막에 대하여 질화막의 선택적 식각이 필요한 여러 과정에 효율적으로 적용될 수 있다.
실시예
이하, 본 발명을 실시예를 들어 보다 구체적으로 설명한다. 이하의 실시예는 본 발명의 일 예에 대한 것으로서, 이에 의해 본 발명이 한정되는 것은 아니다.
실시예 1
반도체 웨이퍼 위에 500Å(옹스트롱)의 두께로 증착된 실리콘 산화막(SiOx)과 5000Å 두께의 실리콘 질화막(SiN)이 형성된 기판을 준비하였다.
표 1에 나타낸 것과 같이, 85% 인산 99.4중량%에 3-아미노프로필실란트리올 0.5중량%, 트리메틸포스페이트(유기인산 첨가제 1) 0.1중량%를 첨가하여 100중량%가 되도록 혼합하여 식각 조성물을 제조하였다.
실시예 2
실시예 1의 유기인산 첨가제 1을 대신하여 트리에틸포스페이트(유기인산 첨가제 2)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 각각 제조하였다.
실시예 3
실시예 1의 유기인산 첨가제 1을 대신하여 트리페닐포스페이트(유기인산 첨가제 3)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 각각 제조하였다.
실시예 4
실시예 1의 유기인산 첨가제 1을 대신하여 트리스(2-클로로에틸)포스페이트(유기인산 첨가제 4)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 각각 제조하였다.
실시예 5
실시예 1의 유기인산 첨가제 1을 대신하여 트리스(2-에틸헥실)포스페이트(유기인산 첨가제 5)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 각각 제조하였다.
비교예 1
유기인산 첨가제를 사용하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 제조하였다.
비교예 2
유기인산 첨가제 대신 (NH4)OAc(암모늄 아세테이트)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각 조성물을 제조하였다.
<식각 조성물의 제조 및 선택비 측정>
실시예 1 내지 5 및 비교예 1에서 얻어진 각각의 식각 조성물을 둥근 플라스크에 넣고 60분간 가열하여 158℃로 상승시킨 뒤, 상기 실리콘 웨이퍼를 침지하여 720초, 6000초 침지시켜 식각공정을 수행하였다.
패턴이 형성된 실리콘 웨이퍼 표면을 선택적으로 식각한 후, 실리콘 산화막과 질화막의 식각 전/후 막질의 두께를 박막 두께 측정 장비(NANO VIEW, SEMG-1000)인 엘립소미트리를 이용하여 측정하고, 이로부터 실리콘 산화막의 식각속도(SiN E/R, Å/min)와 질화막의 식각속도(SiN E/R, Å/min) 및 선택비를 계산하였다. 그 결과를 표 1에 나타내었다.
선택비는 산화막 식각 속도에 대한 질화막 식각 속도의 비를 나타내며, 초기값과 식각 처리 후의 막 두께의 차이를 식각 시간(분)으로 나누어 산출한 값이다.
조성(중량%) 유기인산
첨가제의
함량(종류)		 공정온도
(℃)		 SiN E/R
(Å/min)		 SiO E/R
(Å/min)		 선택비
85%
인산		 3-아미노프로필
실란트리올
비교예 1 99.5 0.5wt% - 158 68.3 0.32 213
비교예 1 99.4 0.5wt% 0.1wt%((NH4)OAc) 158 72.7 0.21 346
실시예 1 99.4 0.5wt% 0.1wt%(1) 158 85.3 0.13 656
실시예 2 99.4 0.5wt% 0.1wt%(2) 158 81.7 0.15 545
실시예 3 99.4 0.5wt% 0.1wt%(3) 158 83.4 0.09 927
실시예 4 99.4 0.5wt% 0.1wt%(4) 158 88.9 0.11 808
실시예 5 99.4 0.5wt% 0.1wt%(5) 158 86.1 0.16 538
표 1로부터 알 수 있는 바와 같이, 식각 조성물의 첨가제로서 유기인산 첨가제 1 내지 5를 첨가한 식각 조성물에 적용하였을 때, 비교예 1에 비하여 식각 선택비가 현저하게 높게 나타남을 알 수 있다. 또한, 실리콘 질화막의 식각 속도(SiN E/R)의 면에서도, 비교예 1의 식각 조성물에 비해 현저히 우수한 효과를 나타내어 실리콘 질화막의 식각 공정에 최적화된 식각 조성물을 제공할 수 있음을 확인하였다. 이러한 결과로부터 본 발명에서 제안하는 유기인산을 첨가제로 사용하는 경우, 활성 실리콘계 구조 안정성이 향상되는 결과를 확인할 수 있으며, 따라서, 실리콘 질화막의 식각 속도, 식각 선택비 및 식각 안정성을 향상시켜 식각 공정 효율을 향상시킬 수 있는 식각 조성물을 제공할 수 있음을 확인하였다.
식각 조성물의 경시변화 확인
상기 비교예 1과 실시예 1의 식각 조성물을 약 70℃에서 일정 기간 동안 보관한 후, 상기 식각 조성물을 매 7일마다 동일한 조건으로 다시 식각 테스트를 진행하였고, 그 결과를 표 2에 나타내었다.
구분 보관 기간 SiN E/R(Å/min) SiO E/R(Å/min) 선택비
비교예 1 - 68.3 0.32 213
7일 66.7 0.35 191
14일 65.1 0.36 181
21일 61.3 0.39 157
실시예 1 - 85.3 0.13 656
7일 85.1 0.13 655
14일 84.7 0.13 652
21일 84.5 0.13 650
상기 표 2로부터 알 수 있는 바와 같이, 21일이 지난 후 비교예 1의 상기 식각 조성물은 식각 속도(SiN E/R, SiO E/R)와 선택비가 크게 감소하는 결과를 보였다. 그러나, 유기인산 첨가제 1을 첨가한 실시예 1의 상기 식각 조성물은 식각 속도(SiN E/R, SiO E/R)와 선택비가 거의 변하지 않는 결과가 나타남을 알 수 있다. 이러한 결과로부터, 본 발명의 일 예에 따른 식각 조성물은 식각 속도 및 선택비가 우수함은 물론, 보관 안정성이 우수하여 장기 보관시에도 우수한 식각 특성을 유지할 수 있음을 알 수 있다.
이러한 결과는 유기인산 첨가제 1의 구조적 안정성 효과로 3-아미노프로필실란트리올 간의 분해 또는 이상 성장과 같은 현상의 발생이 없이 SiO에 대한 식각 억제 역할을 유지할 수 있을 것으로 보여진다.

Claims (9)

  1. 식각 조성물 전체 중량을 기준으로 인산 85 내지 95 중량%, Si 원자를 하나 이상 포함하며 다음 화학식 2로 표시되는 실란 화합물 0.001 내지 5 중량%, 및 다음 화학식 1로 표시되는 유기인산 0.001 내지 10 중량%을 포함하는, 실리콘 질화막용 식각 조성물:
    화학식 1
    화학식 1에서, R1 내지 R3는 독립적으로 수소, 치환 또는 비치환된 하이드로카빌이며, R1 내지 R3 중 적어도 하나는 치환 또는 비치환된 하이드로카빌이며,
    화학식 2
    화학식 2에서, R51 내지 R54는 서로 독립적으로 수소, 히드록시, 아미노프로필, 치환 또는 비치환된 하이드로카빌, 또는 치환 또는 비치환된 헤테로하이드로카빌이다.
  2. 제1항에 있어서, 상기 하이드로카빌은 치환 또는 비치환된 C1-C20알킬, 치환 또는 비치환된 C2-C20알케닐 또는 치환 또는 비치환된 C6-C20아릴인 실리콘 질화막용 식각 조성물.
  3. 제2항에 있어서, 상기 R1 내지 R3는 치환 또는 비치환된 C1-C10알킬 또는 치환 또는 비치환된 C6~C10아릴인 실리콘 질화막용 식각 조성물.
  4. 제1항에 있어서, 상기 화학식 1은 다음 (1) 내지 (27)의 구조에서 선택되는 것인 실리콘 질화막용 식각 조성물.
    , , , , , , , ,, , , ,, ,, , , , , , , , , , ,
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 암모늄염을 더 포함하는 실리콘 질화막용 식각 조성물.
  8. 제1항 내지 제4항 및 제7항 중 어느 한 항의 실리콘 질화막용 식각 조성물을 이용한 실리콘 질화막의 식각 방법.
  9. 기판상에 터널산화막, 폴리실리콘막, 버퍼산화막 및 패드질화막을 순차적으로 형성하는 단계,
    상기 폴리실리콘막, 상기 버퍼산화막 및 상기 패드질화막을 선택적으로 식각하여 트렌치를 형성하는 단계,
    SOD 산화막을 형성하여 상기 트렌치를 갭 충전(gap-fill)하는 단계,
    상기 패드질화막을 연마정지막으로 하여 상기 SOD 산화막에 대해 화학적 기계 연마(CMP) 공정을 실시하는 단계,
    제1항 내지 제4항 및 제7항 중 어느 한 항의 실리콘 질화막용 식각 조성물을 이용한 습식 식각에 의하여 상기 패드질화막을 제거하는 단계, 및
    상기 버퍼산화막을 제거하는 단계
    를 포함하는 반도체 소자의 제조방법.
KR1020190106888A 2019-08-29 2019-08-29 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법 Active KR102803329B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190106888A KR102803329B1 (ko) 2019-08-29 2019-08-29 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
US16/993,424 US12146092B2 (en) 2019-08-29 2020-08-14 Etching composition, method for etching insulating film of semiconductor devices using the same and method for preparing semiconductor devices
CN202010827110.0A CN112442373A (zh) 2019-08-29 2020-08-17 蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法
TW109128042A TW202108747A (zh) 2019-08-29 2020-08-18 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法及製備半導體元件的方法
JP2020141534A JP2021034737A (ja) 2019-08-29 2020-08-25 エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
JP2025096505A JP2025131786A (ja) 2019-08-29 2025-06-10 エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190106888A KR102803329B1 (ko) 2019-08-29 2019-08-29 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20210026307A KR20210026307A (ko) 2021-03-10
KR102803329B1 true KR102803329B1 (ko) 2025-05-07

Family

ID=74677844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190106888A Active KR102803329B1 (ko) 2019-08-29 2019-08-29 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Country Status (5)

Country Link
US (1) US12146092B2 (ko)
JP (2) JP2021034737A (ko)
KR (1) KR102803329B1 (ko)
CN (1) CN112442373A (ko)
TW (1) TW202108747A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119039991B (zh) * 2024-10-30 2025-06-03 西安蓝桥新能源科技有限公司 一种用于硅片碱刻蚀抛光的添加剂、反应液及方法与应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678961B (zh) * 2002-08-22 2010-05-05 大金工业株式会社 剥离液
JP2006098421A (ja) * 2003-06-10 2006-04-13 Daikin Ind Ltd シリコンを含有する反射防止膜および埋め込み材の除去液と除去方法
WO2006124201A2 (en) 2005-05-13 2006-11-23 Sachem, Inc. Selective wet etching of oxides
CN102477260B (zh) 2010-11-26 2014-12-03 安集微电子（上海）有限公司 一种化学机械抛光液
CN102817035B (zh) 2012-09-10 2014-08-27 广州波耳化工材料有限公司 应用于自动化生产的铝合金化学抛光剂
TWI661935B (zh) * 2014-06-13 2019-06-11 日商富士軟片股份有限公司 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
JP6580397B2 (ja) 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR20160010267A (ko) 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102545802B1 (ko) 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170093004A (ko) * 2016-02-04 2017-08-14 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
US10167425B2 (en) 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
WO2018124705A1 (ko) 2016-12-26 2018-07-05 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11186771B2 (en) * 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
CN113817471B (zh) * 2017-09-06 2022-11-15 恩特格里斯公司 用于蚀刻含氮化硅衬底的组合物及方法
KR102629574B1 (ko) 2017-11-24 2024-01-26 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102546609B1 (ko) * 2018-07-13 2023-06-23 오씨아이 주식회사 실리콘 기판 식각 용액
JP7725368B2 (ja) * 2019-03-11 2025-08-19 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 半導体装置の製造の間に窒化ケイ素を選択的に除去するためのエッチング溶液及び方法

Also Published As

Publication number Publication date
KR20210026307A (ko) 2021-03-10
CN112442373A (zh) 2021-03-05
US20210062088A1 (en) 2021-03-04
JP2021034737A (ja) 2021-03-01
US12146092B2 (en) 2024-11-19
JP2025131786A (ja) 2025-09-09
TW202108747A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101627181B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101809192B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539374B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102024758B1 (ko) 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물
KR102557642B1 (ko) 식각 조성물 첨가제, 그 제조방법 및 이를 포함하는 식각 조성물
JP2025131786A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
KR102633743B1 (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR102803328B1 (ko) 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물
KR102719235B1 (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576575B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102803330B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576574B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576576B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
TWI899081B (zh) 用於蝕刻的組合物、蝕刻絕緣體的方法、製造半導體元件的方法、及新穎化合物
KR102720968B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190829

PG1501 Laying open of application
PN2301 Change of applicant

Patent event date: 20220302

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220628

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190829

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240715

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250310

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250428

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250429

End annual number: 3

Start annual number: 1

PG1601 Publication of registration