[go: up one dir, main page]

KR102726979B1 - 컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈 - Google Patents

컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈 Download PDF

Info

Publication number
KR102726979B1
KR102726979B1 KR1020217028562A KR20217028562A KR102726979B1 KR 102726979 B1 KR102726979 B1 KR 102726979B1 KR 1020217028562 A KR1020217028562 A KR 1020217028562A KR 20217028562 A KR20217028562 A KR 20217028562A KR 102726979 B1 KR102726979 B1 KR 102726979B1
Authority
KR
South Korea
Prior art keywords
layer
fuse
thin film
substrate
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217028562A
Other languages
English (en)
Other versions
KR20210150362A (ko
Inventor
댄 로즈브로이
예후다 세이드만
엘리노 오닐
Original Assignee
교세라 에이브이엑스 컴포넌츠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 에이브이엑스 컴포넌츠 코포레이션 filed Critical 교세라 에이브이엑스 컴포넌츠 코포레이션
Publication of KR20210150362A publication Critical patent/KR20210150362A/ko
Application granted granted Critical
Publication of KR102726979B1 publication Critical patent/KR102726979B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/055—Fusible members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/143—Electrical contacts; Fastening fusible members to such contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/20—Bases for supporting the fuse; Separate parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/58—Electric connections to or between contacts; Terminals
    • H01H2001/5888—Terminals of surface mounted devices [SMD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H01H2085/0414—Surface mounted fuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

상부 표면, 제1 단부 및 종 방향으로 상기 제1 단부와 이격되어 있는 제2 단부를 구비하는 기판을 포함할 수 있는 표면-실장이 가능한 박막 퓨즈 컴포넌트가 개시되어 있다. 박막 컴포넌트는 기판의 상부 표면 위에 형성되어 있는 퓨즈 층을 포함할 수 있다. 퓨즈 층은 박막 퓨즈 트랙을 포함할 수 있다. 외부 단자가 기판의 제1 단부를 따라 위치하고, 상기 퓨즈 층에 연결될 수 있다. 외부 단자는 전도성 중합성 조성물을 포함하는 컴플라이언트 층을 포함할 수 있다.

Description

컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈
관련 출원에 대한 상호 참조
본 출원은 2019년 5월 2일에 출원된 미국 가특허 출원 일련 번호 62/841,917의 출원 이익을 주장하며, 이는 그 전체가 참조로 본 명세서에 통합된다.
본 발명은 일반적으로 표면-실장, 박막 컴포넌트, 및 특히 컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈에 관한 것이다.
표면 실장은 회로 기판 조립에 선호되는 기술이 되었다. 결과적으로, 사실상 모든 유형의 전자 부품이 표면 실장(즉, 무연(leadless)) 실시형태 또는 애플리케이션을 위해 재설계되었거나 재설계되고 있다. 모든 유형의 전자 회로에 표면 실장 장치(SMD)를 신속하게 통합함에 따라 SMD 퓨즈가 필요하게 되었다.
퓨즈는 많은 회로 기판에서 필수적인 기능을 한다. 회로, 선택된 하위 회로 및/또는 특정 개별 컴포넌트를 융합함으로써, 단일 로컬 컴포넌트의 고장으로 인해 발생할 수 있는 전체 시스템의 손상을 방지할 수 있다.
표면 실장 퓨즈는 종종 상당한 열을 발생시킬 수 있는 간헐적인 전류 서지를 경험한다. 그 결과, 퓨즈는 열 사이클 및 열 응력을 경험할 수 있다. 열 응력으로 인해 표면 실장 퓨즈가 장착된 표면에서 강직한 단자가 분리될 수 있다.
본 개시의 일 실시형태에 따르면, 표면-실장이 가능한 박막 퓨즈 컴포넌트는 상부 표면, 제1 단부, 및 종 방향으로 상기 제1 단부로부터 이격되는 제2 단부를 갖는 기판을 포함할 수 있다. 박막 컴포넌트는 기판의 상부 표면 위에 형성된 퓨즈 층을 포함할 수 있다. 퓨즈 층은 박막 퓨즈 트랙을 포함할 수 있다. 외부 단자가 기판의 제1 단부를 따라 배치되고 박막 퓨즈 트랙과 전기적으로 연결될 수 있다. 외부 단자는 전도성 중합성의 조성물을 포함하는 컴플라이언트 층을 포함할 수 있다.
본 개시의 일 실시형태에 따르면, 표면-실장이 가능한 박막 퓨즈 컴포넌트를 형성하는 방법이 개시된다. 이 방법은 제1 단부 및 종 방향으로 제1 단부로부터 이격된 제2 단부를 갖는 기판을 제공하는 단계를 포함할 수 있다. 이 방법은 기판의 상부 표면 위에 형성된 퓨즈 층을 증착하는 단계를 포함할 수 있다. 퓨즈 층은 박막 퓨즈 트랙을 포함할 수 있다. 상기 방법은 상기 기판의 제1 단부를 따라 퓨즈 층과 연결되는 외부 단자를 형성하는 단계를 포함할 수 있다. 외부 단자는 전도성 중합성의 조성물을 포함하는 컴플라이언트 층을 포함할 수 있다.
본 기술 분야의 통상의 지식을 가진 사람을 대상으로 하는 현재 개시된 주제에 대한 완전하고 가능한 설명이 첨부된 도면을 참조하는 명세서에 설명되어 있다.
도 1은 본 개시내용의 측면들에 따른 표면-실장이 가능한 박막 퓨즈 컴포넌트의 일 실시형태의 절단 사시도이다.
도 2는 본 개시내용의 측면들에 따른 도 1의 표면-실장이 가능한 퓨즈 컴포넌트의 실시형태의 측면 입면도이다.
도 3a는 본 개시내용의 측면에 따른 표면-실장이 가능한 박막 퓨즈 컴포넌트의 다른 실시형태의 사시도이다.
도 3b는 도 3a의 표면-실장이 가능한 박막 퓨즈 컴포넌트의 실시형태의 일부의 사시도이다.
도 4는 본 개시의 측면에 따른 표면-실장이 가능한 박막 퓨즈 컴포넌트를 형성하기 위한 방법의 흐름도이다.
본 명세서 및 첨부된 도면 전체에 걸쳐 참조 문자의 반복 사용은 본 기술의 동일하거나 유사한 특징, 단계 또는 기타 요소를 나타내기 위한 것이다.
당업자는 본 개시가 단지 예시적인 실시형태의 설명이고, 더 넓은 측면이 예시적인 구성으로 구현되는 본 주제의 더 넓은 측면을 제한하는 것으로 의도되지 않는다는 것을 이해해야 한다.
일반적으로, 본 개시는 컴플라이언트 층을 포함하는 적어도 하나의 외부 단자를 포함하는 표면 실장형(SMD) 퓨즈에 관한 것이다. 박막 퓨즈는 종종 전류 서지로 인한 열 사이클을 경험한다. 이러한 열 사이클링 동안, 컴플라이언트 층은 외부 단자가 부착된 장착 표면에서 단자의 파손 또는 분리를 방지할 수 있다.
상기 박막 퓨즈 컴포넌트는 제1 단부와, 길이 방향으로 상기 제1 단부와 이격된 제2 단부를 구비하는 기판을 포함할 수 있다. 박막 퓨즈 트랙을 포함하는 퓨즈 층은 기판의 상부 표면 위에 형성될 수 있다. 제1 외부 단자가 기판의 제1 단부를 따라 배치되고, 박막 퓨즈 트랙과 연결될 수 있다. 제2 외부 단자는 기판의 제2 단부를 따라 배치되고, 박막 퓨즈 트랙과 연결될 수 있다.
본 명세서에 사용된 바와 같이, "위에 형성된(formed over)"은 다른 층과 직접 접촉하는 층을 지칭할 수 있다. 그러나, 이들 사이에 중간 층이 형성될 수도 있다. 추가적으로, 바닥 표면과 관련하여 사용될 때, "위에 형성된"은 컴포넌트의 외부 표면에 대해 사용될 수 있다. 따라서, 바닥 표면 "위에 형성된" 층은 그것이 형성되는 층보다 컴포넌트의 외부에 더 가까울 수 있다.
외부 단자들 중 하나 이상은 전도성 중합성의 조성물을 포함하는 컴플라이언트 층을 포함할 수 있다. 전도성 중합성의 조성물은 하나 이상의 적합한 중합성(polymeric) 재료를 포함할 수 있다. 일 예로, 컴플라이언트 층은 에폭시, 폴리이미드, 아미도아민, 페놀, 및/또는 실록산 에폭시를 포함할 수 있다. 중합체는 열경화성 수지 또는 열가소성 수지를 포함할 수 있다.
전도성 중합성의 조성물은 중합체 내에 (예를 들어, 중합체 기지로) 분산될 수 있고 컴플라이언트 층의 전기 전도도를 개선할 수 있는 전도성 입자를 포함할 수 있다. 전도성 입자는 은, 금, 구리 등과 같은 금속이거나 이를 포함할 수 있다. 예를 들어, 전도성 입자는 은, 구리, 금, 니켈, 주석, 티타늄, 또는 기타 전도성 금속이거나 이를 포함할 수 있다. 따라서, 일부 실시형태에서 컴플라이언트 층은 은-충전 폴리머, 니켈-충전 폴리머, 구리-충전 폴리머 등을 포함할 수 있다.
일부 실시형태에서, 전도성 입자 중 하나 이상은 베이스 재료 위에 형성된 전도성 재료 층을 포함할 수 있다. 예를 들어, 전도성 입자 중 하나 이상은 베이스 금속(예를 들어, 구리) 위에 귀금속(예를 들어, 은, 금 등)의 층을 가질 수 있다.
컴플라이언트 층은 약 23℃ 및 20% 상대 습도에서 ASTM D638-14에 따라 시험할 때 약 20 GPa 미만, 일부 실시형태에서는 약 10 GPa 미만, 일부 실시형태에서는 약 5 GPa 미만 및 일부 실시형태에서는 약 3 GPa 미만의 영률을 가질 수 있다.
컴플라이언트 층은 낮은 전기 저항을 나타낼 수 있다. 예를 들어, 컴플라이언트 층은 ASTM B193-16에 따라 테스트된 약 0.01 ohm-㎝ 미만, 일부 실시형태에서는 약 0.001 ohm-㎝ 미만, 일부 실시양태에서는 약 0.0001 ohm-㎝ 이하의 체적 저항률을 나타낼 수 있다.
외부 단자의 컴플라이언트 층은 모놀리식 바디를 전도성 중합체 조성물 용액에 침지하여 전도성 중합체 조성물의 후막 층을 형성함으로써 형성될 수 있다.
박막 소자를 포함할 수 있는 퓨즈 층은 다양한 적절한 기술을 사용하여 형성될 수 있다. 이용될 수 있는 기술의 예는 화학적 증착(예를 들어, 화학 기상 증착), 물리적 증착(예를 들어, 스퍼터링), 또는 박막 요소를 형성하기 위한 임의의 다른 적절한 증착 기술을 포함한다. 추가적인 예에는 박막 요소를 형성하기 위한 임의의 적절한 패터닝 기술(예를 들어, 포토리소그래피), 에칭, 및 임의의 다른 적절한 감산(subtractive) 기법이 포함된다.
박막 요소를 포함할 수 있는 퓨즈 층은 다양한 적합한 재료일 수 있거나 이를 포함할 수 있다. 예를 들어, 구리를 포함하여 전도성 및 연성이 높은 다양한 금속이 사용될 수 있다. 일부 실시형태에서, 박막 요소는 니켈(Ni)이거나 이를 포함할 수 있다.
퓨즈 층의 두께는 다를 수 있다. 예를 들어, 일부 실시형태에서 퓨즈 층의 두께는 약 0.05 미크론 내지 약 40 미크론, 일부 실시형태에서 약 0.1 미크론 내지 약 30 미크론, 일부 실시형태에서 약 0.5 미크론 내지 약 10 미크론의 범위일 수 있다.
일부 실시형태에서, 퓨즈 트랙은 일반적으로 직선일 수 있다. 또한, 예를 들어 추가 길이가 필요하거나 바람직한 경우 다른 구성이 가능하다는 것을 이해해야 한다. 예로서, 일부 실시형태에서, 퓨즈 트랙은 곡선형일 수 있거나, 지그재그일 수 있거나, 또는 사인 곡선 형상을 가질 수 있다.
퓨즈 트랙은 지정된 시간 내에 최대 전류를 초과하는 전류가 퓨즈 트랙을 통해 흐를 때 "고장(fail)" 또는 "단선(blow)"(예를 들어, 단자를 함께 전기적으로 연결하는 것을 중지)하도록 구성될 수 있다. 최대 전류는 퓨즈 컴포넌트의 정격 전류와 관련될 수 있다. 예를 들어, 임계 전류는 정격 전류의 250%로 퓨즈가 5초 이내에 끊어질 수 있다.
다른 실시형태에서, 퓨즈는 약 0.1 암페어 내지 약 4 암페어, 또는 그 이상, 일부 실시형태에서 약 0.25 암페어 내지 약 2 암페어 범위의 최대 전류를 가질 수 있다. 그러나 다른 실시형태에서 퓨즈는 초저전류 퓨즈로 구성될 수 있다. 그러한 실시형태에서, 퓨즈의 최대 전류는 약 5 ㎃ 내지 약 100 ㎃, 일부 실시형태에서는 약 10 ㎃ 내지 약 75 ㎃, 일부 실시형태에서는 약 20 ㎃ 내지 약 50 ㎃의 범위일 수 있다.
박막 퓨즈 컴포넌트는 적어도 하나의 단자를 포함할 수 있다. 일부 실시형태에서, 컴포넌트는 한 쌍의 단자를 포함할 수 있다. 그러나, 다른 실시형태에서, 컴포넌트는 2개보다 많은 단자를 포함할 수 있다. 예를 들어, 일부 실시형태에서 단자의 수는 2 내지 12개, 또는 그 이상, 일부 실시형태에서는 2 내지 10개, 일부 실시형태에서는 2 내지 8개의 범위일 수 있다. 단자들은 길이 방향 중심선, 측면 중심선 또는 두 중심선 모두의 주위에 대칭으로 배치될 수 있다. 예를 들어, 컴포넌트는 각 측면에 2개의 단자, 각 측면에 3개의 단자, 각 측면에 4개의 단자 또는 그 이상을 포함할 수 있다.
단자(들)는 다층을 포함할 수 있다. 층들은 침지, 스크린 인쇄, 전기도금, 화학적 증착(예를 들어, 화학적 기상 증착), 물리적 증착(예를 들어, 스퍼터링), 또는 임의의 다른 적절한 기법과 같은 다양한 기법을 사용하여 형성될 수 있다.
일부 실시형태에서, 단자는 기판의 제1 단부 위에 형성되고 박막 퓨즈 트랙과 전기적으로 접촉하는 제1 층을 포함할 수 있다. 전도성 재료의 제1 층은 구리일 수 있거나 구리를 포함할 수 있다(예를 들어, 전도성 페이스트의 인쇄 또는 침지를 사용하여 형성됨). 다른 실시형태에서, 전도성 재료의 제1 층은 금, 은, 백금, 니켈, 구리, 강 또는 이들의 조합과 같은 다양한 다른 적절한 재료이거나 이를 포함할 수 있다. 컴플라이언트 층은 제1 층 위에 형성될 수 있다. 그러나, 컴플라이언트 층과 기판 사이에 다중 층이 형성될 수 있음을 이해해야 한다.
일부 실시형태에서, 단자는 제1 층 위에 형성될 수 있는 컴플라이언트 층 위에 형성된 하나 이상의 추가 전도성 층을 포함할 수 있다. 예를 들어, 제2 층이 컴플라이언트 층 위에 형성될 수 있다. 따라서, 컴플라이언트 층은 제1 층과 제2 층 사이에 형성될 수 있다. 일부 실시형태에서, 제3 층이 제2 층 위에 형성될 수 있다. 제2 층 및/또는 제3 층은 납땜 가능한 전도성 재료를 포함할 수 있다. 예를 들어, 제2 층은 니켈이거나 이를 포함할 수 있다. 제3 층은 주석일 수 있거나 이를 포함할 수 있다. 제2 층 및/또는 제3 층은 대안적으로 주석, 니켈, 납, 또는 이들의 혼합물일 수 있거나 이를 포함할 수 있음을 이해해야 한다.
단자의 제1 층의 두께는 약 10 미크론 내지 약 200 미크론, 일부 실시형태에서는 약 15 미크론 내지 약 100 미크론, 일부 실시형태에서는 약 15 미크론 내지 약 100 미크론, 일부 실시형태에서는 약 15 미크론 내지 약 80 미크론, 일부 실시형태에서는 약 20 미크론 내지 약 60 미크론의 범위일 수 있다.
단자의 컴플라이언트 층의 최대 두께는 약 10 미크론 내지 약 200 미크론, 일부 실시형태에서는 약 15 미크론 내지 약 100 미크론, 일부 실시형태에서는 약 15 미크론 내지 약 80 미크론, 및 일부 실시형태에서는 약 20 미크론 내지 약 60 미크론의 범위일 수 있다.
퓨즈 층의 두께에 대한 컴플라이언트 층의 최대 두께의 비는 약 0.25 내지 약 100, 일부 실시형태에서는 약 0.3 내지 약 50, 일부 실시형태에서는 약 0.5 내지 약 30, 일부 실시형태에서는 약 1 내지 약 20, 일부 실시형태에서는 약 2 내지 약 10, 일부 실시형태에서는 약 3 내지 약 8의 범위일 수 있다. 예를 들어, (얇은 퓨즈 층에 상응하는) 비교적 작은 접촉 면적을 갖는 퓨즈는 비교적 두꺼운 컴플라이언트 층으로부터, 퓨즈 층과 외부 단자 사이의 접촉 영역에서 열 응력을 완화하는 혜택을 볼 수 있다. 따라서, 설명된 위의 비율은 퓨즈 층과 외부 단자 사이에 보다 견고하고 신뢰할 수 있는 연결을 제공하여, 퓨즈를 보다 견고하고 신뢰할 수 있게 만든다.
단자의 제2 층의 두께는 약 1 미크론 내지 약 30 미크론, 일부 실시형태에서 약 2 미크론 내지 약 20 미크론, 일부 실시형태에서 약 3 미크론 내지 약 15 미크론, 일부 실시형태에서 약 4 미크론 내지 약 10 미크론의 범위, 예를 들어, 약 7 미크론일 수 있다.
단자의 전체 두께(예를 들어, 제1 층 및 존재하는 후속 층 모두를 포함)는 바람직하게는 약 15 미크론 내지 약 60 미크론, 일부 실시형태에서는 약 20 미크론 내지 약 40 미크론의 범위일 수 있다.
퓨즈 층은 박막 퓨즈 트랙과 연결된 하나 이상의 콘택 패드를 포함할 수 있다. 제1 콘택 패드는 박막 소자와 전기적으로 연결될 수 있고, 이 콘택 패드는 기판의 제1 단부 또는 제2 단부 중 하나의 단부로 연장되고, 제1 단부에서 외부 단자 중 하나와 전기적으로 연결될 수 있다.
일부 실시형태에서, 컴포넌트는 퓨즈 층의 위 및/또는 아래에 형성된 적어도 하나의 접착 층을 포함할 수 있다. 접착 층은 퓨즈 층과 인접 층 사이의 접착력을 향상시키기에 적합한 다양한 재료이거나 이를 포함할 수 있다. 예를 들어, 접착 층은 Ta, Cr, TaN, TiW, Ti 또는 TiN 중 적어도 하나를 포함할 수 있다. 예를 들어, 일부 실시형태에서, 접착 층은 탄탈륨(Ta)(예를 들어, 탄탈륨 또는 이의 산화물 또는 질화물)이거나 이를 포함할 수 있고, 접착력을 향상시키기 위해 퓨즈 층과 기판 사이에 형성될 수 있다. 다른 예로서, 일부 실시형태에서, 접착 층이 퓨즈 층 위에 그리고 패시베이션 층 아래에 형성될 수 있으며, 이는 아래에서 더 자세히 설명된다. 이론에 얽매이지 않고, 격자 불일치 및 잔류 응력과 같은 현상을 극복하기 위해 접착 층의 재료가 선택될 수 있다.
접착 층(들)은 다양한 적합한 두께를 가질 수 있다. 예를 들어, 일부 실시형태에서 접착 층의 두께는 약 100 옹스트롬 내지 약 2000 옹스트롬, 일부 실시형태에서는 약 200 옹스트롬 내지 약 800 옹스트롬, 일부 실시형태에서는 약 400 옹스트롬 내지 약 600 옹스트롬의 범위일 수 있다.
대안적인 실시형태에서, 박막 퓨즈 컴포넌트는 퓨즈 층의 적어도 일부 위에 형성된 하나 이상의 패시베이션 층을 포함할 수 있다. 패시베이션 층이 퓨즈 층 위에 적용될 수 있다. 패시베이션 층은 단자를 형성하는 데 사용되는 증착 공정(예를 들어, 전기도금)으로부터 박막 퓨즈를 덮고 보호할 수 있다. 패시베이션 층은 폴리머 재료를 포함하는 다양한 적절한 재료로 형성될 수 있다. 예를 들어, 일부 실시형태들에서, 패시베이션 층은 폴리이미드이거나 이를 포함할 수 있다. 일부 실시형태에서, 패시베이션 층(들)은 실리콘 산질화물, Al2O3, SiO2, Si3N4, 벤조사이클로부텐, 또는 유리 중 적어도 하나를 포함할 수 있다.
일부 실시형태에서, 보호 층이 패시베이션 층(존재하는 경우) 위에 또는 퓨즈 층 바로 위에 적용될 수 있다. 보호 층은 두께가 약 3 미크론 내지 약 25 미크론, 일부 실시형태에서는 약 5 미크론 내지 약 20 미크론, 일부 실시형태에서는 약 7 미크론 내지 약 15 미크론 범위의 두께를 가질 수 있다. 일부 실시형태에서, 다중 보호 층이 사용될 수 있다.
기판, 패시베이션 층, 및/또는 보호 층은 유리, 세라믹, 또는 유리-세라믹 혼합물과 같은 다양한 무기 재료로 형성될 수 있다. 기판은 일반적으로 약 10 W/(mK) 미만, 일부 실시형태에서는 약 5 W/(mK) 미만, 일부 실시형태에서는 약 3 W/(mK) 미만, 일부 실시형태에서는 약 2 W/(mK) 미만, 일부 실시형태에서는 약 1 W/(mK) 미만, 일부 실시형태에서는 약 0.1 W/(mK) 초과의 낮은 열전도도를 가질 수 있다. 그러나, 다른 실시형태에서, 기판은 10 W/(mK)보다 큰 열전도율을 가질 수 있다. 예를 들어, 기판은 실리콘 산질화물, 실리콘 산화물, 실리콘, 알루미나, 사파이어, 및/또는 다른 적절한 재료를 포함할 수 있다.
일부 실시형태에서, 패시베이션 층 및/또는 보호 층은 페이스트(예를 들어, 유리 페이스트, 유리-세라믹 페이스트 등)를 증착한 후 소성 단계를 수행함으로써 형성될 수 있다. 그러나, 패시베이션 층 및/또는 보호 층을 형성하기 위해 임의의 적합한 프로세스가 사용될 수 있다.
도 1은 본 개시의 양태에 따른 박막 퓨즈 컴포넌트(100)의 일 실시형태의 사시도이다. 도 2는 컴플라이언트 층을 포함하는 외부 단자를 도시하는 도 1의 박막 퓨즈 컴포넌트(100)의 측면도이다. 도 1 및 도 2를 참조하면, 컴포넌트(100)는 기판(102)을 포함할 수 있다. 기판(102)은 상부 표면(104), 제1 단부(106), 및 종 방향(110)으로 제1 단부(106)로부터 이격된 제2 단부(108)(도 1)를 가질 수 있다.
퓨즈 층(112)은 기판(102)의 상부 표면(104) 위에 형성될 수 있다. 퓨즈 층(112)은 박막 퓨즈 트랙(114)을 포함할 수 있다. 퓨즈 층(112)은 Z-방향(115)에서 약 40 미크론의 두께(113)를 가질 수 있다. 퓨즈 트랙(114)은 예를 들어 도 1에 도시된 바와 같이 일반적으로 직선일 수 있다. 또한, 예를 들어 추가 길이가 필요하거나 바람직한 경우 다른 구성이 가능하다는 것을 이해해야 한다. 예로서, 일부 실시형태에서, 퓨즈 트랙(114)은 만곡될 수 있거나, 지그재그일 수 있거나, 사인파 형상을 가질 수 있다.
퓨즈 트랙(114)은 지정된 시간(예를 들어, 5초) 내에 최대 전류를 초과하는 전류가 퓨즈 트랙(114)을 통해 흐를 때 "고장" 또는 "단선"(예를 들어, 단자들을 함께 전기적으로 연결하는 것을 중지)하도록 구성될 수 있다. 최대 전류는 퓨즈 컴포넌트의 정격 전류와 관련될 수 있다. 예를 들어, 임계 전류는 정격 전류의 250%로 퓨즈가 5초 이내에 끊어질 수 있다.
퓨즈 층(112)은 기판(102)의 제1 단부(106)로 연장되는 제1 콘택 패드(116) 및 기판(102)의 제2 단부(108)로 연장되는 제2 콘택 패드(118)(도 2)를 포함할 수 있다. 콘택 패드들(116, 118)은 퓨즈 층(112)이 형성되는 중에 퓨즈 트랙(204)과 일체로 형성될 수 있다. 제2 콘택 패드(118)는 일반적으로 제1 콘택 패드(116)와 유사할 수 있다. 예를 들어, 콘택 패드들(116, 118)은 측면 중심선(120)에 대해 대칭일 수 있다(도 2). 그러나, 콘택 패드들(116, 118)은 직사각형 정사각형, 삼각형, 원형 등을 포함하는 임의의 적합한 형상을 가질 수 있음을 이해해야 한다.
표면-실장이 가능한 박막 퓨즈 컴포넌트(100)는 박막 퓨즈 층(112) 위에 형성된 하나 이상의 보호 층을 포함할 수 있다. 예를 들어, 박막 퓨즈 층(112) 위에 제1 보호 층(122)이 형성될 수 있다. 제2 패시베이션 층(124)이 제1 패시베이션 층(122) 위에 형성될 수 있다.
표면-실장이 가능한 박막 퓨즈 컴포넌트(100)는 기판(102)의 제1 단부(106)를 따라 배치되고 퓨즈 층(112)의 제1 콘택 패드(116)와 연결되는 제1 외부 단자(140)를 포함할 수 있다. 퓨즈 컴포넌트(100)는 기판(102)의 제2 단부(108)를 따라 배치되고 제2 콘택 패드(118)와 연결된 제2 외부 단자(142)를 포함할 수 있다.
예를 들어, 제1 외부 단자(140)는 기판(102)의 제1 단부(106) 위에 형성되고 제1 콘택 패드(116)와 전기적으로 연결되는 제1 베이스 층(146)을 포함할 수 있다. 제2 외부 단자(142)는 기판(102)의 제2 단부(108) 위에 형성되고 제2 콘택 패드(118)와 전기적으로 연결되는 제2 베이스 층(148)을 포함할 수 있다. 베이스 층들(146, 148)은 기판(102)의 단부(106, 108)를 침지하여 구리, 은 등과 같은 전도성 재료의 후막 층을 형성함으로써 형성될 수 있다. 그러나, 다른 실시형태에서, 베이스 층들(146, 148)은 도금(예를 들어, 전해 또는 무전해 도금 또는 이들의 조합)과 같은 다른 적절한 기술을 사용하여 형성될 수 있다.
제1 외부 단자(140)는 제1 베이스 층(146) 위에 형성된 제1 컴플라이언트 층(150)을 포함할 수 있다. 제2 외부 단자(142)는 제2 베이스 층(148) 위에 형성된 제2 컴플라이언트 층(152)을 포함할 수 있다. 컴플라이언트 층들(150, 152)은 전도성 중합성의 조성물을 포함할 수 있다. 예를 들어, 전도성 중합성의 조성물은 중합체 재료(예를 들어, 에폭시) 및 예를 들어 전술한 바와 같은 전도성 입자를 포함할 수 있다.
컴플라이언트 층들(150, 152)은 길이 방향(110)으로 각각의 최대 두께(153, 155)를 가질 수 있다. 퓨즈 층(112)의 두께(113)에 대한 컴플라이언트 층(150, 152)의 최대 두께(153, 155)의 비는 약 0.25 내지 약 4의 범위일 수 있다.
외부 단자들(140, 142)은 컴플라이언트 층(150, 152) 위에 형성된 하나 이상의 도금 층을 포함할 수 있다. 예를 들어, 제1 외부 단자(140)는 제1 컴플라이언트 층(150) 위에 형성된 제1 도금 층(154)을 포함할 수 있다. 제2 외부 단자(142)는 제2 컴플라이언트 층(152) 위에 형성된 제2 도금 층(156)을 포함할 수 있다. 일부 실시형태에서, 각각의 제2 도금 층(158, 160)은 선택적으로 제1 도금 층(154, 156) 위에 형성될 수 있다.
도금 층(154, 156, 158, 160)은 다양한 적절한 금속으로 형성될 수 있다. 일 실시형태에서, 제1 도금 층(154, 156)은 니켈을 포함할 수 있다. 제2 도금 층(158, 160)은 주석을 포함할 수 있다. 그러나, 전도성 재료의 임의의 적절한 조합이 제1 도금 층(154, 156) 및/또는 제2 도금 층(158, 160)에 사용될 수 있다. 그러나, 다른 실시형태에서 단자(140, 142)는 상이한 도금 구성(예를 들어, 제1 도금 층(154, 156) 및/또는 제2 도금 층(158, 160) 중 하나 이상이 없는 구성)을 가질 수 있다.
일부 실시형태에서, 보호 층이 퓨즈(100)의 외부를 따라 노출될 수 있다(예를 들어, 패시베이션 층(들)(122, 124) 및/또는 기판(102)의 바닥 표면(157) 위에 도포됨). 보호 층은 약 5 미크론 내지 약 25 미크론 범위의 두께를 가질 수 있다. 예로서, 보호 층(들)은 유리, 세라믹, 또는 유리-세라믹 혼합물을 포함할 수 있다.
일례로서, 패시베이션 층(들)(122, 124)은 유리 또는 유리-세라믹 혼합물이거나 이를 포함할 수 있다. 보호 층(들)은 제2 패시베이션 층(124) 위에 형성될 수 있고, 유리 또는 유리-세라믹 혼합물이거나 이를 포함할 수 있다.
도 3a는 본 개시내용의 측면에 따른 표면-실장이 가능한 박막 퓨즈 컴포넌트(200)의 다른 실시형태의 사시도를 도시한다. 도 3b는 도 3a의 표면-실장이 가능한 박막 퓨즈 컴포넌트(200)의 일부를 도시한 사시도이다. 박막 퓨즈(200)는 도 1을 참조하여 전술한 바와 실질적으로 동일한 방식으로 다수의 층을 포함하여 구축될 수 있다. 도 1을 참조하면, 유리, 세라믹, 또는 유리-세라믹 기판 층(202)으로 시작한다. 퓨즈 층(204)은, 예를 들어 도 1을 참조하여 위에서 설명된 바와 같이, 각각의 단부에 일체형 콘택 패드(206)를 갖는 퓨즈 트랙(204)을 포함할 수 있다. 퓨즈 층(204)은 기판(202) 상에 도전성 재료를 스퍼터링 하고, 그런 다음 퓨즈 트랙(204) 및 콘택 패드(206)를 패터닝 함으로써 형성될 수 있다. 퓨즈 층(204)은 구리 또는 니켈을 포함할 수 있다. 퓨즈 층과 인접한 층(예를 들어, 기판(202) 및/또는 제1 패시베이션 층(208)) 사이의 접착을 개선하기 위해 퓨즈 층(204) 아래 및/또는 퓨즈 층(204) 위에 하나 이상의 접착 층이 형성될 수 있다.
표면-실장형 박막 퓨즈 컴포넌트(200)는 기판(202)의 제1 단부(250)를 따라 배치되고 퓨즈 층(204)의 제1 콘택 패드(206)와 연결되는 제1 외부 단자(242)를 포함할 수 있다. 퓨즈 컴포넌트(200)는 기판(202)의 제2 단부(252)를 따라 배치되고 제2 콘택 패드(254)와 연결되는 제2 외부 단자(244)를 포함할 수 있다.
보다 구체적으로, 도 3b를 참조하면, 박막 퓨즈(200)는 콘택 패드(206)의 도전 층(226)(예를 들어, 니켈)을 덮는 제1 접착 층(216)을 포함할 수 있다. 박막 퓨즈(200)는 도전 층(226) 위에 형성된 제2 접착 층(236)을 포함할 수 있다. 이 예에서, 도전성 층(226) 및 접착 층(216, 236)(존재한다면)은 약 0.1 미크론 내지 약 10 미크론 두께 범위의 총 두께를 가질 수 있다. 접착 층(216, 236) 및 도전 층(226)은 기판(202) 위에 연속적으로 스퍼터링 될 수 있다(도 3a). 대안적인 실시형태에서, Ni, Co, Fe 또는 이들의 합금과 같은 자성 금속, 또는 적절한 저항/융점을 갖는 구리와 같은 다른 금속이 사용될 수 있다. 위에서 논의된 바와 같이, 다른 재료 및 구성이 또한 사용될 수 있다.
일부 실시형태에서, 전극 재료(246)는 도전 층(226)(예를 들어, 니켈 또는 구리를 포함함) 위에 제공되어 도전 층(226)과 접촉할 수 있다. 전극 재료(246)는 전극 재료(246)가 제1 외부 단자(242)(도 3a)와 접촉하도록 기판(202)의 에지로 연장될 수 있다(도 3a). 따라서, 전극 재료(246)는 퓨즈 층(206)과 제1 외부 단자(242) 사이의 접촉 면적을 증가시켜, 그들 사이의 보다 견고한 연결을 형성할 수 있다. 결과적으로 퓨즈는 열 사이클 및 열 응력에 대해 더 탄력적일 수 있다.
예시적인 구성에서, 전극 재료(446)는 구리(Cu)일 수 있고 제1 패시베이션 층(216) 위에 전기도금될 수 있다. 전극 재료(246)를 증착하기 위한 다른 방법이 사용될 수도 있으며, 이는 통상의 기술자라면 이해할 수 있을 것이다. 또한 전극 재료(246)는 구리 이외의 전도성 재료로 제조될 수 있음을 이해해야 한다. 또한, 일부 실시형태에서 퓨즈 컴포넌트(200)는 이러한 추가 전극 재료(246)가 결여될 수 있음을 이해해야 한다.
다시 도 3a를 참조하면, 전극 재료(246)의 배치에 이어, 실리콘 산질화물(SiNO)의 제1 패시베이션 층(208)이 퓨즈 층(204) 위에 형성될 수 있다. 제2 패시베이션 층(210)(또는 보호 밀봉 층)이 패시베이션 층(208) 위에 형성될 수 있다. 마지막으로 유리 커버(212), 또는 대안적으로 다른 절연 재료가 적용될 수 있다. 단부 종단(242, 244)은 컴플라이언트 층을 포함할 수 있고, 일반적으로 도 2를 참조하여 위에서 설명된 바와 같이 구성될 수 있다.
도 4는 본 개시의 측면들에 따른 표면-실장 가능한 박막 퓨즈 컴포넌트를 형성하기 위한 방법(400)의 흐름도이다. 일반적으로, 방법(400)은 도 1 내지 도 3b를 참조하여 위에서 설명된 박막 퓨즈(100, 200)를 참조하여 본 명세서에서 설명될 것이다. 그러나, 개시된 방법(400)은 임의의 적절한 박막 퓨즈로 구현될 수 있음을 이해해야 한다. 또한, 비록 도 4는 예시 및 논의를 위해 특정 순서로 수행되는 단계를 도시하지만, 여기서 논의된 방법은 임의의 특정 순서 또는 배열로 제한되지 않는다. 본 명세서에 제공된 개시내용을 사용하여, 당업자는 본 개시내용의 범위를 벗어나지 않고 다양한 방식으로 본 명세서에 개시된 방법의 다양한 단계가 생략, 재배열, 결합 및/또는 적응될 수 있음을 이해할 것이다.
방법(400)은 (402)에서, 예를 들어 도 1 내지 도 3b를 참조하여 위에서 설명된 바와 같이 제1 단부 및 종 방향으로 제1 단부로부터 이격된 제2 단부를 갖는 기판을 제공하는 단계를 포함할 수 있다.
방법(400)은 (404)에서, 기판의 상부 표면 위에 형성된 퓨즈 층을 증착하는 단계를 포함할 수 있다. 퓨즈 층은 예를 들어 도 1 내지 도 3b를 참조하여 전술한 바와 같이 박막 퓨즈 트랙을 포함할 수 있다.
방법(400)은 (406)에서, 예를 들어 도 1 내지 도 3b를 참조하여 위에서 설명된 바와 같이, 기판의 제1 단부를 따라 퓨즈 층과 연결된 외부 단자를 형성하는 단계를 포함할 수 있다. 외부 단자는 전도성 고분자 조성물을 포함할 수 있는 컴플라이언트 층을 포함할 수 있다.
본 주제가 그 특정 실시형태와 관련하여 상세하게 설명되었지만, 당업자는 전술한 내용을 이해하면 이러한 실시형태에 대한 변경, 변형 및 등가물을 용이하게 생성할 수 있음을 이해할 것이다. 따라서, 본 개시내용의 범위는 제한이 아니라 예시에 의한 것이며, 본 개시내용은 통상의 기술자에게 명백한 바와 같이 본 주제에 대한 그러한 수정, 변형 및/또는 추가의 포함을 배제하지 않는다.

Claims (16)

  1. 상부 표면, 제1 단부 및 종 방향으로 상기 제1 단부와 이격되어 있는 제2 단부를 구비하는 기판;
    박막 퓨즈 트랙을 포함하며, 상기 기판의 상부 표면 위에 형성되어 있는 퓨즈 층; 및
    전도성 중합성 조성물을 포함하는 컴플라이언트 층을 포함하며, 상기 기판의 제1 단부를 따라 위치하고, 상기 퓨즈 층에 연결되어 있는 외부 단자;를 포함하고,
    상기 퓨즈 층은 상기 기판의 상부 표면과 수직인 Z-방향으로 퓨즈 층 두께를 구비하고;
    상기 컴플라이언트 층은 종 방향으로 최대 컴플라이언트 층 두께를 구비하며; 및
    상기 퓨즈 층 두께에 대한 상기 컴플라이언트 층의 최대 두께의 비가 0.25 내지 100이며,
    상기 컴플라이언트 층의 최대 두께가 10 미크론 내지 200 미크론인 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  2. 제1항에 있어서, 상기 전도성 중합성 조성물은 에폭시를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  3. 제1항에 있어서, 상기 전도성 중합성 조성물은 전도성 입자를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  4. 제3항에 있어서, 상기 전도성 입자는 은(silver)을 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  5. 제1항에 있어서, 상기 박막 퓨즈 트랙은, 상기 기판의 상부 표면과 수직인 Z-방향으로 40 미크론 미만의 두께를 갖는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  6. 제1항에 있어서, 상기 퓨즈 층은, 상기 박막 퓨즈 트랙과 전기적으로 연결된 콘택 패드를 포함하고, 상기 콘택 패드는 상기 기판의 제1 단부 또는 제2 단부 중 한 단부로 연장하고, 제1 단부에서 외부 단자 중 하나와 전기적으로 연결되어 있는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  7. 제6항에 있어서, 상기 외부 단자는 기판의 제1 단부 위에 형성되어 있고, 콘택 패드와 전기적으로 접촉하는 제1 층을 포함하고, 상기 컴플라이언트 층은 상기 제1 층 위에 형성되어 있는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  8. 제7항에 있어서, 상기 제1 층은 구리를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  9. 제1항에 있어서, 상기 외부 단자는 상기 컴플라이언트 층 위에 도금 층을 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  10. 제9항에 있어서, 상기 도금 층은 주석 또는 니켈 중 적어도 하나를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  11. 제1항에 있어서, 표면-실장이 가능한 박막 퓨즈 컴포넌트는 퓨즈 층 위에 형성된 보호 층을 추가로 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  12. 제11항에 있어서, 보호 층은 유리를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  13. 제1항에 있어서, 상기 기판은 유리를 포함하는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  14. 제1항에 있어서, 상기 퓨즈 컴포넌트는 0.1 A 내지 4 A 범위의 최대 전류에 노출되면 단선되도록 설계되는 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트.
  15. 표면-실장이 가능한 박막 퓨즈 컴포넌트를 형성하는 방법으로, 상기 방법은,
    제1 단부 및 종 방향으로 상기 제1 단부와 이격되어 있는 제2 단부를 구비하는 기판을 제공하는 단계;
    박막 퓨즈 트랙을 포함하며, 상기 기판의 상부 표면 위에 형성된 퓨즈 층을 적층하는 단계; 및
    전도성 중합성 조성물을 포함하는 컴플라이언트 폴리머를 포함하는 외부 단자를, 상기 기판의 제1 단부를 따라 그리고 상기 퓨즈 층에 연결되게 형성하는 단계를 포함하되,
    상기 퓨즈 층은 상기 기판의 상부 표면과 수직인 Z-방향으로 퓨즈 층 두께를 구비하고;
    상기 컴플라이언트 층은 종 방향으로 최대 컴플라이언트 층 두께를 구비하며; 및
    상기 퓨즈 층 두께에 대한 상기 컴플라이언트 층의 최대 두께의 비가 0.25 내지 100이며,
    상기 컴플라이언트 층의 최대 두께가 10 미크론 내지 200 미크론인 것을 특징으로 하는 표면-실장이 가능한 박막 퓨즈 컴포넌트 형성 방법.
  16. 삭제
KR1020217028562A 2019-05-02 2020-04-17 컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈 Active KR102726979B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962841917P 2019-05-02 2019-05-02
US62/841,917 2019-05-02
PCT/US2020/028752 WO2020223045A1 (en) 2019-05-02 2020-04-17 Surface-mount thin-film fuse having compliant terminals

Publications (2)

Publication Number Publication Date
KR20210150362A KR20210150362A (ko) 2021-12-10
KR102726979B1 true KR102726979B1 (ko) 2024-11-07

Family

ID=73016908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028562A Active KR102726979B1 (ko) 2019-05-02 2020-04-17 컴플라이언트 단자를 구비하는 표면-실장 박막 퓨즈

Country Status (8)

Country Link
US (2) US11404372B2 (ko)
JP (1) JP7453252B2 (ko)
KR (1) KR102726979B1 (ko)
CN (1) CN113692633B (ko)
DE (1) DE112020002188T5 (ko)
IL (1) IL287397B1 (ko)
TW (1) TWI842884B (ko)
WO (1) WO2020223045A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464509B (zh) * 2022-02-25 2024-11-19 中国振华集团云科电子有限公司 一种表贴式厚膜熔断器结构及其制造方法
WO2024189135A1 (en) * 2023-03-14 2024-09-19 Lotus Microsystems Aps A thermal conductor component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120092123A1 (en) * 2010-10-14 2012-04-19 Avx Corporation Low current fuse

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3116030A1 (de) * 1980-04-23 1982-03-25 CTS Corp., 46514 Elkhart, Ind. "verfahren zur befestigung eines elektrischen bauteils an einem substrat sowie an einem substrat befestigbares bauteil"
JP3253203B2 (ja) * 1993-01-19 2002-02-04 キヤノン株式会社 フレキシブル配線基板、及びこれを使用したインクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法
US5432378A (en) * 1993-12-15 1995-07-11 Cooper Industries, Inc. Subminiature surface mounted circuit protector
JPH09129115A (ja) * 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
US5777540A (en) * 1996-01-29 1998-07-07 Cts Corporation Encapsulated fuse having a conductive polymer and non-cured deoxidant
US5699032A (en) * 1996-06-07 1997-12-16 Littelfuse, Inc. Surface-mount fuse having a substrate with surfaces and a metal strip attached to the substrate using layer of adhesive material
JPH1050191A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子の製造方法
US6373371B1 (en) * 1997-08-29 2002-04-16 Microelectronic Modules Corp. Preformed thermal fuse
US5923239A (en) * 1997-12-02 1999-07-13 Littelfuse, Inc. Printed circuit board assembly having an integrated fusible link
JPH11186096A (ja) * 1997-12-25 1999-07-09 Matsushita Electric Ind Co Ltd 有機薄膜コンデンサ
US6002322A (en) * 1998-05-05 1999-12-14 Littelfuse, Inc. Chip protector surface-mounted fuse device
US6034589A (en) * 1998-12-17 2000-03-07 Aem, Inc. Multi-layer and multi-element monolithic surface mount fuse and method of making the same
US7385475B2 (en) * 2002-01-10 2008-06-10 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US7436284B2 (en) * 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
TWI323906B (en) 2007-02-14 2010-04-21 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
US20090009281A1 (en) * 2007-07-06 2009-01-08 Cyntec Company Fuse element and manufacturing method thereof
US9190235B2 (en) * 2007-12-29 2015-11-17 Cooper Technologies Company Manufacturability of SMD and through-hole fuses using laser process
US8525633B2 (en) 2008-04-21 2013-09-03 Littelfuse, Inc. Fusible substrate
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
CN102623272A (zh) * 2012-04-25 2012-08-01 东莞市贝特电子科技股份有限公司 片式保险丝
CN202957213U (zh) * 2012-08-08 2013-05-29 瑷司柏电子股份有限公司 超低额定电流薄膜晶片保险丝
KR101462798B1 (ko) * 2013-07-16 2014-11-20 삼성전기주식회사 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품
US20150200067A1 (en) * 2014-01-10 2015-07-16 Littelfuse, Inc. Ceramic chip fuse with offset fuse element
CN106663575B (zh) * 2014-05-16 2018-11-13 釜屋电机株式会社 片式熔断器及其制造方法
CN107408479A (zh) * 2015-04-07 2017-11-28 Soc株式会社 保险丝的制造方法、保险丝、电路基板的制造方法及电路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120092123A1 (en) * 2010-10-14 2012-04-19 Avx Corporation Low current fuse
JP2013539904A (ja) * 2010-10-14 2013-10-28 エイヴィーエックス コーポレイション 低電流ヒューズ

Also Published As

Publication number Publication date
TW202109587A (zh) 2021-03-01
JP7453252B2 (ja) 2024-03-19
US20200352026A1 (en) 2020-11-05
KR20210150362A (ko) 2021-12-10
IL287397A (en) 2021-12-01
US11837540B2 (en) 2023-12-05
IL287397B1 (en) 2025-09-01
CN113692633A (zh) 2021-11-23
US20220359389A1 (en) 2022-11-10
DE112020002188T5 (de) 2022-04-07
WO2020223045A1 (en) 2020-11-05
US11404372B2 (en) 2022-08-02
TWI842884B (zh) 2024-05-21
JP2022541367A (ja) 2022-09-26
CN113692633B (zh) 2024-12-17

Similar Documents

Publication Publication Date Title
US9847203B2 (en) Low current fuse
US6377467B1 (en) Surface mountable over-current protecting device
US11837540B2 (en) Surface-mount thin-film fuse having compliant terminals
US11798896B2 (en) Surface-mount thin-film components having terminals configured for visual inspection
US20140266565A1 (en) Laminated electrical fuse
JP4632358B2 (ja) チップ型ヒューズ
US6529115B2 (en) Surface mounted resistor
JPH0421359B2 (ko)
US7038572B2 (en) Power chip resistor
HK40064298B (zh) 具有顺应性端子的表面安装薄膜熔断器
HK40064298A (en) Surface-mount thin-film fuse having compliant terminals
JPH10308160A (ja) ヒューズ
JP4051783B2 (ja) ジャンパー抵抗器
KR100505475B1 (ko) 전극이 동일한 면에 위치한 피티씨 서미스터 및 그 제조방법
HK1170081A (en) Low current fuse
KR101041626B1 (ko) 표면실장용 칩 부품
TW201320141A (zh) 低電流保險絲
CN112997261B (zh) 表面可移动的正温度系数装置及其制造方法
HK40058946A (en) Surface-mount thin-film components having terminals configured for visual inspection
KR102327736B1 (ko) 퓨즈 소자 및 이의 제조 방법
JP2000113801A (ja) ヒューズ

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601