[go: up one dir, main page]

KR102701856B1 - Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법 - Google Patents

Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법 Download PDF

Info

Publication number
KR102701856B1
KR102701856B1 KR1020180098091A KR20180098091A KR102701856B1 KR 102701856 B1 KR102701856 B1 KR 102701856B1 KR 1020180098091 A KR1020180098091 A KR 1020180098091A KR 20180098091 A KR20180098091 A KR 20180098091A KR 102701856 B1 KR102701856 B1 KR 102701856B1
Authority
KR
South Korea
Prior art keywords
overvoltage protection
switch
protection switch
overvoltage
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180098091A
Other languages
English (en)
Other versions
KR20200022219A (ko
Inventor
김제국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180098091A priority Critical patent/KR102701856B1/ko
Priority to US16/260,253 priority patent/US11296494B2/en
Priority to CN201910459925.5A priority patent/CN110858711B/zh
Publication of KR20200022219A publication Critical patent/KR20200022219A/ko
Priority to US17/707,062 priority patent/US11862964B2/en
Application granted granted Critical
Publication of KR102701856B1 publication Critical patent/KR102701856B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/202—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage for DC systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H01R13/713—Structural association with built-in electrical component with built-in switch the switch being a safety switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G06F2212/2146—Solid state disk being detachable, e.g.. USB memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6666—Structural association with built-in electrical component with built-in electronic circuit with built-in overvoltage protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Protection Of Static Devices (AREA)

Abstract

USB(Universal Serial Bus) 인터페이스에서 과전압 보호를 위한 회로는, 본 개시의 예시적 실시예에 따라, USB 리셉터클(receptacle)의 핀에 연결된 과전압 보호 스위치, 및 핀에서 과전압 발생시 과전압 보호 스위치를 오프(off)하는 스위치 컨트롤러를 포함할 수 있고, 스위치 컨트롤러는, 과전압 보호 스위치가 정상 모드에서 제1 온-저항치를 가지고 저전력 모드에서 제1 온-저항치보다 높은 제2 온-저항치를 가지도록, 과전압 보호 스위치를 온(on)할 수 있다.

Description

USB 인터페이스에서 과전압 보호를 위한 회로 및 방법{CIRCUIT AND METHOD FOR PROTECTING OVERVOLTAGE IN UNIVERSAL SERIAL BUS INTERFACE}
본 개시의 기술적 사상은 USB 인터페이스에 관한 것으로서, 자세하게는 USB 인터페이스에서 과전압(overvoltage) 보호를 위한 회로 및 방법에 관한 것이다.
USB(또는 USB 표준)는 기기간 통신을 위하여 케이블, 커넥터, 통신 프로토콜을 정의하는 표준으로서, USB(Universal Serial Bus) 인터페이스는 다양한 어플리케이션들에서 폭넓게 사용되고 있다. USB는 데이터의 송수신을 위한 프로토콜뿐만 아니라 전력 전달에 관한 표준을 정의하고, 예컨대 USB PD(Power Delivery)는 20V, 5A와 같이 높은 전력 전달을 규정한다. 이에 따라, USB 리셉터클(receptacle)에 전도성 이물이 유입되거나 USB 케이블에서 단락이 발생하는 경우, 과전류로 인한 손상이 유발될 수 있고, USB 리셉터클 및 USB 플러그도 역시 손상될 수 있다.
본 개시의 기술적 사상의 일측면은 USB 인터페이스에 관한 것으로서, USB 인터페이스에서 낮은 전력을 사용하여 과전압 보호를 수행하기 위한 회로 및 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따라 USB(Universal Serial Bus) 인터페이스에서 과전압 보호를 위한 회로는, USB 리셉터클(receptacle)의 핀에 연결된 과전압 보호 스위치, 및 핀에서 과전압 발생시 과전압 보호 스위치를 오프(off)하는 스위치 컨트롤러를 포함할 수 있고, 스위치 컨트롤러는, 과전압 보호 스위치가 정상 모드에서 제1 온-저항치를 가지고 저전력 모드에서 제1 온-저항치보다 높은 제2 온-저항치를 가지도록, 과전압 보호 스위치를 온(on)할 수 있다.
본 개시의 기술적 사상의 일측면에 따라 USB 인터페이스에서 과전압 보호를 위한 회로는, USB 리셉터클(receptacle)의 핀에 연결된 과전압 보호 스위치, 및 핀에서 과전압 발생시 과전압 보호 스위치를 오프(off)하는 스위치 컨트롤러를 포함할 수 있고, 스위치 컨트롤러는, 정상 모드에서 과전압 보호 스위치가 제1 온-저항치를 가지도록 출력 전압을 생성하고 저전력 모드에서 파워 다운되는 전하 펌프를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따라 USB 인터페이스에서 과전압 보호를 위한 방법은, USB 리셉터클(receptacle)의 핀에서 과전압을 검출하는 단계, 과전압 검출시, 핀에 연결된 과전압 보호 스위치를 오프(off)하는 단계, 및 과전압 해소시, 과전압 보호 스위치를 온(on)하는 단계를 포함할 수 있고, 과전압 보호 스위치를 온하는 단계는, 정상 모드에서, 제1 온-저항치를 가지도록 과전압 보호 스위치를 제어하는 단계, 및 저전력 모드에서, 제1 온-저항치보다 높은 제2 온-저항치를 가지도록 과전압 보호 스위치를 제어하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 회로 및 방법에 의하면, USB 리셉터클에 포함된 핀에 과전압이 인가되더라도 내부 회로를 안전하게 보호할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 회로 및 방법에 의하면, 과전압 보호를 위한 회로의 전력 소비를 감소시킬 수 있고, 결과적으로 USB 장치의 전력 소비를 감소시킬 수 있다.
또한, 본 개시의 예시적 실시예에 따른 회로 및 방법에 의하면, 과전압 보호를 수행하면서도 USB 장치의 정상 모드에서 고속 동작을 지원할 수 있을 뿐만 아니라 USB 장치의 저전력 모드를 지원할 수도 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 USB 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 도 1의 USB 리셉터클의 예시를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 USB 장치를 나타내는 블록도이다.
도 4는 본 개시의 예시적 실시예에 따라 USB 인터페이스에서 과전압 보호를 위한 방법을 나타내는 순서도이다.
도 5는 본 개시의 예시적 실시예에 따른 스위치 컨트롤러를 나타내는 블록도이다.
도 6은 본 개시의 예시적 실시예에 따른 USB 장치를 나타내는 블록도이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따라 도 6의 USB 장치의 동작의 예시들을 나타내는 타이밍도들이다.
도 8은 본 개시의 예시적 실시예에 따른 USB 장치를 나타내는 블록도이다.
도 9는 본 개시의 예시적 실시예에 따라 도 8의 USB 장치의 동작의 예시를 나타내는 타이밍도이다.
도 10은 본 개시의 예시적 실시예에 따른 USB 장치를 나타내는 블록도이다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따라 도 10의 USB 장치의 동작의 예시들을 나타내는 타이밍도들이다.
도 12는 본 개시의 예시적 실시예에 따라 USB 인터페이스에서 과전압 보호를 위한 방법을 나타내는 순서도이다.
도 1은 본 개시의 예시적 실시예에 따른 USB 장치(100)를 나타내는 블록도이고, 도 2는 본 개시의 예시적 실시예에 따른 도 1의 USB 리셉터클(110)의 예시를 나타내는 블록도이다.
도 1을 참조하면, USB 장치(100)는 USB 인터페이스를 통해서 다른 장치와 통신할 수 있는 임의의 장치로서, 예컨대 데스크톱 컴퓨터, 서버 등과 같은 고정형(stationary) 기기일 수도 있고, 랩탑 컴퓨터, 모바일 폰, 태블릿 PC 등과 같은 휴대형(mobile) 기기일 수도 있으며, 또한 이상의 기기들에 포함되어 USB 인터페이스를 제공하는 부품일 수도 있다. 도 1에 도시된 바와 같이, USB 장치(100)는, USB 리셉터클(110), 종단 회로(120), 포트 컨트롤러(130), 전력 회로(140) 및 과전압 보호(overvoltage protection; OVP) 회로(150)를 포함할 수 있다.
USB 리셉터클(receptacle)(110)은 상대방 USB 엔티티(entity)와의 접속을 위하여, USB 케이블 또는 USB 엔티티의 일부인 USB 플러그(plug) 등에 결합될 수 있다. USB 리셉터클(110)은 복수의 노출된 핀들을 포함할 수 있고, 복수의 노출된 핀들을 통해서 신호가 송수신되거나 전력이 전달될 수 있다. 예를 들면, USB 리셉터클(110)은 도 2에 도시된 바와 같이, 전송 신호(TX+, TX-), 수신 신호(RX+, RX-), 채널 구성 신호들(CC1, CC2), VBUS 전압(V_BUS), 접지 전압을 전달하는 핀들을 포함할 수 있다. 일부 실시예들에서, USB 리셉터클(110)은, 도 2에 도시된 바와 같이, USB Type-C에 따른 핀 배치를 가질 수 있으나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점이 유의된다.
USB 리셉터클(110)에 USB 플러그가 결합되지 아니하는 동안 USB 리셉터클(110)에 전도성 이물(foreign material)이 유입되거나, USB 리셉터클(110)에 결합된 USB 케이블에서 단락이 발생하는 경우, USB 리셉터클(110)에 포함된 핀들 중 2이상의 핀들이 전기적으로 상호 접속될 수 있다. 부적절하게 전기적으로 상호 접속된 핀들은 누설 전류를 발생시킬 수 있고, USB 인터페이스를 통한 통신의 장애뿐만 아니라 USB 장치(100) 또는 상대방 USB 엔티티에 손상을 유발할 수도 있다. 특히, USB 장치(100)가 휴대용 기기 또는 휴대용 기기에 포함된 부품인 경우, USB 리셉터클(110)에 물, 금속과 같은 전도성 물질이 유입되기 쉬울 수 있고, 이에 따라 USB 장치(100)에서 과도한 전력 소모가 발생하거나 손상이 발생할 수 있다. 예를 들면, USB PD(Power Delivery)는 VBUS 핀(예컨대, 도 2의 A4 등)을 통해서 20V, 5A와 같은 높은 전력 전달을 규정하고, VBUS 핀과 다른 핀(예컨대, 도 2의 A5 등)이 단락되는 경우 VBUS 핀의 높은 전압 및 전류가 단락된 핀에 인가될 수 있다. 이와 같은 높은 전압 및 전류로부터 USB 장치(100)의 내부 회로(예컨대, 종단 회로(120), 포트 컨트롤러(130))를 보호하기 위하여, USB 장치(100)는 과전압 보호 회로(150)를 포함할 수 있다.
과전압 보호 회로(150)는 USB 리셉터클(110)에 포함된 핀에서 발생하는 과전압을 검출할 수 있고, 과전압 검출시 핀과 USB 장치(100)의 내부 회로를 전기적으로 단선(disconnect)시킬 수 있다. 또한, 과전압 보호 회로(150)는 과전압 검출시 활성화된 검출 신호(DET)를 출력할 수 있다. 일부 실시예들에서, 과전압 보호 회로(150)는 과전압이 발생하지 아니하는 정상 상태에서는 USB 리셉터클(110)의 핀들을 통해서 송수신되는 신호들을 감쇄시키지 아니할 것이 요구될 수 있고, 이를 위하여 상대적으로 높은 전력을 소비하는 회로를 포함할 수 있다. USB 장치(100)는 정상 모드(normal mode) 및 저전력 모드(low power mode)를 제공할 수 있고, 이에 따라 과전압 보호 회로(150)는 USB 장치(100)가 저전력 모드에서 전력 소비를 감소시키는 것을 제한할 수 있다. 이하에서, 도면들을 참조하여 후술되는 바와 같이, 과전압 보호 회로(150)는 정상 상태에서 신호의 감쇄를 유발하지 아니하면서도 저전력 모드에서 감소된 전력 소비를 제공할 수 있다.
종단 회로(120)는 포트 컨트롤러(130)에 의해서 제어될 수 있고, USB 리셉터클(110)에 USB 요건에 따른 종단(termination)을 제공할 수 있다. 예를 들면, 종단 회로(120)는 포트 컨트롤러(130)의 제어에 따라 USB 리셉터클(110)에 채널 구성 신호들(CC1, CC2)을 전달하거나, USB 리셉터클(110)로부터 수신된 채널 구성 신호들(CC1, CC2)을 포트 컨트롤러(130)에 전달할 수 있다. 또한, 종단 회로(120)는 포트 컨트롤러(130)의 제어에 따라, 액티브 케이블을 위한 전력을 제공하는 VCONN 전압을 전력 회로(140)로부터 USB 리셉터클(110)에 제공할 수 있다.
포트 컨트롤러(130)는 종단 회로(120)와 통신함으로써 종단 회로(120)를 제어할 수 있고, 종단 회로(120)를 통해서 수신되는 신호들에 따라 USB 인터페이스를 제어할 수 있다. 포트 컨트롤러(130)는 USB 리셉터클(110)을 통해서 외부로 제공되거나 외부로부터 수신되는 포트 전력을 제어할 수도 있고, USB 요건에 따라 채널 구성 신호들(CC1, CC2)을 처리할 수 있다. 일부 실시예들에서, 포트 컨트롤러(130)는 논리 합성을 통해서 구현되는 로직 블록일 수도 있고, 프로세서 및 프로세서에 의해서 수행되는 명령어들을 저장하는 메모리에 포함된 소프트웨어 블록일 수도 있으며, 이들의 조합일 수도 있다. 일부 실시예들에서, 포트 컨트롤러(130)는 PDIC(Power Delivery Integrated Circuit)로서 지칭될 수 있다. 또한, 일부 실시예들에서, 종단 회로(120) 및 포트 컨트롤러(130)가 하나의 집적 회로에 포함될 수 있고, 그러한 집적 회로는 PDIC로서 지칭될 수도 있다.
포트 컨트롤러(130)는 전력 회로(140)를 제어하기 위한 전력 제어 신호(PWR)를 출력할 수도 있다. 예를 들면, 포트 컨트롤러(130)는 상대방 USB 엔티티와 전력 협상(power negotiation)을 수행할 수 있고, 협상 결과에 따라 전력 제어 신호(PWR)를 통해서 전력 회로(140)를 제어할 수 있다.
일부 실시예들에서, 포트 컨트롤러(130)는 정상 모드 또는 저전력 모드를 나타내는 모드 신호(MD)를 과전압 보호 회로(150)에 제공할 수 있고, 과전압 보호 회로(150)로부터 과전압 발생 여부를 나타내는 검출 신호(DET)를 수신할 수 있다. 포트 컨트롤러(130)는 USB 장치(100)의 사용자의 입력에 기초하여, 또는 정상 모드 또는 저전력 모드로의 진입 조건 충족시 정상 모드 및 저전력 모드 사이에서 모드를 전환할 수 있고, 모드를 나타내는 모드 신호(MD)를 생성할 수 있다. 일부 실시예들에서, 포트 컨트롤러(130)는 과전압 발생시, 즉 활성화된 검출 신호(DET) 수신시 USB 장치(100)의 외부로 과전압 발생을 알리기 위한 동작, 예컨대 USB 장치(100)의 사용자가 인식가능한 신호를 출력하는 신호 발생기, 예컨대 스피커, 디스플레이, 발광 소자, 진동 모터 등의 제어를 수행할 수 있다.
전력 회로(140)는 VBUS 전압(V_BUS)을 USB 리셉터클(110)에 제공할 수도 있고, USB 리셉터클(110)로부터 VBUS 전압(V_BUS)을 수신할 수도 있다. 일부 실시예들에서, USB 장치(100)가 UFP(Upload Faced Port)를 지원하는 경우, 전력 회로(140)는 USB 리셉터클(110)의 파워 핀(예컨대, 도 2의 A4 등)으로부터 VBUS 전압(V_BUS)을 수신할 수 있고, VBUS 전압(V_BUS)에 의해서 공급되는 전력을 USB 장치(100)의 다른 구성요소들에게 분배할 수도 있다. 일부 실시예들에서, USB 장치(100)가 DFP(Download Faced Port)를 지원하는 경우, 전력 회로(140)는 USB 리셉터클(110)의 파워 핀(예컨대, 도 2의 A4 등)으로 VBUS 전압(V_BUS)을 제공할 수 있다. 일부 실시예들에서, USB 장치(100)는 소스(또는 호스트) 및 싱크(또는 디바이스) 사이 전환이 가능한 DRP(Dual Role Port)를 지원할 수도 있다. 또한 일부 실시예들에서, 전력 회로(140)는 액티브 케이블을 위한 전력을 제공하는 VCONN 전압을 생성하여 종단 회로(120)에 제공할 수도 있다. VCONN 전압은 포트 컨트롤러(130)의 제어에 따른 종단 회로(120)의 동작에 의해서 USB 리셉터클(110)의 CC1 핀(예컨대, 도 2의 A5) 또는 CC2 핀(예컨대, 도 2의 B5)에 제공될 수 있다. 본 명세서에서, VBUS 전압(V_BUS) 및 VCONN 전압과 같이, 전력을 전달하는 전원 전압(power source voltage)으로 지칭될 수 있다.
도 2를 참조하면, USB 리셉터클(110')은 USB Type-C에 따른 구조를 가질 수 있다. USB 리셉터클(110')은 대칭적인 핀 배치를 가질 수 있고, 이에 따라 USB 리셉터클(110') 및 USB 플러그는 방향에 무관하게 정상적으로 결합될 수 있다. USB 리셉터클(110')은 데이터 버스로서, TX1+ 핀(A2), TX1- 핀(A3), RX1+ 핀(B11), RX1- 핀(B10), TX2+ 핀(B2), TX2- 핀(B3), Rx2+ 핀(A11), RX2- 핀(A10)을 포함할 수 있다. USB 리셉터클(110')은 파워 버스로서, VBUS 핀들(A4, A9, B4, B9)을 포함할 수 있고, USB 플러그와의 결합 방향에 따라 CC1 핀(A5) 또는 CC2 핀(B5)이 VCONN 전압을 전달할 수도 있다. 또한, USB 리셉터클(110')은 2개의 부대역 사용(sideband use; SBU) 핀들(A8, B8)을 포함할 수 있고, 2개의 채널 구성(configuration channel; CC) 핀들(A5, B5)을 포함할 수 있다. CC1 핀(A5) 및 CC2 핀(B5)은 총괄적으로 CC 핀으로 지칭될 수 있다. USB 리셉터클(110')과 결합되는 USB 플러그는, USB 리셉터클(110')과 상이하게, 하나의 채널 구성 핀(CC)을 포함할 수 있고, 전용의 VCOON 핀을 포함할 수 있다. 마지막으로, USB 리셉터클(110')은 외곽에 배치된 4개의 접지 핀들(A1, A12, B1, B12)을 포함할 수 있다.
전술된 바와 같이, USB 리셉터클(110')에 이물이 유입되거나 USB 리셉터클(110')에 접속된 USB 케이블에서 단락이 발생하거나, USB 리셉터클(110')에 포함된 핀들이 이탈하는 경우, 2이상의 핀들 사이에 단락이 발생할 수 있다. 특히 파워 핀들(예컨대, VBUS 핀들(A4, A9, B4, B9))과 다른 핀들 사이에 전기적 경로가 형성되는 경우 누설 전류가 현저하게 증가할 수 있다. 예를 들면, VBUS 핀들(A3, A9, B4, B9)에 인접하게 배치된 핀들(A3, A5, A8, A10, B3, B5, B8, B10)은 VBUS 핀들과 단락되기가 보다 용이할 수 있다.
일부 실시예들에서, 과전압 보호 회로(150)는 USB 리셉터클(110')에서 파워 핀들(예컨대, VBUS 핀들(A4, A9, B4, B9)) 및 접지 핀(예컨대, GND 핀들(A1, A12, B1, B12))을 제외한 임의의 핀에 발생한 과전압으로부터 USB 장치(100)를 보호할 수 있다. 또한, 일부 실시예들에서, 도 1의 과전압 보호 회로(150)는 VBUS 핀들(A4, A9, B4, B9)에 인접하게 배치된 핀들(A3, A5, A8, A10, B3, B5, B8, B10)에서 발생한 과전압으로부터 USB 장치(100)를 보호할 수 있다. 이하에서 VBUS 핀(A4)에 인접한 CC1 핀(A5)에서 발생한 과전압으로부터 USB 장치(100)를 보호하는 것이 주로 설명될 것이나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점은 이해될 것이다.
도 3은 본 개시의 예시적 실시예에 따른 USB 장치(300)를 나타내는 블록도이다. 구체적으로, 도 3은 CC1 핀(A5)에서 발생한 과전압으로부터 USB 장치(300)를 보호하기 위한 과전압 보호 회로(350)를 포함하는 USB 장치(300)를 나타낸다. 도 1의 USB 장치(100)와 유사하게, USB 장치(300)는 USB 리셉터클(310), 종단 회로(320), 포트 컨트롤러(330) 및 과전압 보호 회로(350)를 포함할 수 있다. 이하에서, 도 3에 대한 설명 중 도 1에 대한 설명과 중복되는 내용은 생략될 것이다.
도 3을 참조하면, 과전압 보호 회로(350)는 과전압 보호 스위치(351) 및 스위치 컨트롤러(352)를 포함할 수 있다. 과전압 보호 스위치(351)는 USB 리셉터클(310)의 CC1 핀(A5)과 연결될(coupled) 수 있고, 종단 회로(320)와 연결될 수 있다. 과전압 보호 스위치(351)는 스위치 컨트롤러(352)로부터 수신되는 제어 신호(CTR)에 응답하여 CC1 핀(A5) 및 종단 회로(320)를 전기적으로 접속하거나 단선할 수 있다. 과전압 보호 스위치(351)에 의해서 CC1 핀(A5) 및 종단 회로(320)가 전기적으로 접속된 경우, 과전압 보호 스위치(351)는 온-저항치(on-resistance)(Ron)를 가질 수 있다. CC1 핀(A5)을 통과하는 신호의 왜곡을 최소화하기 위하여, 과전압 보호 스위치(351)는 낮은 온-저항치(Ron)를 가질 것이 요구될 수 있다. 또한, 과전압 보호 스위치(351)에 의해서 CC1 핀(A5) 및 종단 회로(320)가 전기적으로 접속된 경우, CC1 핀(A5)을 통과하는 신호의 스윙을 제한하지 아니할 것이 요구될 수 있다. 이에 따라, 도 5 등을 참조하여 후술되는 바와 같이, 과전압 보호 스위치(351)는 부스팅된(boosted) 전압을 수신할 수 있다.
스위치 컨트롤러(352)는 USB 리셉터클(310)의 CC1 핀(A5)과 연결될 수 있고, CC1 핀(A5)의 전압, 즉 입력 전압(V_IN)에 기초하여 CC1 핀(A5)에서 발생한 과전압을 검출할 수 있다. 예를 들면, 도 2를 참조하여 전술된 바와 같이, USB 리셉터클(310)에서 CC1 핀(A5)은 VBUS 핀(A4)과 인접하게 배치될 수 있고, 이에 따라 VBUS 핀(A4)과 단락되는 경우 VBUS 전압(V_BUS)이 CC1 핀(A5)에 인가될 수 있다. 스위치 컨트롤러(352)는 입력 전압(V_IN)의 레벨에 기초하여 CC1 핀(A5)에서 발생한 과전압을 검출할 수 있고, 제어 신호(CTR)를 통해서 과전압 보호 스위치(351)를 제어함으로써 CC1 핀(A5) 및 종단 회로(320)를 전기적으로 단선시킬 수 있다.
스위치 컨트롤러(352)는 포트 컨트롤러(330)로부터 모드 신호(MD)를 수신할 수 있고, 검출 신호(DET)를 포트 컨트롤러(330)에 제공할 수 있다. 도 1을 참조하여 전술된 바와 같이, 검출 신호(DET)는 CC1 핀(A5)에서 과전압 발생 여부를 나타낼 수 있고, 모드 신호(MD)는 USB 장치(300)의 모드, 즉 정상 모드 또는 저전력 모드를 나타낼 수 있다. 스위치 컨트롤러(352)는, 입력 전압(V_IN)뿐만 아니라 모드 신호(MD)에 기초하여 제어 신호(CTR)를 생성할 수 있다. 스위치 컨트롤러(352)의 동작 예시는 도 4를 참조하여 후술될 것이다.
도 4는 본 개시의 예시적 실시예에 따라 USB 인터페이스에서 과전압 보호를 위한 방법을 나타내는 순서도이다. 예를 들면, 도 4의 방법은 도 3의 과전압 보호 회로(350)에 의해서 수행될 수 있고, 이하에서 도 4는 도 3을 참조하여 설명될 것이다.
단계 S10에서, 과전압을 검출하는 동작이 수행될 수 있다. 예를 들면, 스위치 컨트롤러(352)는 CC1 핀(A5)의 입력 전압(V_IN)에 기초하여 과전압의 발생 여부를 판정할 수 있다. 일부 실시예들에서, 과전압은 USB 표준에서 규정한 전압 범위를 벗어하는 전압을 지칭할 수 있다. 예를 들면, USB 표준은 CC1 핀(A5)을 통과하는 신호에 대하여 -0.25V 및 1.8V 사이의 전압 레벨을 규정할 수 있고, CC1 핀(A5)의 과전압은 -0.25V 및 1.8V 사이를 벗어난 범위의 전압에 대응할 수 있다. 일부 실시예들에서, 과전압은 USB 장치(300)의 내부 회로들의 최대 입력 전압에 기초하여 결정될 수 있다. 예를 들면, USB 장치(300)의 내부 회로들, 예컨대 종단 회로(320) 및 포트 컨트롤러(330)는 양의 공급 전압(positive supply voltage)(예컨대, 도 5의 VDD)으로서 3.3V를 공급받을 수 있고, 과전압은 0V 및 3.3V 사이를 벗어난 범위의 전압에 대응할 수 있다. 일부 실시예들에서, 과전압은 0V 및 5V 사이를 벗어난 범위의 전압에 대응할 수 있다. 또한, 일부 실시예들에서, 과전압은 전술된 전압 범위들로부터 일정한 마진을 포함하는 범위를 제외한 범위의 전압에 대응할 수도 있다. 도 4에 도시된 바와 같이, 과전압이 검출되지 아니한 경우 단계 S10이 반복해서 수행될 수 있는 한편, 과전압이 검출된 경우 단계 S30이 후속하여 수행될 수 있다.
단계 S30에서, 과전압 보호 스위치(351)를 오프하는 동작이 수행될 수 있다. 예를 들면, 스위치 컨트롤러(352)는 과전압 보호 스위치(351)가 CC1 핀(A5) 및 종단 회로(320)를 전기적으로 단선시키도록, 즉 과전압 보호 스위치(351)가 오프되도록 제어 신호(CTR)를 생성할 수 있다.
단계 S50에서, 과전압의 해소 여부를 판단하는 동작이 수행될 수 있다. 예를 들면, 스위치 컨트롤러(352)는 입력 전압(V_IN)에 기초하여 CC1 핀(A5)에서 과전압이 해소되었는지 여부를 판정할 수 있다. 도 4에 도시된 바와 같이, 과전압이 해소되지 아니한 경우, 단계 S50이 반복해서 수행될 수 있고 과전압 보호 스위치(351)는 오프 상태로 유지될 수 있다. 다른 한편으로, 과전압이 해소된 경우, 단계 S70이 후속하여 수행될 수 있다.
단계 S70에서, USB 장치(300)의 모드를 판단하는 동작이 수행될 수 있다. 예를 들면, 스위치 컨트롤러(352)는 포트 컨트롤러(330)로부터 수신된 모드 신호(MD)에 기초하여 USB 장치(300)의 모드를 판단할 수 있다. 도 4에 도시된 바와 같이, USB 장치(300)가 정상 모드에 있는 경우 단계 S91이 후속하여 수행될 수 있는 한편, USB 장치(300)가 저전력 모드에 있는 경우 단계 S93이 후속하여 수행될 수 있다.
USB 장치(300)가 정상 모드에 있는 경우, 단계 S91에서 과전압 보호 스위치(351)의 온-저항치(Ron)를 제1 저항치(R1)로 설정하는 동작이 수행될 수 있다. 도 3을 참조하여 전술된 바와 같이, 제1 저항치(R1)는 CC1 핀(A5)을 통과하는 신호의 왜곡을 최소화하기 위하여, 상대적으로 낮은 저항치에 대응할 수 있다. 예를 들면, 스위치 컨트롤러(352)는 과전압 보호 스위치(351)가 온-저항치(Ron)로서 제1 저항치(R1)를 가지도록, 부스팅된 전압을 가지는 제어 신호(CTR)를 생성할 수 있다. 스위치 컨트롤러(352)는, 도 5를 참조하여 후술되는 바와 같이, USB 장치(300)의 내부 회로들의 양의 공급 전압으로부터 부스팅된 전압을 생성하는 전하 펌프(예컨대, 도 5의 51)를 포함할 수 있다. 본 명세서에서, 제1 저항치(R1)는 후술되는 제2 저항치(R2)보다 낮은 저항치를 지칭할 수 있다.
USB 장치(300)가 저전력 모드에 있는 경우, 단계 S93에서 과전압 보호 스위치(351)의 온-저항치(Ron)를 제2 저항치(R2)로 설정하는 동작이 수행될 수 있다. 제2 저항치(R2)는 제1 저항치(R1)보다 높을 수 있다. 예를 들면, 스위치 컨트롤러(352)는 과전압 보호 스위치(351)가 온-저항치(Ron)로서 제2 저항치(R2)를 가지도록, 부스팅되지 아니한 전압을 가지는 제어 신호(CTR)를 생성할 수 있고, 스위치 컨트롤러(352)에 포함된 전하 펌프는 파워 다운(power down)될 수 있다. 이에 따라, 스위치 컨트롤러(352)는 저전력 모드에서 감소된 전력을 소비할 수 있고, 결과적으로 USB 장치(300)의 저전력 모드의 효율성이 향상될 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 스위치 컨트롤러(50)를 나타내는 블록도이다. 예를 들면, 도 5는 도 3의 스위치 컨트롤러(352)의 예시를 나타낸다. 도 3을 참조하여 전술된 바와 같이, 도 5의 스위치 컨트롤러(50)는 CC1 핀(A5)으로부터 입력 전압(V_IN)을 수신할 수 있고, 포트 컨트롤러(330)로부터 모드 신호(MD)를 수신할 수 있으며, 검출 신호(DET) 및 제어 신호(CTR)를 생성할 수 있다. 도 5에 도시된 바와 같이, 스위치 컨트롤러(50)는 전하 펌프(51), 과전압 검출기(52) 및 제어 회로(53)를 포함할 수 있고, 이하에서 도 5는 도 3 및 도 4를 참조하여 설명될 것이다.
전하 펌프(51)는 양의 공급 전압(VDD)을 수신할 수 있고, 양의 공급 전압(VDD)으로부터 부스팅된 전압, 즉 출력 전압(V_OUT)을 생성할 수 있다. 전하 펌프(51)가 생성하는 출력 전압(V_OUT)은 제어 회로(53)를 통해서 과전압 보호 스위치(351)에 제공될 수 있고, 과전압 보호 스위치(351)는 출력 전압(V_OUT)에 응답하여 온-저항치(Ron)로서 제1 저항치(R1)를 제공할 수 있다. 일부 실시예들에서, 과전압 보호 스위치(351)는 NFET(n-channel field effect transistor)를 포함할 수 있고, 전하 펌프(51)는 양의 공급 전압(VDD)보다 높은 출력 전압(V_OUT)을 생성할 수 있다. 일부 실시예들에서, 과전압 보호 스위치(351)는 PFET(p-channel field effect transistor)를 포함할 수 있고, 전하 펌프(51)는 접지 전압보다 낮은 출력 전압(V_OUT)을 생성할 수 있다. 전하 펌프(51)는 출력 전압(V_OUT)을 생성하기 위한 임의의 구조를 가질 수 있고, 예컨대 적어도 하나의 캐패시터 및 적어도 하나의 스위치를 포함할 수 있고, 클락 신호를 수신할 수 있다.
전하 펌프(51)는 제어 회로(53)로부터 수신되는 인에이블 신호(ENA)에 따라 동작하거나 파워 다운될 수 있다. 예를 들면, 전하 펌프(51)는, 활성화된 인에이블 신호(ENA)에 응답하여 양의 공급 전압(VDD)로터 부스팅된 출력 전압(V_OUT)을 생성할 수 있는 한편, 비활성화된 인에이블 신호(ENA)에 응답하여 파워 다운될 수 있다.
과전압 검출기(52)는 CC1 핀(A5)으로부터 입력 전압(V_IN)을 수신할 수 있고, 입력 전압(V_IN)에 기초하여 CC1 핀(A5)에서 과전압 발생 여부를 판단할 수 있다. 예를 들면, 과전압 검출기(52)는 입력 전압(V_IN)의 분할을 위한 저항들(Ra, Rb) 및 비교기(CMP)를 포함할 수 있다. 비교기(CMP)는 입력 전압(V_IN)으로부터 분압된 전압을 기준 전압(V_REF)과 비교할 수 있고, 분압된 전압이 기준 전압(V_REF)보다 큰 경우, 활성화된 검출 신호(DET)를 출력할 수 있다. 도 5에 도시된 과전압 검출기(52)는 예시일 뿐이며, 본 개시의 예시적 실시예들에 따라 과전압 검출기(52)가 도 5에 도시된 바와 상이한, 입력 전압(V_IN)의 크기에 따라 검출 신호(DET)를 생성하는, 임의의 구조를 가질 수 있는 점은 이해될 것이다.
제어 회로(53)는 과전압 검출기(52)로부터 수신되는 검출 신호(DET) 및 모드 신호(MD)에 기초하여 인에이블 신호(ENA) 및 제어 신호(CTR)를 생성할 수 있다. 예를 들면, 제어 회로(53)는 활성화된 검출 신호(DET)에 응답하여, 과전압 보호 스위치(351)가 오프되도록 제어 신호(CTR)를 출력할 수 있다. 또한, 제어 회로(53)는 저전력 모드를 나타내는 모드 신호(MD)에 응답하여, 전하 펌프(51)가 파워 다운되도록 비활성화된 인에이블 신호(ENA)를 출력할 수 있다. 도 6 등을 참조하여 후술되는 바와 같이, 일부 실시예들에서, 제어 회로(53)는 검출 신호(DET) 및/또는 모드 신호(MD)를 입력으로서 수신하는 적어도 하나의 논리 게이트를 포함할 수 있고, 논리 게이트의 출력 신호에 따라 온/오프되는 적어도 하나의 스위치를 포함할 수 있다. 제어 회로(53)의 구조 및 동작의 예시들은 도 6, 도 8 및 도 10 등을 참조하여 후술될 것이다.
도 6은 본 개시의 예시적 실시예에 따른 USB 장치(600)를 나타내는 블록도이고, 도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따라 도 6의 USB 장치(600)의 동작의 예시들을 나타내는 타이밍도들이다. 구체적으로, 도 6은 NFET(N60)를 포함하는 과전압 보호 스위치(610) 및 이를 제어하는 스위치 컨트롤러(620)를 포함하는 USB 장치(600)를 나타내고, 도 7a 및 도 7b는 도 6의 USB 장치(600)의 신호들을 시간의 흐름에 따라 나타낸다. 도 6, 도 7a 및 도 7b에서, 신호들은 액티브 하이(active high) 신호들인 것으로 가정되고, 이에 따라 활성화된 신호는 하이 레벨을 가질 수 있는 한편 비활성화된 신호는 로우 레벨을 가질 수 있다. 또한, 도 7a 및 도 7b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 6을 참조하면, 과전압 보호 스위치(610)는 NFET(N60)를 포함할 수 있고, NFET(N60)는 제어 신호(CTR)에 따라 온/오프되는 스위치로서 기능할 수 있다. 비록 도 6은 하나의 NFET(N60)만이 도시되었으나, 일부 실시예들에서 과전압 보호 스위치(610)는 제어 신호(CTR)를 공통적으로 수신하는 상호 직렬 접속된 복수의 NFET들 및/또는 제어 신호(CTR)를 공통적으로 수신하는 상호 병렬 접속된 복수의 NFET들을 포함할 수도 있다. NFET(N60)는 게이트 전압, 즉 제어 신호(CTR)의 전압이 증가할수록 감소하는 온-저항치(Ron)를 가질 수 있다.
스위치 컨트롤러(620)는 전하 펌프(621) 및 제어 회로(623)를 포함할 수 있다. 제어 회로(623)는 제어 로직(623_1), 제1 스위치(623_2) 및 제2 스위치(623_3)를 포함할 수 있다. 제어 로직(623_1)은 검출 신호(DET) 및 모드 신호(MD)를 수신할 수 있고, 검출 신호(DET) 및 모드 신호(MD)에 따라 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 생성할 수 있다. 제1 스위치(623_2)는 제1 스위치 신호(SW1)에 따라 NFET(N60)의 게이트를 접지 전압 또는 제2 스위치(623_3)에 접속할 수 있다. 제2 스위치(623_3)는 제2 스위치 신호(SW2)에 따라 제1 스위치(623_2)를 양의 공급 전압(VDD) 또는 전하 펌프(621)에 접속할 수 있다. 도 6에 도시된 제1 스위치(623_2) 및 제2 스위치(623_3)의 상태는 비활성화된, 즉 로우 레벨을 각각 가지는 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 수신한 상태에 대응할 수 있다.
도 7a를 참조하면, 모드 신호(MD)는 시간 t72까지 정상 모드에서 로우 레벨을 가질 수 있는 한편, 시간 t72부터 저전력 모드에서 하이 레벨을 가질 수 있다. 일부 실시예들에서, 도 7a에 도시된 바와 상이하게, 모드 신호(MD)는 정상 모드에서 하이 레벨을 가질 수도 있고, 저전력 모드에서 로우 레벨을 가질 수도 있다.
시간 t70까지, CC1 핀(A5)에서 과전압이 검출되지 아니할 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨일 수 있다. 제어 로직(623_1)은 로우 레벨의 모드 신호(MD)에 기초하여 하이 레벨의 인에이블 신호(ENA)를 생성할 수 있고, 이에 따라 전하 펌프(621)는 출력 전압(V_OUT)을 생성할 수 있다. 또한, 제어 로직(623_1)은 로우 레벨의 검출 신호(DET)에 기초하여 로우 레벨의 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 생성할 수 있다. 이에 따라, 제1 스위치(623_2) 및 제2 스위치(623_3)는 도 6에 도시된 바와 같은 상태에 있을 수 있고, 전하 펌프(621)의 출력 전압(V_OUT)이 제어 신호(CTR)로서 과전압 보호 스위치(610)에 제공될 수 있다. 이에 따라, 과전압 보호 스위치(610)의 온-저항치(Ron)는 제2 저항치(R2)보다 낮은 제1 저항치(R1)에 대응할 수 있다.
시간 t70에서, CC1 핀(A5)에서 과전압이 발생할 수 있고, 이에 따라 검출 신호(DET)는 하이 레벨로 천이(transition)될 수 있다. 활성화된 검출 신호(DET)에 응답하여, 제어 로직(623_1)은 활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제1 스위치(623_2)에 의해서 제어 신호(CTR)는 접지 전압(GND)을 가질 수 있다. 이에 따라, NFET(N60)는 턴-오프될 수 있고, 과전압 보호 스위치(610)는 오프될 수 있다.
시간 t71에서, CC1 핀(A5)에서 과전압이 해소될 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨로 천이될 수 있다. 비활성화된 검출 신호(DET)에 응답하여, 제어 로직(623_1)은 비활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제어 신호(CTR)는 출력 전압(V_OUT)을 가질 수 있다.
시간 t72에서, USB 장치(600)는 정상 모드로부터 저전력 모드로 전환될 수 있고, 모드 신호(MD)는 하이 레벨로 천이될 수 있다. 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(623_1)은 비활성화된 인에이블 신호(ENA)를 출력할 수 있고, 이에 따라 전하 펌프(621)는 파워 다운될 수 있다. 또한, 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(623_1)은 활성화된 제2 스위치 신호(SW2)를 출력할 수 있고, 이에 따라 양의 공급 전압(VDD)이 제어 신호(CTR)로서 과전압 보호 스위치(610)에 제공될 수 있다. 이에 따라, 과전압 보호 스위치(610)의 온-저항치(Ron)는 제1 저항치(R1)보다 높은 제2 저항치(R2)에 대응할 수 있다.
시간 t73에서, CC1 핀(A5)에서 과전압이 발생할 수 있고, 이에 따라 검출 신호(DET)는 하이 레벨로 천이될 수 있다. 활성화된 검출 신호(DET)에 응답하여, 제어 로직(623_1)은 활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제1 스위치(623_2)에 의해서 제어 신호(CTR)는 접지 전압(GND)을 가질 수 있다. 이에 따라, NFET(N60)는 턴-오프될 수 있고, 과전압 보호 스위치(610)는 오프될 수 있다.
시간 t74에서, CC1 핀(A5)에서 과전압이 해소될 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨로 천이될 수 있다. 비활성화된 검출 신호(DET)에 응답하여, 제어 로직(623_1)은 비활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제어 신호(CTR)는 양의 공급 전압(VDD)을 가질 수 있다.
도 7b를 참조하면, 일부 실시예들에서, 전하 펌프(621)는 정상 모드에서도 과전압이 검출되는 경우 파워 다운될 수 있다. 예를 들면, 도 7b의 시간 t70에서, CC1 핀(A5)에서 과전압이 발생할 수 있고, 이에 따라 검출 신호(DET)는 하이 레벨로 천이될 수 있다. 활성화된 검출 신호(DET)에 응답하여, 제어 로직(623_1)은 제1 활성화된 스위치 신호(SW1)를 출력할 뿐만 아니라 비활성화된 인에이블 신호(ENA)를 출력할 수 있다. 이에 따라, 전하 펌프(621)는 파워 다운될 수 있고, 정상 모드에서도 과전압이 검출되는 동안 전하 펌프(621)에 의한 전력 소비가 제거될 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 USB 장치(800)를 나타내는 블록도이고, 도 9는 본 개시의 예시적 실시예에 따라 도 8의 USB 장치(800)의 동작의 예시를 나타내는 타이밍도이다. 구체적으로, 도 8은 PFET(P80)를 포함하는 과전압 보호 스위치(810) 및 이를 제어하는 스위치 컨트롤러(820)를 포함하는 USB 장치(800)를 나타내고, 도 9는 도 8의 USB 장치(800)의 신호들을 시간의 흐름에 따라 나타낸다. 도 8 및 도 9에서, 신호들은 액티브 하이 신호들인 것으로 가정되고, 도 8 및 도 9에 대한 설명 중 도 6, 도 7a 및 도 7b에 대한 설명과 중복되는 내용은 생략될 것이다.
도 8을 참조하면, 과전압 보호 스위치(810)는 PFET(P80)를 포함할 수 있고, PFET(P80)는 제어 신호(CTR)에 따라 온/오프되는 스위치로서 기능할 수 있다. 비록 도 8은 하나의 PFET(P80)만이 도시되었으나, 일부 실시예들에서 과전압 보호 스위치(810)는 제어 신호(CTR)를 공통적으로 수신하는 상호 직렬 접속된 복수의 PFET들 및/또는 제어 신호(CTR)를 공통적으로 수신하는 상호 병렬 접속된 복수의 NFET들을 포함할 수도 있다. PFET(P80)는 게이트 전압, 즉 제어 신호(CTR)의 전압이 감소할수록 감소하는 온-저항치(Ron)를 가질 수 있다.
스위치 컨트롤러(820)는 전하 펌프(821) 및 제어 회로(823)를 포함할 수 있다. 전하 펌프(821)는, 양의 공급 전압(VDD)보다 높은 출력 전압(V_OUT)을 생성하는 도 6의 전하 펌프(621)와 상이하게, 접지 전압보다 낮은 출력 전압(V_OUT)을 생성할 수 있다. 제어 회로(823)는 제어 로직(823_1), 제1 스위치(823_2) 및 제2 스위치(823_3)를 포함할 수 있다. 제1 스위치(823_2)는 제1 스위치 신호(SW1)에 따라 PFET(P80)의 게이트를 양의 공급 전압(VDD) 또는 제2 스위치(823_3)에 접속할 수 있는 한편, 제2 스위치(823_3)는 제2 스위치 신호(SW2)에 따라 제1 스위치(823_2)를 접지 전압 또는 전하 펌프(821)에 접속할 수 있다. 도 8에 도시된 제1 스위치(823_2) 및 제2 스위치(823_3)의 상태는 비활성화된, 즉 로우 레벨을 각각 가지는 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)에 대응할 수 있다.
도 9를 참조하면, 도 7a 및 도 7b와 유사하게, 모드 신호(MD)는 시간 t92까지 정상 모드에서 로우 레벨을 가질 수 있는 한편, 시간 t92부터 저전력 모드에서 하이 레벨을 가질 수 있다. 또한, 시간 t90 및 시간 t93에서 CC1 핀(A5)에서 과전압이 발생할 수 있는 한편, 시간 t91 및 시간 t94에서 CC1 핀(A5)에서 과전압이 해소될 수 있다.
시간 t90까지, 검출 신호(DET)는 로우 레벨일 수 있고, 제어 로직(823_1)은 로우 레벨의 검출 신호(DET)에 기초하여 로우 레벨의 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 생성할 수 있다. 이에 따라, 제1 스위치(823_2) 및 제2 스위치(823_3)는 도 8에 도시된 바와 같은 상태에 있을 수 있고, 전하 펌프(821)의 출력 전압(V_OUT)이 제어 신호(CTR)로서 과전압 보호 스위치(810)에 제공될 수 있다. 이에 따라, 과전압 보호 스위치(810)의 온-저항치(Ron)는 제2 저항치(R2)보다 낮은 제1 저항치(R1)에 대응할 수 있다.
시간 t90에서, 검출 신호(DET)는 하이 레벨로 천이될 수 있고, 활성화된 검출 신호(DET)에 응답하여 제어 로직(823_1)은 활성화된 제1 스위치 신호(SW1)를 출력 할 수 있고, 이에 따라 제1 스위치(823_2)에 의해서 제어 신호(CTR)는 양의 공급 전압(VDD)을 가질 수 있다. 이에 따라, PFET(P80)는 턴-오프될 수 있고, 과전압 보호 스위치(810)는 오프될 수 있다. 그 다음에 시간 t91에서, 검출 신호(DET)는 로우 레벨로 천이될 수 있고, 비활성화된 검출 신호(DET)에 응답하여 제어 로직(823_1)은 비활성화된 제1 스위치 신호(SW1)를 출력할 수 있다. 이에 따라, 제어 신호(CTR)는 출력 전압(V_OUT)을 가질 수 있다. 일부 실시예들에서, 도 7b를 참조하여 전술된 바와 같이, 시간 t90부터 시간 t91까지 전하 펌프(821)를 파워 다운시키기 위하여, 도 9에 도시된 바와 상이하게 제어 로직(823_1)은 비활성화된 인에이블 신호(ENA)를 출력할 수도 있다.
시간 t92에서, 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(823_1)은 비활성화된 인에이블 신호(ENA)를 출력할 수 있고, 이에 따라 전하 펌프(821)는 파워 다운될 수 있다. 또한, 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(823_1)은 활성화된 제2 스위치 신호(SW2)를 출력할 수 있고, 이에 따라 접지 전압(GND)이 제어 신호(CTR)로서 과전압 보호 스위치(810)에 제공될 수 있다. 이에 따라, 과전압 보호 스위치(810)의 온-저항치(Ron)는 제1 저항치(R1)보다 높은 제2 저항치(R2)에 대응할 수 있다.
시간 t93에서, 검출 신호(DET)는 하이 레벨로 천이될 수 있고, 활성화된 검출 신호(DET)에 응답하여, 제어 로직(823_1)은 활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제1 스위치(823_2)에 의해서 제어 신호(CTR)는 양의 공급 전압(VDD)을 가질 수 있다. 이에 따라, PFET(P80)는 턴-오프될 수 있고, 과전압 보호 스위치(810)는 오프될 수 있다. 그 다음에, 시간 t94에서, 검출 신호(DET)는 로우 레벨로 천이될 수 있고, 비활성화된 검출 신호(DET)에 응답하여 제어 로직(823_1)은 비활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제어 신호(CTR)는 접지 전압(GND)을 가질 수 있다.
일부 실시예들에서, 도 3의 과전압 보호 스위치(351)는 상호 병렬 접속되거나 상호 직렬 접속된 NFET 및 PFET을 포함할 수 있다. 이에 따라, 스위치 컨트롤러(352)는 양의 공급 전압(VDD)보다 높은 제1 출력 전압을 생성하는 제1 전하 펌프 및 접지 전압(GND)보다 낮은 제2 출력 전압을 생성하는 제2 전하 펌프를 포함할 수 있고, 도 7a, 도 7b 및 도 8을 참조하여 전술된 동작들을 수행할 수 있다. 이에 따라, 저전력 모드에서 제1 전하 펌프 및 제2 전하 펌프가 모두 파워 다운될 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 USB 장치(900)를 나타내는 블록도이고, 도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따라 도 10의 USB 장치(900)의 동작의 예시들을 나타내는 타이밍도들이다. 구체적으로, 도 10은 상호 병렬 접속된 제1 및 제2 과전압 보호 스위치를 포함하는 과전압 보호 스위치(910) 및 이를 제어하는 스위치 컨트롤러(920)를 포함하는 USB 장치(900)를 나타내고, 도 11a 및 도 11b는 도 10의 USB 장치(900)의 신호들을 시간의 흐름에 따라 나타낸다. 도 10, 도 11a 및 도 11b에서, 신호들은 액티브 하이 신호들인 것으로 가정된다. 또한, 도 10, 도 11a 및 도 11b에서 제1 및 제2 과전압 보호 스위치로서 NFET들(N91, N92)을 포함하는 과전압 보호 스위치(910)가 도시되었으나, 도 9 및 도 10에 대한 설명을 참조하면, 제1 및 제2 과전압 보호 스위치로서 PFET들을 포함하는 과전압 보호 스위치에 대응하는 실시예들 역시 가능한 점은 이해될 것이다. 이하에서, 도 11a 및 도 11b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 10을 참조하면, 과전압 보호 스위치(910)는 상호 병렬 접속된 제1 NFET(N91) 및 제2 NFET(N92)을 포함할 수 있고, 제1 NFET(N91) 및 제2 NFET(N92)는 상이한 신호들, 즉 제1 제어 신호(CTR1) 및 제2 제어 신호(CTR2)를 각각 수신할 수 있다. 제1 NFET(N91)는 제1 제어 신호(CTR1)에 따라 온/오프되는 제1 과전압 보호 스위치로서 기능할 수 있는 한편, 제2 NFET(N92)는 제2 제어 신호(CTR2)에 따라 온/오프되는 제2 과전압 보호 스위치로서 기능할 수 있다.
스위치 컨트롤러(920)는 전하 펌프(921) 및 제어 회로(923)를 포함할 수 있다. 제어 회로(923)는 제어 로직(923_1) 및 제1 스위치(923_2) 및 제2 스위치(923_3)를 포함할 수 있다. 제어 로직(923_1)은 검출 신호(DET) 및 모드 신호(MD)를 수신할 수 있고, 검출 신호(DET) 및 모드 신호(MD)에 따라 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 생성할 수 있다. 제1 스위치(923_2)는 제1 스위치 신호(SW1)에 따라 제1 NFET(N91)의 게이트를 접지 전압 또는 전하 펌프(921)에 접속할 수 있다. 제2 스위치(923_3)는 제2 스위치 신호(SW2)에 따라 제2 NFET(N92)의 게이트를 양의 공급 전압(VDD) 또는 접지 전압에 접속할 수 있다. 도 10에 도시된 제1 스위치(923_2) 및 제2 스위치(923_3)의 상태는 비활성화된, 즉 로우 레벨을 각각 가지는 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)에 대응할 수 있다.
도 11a를 참조하면, 일부 실시예들에서 스위치 컨트롤러(920)는 정상 모드에서 제2 과전압 보호 스위치, 즉 제2 NFET(N92)를 턴-오프할 수 있고, 저전력 모드에서 제1 과전압 보호 스위치, 즉 제1 NFET(N91)를 턴-오프할 수 있다. 이에 따라, 과전압 보호 스위치(910)의 온-저항치(Ron)는, 정상 모드에서 제1 NFET(N91)에 의존할 수 있는 한편, 저전력 모드에서 제2 NFET(N92)에 의존할 수 있다. 제1 NFET(N91)는 전하 펌프(921)로부터 출력 전압(V_OUT)을 제공받을 수 있으므로, CC1 핀(A5)에서 과전압이 발생하지 아니한 경우, 과전압 보호 스위치(910)는 온-저항치(Ron)로서, 정상 모드에서 제1 저항치(R1)를 가질 수 있는 한편, 저전력 모드에서 제1 저항치(R1)보다 높은 제2 저항치(R2)를 가질 수 있다.
도 11a에 도시된 바와 같이, 모드 신호(MD)는 시간 t12까지 정상 모드에서 로우 레벨을 가질 수 있는 한편, 시간 t12부터 저전력 모드에서 하이 레벨을 가질 수 있다. 일부 실시예들에서, 도 11a에 도시된 바와 상이하게, 모드 신호(MD)는 정상 모드에서 하이 레벨을 가질 수도 있고, 저전력 모드에서 로우 레벨을 가질 수도 있다.
시간 t10까지, CC1 핀(A5)에서 과전압이 검출되지 아니할 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨일 수 있다. 제어 로직(923_1)은 로우 레벨의 모드 신호(MD)에 기초하여 하이 레벨의 인에이블 신호(ENA)를 생성할 수 있고, 이에 따라 전하 펌프(921)는 출력 전압(V_OUT)을 생성할 수 있다. 또한, 제어 로직(923_1)은 로우 레벨의 검출 신호(DET)에 기초하여 로우 레벨의 제1 스위치 신호(SW1) 및 제2 스위치 신호(SW2)를 생성할 수 있다. 이에 따라, 제1 스위치(923_2) 및 제2 스위치(923_3)는 도 10에 도시된 바와 같은 상태에 있을 수 있고, 전하 펌프(921)의 출력 전압(V_OUT)이 제1 제어 신호(CTR1)로서 제1 NFET(N91)에 제공될 수 있는 한편, 접지 전압(GND)이 제2 제어 신호(CTR2)로서 제2 NFET(N92)에 제공될 수 있다. 이에 따라, 제1 NFET(N91)는 턴-온되는 한편, 제2 NFET(N92)는 턴-오프될 수 있고, 양의 공급 전압(VDD)보다 높은 출력 전압(V_OUT)에 기인하여 제1 NFET(N91)는 제2 저항치(R2)보다 낮은 제1 저항치(R1)를 제공할 수 있다.
시간 t10에서, CC1 핀(A5)에서 과전압이 발생할 수 있고, 이에 따라 검출 신호(DET)는 하이 레벨로 천이할 수 있다. 활성화된 검출 신호(DET)에 응답하여, 제어 로직(923_1)은 활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제1 스위치(923_2)에 의해서 제1 제어 신호(CTR1)는 접지 전압(GND)을 가질 수 있다. 이에 따라, 제1 NFET(N91)는 턴-오프될 수 있고, 과전압 보호 스위치(910)는 오프될 수 있다.
시간 t11에서, CC1 핀(A5)에서 과전압이 해소될 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨로 천이될 수 있다. 비활성화된 검출 신호(DET)에 응답하여, 제어 로직(923_1)은 비활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 제1 제어 신호(CTR1)는 출력 전압(V_OUT)을 가질 수 있다. 일부 실시예들에서, 도 7b를 참조하여 전술된 바와 같이, 시간 t10부터 시간 t11까지 전하 펌프(921)를 파워 다운시키기 위하여, 도 11a에 도시된 바와 상이하게 제어 로직(923_1)은 비활성화된 인에이블 신호(ENA)를 출력할 수도 있다.
시간 t12에서, USB 장치(900)는 정상 모드로부터 저전력 모드로 전환될 수 있고, 모드 신호(MD)는 하이 레벨로 천이될 수 있다. 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(923_1)은 비활성화된 인에이블 신호(ENA)를 출력할 수 있고, 이에 따라 전하 펌프(921)는 파워 다운될 수 있다. 또한, 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(923_1)은 활성화된 제1 스위치 신호(SW1)를 출력할 수 있고, 이에 따라 접지 전압(GND)이 제1 제어 신호(CTR1)로서 제1 NFET(N91)에 제공될 수 있다. 또한, 하이 레벨의 모드 신호(MD)에 응답하여, 제어 로직(923_1)은 활성화된 제2 스위치 신호(SW2)를 출력할 수 있고, 이에 따라 양의 공급 전압(VDD)이 제2 제어 신호(CTR2)로서 제2 NFET(N92)에 제공될 수 있다. 결과적으로, 제1 NFET(N91)이 턴-오프될 수 있는 한편, 제2 NFET(N92)이 턴-온될 수 있고, 이에 따라 과전압 보호 스위치(910)의 온-저항치(Ron)는 제1 저항치(R1)보다 높은 제2 저항치(R2)에 대응할 수 있다.
시간 t13에서, CC1 핀(A5)에서 과전압이 발생할 수 있고, 이에 따라 검출 신호(DET)는 하이 레벨로 천이될 수 있다. 활성화된 검출 신호(DET)에 응답하여, 제어 로직(923_1)은 비활성화된 제2 스위치 신호(SW2)를 출력할 수 있고, 이에 따라 제2 스위치(923_3)에 의해서 제2 제어 신호(CTR2)는 접지 전압(GND)을 가질 수 있다. 이에 따라, 제2 NFET(N92)는 턴-오프될 수 있고, 과전압 보호 스위치(910)는 오프될 수 있다.
시간 t14에서, CC1 핀(A5)에서 과전압이 해소될 수 있고, 이에 따라 검출 신호(DET)는 로우 레벨로 천이될 수 있다. 비활성화된 검출 신호(DET)에 응답하여, 제어 로직(923_1)은 활성화된 제2 스위치 신호(SW2)를 출력할 수 있고, 이에 따라 제2 제어 신호(CTR2)는 양의 공급 전압(VDD)을 가질 수 있다.
도 11b를 참조하면, 일부 실시예들에서 스위치 컨트롤러(920)는 저전력 모드에서 제1 NFET(N91)를 턴-오프할 수 있는 한편, 정상 모드에서 제1 NFET(N91) 및 제2 NFET(N92)를 동시에 턴-온하거나 턴-오프할 수 있다. 이에 따라, 과전압 보호 스위치(910)의 온-저항치(Ron)는, 정상 모드에서 상호 병렬 접속된 제1 NFET(N91) 및 제2 NFET(N92)에 의존할 수 있는 한편, 저전력 모드에서 제2 NFET(N92)에 의존할 수 있다. 제1 NFET(N91)는 전하 펌프(921)로부터 출력 전압(V_OUT)을 제공받을 수 있고, 제1 NFET(N91)과 병렬 접속된 제2 NFET(N92)가 함께 턴-온되므로, CC1 핀(A5)에서 과전압이 발생하지 아니한 경우, 과전압 보호 스위치(910)는 온-저항치(Ron)로서, 정상 모드에서 제1 저항치(R1)를 가질 수 있는 한편, 저전력 모드에서 제1 저항치(R1)보다 높은 제2 저항치(R2)를 가질 수 있다.
도 11b에 도시된 바와 같이, 시간 t10까지, 제어 로직(923_1)은 비활성화된 검출 신호(DET)에 응답하여, 활성화된 제1 스위치 신호(SW1)를 출력할 수 있는 한편, 활성화된 제2 스위치 신호(SW2)를 출력할 수 있다. 이에 따라, 제1 제어 신호(CTR1) 및 제2 제어 신호(CTR2)는 출력 전압(V_OUT) 및 양의 공급 전압(VDD)을 각각 가질 수 있고, 제1 NFET(N91) 및 제2 NFET(N92)이 모두 턴-온될 수 있다.
도 12는 본 개시의 예시적 실시예에 따라 USB 인터페이스에서 과전압 보호를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 12는 도 4의 단계 S91 및 단계 S93의 예시를 나타내고, 예컨대 도 12의 방법은 도 5의 스위치 컨트롤러(50)에 의해서 수행될 수 있다. 이하에서, 도 12는 도 4 및 도 5를 참조하여 설명될 것이다.
도 4의 단계 S50에 후속하여, 단계 S70'에서 스위치 컨트롤러(50)는 모드 신호(MD)에 기초하여 USB 장치(예컨대, 도 3의 300)의 모드를 판단할 수 있고, 모드 신호(MD)가 정상 모드에 대응하는 경우 단계 S91'이 후속하여 수행될 수 있는 한편, 모드 신호(MD)가 저전력 모드에 대응하는 경우 단계 S93'이 후속하여 수행될 수 있다.
모드 신호(MD)가 정상 모드에 대응하는 경우, 단계 S91'에서 과전압 보호 스위치(예컨대, 도 3의 351)의 온-저항치(Ron)를 제1 저항치(R1)로 설정하는 동작이 수행될 수 있다. 도 12에 도시된 바와 같이, 단계 S91'은 단계 S91_1을 포함할 수 있다. 단계 S91_1에서, 전하 펌프(51)의 출력 전압(V_OUT)을 과전압 보호 스위치에 제공하는 동작이 수행될 수 있다. 출력 전압(V_OUT)은 전하 펌프(51)에 의해서 부스팅된 전압일 수 있고, 이에 따라 과전압 보호 스위치는 상대적으로 낮은 온-저항치(Ron), 즉 제1 저항치(R1)를 가질 수 있다. 단계 S91'에 후속하여, 도 4의 단계 S10이 수행될 수 있다.
모드 신호(MD)가 저전력 모드에 대응하는 경우, 단계 S93'에서 과전압 보호 스위치(예컨대, 도 3의 351)의 온-저항치(Ron)를 제2 저항치(R2)로 설정하는 동작이 수행될 수 있다. 도 12에 도시된 바와 같이, 단계 S93'은 단계 S93_1을 포함할 수 있다. 단계 S93_1에서, 전하 펌프(51)를 파워 다운하는 동작이 수행될 수 있다. 이에 따라, 저전력 모드에서 전하 펌프(51)에 의한 전력 소비가 제거될 수 있고, 저전력 모드의 효율성이 향상될 수 있다. 단계 S93'에 후속하여 도 4의 단계 S10이 수행될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 삭제
  2. USB(Universal Serial Bus) 인터페이스에서 과전압 보호를 위한 회로로서,
    USB 리셉터클(receptacle)의 핀에 연결된 과전압 보호 스위치; 및
    상기 핀에서 과전압 발생시 상기 과전압 보호 스위치를 오프(off)하도록 구성된 스위치 컨트롤러를 포함하고,
    상기 스위치 컨트롤러는, 상기 과전압 보호 스위치가 정상 모드에서 제1 온-저항치를 가지고 저전력 모드에서 상기 제1 온-저항치보다 높은 제2 온-저항치를 가지도록, 상기 과전압 보호 스위치를 온(on)하도록 구성되고,
    상기 스위치 컨트롤러는, 상기 정상 모드에서 상기 과전압 보호 스위치가 상기 제1 온-저항치를 가지도록 출력 전압을 생성하고 상기 저전력 모드에서 파워 다운되도록 구성된 전하 펌프를 포함하는 것을 특징으로 하는 회로.
  3. 청구항 2에 있어서,
    상기 과전압 보호 스위치는, NFET(n-channel field effect transistor)를 포함하고,
    상기 전하 펌프는, 상기 정상 모드에서 양의 공급 전압으로부터 상기 양의 공급 전압보다 높은 상기 출력 전압을 생성하도록 구성된 것을 특징으로 하는 회로.
  4. 청구항 3에 있어서,
    상기 스위치 컨트롤러는, 상기 정상 모드에서 상기 출력 전압을 상기 과전압 보호 스위치에 제공하고 상기 저전력 모드에서 상기 양의 공급 전압을 상기 과전압 보호 스위치에 제공하도록 구성된 것을 특징으로 하는 회로.
  5. 청구항 2에 있어서,
    상기 과전압 보호 스위치는, PFET(p-channel field effect transistor)를 포함하고,
    상기 전하 펌프는, 상기 정상 모드에서 접지 전압보다 낮은 상기 출력 전압을 생성하도록 구성된 것을 특징으로 하는 회로.
  6. 청구항 5에 있어서,
    상기 스위치 컨트롤러는, 상기 정상 모드에서 상기 출력 전압을 상기 과전압 보호 스위치에 제공하고 상기 저전력 모드에서 상기 접지 전압을 상기 과전압 보호 스위치에 제공하도록 구성된 것을 특징으로 하는 회로.
  7. 청구항 2에 있어서,
    상기 전하 펌프는, 상기 과전압 보호 스위치가 오프되는 동안 파워 다운되는 것을 특징으로 하는 회로.
  8. USB(Universal Serial Bus) 인터페이스에서 과전압 보호를 위한 회로로서,
    USB 리셉터클(receptacle)의 핀에 연결된 과전압 보호 스위치; 및
    상기 핀에서 과전압 발생시 상기 과전압 보호 스위치를 오프(off)하도록 구성된 스위치 컨트롤러를 포함하고,
    상기 스위치 컨트롤러는, 상기 과전압 보호 스위치가 정상 모드에서 제1 온-저항치를 가지고 저전력 모드에서 상기 제1 온-저항치보다 높은 제2 온-저항치를 가지도록, 상기 과전압 보호 스위치를 온(on)하도록 구성되고,
    상기 과전압 보호 스위치는, 상호 병렬 접속되고 상기 과전압 발생시 오프되도록 구성된 제1 과전압 보호 스위치 및 제2 과전압 보호 스위치를 포함하고,
    상기 스위치 컨트롤러는, 상기 저전력 모드에서 상기 제2 과전압 보호 스위치를 오프하도록 구성된 것을 특징으로 하는 회로.
  9. 청구항 8에 있어서,
    상기 스위치 컨트롤러는, 상기 정상 모드에서 상기 제1 과전압 보호 스위치를 오프하도록 구성된 것을 특징으로 하는 회로.
  10. USB(Universal Serial Bus) 인터페이스에서 과전압 보호를 위한 방법으로서,
    USB 리셉터클(receptacle)의 핀에서 과전압을 검출하는 단계;
    상기 과전압 검출시, 상기 핀에 연결된 과전압 보호 스위치를 오프(off)하는 단계; 및
    상기 과전압 해소시, 상기 과전압 보호 스위치를 온(on)하는 단계를 포함하고,
    상기 과전압 보호 스위치를 온하는 단계는,
    정상 모드에서, 제1 온-저항치를 가지도록 상기 과전압 보호 스위치를 제어하는 단계; 및
    저전력 모드에서, 상기 제1 온-저항치보다 높은 제2 온-저항치를 가지도록 상기 과전압 보호 스위치를 제어하는 단계를 포함하고,
    상기 제1 온-저항치를 가지도록 상기 과전압 보호 스위치를 제어하는 단계는, 전하 펌프의 출력 전압을 상기 과전압 보호 스위치에 제공하는 단계를 포함하고,
    상기 제2 온-저항치를 가지도록 상기 과전압 보호 스위치를 제어하는 단계는, 상기 전하 펌프를 파워 다운하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020180098091A 2018-08-22 2018-08-22 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법 Active KR102701856B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180098091A KR102701856B1 (ko) 2018-08-22 2018-08-22 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법
US16/260,253 US11296494B2 (en) 2018-08-22 2019-01-29 Circuit for and method of protecting overvoltage in universal serial bus interface
CN201910459925.5A CN110858711B (zh) 2018-08-22 2019-05-29 通用串行总线接口中用于过压保护的电路和方法
US17/707,062 US11862964B2 (en) 2018-08-22 2022-03-29 Circuit for and method of protecting overvoltage in universal serial bus interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180098091A KR102701856B1 (ko) 2018-08-22 2018-08-22 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20200022219A KR20200022219A (ko) 2020-03-03
KR102701856B1 true KR102701856B1 (ko) 2024-09-02

Family

ID=69586651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180098091A Active KR102701856B1 (ko) 2018-08-22 2018-08-22 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법

Country Status (3)

Country Link
US (2) US11296494B2 (ko)
KR (1) KR102701856B1 (ko)
CN (1) CN110858711B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11099623B2 (en) * 2019-06-29 2021-08-24 Intel Corporation Power saving for type-C connectors
FR3104841B1 (fr) * 2019-12-13 2021-12-24 St Microelectronics Inc Protection contre des surtensions
US11915632B2 (en) * 2020-02-18 2024-02-27 Lg Electronics Inc. Signal processing device capable of reducing breakdown phenomenon in case of power off or power down, and image display device including the same
US11100034B1 (en) 2020-02-21 2021-08-24 Cypress Semiconductor Corporation Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
KR102867956B1 (ko) 2021-01-20 2025-10-10 삼성전자주식회사 외부 장치로 전원을 제공할 수 있는 전자 장치
US11693039B2 (en) * 2021-11-29 2023-07-04 Stmicroelectronics S.R.L. Electrostatic charge sensor with high impedance contact pads
TWI812013B (zh) * 2022-02-16 2023-08-11 聯陽半導體股份有限公司 應用於USB Type-C通訊埠之過電壓保護電路和相關過電壓保護方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190794A1 (en) * 2014-12-24 2016-06-30 Texas Instruments Incorporated Overvoltage protection circuit for usb interface
KR101821327B1 (ko) * 2017-05-30 2018-01-24 콘티넨탈 오토모티브 게엠베하 암전류 저감이 가능한 입력 회로

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248454A (ja) * 2003-02-14 2004-09-02 Auto Network Gijutsu Kenkyusho:Kk 過電流制限回路
CN101242090A (zh) * 2007-02-08 2008-08-13 鸿富锦精密工业（深圳）有限公司 过压保护装置
US8589110B2 (en) 2009-03-03 2013-11-19 Synergistic Technologies Solutions, Inc. System and method for programmable automatic testing of power supplied
GB2486698B (en) * 2010-12-23 2014-01-15 Wolfson Microelectronics Plc Charge pump circuit
CN102723705B (zh) * 2011-03-30 2014-12-24 帝奥微电子有限公司 一种用于usb物理层接口芯片的全端口保护电路
TW201324175A (zh) 2011-12-05 2013-06-16 Asix Electronics Corp 具有省電管理功能之通用序列匯流排裝置以及省電管理方法
US8872552B2 (en) * 2012-09-29 2014-10-28 Infineon Technologies Austria Ag High-side semiconductor-switch low-power driving circuit and method
EP2846211A1 (en) * 2013-09-10 2015-03-11 Dialog Semiconductor GmbH Reduction in on-resistance in pass device
US9529411B2 (en) 2014-06-13 2016-12-27 Texas Instruments Incorporated Power-saving mode for USB power delivery sourcing device
CN104143818B (zh) * 2014-08-19 2017-07-21 圣邦微电子（北京）股份有限公司 防止限流电路过度调整的装置
CN105591538B (zh) * 2014-10-21 2018-06-29 联想(北京)有限公司 通用串行总线功率传输装置
CN104578033B (zh) * 2014-12-26 2018-10-26 青岛歌尔声学科技有限公司 一种过压保护装置和一种usb接口
CN105992432B (zh) 2015-02-05 2018-09-04 台达电子工业股份有限公司 应用于led负载的电源电路
US9817458B2 (en) 2015-05-25 2017-11-14 Active-Semi, Inc. Adaptive USB port controller
US9400546B1 (en) 2015-06-19 2016-07-26 Cypress Semiconductor Corporation Low-power implementation of Type-C connector subsystem
US10468893B2 (en) 2015-08-19 2019-11-05 Delta Electronics, Inc. USB charging method having protection function
CN105305565B (zh) * 2015-11-26 2018-02-23 英特格灵芯片(天津)有限公司 一种充电保护及识别电路及待充电设备
CN205544930U (zh) * 2016-01-28 2016-08-31 深圳韩倍达电子科技有限公司 带保护电路的usb电源开关电路
CN105867593B (zh) * 2016-05-17 2018-11-13 深圳慧能泰半导体科技有限公司 一种USB Type-C接口电路及其控制装置
US10431939B2 (en) 2016-05-26 2019-10-01 Qualcomm Incorporated Over-voltage protection systems and methods
US9906145B2 (en) * 2016-06-16 2018-02-27 Nxp B.V. Power converter with load switch fault protection
CN105954644B (zh) * 2016-06-30 2020-02-07 成绎半导体技术（上海）有限公司 一种USB Type-C接口公头智能检测和保护电路
KR102675073B1 (ko) 2016-07-12 2024-06-14 삼성전자주식회사 Usb 인터페이스를 지원하는 전자 장치 및 usb 인터페이스 제어 방법
US10090671B2 (en) 2016-07-15 2018-10-02 Dialog Semiconductor Inc. Short circuit protection for data interface charging
US10291015B2 (en) 2016-08-26 2019-05-14 Microsoft Technology Licensing, Llc Electrical apparatuses with connector overheating protection and methods thereof
US10318394B2 (en) 2016-08-26 2019-06-11 Fairchild Semiconductor Corporation USB TYPE-C to legacy USB cable detection
US10177588B2 (en) * 2016-09-20 2019-01-08 Richtek Technology Corporation Charging circuit and capacitive power conversion circuit and charging control method thereof
US20180097378A1 (en) 2016-09-30 2018-04-05 Fairchild Semiconductor Corporation Low-voltage, high-current charging with over-voltage sensing
CN206313470U (zh) * 2016-11-03 2017-07-07 硕诺科技（深圳）有限公司 一种手机充电过压保护电路
CN106786441B (zh) * 2016-12-30 2018-12-11 国网浙江省电力公司电力科学研究院 一种限流电路及包含该限流电路的电能表
CN207339255U (zh) * 2017-06-22 2018-05-08 惠州市德赛西威汽车电子股份有限公司 一种usb端口保护电路
CN108363476A (zh) * 2018-02-01 2018-08-03 上海康斐信息技术有限公司 系统上电启动的usb设备保护电路及系统电路和电子设备
US11101673B2 (en) * 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
US10381787B1 (en) * 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
US20190393707A1 (en) * 2018-06-21 2019-12-26 Texas Instruments Incorporated Methods, apparatus, and systems to facilitate control for a low-power battery state

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190794A1 (en) * 2014-12-24 2016-06-30 Texas Instruments Incorporated Overvoltage protection circuit for usb interface
KR101821327B1 (ko) * 2017-05-30 2018-01-24 콘티넨탈 오토모티브 게엠베하 암전류 저감이 가능한 입력 회로

Also Published As

Publication number Publication date
CN110858711B (zh) 2024-11-08
US20220224107A1 (en) 2022-07-14
CN110858711A (zh) 2020-03-03
US20200067304A1 (en) 2020-02-27
KR20200022219A (ko) 2020-03-03
US11862964B2 (en) 2024-01-02
US11296494B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
KR102701856B1 (ko) Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법
US11573275B2 (en) Device and method of detecting leakage current generation condition in USB interface
US11749954B2 (en) Semiconductor USB device for detecting foreign substances and method of operating the same
KR102675130B1 (ko) Usb 인터페이스에서 파워 딜리버리를 보장하기 위한 장치 및 방법
TWI494863B (zh) 雙介面讀卡機模塊
US10658860B2 (en) Electronic device, charger within the electronic device, and detecting method for detecting abnormal status of connector of electronic device
JP2019519837A (ja) 高速ターンオンパワースイッチ
US9099864B2 (en) Electronic device with connector fault protection circuitry
US20140162496A1 (en) Protection circuitry for reversible connectors
EP3148031B1 (en) Bus interfaces with unpowered termination
JP2015103256A (ja) ユニバーサルシリアルバス装置の検知システム及び検知方法
US10243386B2 (en) Power supply circuit in electronic device and control method thereof
US9977475B2 (en) Over voltage protection for a communication line of a bus
WO2019209466A1 (en) Dynamic vconn swapping in dual-powered type-c cable applications
US9804648B2 (en) Dockable device and power method thereof
US8843668B2 (en) Information processing device, connection method and storage medium
AU2012101768B4 (en) Techniques for detecting removal of a connector
WO2019133200A1 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
US20120250235A1 (en) Interface module with protection circuit and electronic device
TWI830559B (zh) 可縮短快速角色交換時間之連接埠擴充基座
CN120266399A (zh) 具有数字接口的关断辅助器的音频开关
CN111766933B (zh) 供电保护电路及具有供电保护电路的电子装置
US12044712B2 (en) Boosting circuits and methods for comparator circuits
CN118889628B (zh) 避免显示异常的充电方法、电路及电子设备
US11545822B2 (en) Protection circuit applied to electronic device and associated protection method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180822

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210802

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180822

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230914

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240828

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240829

End annual number: 3

Start annual number: 1

PG1601 Publication of registration