[go: up one dir, main page]

KR102681687B1 - Special Lower Particle Tray for semiconductor package and manufacturing method thereof - Google Patents

Special Lower Particle Tray for semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR102681687B1
KR102681687B1 KR1020230173055A KR20230173055A KR102681687B1 KR 102681687 B1 KR102681687 B1 KR 102681687B1 KR 1020230173055 A KR1020230173055 A KR 1020230173055A KR 20230173055 A KR20230173055 A KR 20230173055A KR 102681687 B1 KR102681687 B1 KR 102681687B1
Authority
KR
South Korea
Prior art keywords
tray
semiconductor
weight
polyphenylene ether
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230173055A
Other languages
Korean (ko)
Inventor
김병귀
김민준
Original Assignee
(주)에스티엠테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스티엠테크놀로지 filed Critical (주)에스티엠테크놀로지
Priority to KR1020230173055A priority Critical patent/KR102681687B1/en
Application granted granted Critical
Publication of KR102681687B1 publication Critical patent/KR102681687B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C08L71/08Polyethers derived from hydroxy compounds or from their metallic derivatives
    • C08L71/10Polyethers derived from hydroxy compounds or from their metallic derivatives from phenols
    • C08L71/12Polyphenylene oxides
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00Use of inorganic substances as compounding ingredients
    • C08K3/34Silicon-containing compounds
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00Use of inorganic substances as compounding ingredients
    • C08K3/34Silicon-containing compounds
    • C08K3/346Clay
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00Use of ingredients characterised by shape
    • C08K7/02Fibres or whiskers
    • C08K7/04Fibres or whiskers inorganic
    • C08K7/06Elements
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00Use of ingredients characterised by shape
    • C08K7/02Fibres or whiskers
    • C08K7/04Fibres or whiskers inorganic
    • C08K7/14Glass
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L25/00Compositions of, homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an aromatic carbocyclic ring; Compositions of derivatives of such polymers
    • C08L25/02Homopolymers or copolymers of hydrocarbons
    • C08L25/04Homopolymers or copolymers of styrene
    • C08L25/06Polystyrene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • H01L21/67336Trays for chips characterized by a material, a roughness, a coating or the like

Landscapes

  • Chemical & Material Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

The present invention relates to a tray for suppressing semiconductor package particles and a manufacturing method thereof. According to the present invention, the tray produced by using a polyphenylene ether-based composite resin composition for a semiconductor chip tray, which is characterized by including polyphenylene ether, polystyrene, glass fiber, carbon fiber, and mineral is surface-treated and heat-dried to lead to protection of the surface, thereby achieving the effect of suppressing particles. Furthermore, the tray not only has excellent shrinkage rate, dimensional stability, coefficient of thermal expansion, and heat resistance, but also exhibits superior basic physical properties such as mechanical strength and impact resistance. Additionally, the improved injection moldability and smooth surface make it possible to create a product suitable for semiconductor chip trays that undergo ion beam, plasma, or conductive liquid impregnation treatments.

Description

반도체 패키지 파티클 억제용 트레이 및 그 제조방법{Special Lower Particle Tray for semiconductor package and manufacturing method thereof}Tray for suppressing semiconductor package particles and manufacturing method thereof {Special Lower Particle Tray for semiconductor package and manufacturing method thereof}

본 발명은 반도체 패키지 파티클 억제용 트레이 및 그 제조방법에 관한 것으로, 보다 구체적으로는 폴리페닐렌 에테르, 폴리스틸렌, 유리섬유, 탄소섬유 및 미네랄로 이루어진 것을 특징으로 하는 반도체 트레이용 조성물을 이용하여 반도체 패키지 파티클 억제용 트레이를 제조하는 방법 및 이에 따라 제조된 반도체 패키지 파티클 억제용 트레이에 관한 것이다.The present invention relates to a tray for suppressing semiconductor package particles and a method of manufacturing the same. More specifically, the present invention relates to a semiconductor package particle suppressing tray using a composition for a semiconductor tray comprising polyphenylene ether, polystyrene, glass fiber, carbon fiber, and minerals. It relates to a method of manufacturing a tray for suppressing particles and a tray for suppressing particles in a semiconductor package manufactured thereby.

반도체 제품의 제조에는 다양한 주체들이 협력하며, 어느 한 주체가 생산한 제품을 다른 제품에 전달할 필요가 있다. 전달되는 제품은 가공되거나 처리된 웨이퍼일 수도 있고, 이를 다이싱한 반도체 칩일 수도 있고, 나아가 몰딩 수지로 봉지된 반도체 패키지일 수도 있다.In the manufacturing of semiconductor products, various entities cooperate, and it is necessary to transfer the products produced by one entity to other products. The delivered product may be a processed or processed wafer, a semiconductor chip made by dicing it, or even a semiconductor package encapsulated with molding resin.

이러한 반도체 장치들, 예컨대 반도체 칩이나 반도체 패키지를 수납하여 운반하기 위하여 트레이가 사용되는데, 경우에 따라서는 트레이까지 테스트 장비 또는 열처리 장비 내에 수납하여 반도체 칩 또는 반도체 패키지에 대한 테스트, 기타 처리를 수행할 수 있다. 고온이 적용되는 테스트나 처리의 경우 트레이는 내열성을 가져야 하며, 아울러 제품의 외관에 영향을 미치지 않는 열적 안정성 및 화학적 안정성이 요구된다.Trays are used to store and transport these semiconductor devices, such as semiconductor chips or semiconductor packages. In some cases, even trays can be stored in test equipment or heat treatment equipment to perform testing or other processing on the semiconductor chips or semiconductor packages. You can. In the case of testing or processing where high temperatures are applied, the tray must have heat resistance, and in addition, thermal and chemical stability that does not affect the appearance of the product is required.

반도체 패키지의 조립 및 전기적 검사공정에 있어서, 트레이는 반도체 패키지의 취급 및 이송을 용이하게 하는 도구이다. 또한 트레이는 반도체 패키지의 취급, 이송 및 포장시 외부의 충격으로부터 내부에 담겨있는 반도체 패키지를 보호하는 역할도 한다.In the assembly and electrical inspection process of semiconductor packages, a tray is a tool that facilitates handling and transport of the semiconductor package. In addition, the tray also serves to protect the semiconductor package contained inside from external shock during handling, transport, and packaging of the semiconductor package.

반도체 칩 트레이 (IC TRAY)를 제조하기 위해서는 종래에는 주로 아크릴로부타디엔-스타이렌-코폴리머 (ABS), 폴리페닐렌옥사이드 또는 폴리페닐렌에테르 (PPO 또는 PPE), 폴리설폰 (POLYSULFONE) 또는 폴리에테르설폰 (PES) 수지에 카본 화이버 (CARBON FIBER) 또는 전도성 카본 블랙 (CARBON BLACK)과 필요시 기타 무기 충진재 (유리섬유, 탈크, 운모, 고령토, 울라스토나이트 등)를 혼련하여 반도체 칩 트레이 사출 성형용 원재료를 제조하였다.To manufacture a semiconductor chip tray (IC TRAY), conventionally, acrylobutadiene-styrene-copolymer (ABS), polyphenylene oxide or polyphenylene ether (PPO or PPE), polysulfone (POLYSULFONE) or polyether were used. For injection molding of semiconductor chip trays by mixing sulfone (PES) resin with carbon fiber (CARBON FIBER) or conductive carbon black (CARBON BLACK) and other inorganic fillers (glass fiber, talc, mica, kaolin, wollastonite, etc.) when necessary. Raw materials were prepared.

본 발명에서 해결하고자 하는 기술적 과제는 반도체 패키지의 파티클을 억제시킬 수 있는 트레이용 조성물을 제공하기 위한 것이다.The technical problem to be solved by the present invention is to provide a composition for trays that can suppress particles in a semiconductor package.

본 발명에서 해결하고자 하는 다른 기술적 과제는 상기 트레이용 조성물을 이용하여 반도체 패키지 트레이의 파티클을 억제시킬 수 있는 트레이를 제조하는 방법을 제공하기 위한 것이다.Another technical problem to be solved by the present invention is to provide a method of manufacturing a tray capable of suppressing particles in a semiconductor package tray using the tray composition.

또한, 본 발명에서 해결하고자 하는 다른 기술적 과제는 상기 방법에 따라 제조된 반도체 패키지 트레이의 파티클을 억제시킬 수 있는 트레이를 제공하기 위한 것이다.In addition, another technical problem to be solved by the present invention is to provide a tray capable of suppressing particles in the semiconductor package tray manufactured according to the above method.

상기한 기술적 과제를 해결하기 위하여, 본 발명에서는 폴리페닐렌 에테르, 폴리스틸렌, 유리섬유, 탄소섬유 및 미네랄로 이루어진 반도체 트레이용 조성물을 제공한다.In order to solve the above technical problems, the present invention provides a composition for a semiconductor tray made of polyphenylene ether, polystyrene, glass fiber, carbon fiber, and mineral.

바람직하게, 상기 반도체 트레이용 조성물은 폴리페닐렌 에테르 50 내지 60 중량부, 폴리스틸렌 10 내지 20 중량부, 유리섬유 5 내지 15 중량부, 탄소섬유 10 내지 15 중량부 및 미네랄 10 내지 20 중량부로 이루어진 것을 특징으로 한다.Preferably, the composition for the semiconductor tray is comprised of 50 to 60 parts by weight of polyphenylene ether, 10 to 20 parts by weight of polystyrene, 5 to 15 parts by weight of glass fiber, 10 to 15 parts by weight of carbon fiber, and 10 to 20 parts by weight of mineral. It is characterized by

본 발명에서는 상기 반도체 트레이용 조성물을 이용하여 제조된 반도체 패키지 트레이에 표면처리하는 것을 특징으로 한다.The present invention is characterized by surface treatment of a semiconductor package tray manufactured using the composition for a semiconductor tray.

바람직하게는, 상기 방법은 상기 표면 처리 후 열풍 건조하여 트레이 표면을 보호하는 것을 특징으로 한다.Preferably, the method is characterized in that the tray surface is protected by hot air drying after the surface treatment.

또한, 본 발명에서 해결하고자 하는 다른 기술적 과제는 상기 방법에 따라 제조된 반도체 패키지 트레이의 파티클을 억제시킬 수 있는 트레이를 제공한다.In addition, another technical problem to be solved by the present invention is to provide a tray capable of suppressing particles in the semiconductor package tray manufactured according to the above method.

본 발명의 반도체 칩 트레이용 폴리페닐렌에테르계 복합 수지 조성물을 이용하여 제조된 트레이를 표면처리하고 열풍 건조하여 표면을 보호함으로써 파티클이 억제되는 효과를 얻을 수 있다. 또한, 수축율, 치수 안정성, 선열팽창계수 및 내열성이 우수할 뿐만 아니라 기계적 강성, 내충격성등 기본 물성이 우수하며 또한 사출 성형성이 개선되고 표면이 부드러워 이온빔, 플라즈마 또는 전도성 액체 함침 처리를 하는 반도체 칩 트레이에 적합한 제품을 만들 수 있다. The effect of suppressing particles can be obtained by surface treating a tray manufactured using the polyphenylene ether-based composite resin composition for a semiconductor chip tray of the present invention and drying it with hot air to protect the surface. In addition, it has excellent shrinkage, dimensional stability, linear thermal expansion coefficient, and heat resistance, as well as excellent basic physical properties such as mechanical rigidity and impact resistance. In addition, it has improved injection moldability and a smooth surface, making it a semiconductor chip that can be treated with ion beam, plasma, or conductive liquid impregnation. We can make products suitable for trays.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 MPPO vs. SLP 트레이(Special Lower Particle Tray)의 파티클 데이터를 비교한 결과이다.
도 2는 MPPO vs. SLP 트레이의 TRAY의 QUV 테스트 결과를 나타낸 것이다.
도 3은 MPPO vs. SLP 트레이 표면 저항분석 시험 방법을 보여주는 사진이다.
도 4는 MPPO vs. SLP 트레이의 외관 분석 결과를 나타낸 것이다.
도 5는 MPPO vs. SLP 트레이의 유해물질 분석 결과를 나타낸 것이다.
The following drawings attached to this specification illustrate preferred embodiments of the present invention, and serve to further understand the technical idea of the present invention along with the contents of the above-described invention. Therefore, the present invention is limited to the matters described in such drawings. It should not be interpreted in a limited way.
Figure 1 shows MPPO vs. This is the result of comparing particle data from the SLP tray (Special Lower Particle Tray).
Figure 2 shows MPPO vs. This shows the QUV test results of the TRAY of the SLP tray.
Figure 3 shows MPPO vs. This photo shows the SLP tray surface resistance analysis test method.
Figure 4 shows MPPO vs. This shows the results of the appearance analysis of the SLP tray.
Figure 5 shows MPPO vs. This shows the results of analysis of hazardous substances in the SLP tray.

이하에서는 본 발명을 좀더 상세하게 설명한다.Hereinafter, the present invention will be described in more detail.

본 발명에서는 폴리페닐렌 에테르, 폴리스틸렌, 유리섬유, 탄소섬유 및 미네랄로 이루어진 반도체 트레이용 조성물을 제공한다.The present invention provides a composition for a semiconductor tray made of polyphenylene ether, polystyrene, glass fiber, carbon fiber, and mineral.

본 발명의 하나의 구현예에 따르면, 상기 반도체 트레이용 조성물은 폴리페닐렌 에테르 50 내지 60 중량부, 폴리스틸렌 10 내지 20 중량부, 유리섬유 5 내지 15 중량부, 탄소섬유 10 내지 15 중량부 및 미네랄 10 내지 20 중량부로 이루어진 것을 특징으로 한다.According to one embodiment of the present invention, the composition for a semiconductor tray includes 50 to 60 parts by weight of polyphenylene ether, 10 to 20 parts by weight of polystyrene, 5 to 15 parts by weight of glass fiber, 10 to 15 parts by weight of carbon fiber, and minerals. It is characterized in that it consists of 10 to 20 parts by weight.

(1) 폴리페닐렌에테르(1) Polyphenylene ether

일반적으로 폴리페닐렌에테르는 미국 지이프라스틱에서 세계 최초로 개발되었다. 본 발명에서는 미국 지이 프라스틱에서 개발된 폴리페닐렌에테르 2 종류를 각각 또는 복합으로 사용할 수 있다. 상기 폴리페닐렌에테르는 구리 함량이 10ppm 이하, 톨루엔 함량이 2000ppm 이하 함유되어 있다.In general, polyphenylene ether was developed for the first time in the world by G-Plastic in the United States. In the present invention, the two types of polyphenylene ethers developed by GE Plastics in the United States can be used individually or in combination. The polyphenylene ether contains a copper content of 10 ppm or less and a toluene content of 2000 ppm or less.

본 발명에 따르는 반도체 칩 트레이 제조용 복합수지 조성물에 사용되는 폴리페닐렌에테르는 고유 점도가 0.1-0.4 및 0.41-1.0 의 수지 2종류 또는 그 이상의 종류를 각각 단독으로 또는 복합적으로 사용하는 것이 바람직하다. 이때에 고유점도가 높은 폴리페닐렌에테르는 유리섬유, 운모 및 기타 충진재가 표면으로 돌출되는 것을 방지하기 위한 것이며, 고유점도가 낮은 폴리페닐렌에테르는 사출시 유동성이 풍부해 제품의 표면을 덮어 주는 역할을 수행하여 유리섬유, 운모 및 기타 충진재가 과다하게 제품 표면으로 나와 이온 빔이나 플라즈마 또는 전도성 용액 함침에 의한 표면 처리에 방해가 되는 것을 방지한다.The polyphenylene ether used in the composite resin composition for manufacturing semiconductor chip trays according to the present invention is preferably two or more types of resins with intrinsic viscosities of 0.1-0.4 and 0.41-1.0, respectively, used individually or in combination. At this time, polyphenylene ether with high intrinsic viscosity is used to prevent glass fiber, mica, and other fillers from protruding to the surface, and polyphenylene ether with low intrinsic viscosity has abundant fluidity during injection and covers the surface of the product. It prevents excessive glass fiber, mica, and other fillers from coming out to the surface of the product and interfering with surface treatment by ion beam, plasma, or conductive solution impregnation.

특히 유리섬유, 운모 및 기타 충진재의 함량이 낮거나 없을 때에는 2 종류의 폴리페닐렌 에테르를 복합으로 사용하지 않아도 되나 함량이 높아질 때에는 함량에 따라 각각 또는 2종류의 폴리페닐렌에테르를 사용하여 제품표면에 유리섬유, 운모 및 기타 충진재가 제품 표면에 나오는 것을 방지하는 것이 바람직하다.In particular, when the content of glass fiber, mica and other fillers is low or absent, it is not necessary to use two types of polyphenylene ether in combination, but when the content is high, each or two types of polyphenylene ether are used depending on the content to improve the surface of the product. It is desirable to prevent glass fiber, mica and other fillers from appearing on the product surface.

(2) 폴리스틸렌(2) polystyrene

본 발명의 반도체 칩 트레이 제조용 복합수지 조성물에서 폴리스틸렌 (Polystyrene)을 사용하는 이유는 폴리페닐렌에테르를 단독으로 사용했을 때 사출압의 과다로 인하여 양산시 어려움이 있을 수 있다. 이러한 사출상 문제를 해결하기 위하여 본 발명에서는 폴리스타이렌을 중량 10 에서 20중량부까지 사용할 수 있다. 또한 폴리스타이렌은 사출 유동성이 폴리페닐렌에테르보다 매우 우수하여 제품 표면을 좋게 해주며 사출 양산성을 높여주는 효과가 있으며 폴리카보네이트에서도 유사한 결과를 얻을 수 있었다.The reason for using polystyrene in the composite resin composition for manufacturing semiconductor chip trays of the present invention is that when polyphenylene ether is used alone, there may be difficulties in mass production due to excessive injection pressure. In order to solve this injection problem, polystyrene can be used in an amount of 10 to 20 parts by weight. In addition, polystyrene has much better injection fluidity than polyphenylene ether, which has the effect of improving the product surface and increasing injection mass production, and similar results were obtained with polycarbonate.

본 발명에서 사용되는 폴리스틸렌은 흐름 지수가 20 이하인 폴리스틸렌과 흐름 지수 10 이하인 폴리스틸린 수지를 각각 또는 복합적으로 상기의 효과를 얻었으며 폴리카보네이트 사용시에는 특히 저점도 폴리카보네이트의 효과가 우수하였다.The polystyrene used in the present invention achieved the above effects by using polystyrene with a flow index of 20 or less and polystyrene resin with a flow index of 10 or less separately or in combination. When polycarbonate was used, the effect of low-viscosity polycarbonate was especially excellent.

(3) 유리섬유(3) Glass fiber

본 발명에서 사용되는 유리섬유는 직경이 20㎛ 이하, 길이가 1인치 이하인 침상, 단평상, 구상의 유리 섬유를 각각 또는 복합적으로 사용할 수 있다. 유리섬유의 역할은 반도체 트레이의 내열 온도를 높이고 또한 치수안정성을 부여하는데 우수한 역할을 수행할 수 있는 직경 3㎛ 내지 10㎛의 것을 사용하는 것이 더욱 바람직하다. 또한 표면 및 유리섬유의 방향성을 없애기 위하여 밀드그라스화이버 (Milled Glass Fiber) 또는 분쇄 유리섬유(Chopped Glass Fiber) 또는 글라스플레이크 (Glass Fake)가 0% 내지 30% 사용될 수 있으며 밀드그라스화이버나 분쇄 유리섬유를 사용하면 우수한 표면과 3차원 적으로의 수축을 잡으며 표면을 미려하게 하는데 매우 용이하다.The glass fibers used in the present invention may be acicular, flat, or spherical glass fibers with a diameter of 20 μm or less and a length of 1 inch or less, respectively or in combination. It is more preferable to use glass fibers with a diameter of 3㎛ to 10㎛, which play an excellent role in increasing the heat resistance temperature of the semiconductor tray and providing dimensional stability. In addition, in order to eliminate the orientation of the surface and glass fiber, 0% to 30% of milled glass fiber, chopped glass fiber, or glass flake can be used, and milled glass fiber or chopped glass fiber can be used at 0% to 30%. It is very easy to achieve an excellent surface, maintain three-dimensional shrinkage, and make the surface beautiful.

(4) 운모 (Mica)(4) Mica

본 발명에서의 운모는 3차원 방향으로의 수축율 및 선열팽창계수를 안정화 시키는데 사용될 수 있다. 유리섬유와 비슷하게 반도체 칩 트레이의 내열온도, 선열팽창계수 및 수축율을 증강시키는데 우수한 역할을 수행하며 반도체 트레이의 휨(Warpage)를 잡기 위해서는 크기가 30 ㎛가 바람직하며 3내지 30㎛가 더욱 바람직하다.Mica in the present invention can be used to stabilize the shrinkage rate and linear thermal expansion coefficient in the three-dimensional direction. Similar to glass fiber, it plays an excellent role in enhancing the heat resistance temperature, linear thermal expansion coefficient, and shrinkage rate of the semiconductor chip tray. In order to prevent warpage of the semiconductor tray, the size is preferably 30 ㎛, and 3 to 30 ㎛ is more preferable.

(5) 탄소섬유(5) Carbon fiber

탄소섬유의 경우에는 전도성 부여 목적만이 아닌 충진재의 역할을 수행하므로 저급 또는 재생 또는 분쇄 탄소섬유의 사용이 가능하다.In the case of carbon fiber, it serves as a filler rather than just providing conductivity, so it is possible to use low-grade, recycled or pulverized carbon fiber.

(6) 무기질 보강재(6) Inorganic reinforcement

본 발명의 무기질 보강재는 반도체 트레이의 내열성, 치수안정성, 선열팽창계수, 휨 방지성, 3방향 수축율 및 기타 물리적 강성 (굴곡탄성율, 인장강도등)을 보강시키기 위하여 단독 또는 복합으로 사용될 수도 있다.The inorganic reinforcing material of the present invention may be used alone or in combination to reinforce the heat resistance, dimensional stability, linear thermal expansion coefficient, bending resistance, three-way shrinkage rate, and other physical rigidities (flexural modulus, tensile strength, etc.) of the semiconductor tray.

칼슘-메타-실리케이트계 화합물로서의 울라스토나이트가 사용되는 경우에 울라스토나이트의 아스펙트 조성비가 10내지 19이고 입자의 평균 직경이 3내지 25㎛인 침상의 것이 바람직하며 조성물 총량에 대해 0 내지 30 중량%의 사용이 가능하다.When wollastonite as a calcium-meta-silicate-based compound is used, wollastonite is preferably needle-shaped with an aspect composition ratio of 10 to 19 and an average particle diameter of 3 to 25 ㎛, and 0 to 30 with respect to the total amount of the composition. Weight percent can be used.

본 발명에 사용될 수 있는 무기질 보강재로서는 탈크 (Talc), 칼슘카보네이트(Calcium-carbonate), 석면 (Asbestos), 고령토 (Kaolin), 카본화이버 등이 사용될 수 있고 탈크가 사용될 시에는 평균 입자크기가 2 내지 4㎛인 단편상의 것을 사용하는 것이 바람직하다.As inorganic reinforcing materials that can be used in the present invention, talc, calcium-carbonate, asbestos, kaolin, carbon fiber, etc. can be used. When talc is used, the average particle size is 2 to 2. It is preferable to use fragments of 4㎛.

상기 무기질 보강재는 경우에 따라서 고분자와 계면 접착력을 높이기 위하여 표면을 화학적으로 처리한 제품을 사용하는 것이 유리하며 무기질 보강재의 사용량은 조성물 총량에 대하여 1 내지 40 중량%인 것이 바람직하다.In some cases, it is advantageous to use a product whose surface has been chemically treated to increase the interfacial adhesion with the polymer, and the amount of the inorganic reinforcing material used is preferably 1 to 40% by weight based on the total amount of the composition.

(7) 첨가제(7) Additives

본 발명의 반도체 칩 트레이용 폴리페닐렌에테르계 복합수지 조성물은 용도에 따라서 적합한 첨가제를 포함할 수 있는데, 본 발명의 첨가제로는 커플링제 (Coupling Agent), 1차 또는 2차 산화방지제 (Anti-Oxidants), 자외선 안정제, 열안정제, 가공 윤활제 (Process Lubricants) 및 대전방지제 (Antistatic Agents)가 복합 수지 조성물에 포함될 수 있고 또한 필요에 따라서는 카본 블랙 (Carbon Black), 안료 (Pigments), 핵제 등이 포함될 수 있다.The polyphenylene ether-based composite resin composition for semiconductor chip trays of the present invention may contain suitable additives depending on the intended use. The additives of the present invention include a coupling agent, primary or secondary antioxidant (anti-oxidation agent), Oxidants, UV stabilizers, heat stabilizers, process lubricants, and antistatic agents may be included in the composite resin composition, and if necessary, carbon black, pigments, nucleating agents, etc. may be included.

상기 커플링제는 본 발명에 사용되는 폴리페닐렌에테르, 폴리스틸렌과 무기질 보강재와의 접착 강도를 높이기 위해서 사용되는데, 상기 커플링제로는 아미노실란계, 아미노티타늄계 등이 사용될 수 있다. 상기 커플링제의 사용량은 조성물 총량에 대하여 0.05 내지 3 중량%인 것이 바람직하다.The coupling agent is used to increase the adhesive strength between the polyphenylene ether and polystyrene used in the present invention and the inorganic reinforcing material. As the coupling agent, aminosilane-based, aminotitanium-based, etc. may be used. The amount of the coupling agent used is preferably 0.05 to 3% by weight based on the total amount of the composition.

상기 1차 또는 2차 산화방지제 및 열안정제는 본 발명의 폴리페닐렌에테르 또는 폴리페닐렌옥사이드계 복합 수지 가공중에 발생할 수 있는 열적 분해를 방지하기 위해서 사용되는데, 상기 1차 산화 방지제로는 통상의 페놀계 화합물 등이 사용될 수 있고 바람직하게는 상기 1차 산화방지제의 사용량은 0.01 내지 1 중량%인 것이 바람직하다.The primary or secondary antioxidant and heat stabilizer are used to prevent thermal decomposition that may occur during processing of the polyphenylene ether or polyphenylene oxide-based composite resin of the present invention. The primary antioxidant is a conventional antioxidant. Phenol-based compounds, etc. may be used, and the amount of the primary antioxidant used is preferably 0.01 to 1% by weight.

상기 2차 산화방지제로는 통상의 아민계 화합물 등이 사용될 수 있고 상기 2차 산화방지제의 사용량은 0.01내지 1 중량%인 것이 바람직하다.As the secondary antioxidant, common amine compounds may be used, and the amount of the secondary antioxidant used is preferably 0.01 to 1% by weight.

상기 내열 안정제로는 2,6-디-t-부틸-4-메틸페놀 (2,6-di-t-butyl-4-methylphenol) 등의 통상의 페놀계 화합물, 디페닐-p-페닐렌디아민 (diphenyl-p-phenylenediamine) 등의 통상의 아민계 화합물 등이 사용될 수 있고 사용량은 조성물 총량에 대하여 0.01 내지 1.0중량%인 것이 바람직하다.The heat-resistant stabilizer includes common phenolic compounds such as 2,6-di-t-butyl-4-methylphenol, and diphenyl-p-phenylenediamine. Common amine compounds such as (diphenyl-p-phenylenediamine) can be used, and the amount used is preferably 0.01 to 1.0% by weight based on the total weight of the composition.

상기 자외선안정제는 복합 수지의 내후성 보강 및 복합 수지의 옥외 노출시 자외선으로 인한 분해를 방지하기 위하여 복합 수지 조성물에 첨가되기도 하는데, 상기 자외선 안정제로는 할스 (HALS)계 화합물, 벤조페놀계 화합물, 벤조트리아졸계 화합물 등이 사용될 수 있고, 바람직하게는 사용량은 조성물의 총량에 대하여 0.02내지 1중량%인 것이 바람직하다.The ultraviolet stabilizer is sometimes added to the composite resin composition to strengthen the weather resistance of the composite resin and prevent decomposition due to ultraviolet rays when the composite resin is exposed outdoors. The ultraviolet stabilizer includes HALS-based compounds, benzophenol-based compounds, and benzoate. Triazole-based compounds, etc. may be used, and the amount used is preferably 0.02 to 1% by weight based on the total weight of the composition.

상기 가공 윤활제는 복합 수지 조성물의 가공성을 향상시켜 복합 수지 제조시나 또는 반도체 칩 트레이 사출시 수지의 흐름을 원활하게 하여 수지내의 잔유 응력을 최소화하는데 사용된다. 종류로는 칼슘-스테아레이트 (Ca-Stearate), 징크-스테아레이트(Zn-stearate), 징크옥사이드 (Zn-Oxide), 알리사이클릭포화탄화수소 수지 (Alicyclic saturated hydrocarbon resin) 등을 0.05 내지 15중량% 사용될 수 있으며, 그중 알리사이클릭포화탄화수소 수지를 0.1 내지 15 중량%을 사용하는 것이 더욱 바람직하다.The processing lubricant is used to improve the processability of the composite resin composition and to facilitate the flow of the resin during composite resin manufacturing or semiconductor chip tray injection, thereby minimizing residual stress within the resin. Types include 0.05 to 15% by weight of calcium-stearate, zinc-stearate, zinc oxide, and alicyclic saturated hydrocarbon resin. It can be used, and it is more preferable to use 0.1 to 15% by weight of alicyclic saturated hydrocarbon resin.

상기 대전방지제는 복합수지의 정전기 방지를 억제하여 반도체 칩 트레이의 제조시 또는 운반시 먼지나 이물질이 부착되는 것을 방지하며 통상적으로는 알킬아민계 화합물, 스테아린산계 화합물 등이 사용될 수 있고, 알킬아민계 대전방지제를 조성물 총량에 대하여 0.01 내지 1 중량% 사용하는 것이 바람직하다.The antistatic agent prevents dust or foreign substances from attaching to the semiconductor chip tray when manufacturing or transporting it by suppressing static electricity of the composite resin. Typically, alkylamine-based compounds, stearic acid-based compounds, etc. may be used, and alkylamine-based compounds can be used. It is preferable to use 0.01 to 1% by weight of the antistatic agent based on the total amount of the composition.

또한 본 발명의 반도체 칩 트레이용 폴리페닐렌에테르계 복합 수지 조성물에는 색상발현, 내후성 보강등을 위하여 카본블랙 (Carbon Black), 안료, 핵제등의 첨가제를 용도에 따라 첨가할 수 있으며 상기 첨가제의 사용량은 조성물 총량에 대하여 0.05내지 10 중량%인 것이 바람직하다.In addition, to the polyphenylene ether-based composite resin composition for semiconductor chip trays of the present invention, additives such as carbon black, pigments, and nucleating agents can be added depending on the purpose for color development and weather resistance reinforcement, and the amount of the additives used. It is preferably 0.05 to 10% by weight based on the total amount of silver composition.

본 발명의 반도체 칩 트레이용 폴리페닐렌에테르계 복합 수지 조성물을 제조하기 위해서는 헨셀 믹서 (Henssel Blender), 리본 블렌더 (Ribbon Blender) 또는 브이 블렌더 (V-Blender)등을 사용하여 원료를 혼합하거나, 또는 각기 다른 원료 공급 장치로 정해진 비율로 각각의 원료를 직접 가공 장치에 공급하여 사용할 수 있는데, 상기 가공 장치로는 원료 및 최종 조성물의 특성에 따라 1축 압출기, 2축 압출기, 니더 믹서 (Kneader Mixer), 밴버리믹서 (Banbery Mixer)등이 사용될 수 있다. 상기 가공 장치로 본 발명의 복합 수지 조성물의 성분들을 용융 혼합한 후, 펠렛 (Pellet) 형태로 형상화한다. 이 때 가공조건에 따라 수지 조성물의 물성 및 성능이 변할 수 있으므로 주로 하나의 공급구 이외에 압출기 일부를 공급구로 사용할 수 있는 2축 압출기를 사용하여 스크류의 회전수, 압출량, 가공 온도 등을 변화시켜 최적의 가공 조건을 선정하고 복합 수지 조성물을 제조하는 것이 바람직하다.In order to manufacture the polyphenylene ether-based composite resin composition for a semiconductor chip tray of the present invention, the raw materials are mixed using a Henssel Blender, Ribbon Blender, or V-Blender, or Each raw material can be directly supplied to a processing device at a set ratio using different raw material supply devices. The processing devices include a single-screw extruder, a twin-screw extruder, and a kneader mixer depending on the characteristics of the raw materials and the final composition. , Banbery Mixer, etc. can be used. The components of the composite resin composition of the present invention are melted and mixed using the processing device, and then shaped into pellets. At this time, since the physical properties and performance of the resin composition may change depending on the processing conditions, a twin-screw extruder that can use a part of the extruder as a feed port in addition to one supply port is mainly used to change the screw rotation speed, extrusion amount, and processing temperature. It is desirable to select optimal processing conditions and prepare the composite resin composition.

본 발명에서는 하기 표 1에 나타낸 바와 같은 반도체 트레이 조성물을 이용하여 반도체 패키지의 파티클을 억제시킬 수 있는 트레이를 제조할 수 있다.In the present invention, a tray capable of suppressing particles in a semiconductor package can be manufactured using the semiconductor tray composition shown in Table 1 below.

본 발명에서는 반도체 트레이용 폴리페닐렌에테르계 복합 수지 조성물은 이온 빔, 플라즈마 처리 또는 전도성액체 함침 처리시 치수 안정성이 사출 직후 및 베이킹 (Baking)후에 있어서도 제덱 (JEDEC) 규격을 만족하였다.In the present invention, the polyphenylene ether-based composite resin composition for semiconductor trays satisfied the JEDEC standard for dimensional stability when subjected to ion beam treatment, plasma treatment, or conductive liquid impregnation treatment even immediately after injection and after baking.

또한 반도체 칩 트레이의 충격 시험시 사용하는 규격 (반도체 칩 트레이 10장에서 필요시 20장을 묵어 30 센티내지 50센티 높이에서 떨어트려 파손 여부를 파악함)을 사출후나 베이킹후에 공히 만족하였다.In addition, the standards used for impact testing of semiconductor chip trays (if necessary, 20 of the 10 semiconductor chip trays are dropped from a height of 30 to 50 cm to check for damage) were satisfied both after injection and baking.

또한, 본 발명에서는 상기 반도체 트레이 조성물을 이용하여 제조된 반도체 패키지 트레이에 표면처리하는 것을 특징으로 하는 파티클 억제용 트레이를 제조하는 방법을 제공한다. 이때, 반도체 패키지 트레이에 표면처리 하는 방법으로는 Auto & manual Dipping, Rack, Spray 및 제반 처리법을 모두 적용할 수 있다.In addition, the present invention provides a method of manufacturing a tray for particle suppression, characterized in that surface treatment is performed on a semiconductor package tray manufactured using the semiconductor tray composition. At this time, auto & manual dipping, rack, spray, and other treatment methods can all be applied as surface treatment methods for the semiconductor package tray.

본 발명의 하나의 구현예에 따르면, 상기 방법은 상기 표면 처리 후 열풍 건조하여 트레이 표면을 보호하는 것을 특징으로 한다. 이때의 열풍 건조 방법 역시 Conveyer방식, Heater, Dryer, Convection oven이용 및 기타방법을 모두 적용할 수 있다.According to one embodiment of the present invention, the method is characterized in that the tray surface is protected by hot air drying after the surface treatment. At this time, the hot air drying method can also be applied using conveyor method, heater, dryer, convection oven, and other methods.

또한, 본 발명에서 해결하고자 하는 다른 기술적 과제는 상기 방법에 따라 제조된 반도체 패키지의 파티클을 억제시킬 수 있는 트레이를 제공한다.In addition, another technical problem to be solved by the present invention is to provide a tray capable of suppressing particles in a semiconductor package manufactured according to the above method.

본 발명의 반도체 칩 트레이용 폴리페닐렌에테르계 복합 수지 조성물을 이용하여 제조된 트레이를 표면처리하고 열풍 건조하여 표면을 보호함으로써 파티클이 억제되는 효과를 얻을 수 있다. 또한, 수축율, 치수 안정성, 선열팽창계수 및 내열성이 우수할 뿐만 아니라 기계적 강성, 내충격성등 기본 물성이 우수하며 또한 사출 성형성이 개선되고 표면이 부드러워 이온빔, 플라즈마 또는 전도성 액체 함침 처리를 하는 반도체 칩 트레이에 적합한 제품을 만들 수 있다. 또한 본 발명에서는 여러 가지의 수지들 및 첨가제들을 각각 또는 복합적으로 사용하여 기존 반도체 칩 트레이 금형에 적합하게 반도체 트레이를 제조할 수 있으며 또한 신규 금형 제작시 밀도가 작게 나가는 반도체 트레이도 제작할 수 있어 기존의 카본화이버 또는 전도성 카본 블랙이 첨가된 고가의 반도체 칩 트레이용 원재료를 대체할 수 있어 경제적 이익을 극대화 할 수 있다.The effect of suppressing particles can be obtained by surface treating a tray manufactured using the polyphenylene ether-based composite resin composition for a semiconductor chip tray of the present invention and drying it with hot air to protect the surface. In addition, it has excellent shrinkage, dimensional stability, linear thermal expansion coefficient, and heat resistance, as well as excellent basic physical properties such as mechanical rigidity and impact resistance. In addition, it has improved injection moldability and a smooth surface, making it a semiconductor chip that can be treated with ion beam, plasma, or conductive liquid impregnation. We can make products suitable for trays. In addition, in the present invention, it is possible to manufacture semiconductor trays suitable for existing semiconductor chip tray molds by using various resins and additives individually or in combination, and also to manufacture semiconductor trays with low density when manufacturing new molds. It can replace expensive raw materials for semiconductor chip trays containing carbon fiber or conductive carbon black, maximizing economic benefits.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이므로, 본 발명의 범위가 이들 실시예에 의해 제한되는 것은 해석되지는 않는다.Hereinafter, the present invention will be described in more detail through examples. Since these examples are merely for illustrating the present invention, the scope of the present invention is not to be construed as being limited by these examples.

<< 시험예Test example 1> 1> MPPOMPPO vs. vs. SLPSLP 트레이 tray 파티클particle 드랍drop 테스트 분석 test analysis

1) Test 방법1) Test method

- Banding the 11 tray Ø -Banding the 11 trays Ø

- Drop the banding from 75cm -Drop the banding from 75cm

- Drop 1 time on each of the six face - Drop 1 time on each of the six faces

- Tray particle on sticky mat inspection - Tray particle on sticky mat inspection

2) Test 결과2) Test results

여기에서, SLP 트레이는 본 발명에 따른 트레이이고, MPPO 트레이는 기존의 방법에 따라 제조된 트레이다.Here, the SLP tray is a tray according to the present invention, and the MPPO tray is a tray manufactured according to an existing method.

상기 표 2에서 보듯이, MPPO vs. SLP 트레이의 파티클 데이터를 비교 결과 SLP 트레이의 Particle이 크게 감소됨을 확인하였다.As shown in Table 2 above, MPPO vs. As a result of comparing the particle data of the SLP tray, it was confirmed that the particles of the SLP tray were greatly reduced.

<< 시험예Test example 2> 2> MPPOMPPO vs. vs. SLPSLP 트레이 OPT 테이프 테스트 분석 Tray OPT Tape Test Analysis

1) Test 방법 : TRAY의 측면 표면에 OPT Tape를 부착한 후 분리하여 Particle 특성을 비교하였다.1) Test method: OPT tape was attached to the side surface of the TRAY and then separated to compare particle characteristics.

2) Test 결과2) Test results

도 1은 MPPO vs. SLP TRAY의 파티클 데이터를 비교한 결과이다. 여기에서 보듯이, SLP 트레이의 파티클이 99.2% 감소한 것을 확인할 수 있다.Figure 1 shows MPPO vs. This is the result of comparing particle data from SLP TRAY. As you can see here, you can see that the particles in the SLP tray have been reduced by 99.2%.

<< 시험예Test example 3> 3> MPPOMPPO vs. vs. SLPSLP 트레이 tray QUVQUV 테스트 분석 test analysis

1) Test 기관: 한국 자동차 연구원1) Test organization: Korea Automotive Research Institute

2) Test 방법 : 300시간 연속 QUV 후 제품의 품질 특성 변화를 확인 한다.2) Test method: Check the change in quality characteristics of the product after 300 hours of continuous QUV.

3) Test 조건 : UV 0.45W/m2 , 온도 63℃, 습도 50%3) Test conditions: UV 0.45W/m2, temperature 63℃, humidity 50%

4) Test 결과4) Test results

도 2는 MPPO vs. SLP 트레이의 TRAY의 QUV 테스트 결과를 나타낸 것이다. 여기에서 보듯이, SLP TRAY의 QUV Test 결과 외관 및 Tray 특성 변화 없었고 Particle 99.5% 감소한 것을 확인할 수 있었다.Figure 2 shows MPPO vs. This shows the QUV test results of the TRAY of the SLP tray. As seen here, the QUV test results of the SLP TRAY showed no change in appearance and tray characteristics, and a 99.5% reduction in particles.

<< 시험예Test example 4> 4> MPPOMPPO vs. vs. SLPSLP TRAY 표면 저항분석 TRAY surface resistance analysis

Test 방법 : 도 3에 나타낸 바와 같이 표면에 대해 각각 3 곳을 기본적으로 측정하였다. 도 3은 MPPO vs. SLP TRAY 표면 저항분석 시험 방법을 보여주는 사진이다.Test method: As shown in Figure 3, measurements were basically made at three locations on the surface. Figure 3 shows MPPO vs. This photo shows the SLP TRAY surface resistance analysis test method.

상기 표 3에서 보듯이, MPPO vs. SLP 트레이의 표면저항 데이타 비교 결과 SLP 트레이의 표면저항 유의차가 없는 것으로 나타났다.As shown in Table 3 above, MPPO vs. As a result of comparing the surface resistance data of the SLP trays, it was found that there was no significant difference in the surface resistance of the SLP trays.

<< 시험예Test example 5> 5> MPPOMPPO vs. vs. SLPSLP 트레이 굽힘 강도 테스트 분석 Tray bending strength test analysis

Test 방법 : 강도 측정기의 JIG 에 TRAY를 올려 놓고, 가로 측 중앙에 위치하도록 조정 후 측정하였다.Test method: Place the TRAY on the JIG of the strength measuring device, adjust it to be located in the center of the horizontal side, and then measure it.

상기 표 4에서 보듯이, MPPO vs. SLP TRAY의 굴곡 강도 data를 비교 결과 두 제품의 유의적인 차이는 없었다.As shown in Table 4 above, MPPO vs. As a result of comparing the bending strength data of SLP TRAY, there was no significant difference between the two products.

<< 시험예Test example 6> 6> MPPOMPPO vs. vs. SLPSLP 트레이 Warpage(휨) 분석 Tray Warpage Analysis

1) Bake Test 방법 - 24시간Bake Test & 5회/6hrBake Test1) Bake Test Method - 24 Hour Bake Test & 5 Times/6hr Bake Test

2) Test 결과(SPEC : Max 0.76㎜)2) Test results (SPEC: Max 0.76㎜)

상기 표 5에서 보듯이, MPPO vs. SLP TRAY의 Warpage(휨)를 비교 결과 유의적인 차이가 없었다.As shown in Table 5 above, MPPO vs. As a result of comparing the warpage of SLP TRAY, there was no significant difference.

<< 시험예Test example 7> 7> MPPOMPPO vs. vs. SLPSLP 트레이 수분 Test 분석 Tray moisture test analysis

SLP TRAY를 24시간 동안 물속에 보관 후 품질 특성을 측정하였다.The quality characteristics of the SLP TRAY were measured after being stored in water for 24 hours.

상기 표 6에서 보듯이, SLP 트레이의 수분 테스트 전후 데이터를 비교한 결과, 유의적인 차이가 나타나지 않았다.As shown in Table 6 above, when comparing the data before and after the moisture test of the SLP tray, no significant difference was found.

<< 시험예Test example 8> 8> MPPOMPPO vs. vs. SLPSLP 트레이 치수 비교 Tray Dimension Comparison

FBGA 10X11을 사용하여 트레이 치수를 비교하였다.Tray dimensions were compared using FBGA 10X11.

상기 표 7에서 보듯이, MPPO vs. SLP TRAY의 치수 및 수축율 비교 결과 유의차가 없었다. As shown in Table 7 above, MPPO vs. As a result of comparing the dimensions and shrinkage rate of the SLP TRAY, there was no significant difference.

<< 시험예Test example 9> 9> MPPOMPPO vs. vs. SLPSLP TRAY 외관(표면)분석 TRAY appearance (surface) analysis

Material Surface analysis(MPPO vs. SLP TRAY)을 수행하였다.Material surface analysis (MPPO vs. SLP TRAY) was performed.

도 4는 MPPO vs. SLP 트레이의 외관 분석 결과를 나타낸 것이다. 여기에서 보듯이, MPPO vs. SLP TRAY의 외관 분석 결과 두 제품의 외관(표면) 차이가 없었다. Figure 4 shows MPPO vs. This shows the results of the appearance analysis of the SLP tray. As seen here, MPPO vs. As a result of SLP TRAY's appearance analysis, there was no difference in appearance (surface) between the two products.

<< 시험예Test example 10> 10> MPPOMPPO vs. vs. SLPSLP TRAY 유해물질 분석 TRAY hazardous substance analysis

Test 기관 : SGS KOREA-시험 항목 : Cd, Pb, Hg, Cr6+, PBBs / PBDEs, Br,Cl, Sb, Phthalates 5종Test organization: SGS KOREA-Test items: Cd, Pb, Hg, Cr6+, PBBs / PBDEs, Br, Cl, Sb, Phthalates 5 types

도 5는 MPPO vs. SLP 트레이의 유해물질 분석 결과를 나타낸 것이다. 여기에서 보듯이, 두 제품 모두에서 유해 물질이 검출되지 않았다.Figure 5 shows MPPO vs. This shows the results of analysis of hazardous substances in the SLP tray. As you can see here, no hazardous substances were detected in either product.

Claims (5)

폴리페닐렌 에테르, 폴리스틸렌, 유리섬유, 탄소섬유, 미네랄, 운모 및 무기질 보강재를 포함하는 반도체 트레이용 조성물로서,
상기 반도체 트레이용 조성물은 폴리페닐렌 에테르 50 내지 60 중량부, 폴리스틸렌 10 내지 20 중량부, 유리섬유 5 내지 15 중량부, 탄소섬유 10 내지 15 중량부 및 미네랄 10 내지 20 중량부를 포함하고,
상기 운모는 크기가 3 내지 30㎛이며,
상기 무기질 보강재는 탈크(Talc), 칼슘카보네이트(Calcium-carbonate), 석면(Asbestos), 고령토(Kaolin) 중 적어도 하나를 포함하되, 조성물 총량에 대하여 1 내지 40 중량%가 포함되는 것을 특징으로 하는 반도체 트레이용 조성물.
A composition for a semiconductor tray containing polyphenylene ether, polystyrene, glass fiber, carbon fiber, mineral, mica and inorganic reinforcement,
The composition for the semiconductor tray includes 50 to 60 parts by weight of polyphenylene ether, 10 to 20 parts by weight of polystyrene, 5 to 15 parts by weight of glass fiber, 10 to 15 parts by weight of carbon fiber, and 10 to 20 parts by weight of mineral,
The mica has a size of 3 to 30㎛,
The inorganic reinforcing material includes at least one of Talc, Calcium-carbonate, Asbestos, and Kaolin, and is a semiconductor characterized in that it contains 1 to 40% by weight based on the total amount of the composition. Composition for trays.
삭제delete 제1항의 반도체 트레이용 조성물을 이용하여 제조된 반도체 패키지 트레이에 표면 처리를 진행하고,
상기 표면 처리 후 열풍 건조하여 트레이 표면을 보호하는 것을 특징으로 하는 트레이를 제조하는 방법.
Surface treatment is performed on the semiconductor package tray manufactured using the composition for semiconductor tray of claim 1,
A method of manufacturing a tray, characterized in that the tray surface is protected by hot air drying after the surface treatment.
삭제delete 제 3 항에 따른 방법에 따라 제조된 반도체 패키지 트레이의 파티클을 억제시킬 수 있는 트레이.A tray capable of suppressing particles in a semiconductor package tray manufactured according to the method according to claim 3.
KR1020230173055A 2023-12-04 2023-12-04 Special Lower Particle Tray for semiconductor package and manufacturing method thereof Active KR102681687B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230173055A KR102681687B1 (en) 2023-12-04 2023-12-04 Special Lower Particle Tray for semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230173055A KR102681687B1 (en) 2023-12-04 2023-12-04 Special Lower Particle Tray for semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR102681687B1 true KR102681687B1 (en) 2024-07-05

Family

ID=91948820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230173055A Active KR102681687B1 (en) 2023-12-04 2023-12-04 Special Lower Particle Tray for semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102681687B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026759A (en) * 2000-10-02 2002-04-12 한국지이폴리머랜드 유한회사 Polyphenyleneoxide-based composite resin composition for ic tray
KR20120048816A (en) * 2010-11-08 2012-05-16 호남석유화학 주식회사 Modified polyphenylene oxide resin composition by using carbon longfiber and method of manufacturing the same
KR20210050032A (en) * 2019-10-25 2021-05-07 주식회사 삼양사 Thermoplastic resin composition for electrostatic discharge comprising carbon-based fillers and molded article comprising the same
KR20220063337A (en) * 2020-11-10 2022-05-17 (주)성호폴리텍 Resin for IC tray using nano potassium titanate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026759A (en) * 2000-10-02 2002-04-12 한국지이폴리머랜드 유한회사 Polyphenyleneoxide-based composite resin composition for ic tray
KR20120048816A (en) * 2010-11-08 2012-05-16 호남석유화학 주식회사 Modified polyphenylene oxide resin composition by using carbon longfiber and method of manufacturing the same
KR20210050032A (en) * 2019-10-25 2021-05-07 주식회사 삼양사 Thermoplastic resin composition for electrostatic discharge comprising carbon-based fillers and molded article comprising the same
KR20220063337A (en) * 2020-11-10 2022-05-17 (주)성호폴리텍 Resin for IC tray using nano potassium titanate

Similar Documents

Publication Publication Date Title
KR100381972B1 (en) Polyphenyleneoxide-based composite resin composition for ic tray
US4370292A (en) Encapsulation of electronic device
KR100620767B1 (en) Thermo-resistance tray for thermoplastic resin composition and IC
EP2178960B1 (en) Halogen-free flame retardant additive
US20200040162A1 (en) Filler for resinous composition, filler-containing slurry composition and filler-containing resinous composition
KR102681687B1 (en) Special Lower Particle Tray for semiconductor package and manufacturing method thereof
KR101204030B1 (en) Composition for ic tray and method for preparing an ic tray using the same
KR20150032179A (en) Epoxy resin composition, use thereof, and filler for epoxy resin composition
US11613625B2 (en) Filler for resinous composition, filler-containing slurry composition and filler-containing resinous composition
US20190062520A1 (en) Liquid crystal polymer article for high temperature semiconductor process
KR102146996B1 (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device encapsulated by using the same
KR101495210B1 (en) Polyamide resin composition
KR102373249B1 (en) Reinforced reisn composition, fabricated body of resin comprising the same
KR20140092472A (en) Polyphenylenesulfide resins composition
KR101266542B1 (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device package using the same
CN111471278A (en) Low-temperature high-radiant-heat epoxy resin composition and application thereof
KR101212903B1 (en) Modified polyphenylene oxide resin composition by using carbon longfiber and method of manufacturing the same
JPH01318068A (en) Polyarylene sulfide resin composition
KR20190081992A (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device encapsulated using the same
CN115260954A (en) Sulfur-free epoxy resin composition suitable for semiconductor packaging and application
KR101405258B1 (en) Electrically insulating thermoplastic resin composition with excellent thermal conductivity and warpage
KR950003901B1 (en) Epoxy resin composition and resin-sealed semiconductor device sealed with the composition
KR0177305B1 (en) Epoxy Resin Compositions for Semiconductor Device Sealing
CN119505503A (en) A halogen-free flame-retardant PC composite material with a high recycling rate
KR100673622B1 (en) Epoxy resin composition for sealing semiconductor devices excellent in flowability, bending property and storage stability

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20231204

PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20231204

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20231212

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240109

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240611

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240701

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration