KR102679499B1 - Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same - Google Patents
Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same Download PDFInfo
- Publication number
- KR102679499B1 KR102679499B1 KR1020220041690A KR20220041690A KR102679499B1 KR 102679499 B1 KR102679499 B1 KR 102679499B1 KR 1020220041690 A KR1020220041690 A KR 1020220041690A KR 20220041690 A KR20220041690 A KR 20220041690A KR 102679499 B1 KR102679499 B1 KR 102679499B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- transistor
- terminal
- noise amplifier
- cascode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 7
- 230000006872 improvement Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 모드 선택형 저잡음 증폭기를 개시한다. 본 발명은 전원단과 접지단 사이에 배치되며 입력단이 게이트 단에 연결된 입력 트랜지스터, 상기 입력 트랜지스터에 캐스코드 형태로 연결되는 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터와 폴디드 캐스코드 형태로 병렬 연결되는 폴디드 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제1 스위치, 상기 폴디드 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제2 스위치를 포함하는 것을 특징으로 하는 모드 선택형 저잡음 증폭기 및 이를 포함하는 저잡음 증폭 회로를 개시한다. The present invention discloses a mode-selective low-noise amplifier. The present invention includes an input transistor disposed between the power terminal and the ground terminal and the input terminal connected to the gate terminal, a cascode transistor connected to the input transistor in a cascode form, and a folded transistor connected in parallel with the cascode transistor in a folded cascode form. A mode-selectable low-noise amplifier comprising a cascode transistor, a first switch disposed between the cascode transistor and the output terminal, and a second switch disposed between the folded cascode transistor and the output terminal, and comprising the same. Disclosed is a low-noise amplification circuit.
Description
본 발명은 저잡음 증폭 회로에 관한 것으로, 더욱 상세하게는 모드 선택이 가능한 모드 선택형 저잡음 증폭기 및 이를 포함하는 저잡음 증폭 회로에 관한 것이다.The present invention relates to a low-noise amplifier circuit, and more specifically, to a mode-selectable low-noise amplifier capable of selecting modes and a low-noise amplifier circuit including the same.
최근 사물인터넷이 등장하면서 저전력 블루투스 (Bluetooth Low Energy, BLE), 지그비 (ZigBee), 와이파이 (WiFi) 등과 같은 다양한 무선 통신 응용들이 각광받고 있다. 현재에는 단순히 사람과 무선 기기간의 연결을 넘어 의료, 가정, 대중교통, 공장 등 여러 분야에 걸쳐 사물인터넷이 다양하게 활용되면서 센서 노드의 수가 급증하였고, 점차 더 높은 수준의 무선 통신 표준을 요구하고 있다. 그에 따라 무선 모바일 기기를 구성하는 RF 송수신기 역시 이러한 표준들에 부합하기 위하여 저전력 및 저비용의 다중 대역/다중 모드를 지원할 수 있는 형태가 요구되고 있다. Recently, with the emergence of the Internet of Things, various wireless communication applications such as Bluetooth Low Energy (BLE), ZigBee, and WiFi are receiving attention. Currently, the number of sensor nodes has rapidly increased as the Internet of Things is used in a variety of fields, including medical, home, public transportation, and factories, beyond simply connecting people and wireless devices, and increasingly higher levels of wireless communication standards are required. . Accordingly, RF transceivers that make up wireless mobile devices are also required to support low-power and low-cost multi-band/multi-mode in order to meet these standards.
그 중 수신기는 여러 사물인터넷 센서에서 기인하는 신호뿐만 아니라 비슷한 주파수 대역을 사용하는 다른 간섭 신호들에 대해 양호한 통신 특성을 제공해야 한다. 즉, 다양한 사물인터넷 기기들로부터 송신된 수많은 신호 사이에서 필요한 신호만을 식별할 수 있는 고선형 특성이 필수적이다. 특히 수신단 초입에 위치하여 전체 신호 대 잡음비(Signal-to-Noise-Ratio, SNR)를 결정하는 중요한 부분인 저잡음 증폭기의 경우, 우수한 잡음 특성을 바탕으로 저전력 저비용의 고선형 성능을 가지도록 구현될 필요가 있다.Among them, the receiver must provide good communication characteristics not only for signals originating from various IoT sensors, but also for other interfering signals using similar frequency bands. In other words, high linearity characteristics that can identify only necessary signals among numerous signals transmitted from various IoT devices are essential. In particular, in the case of the low-noise amplifier, which is located at the beginning of the receiving end and is an important part of determining the overall signal-to-noise-ratio (SNR), it needs to be implemented with low power, low cost, and high linear performance based on excellent noise characteristics. there is.
하지만 채널 환경에서 간섭 신호가 작고 수신 감도를 극대화 시킬 때에는 우수한 잡음지수가 요구되고, 또는 간섭 신호가 큰 경우엔 보다 높은 선형성이 요구되기 때문에 채널 환경에 따라 이를 선택적으로 조절할 수 있는 기능이 필요하다. However, in a channel environment, when the interference signal is small and reception sensitivity is maximized, an excellent noise figure is required, or when the interference signal is large, higher linearity is required, so a function to selectively adjust it according to the channel environment is necessary.
본 발명이 이루고자 하는 기술적 과제는 채널 환경에 따라 적응적으로 개선된 잡음 지수를 지원하는 모드 또는 우수한 선형성을 지원하는 모드를 선택적으로 운용할 수 있는 모드 선택형 저잡음 증폭기 및 이를 포함하는 저잡음 증폭 회로를 제공하는데 목적이 있다.The technical problem to be achieved by the present invention is to provide a mode-selectable low-noise amplifier that can selectively operate a mode supporting an adaptively improved noise figure or a mode supporting excellent linearity depending on the channel environment, and a low-noise amplification circuit including the same. There is a purpose to doing this.
상기 목적을 달성하기 위해 본 발명에 따른 모드 선택형 저잡음 증폭 회로는 모드 선택형 저잡음 증폭기 및 상기 모드 선택형 저잡음 증폭기의 모드 변환을 제어하는 모드 선택부를 포함할 수 있다. 여기서, 상기 모드 선택형 저잡음 증폭기는, 전원단과 접지단 사이에 배치되며 입력단이 게이트 단에 연결된 입력 트랜지스터, 상기 입력 트랜지스터에 캐스코드 형태로 연결되는 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터에 폴디드 캐스코드 형태로 연결되는 폴디드 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제1 스위치, 상기 폴디드 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제2 스위치를 포함하는 것을 특징으로 한다.To achieve the above object, the mode-selective low-noise amplifier circuit according to the present invention may include a mode-selectable low-noise amplifier and a mode selection unit that controls mode conversion of the mode-selectable low-noise amplifier. Here, the mode-selective low-noise amplifier includes an input transistor disposed between the power terminal and the ground terminal and whose input terminal is connected to the gate terminal, a cascode transistor connected to the input transistor in a cascode form, and a folded cascode form to the cascode transistor. It is characterized in that it includes a folded cascode transistor connected to, a first switch disposed between the cascode transistor and the output terminal, and a second switch disposed between the folded cascode transistor and the output terminal.
추가로, 상기 모드 선택형 저잡음 증폭 회로는 상기 입력단과 상기 입력 트랜지스터의 게이트 단 사이에 배치되는 조정 인덕터, 상기 입력 트랜지스터의 게이트 단과 소스 단 사이에 형성된 기생 커패시터에 병렬로 연결되는 추가 커패시터, 그리고 상기 입력 트랜지스터의 소스 단과 상기 접지단 사이에 배치되는 소스 인덕터를 포함하는 인덕터 축퇴부를 더 포함하는 것을 특징으로 한다.Additionally, the mode-selective low-noise amplification circuit includes an adjustment inductor disposed between the input terminal and the gate terminal of the input transistor, an additional capacitor connected in parallel to a parasitic capacitor formed between the gate terminal and the source terminal of the input transistor, and the input terminal. It may further include an inductor degenerate unit including a source inductor disposed between the source terminal of the transistor and the ground terminal.
한편, 상기 캐스코드 트랜지스터 및 상기 입력 트랜지스터는 N 타입 모스펫이고, 상기 폴디드 캐스코드 트랜지스터는 P 타입 모스펫인 것을 특징으로 한다.Meanwhile, the cascode transistor and the input transistor are N-type MOSFETs, and the folded cascode transistor is a P-type MOSFET.
또한, 상기 모드 선택형 저잡음 증폭 회로는 상기 제1 스위치와 상기 출력단 사이에 배치되는 제1 출력 커패시터, 상기 제2 스위치와 상기 출력단 사이에 배치되는 제2 출력 커패시터, 상기 전원단에 연결된 제1 출력 출력 정합 임피던스, 상기 폴디드 캐스코드 트랜지스터의 드레인단과 상기 접지단 사이에 배치되는 제2 출력 정합 임피던스를 더 포함하는 것을 특징으로 한다.In addition, the mode-selective low-noise amplification circuit includes a first output capacitor disposed between the first switch and the output terminal, a second output capacitor disposed between the second switch and the output terminal, and a first output connected to the power terminal. It may further include a matching impedance and a second output matching impedance disposed between the drain terminal of the folded cascode transistor and the ground terminal.
상기 모드 선택형 저잡음 증폭기는 잡음 지수 개선이 요구되는 채널 환경하에서 상기 모드 선택부 제어에 대응하여, 상기 제1 스위치를 턴-온하고 상기 제2 스위치를 턴-오프하며 상기 캐스코드 트랜지스터에 포화영역에 동작시키기 위한 지정된 바이어스 전압을 공급한 상태에서 상기 폴디드 캐스코드 트랜지스터는 개방 상태를 유지하는 것을 특징으로 한다.The mode-selective low-noise amplifier turns on the first switch, turns off the second switch, and supplies the cascode transistor to a saturation region in response to the mode selection unit control in a channel environment requiring improvement in noise figure. The folded cascode transistor is maintained in an open state when a specified bias voltage for operation is supplied.
또는, 상기 모드 선택형 저잡음 증폭기는 고선형성 지원이 요구되는 채널 환경하에서 상기 모드 선택부 제어에 대응하여 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하며 상기 캐스코드 트랜지스터를 단락 상태로 유지한 채 상기 폴디드 캐스코드 트랜지스터에는 포화영역에 동작시키기 위한 지정된 바이어스 전압이 공급하는 것을 특징으로 한다.Alternatively, the mode-selective low-noise amplifier turns off the first switch, turns on the second switch, and short-circuits the cascode transistor in response to the mode selection unit control in a channel environment requiring high linearity support. A designated bias voltage for operating in a saturation region is supplied to the folded cascode transistor while maintaining .
본 발명의 실시 예에 따른 모드 선택형 저잡음 증폭기는 전원단과 접지단 사이에 배치되며 입력단이 게이트 단에 연결된 입력 트랜지스터, 상기 입력 트랜지스터에 캐스코드 형태로 연결되는 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터에 폴디드 캐스코드 형태로 연결되는 폴디드 캐스코드 트랜지스터, 상기 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제1 스위치, 상기 폴디드 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제2 스위치를 포함하는 것을 특징으로 한다.The mode-selective low-noise amplifier according to an embodiment of the present invention is disposed between the power terminal and the ground terminal and includes an input transistor whose input terminal is connected to the gate terminal, a cascode transistor connected to the input transistor in a cascode form, and a folded transistor to the cascode transistor. A folded cascode transistor connected in a cascode form, a first switch disposed between the cascode transistor and the output terminal, and a second switch disposed between the folded cascode transistor and the output terminal. .
여기서, 상기 모드 선택형 저잡음 증폭기 운용과 관련하여, 잡음 지수 개선이 요구되는 채널 환경하에서 상기 제1 스위치는 턴-온되고 상기 제2 스위치는 턴-오프되며 상기 캐스코드 트랜지스터에는 포화영역에 동작시키기 위한 지정된 바이어스 전압이 공급된 상태에서 상기 폴디드 캐스코드 트랜지스터는 개방 상태를 유지하고, 고선형성 지원이 요구되는 채널 환경하에서 상기 제1 스위치는 턴-오프되고 상기 제2 스위치는 턴-온되며 상기 캐스코드 트랜지스터는 단락 상태를 유지한 채 상기 폴디드 캐스코드 트랜지스터에는 포화영역에 동작시키기 위한 지정된 바이어스 전압이 공급되는 것을 특징으로 한다.Here, in relation to operation of the mode-selective low-noise amplifier, in a channel environment requiring improvement in noise figure, the first switch is turned on, the second switch is turned off, and the cascode transistor is configured to operate in the saturation region. When a specified bias voltage is supplied, the folded cascode transistor remains open, and in a channel environment requiring high linearity support, the first switch is turned off, the second switch is turned on, and the cascode transistor is turned on. The code transistor is maintained in a short-circuited state, and a designated bias voltage for operating in the saturation region is supplied to the folded cascode transistor.
본 발명에 따르면, 본 발명은 회로를 재구성하여 저잡음 특성 또는 고선형 특성을 선택적으로 조절할 수 있는 저잡음 증폭 회로를 통하여, 보다 유연하게 채널 환경에 대응할 수 있도록 지원한다. According to the present invention, the present invention supports a more flexible response to the channel environment through a low-noise amplifier circuit that can selectively adjust low-noise characteristics or high-linearity characteristics by reconfiguring the circuit.
기타, 본 발명에 따른 효과는 이하에서 설명하는 실시 예의 설명과 함께 기재하기로 한다.Other effects according to the present invention will be described along with the description of the embodiments described below.
도 1은 본 발명의 실시 예에 따른 모드 선택형 저잡음 증폭 회로의 구성을 개략적으로 나타낸 도면이다.
도 2는 도 1의 모드 선택형 저잡음 증폭기의 구성을 보다 상세히 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 저잡음 특성을 위한 모드 선택형 저잡음 증폭 회로의 캐스코드 저잡음 증폭 모드 지원 상태를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 고선형 특성을 위한 모드 선택형 저잡음 증폭 회로의 폴디드 캐스코드 저잡음 증폭 모드 지원 상태를 나타낸 도면이다.
도 5는 앞서 설명한 모드 선택형 저잡음 증폭 회로를 재구성하여 저잡음 특성 또는 고선형 특성을 선택적으로 조절한 결과를 나타낸 도면이다.Figure 1 is a diagram schematically showing the configuration of a mode-selective low-noise amplifier circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing the configuration of the mode-selective low-noise amplifier of FIG. 1 in more detail.
Figure 3 is a diagram showing a cascode low-noise amplification mode support state of a mode-selective low-noise amplification circuit for low-noise characteristics according to an embodiment of the present invention.
Figure 4 is a diagram showing the folded cascode low-noise amplification mode support state of the mode-selective low-noise amplification circuit for high linearity characteristics according to an embodiment of the present invention.
Figure 5 is a diagram showing the results of selectively adjusting low noise characteristics or high linearity characteristics by reconfiguring the mode-selective low-noise amplifier circuit described above.
이하 본 발명의 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의한다. 또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 당업자에게 자명하거나 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings. First, it should be noted that when adding reference numerals to components in each drawing, the same components are given the same reference numerals as much as possible even if they are shown in different drawings. Additionally, in describing the present invention, if a detailed description of a related known configuration or function is determined to be obvious to those skilled in the art or may obscure the gist of the present invention, the detailed description will be omitted.
도 1은 본 발명의 실시 예에 따른 모드 선택형 저잡음 증폭 회로의 구성을 개략적으로 나타낸 도면이며, 도 2는 도 1의 모드 선택형 저잡음 증폭기의 구성을 보다 상세히 나타낸 도면이다. FIG. 1 is a diagram schematically showing the configuration of a mode-selective low-noise amplifier circuit according to an embodiment of the present invention, and FIG. 2 is a diagram showing the configuration of the mode-selective low-noise amplifier of FIG. 1 in more detail.
상기 도 1을 참조하면, 본 발명의 실시 예에 따른 모드 선택형 저잡음 증폭 회로(10)는 입력단(Vin)과 출력단(Vout) 사이에 배치되는 모드 선택형 저잡음 증폭기(100) 및 모드 선택부(110)를 포함할 수 있다. Referring to FIG. 1, the mode-selectable low - noise amplifier circuit 10 according to an embodiment of the present invention includes a mode-selectable low-noise amplifier 100 and a mode selection unit ( 110) may be included.
상기 모드 선택형 저잡음 증폭기(100)는 채널 환경에 따라 저잡음 모드 또는 고선형 모드를 선택적으로 지원할 수 있는 캐스코드 인덕티브 소스 퇴화 저잡음 증폭기 구조를 포함할 수 있다. 이러한 모드 선택형 저잡음 증폭기(100)는 복수의 스위치들(S1, S2)의 제어에 대응하여 하나의 전원단(VDD) 및 접지단(GND) 사이에서 캐스코드 경로 및 폴디드 캐스코드 경로가 병렬로 연결된 구조를 제공할 수 있다. The mode-selective low-noise amplifier 100 may include a cascode inductive source degenerated low-noise amplifier structure that can selectively support a low-noise mode or a high-linear mode depending on the channel environment. This mode-selective low-noise amplifier 100 has a cascode path and a folded cascode path in parallel between one power terminal (V DD ) and a ground terminal (GND) in response to control of a plurality of switches (S1 and S2). A connected structure can be provided.
이를 보다 상세히 하면, 전원단(VDD)과 접지단(GND) 사이에 제1 노드(N1)가 배치되고, 상기 전원단(VDD)과 상기 제1 노드(N1) 사이에는 제1 출력 정합 임피던스(L1, C1)가 배치된다. 상기 제1 출력 정합 임피던스의 L1 및 C1은 전원단(VDD)과 제1 노드(N1) 사이에 병렬로 배치된다. 상기 제1 노드(N1)와 상기 접지단(GND) 사이에 입력 트랜지스터(MN1) 및 캐스코드 트랜지스터(MN2)가 캐스코드 타입으로 배치될 수 있다. 상기 입력 트랜지스터(MN1)와 상기 캐스코드 트랜지스터(MN2)는 NMOSFET 타입(또는 N타입 MOSFET)으로 형성될 수 있다. 상기 캐스코드 트랜지스터(MN2)의 드레인 단은 상기 제1 노드(N1)에 연결되고, 상기 캐스코드 트랜지스터(MN2)의 소스 단은 상기 입력 트랜지스터(MN1)의 드레인 단에 연결된다. 상기 캐스코드 트랜지스터(MN2)의 게이트 단에는 상기 캐스코드 트랜지스터(MN2)을 동작을 제어하기 위한 바이어스 입력단(VBN)이 연결된다.In more detail, a first node (N1) is disposed between the power terminal (V DD ) and the ground terminal (GND), and a first output matching device is disposed between the power terminal (V DD ) and the first node (N1). Impedances (L 1 , C 1 ) are disposed. L 1 and C 1 of the first output matching impedance are arranged in parallel between the power terminal (V DD ) and the first node (N1). An input transistor (M N1 ) and a cascode transistor (M N2 ) may be arranged in a cascode type between the first node (N1) and the ground terminal (GND). The input transistor (M N1 ) and the cascode transistor (M N2 ) may be formed as an NMOSFET type (or N-type MOSFET). The drain terminal of the cascode transistor (M N2 ) is connected to the first node (N1), and the source terminal of the cascode transistor (M N2 ) is connected to the drain terminal of the input transistor (M N1 ). A bias input terminal (V BN ) for controlling the operation of the cascode transistor (M N2 ) is connected to the gate terminal of the cascode transistor (M N2 ).
상기 입력 트랜지스터(MN1)의 게이트 단에는 입력단(Vin)이 연결된다. 상기 입력단(Vin)과 상기 입력 트랜지스터(MN1) 사이에는 조정 인덕터(Lg)가 배치된다. 상기 입력단(Vin)과 상기 입력 트랜지스터(MN1)의 소스 단 사이에는 게이트-소스 사이에 형성된 기생 커패시터와 추가로 외부 커패시터의 병렬 구성을 통한 게이트-소스 간 커패시터(Cgs1)가 형성되고, 상기 입력 트랜지스터(MN1)의 소스 단과 접지단(GND) 사이에는 인덕티브 소스 퇴화 저잡음 증폭을 위한 소스 인덕터(Ls)가 배치된다. 상기 게이트-소스 간 커패시터(Cgs1)와 상기 소스 인덕터(Ls)는 상기 캐스코드 구조의 인덕터 축퇴부를 구성할 수 있다. 상기 게이트-소스 간 커패시터(Cgs1) 및 상기 소스 인덕터(Ls)를 포함하는 인덕터 축퇴부는 잡음 정합을 통하여 입력 트랜지스터(MN1)에 입력되는 신호의 신호잡음비를 향상시키는 역할을 수행한다.The input terminal (V in ) is connected to the gate terminal of the input transistor (M N1 ). An adjustment inductor (L g ) is disposed between the input terminal (V in ) and the input transistor (M N1 ). A parasitic capacitor formed between the gate and source and a gate-source capacitor (C gs1 ) through a parallel configuration of an external capacitor are formed between the input terminal (V in ) and the source terminal of the input transistor (M N1 ), A source inductor (L s ) for inductive source degeneration low noise amplification is disposed between the source terminal and the ground terminal (GND) of the input transistor (M N1 ). The gate-source capacitor (C gs1 ) and the source inductor (L s ) may form an inductor degenerate part of the cascode structure. The inductor degenerate unit including the gate-source capacitor (C gs1 ) and the source inductor (L s ) serves to improve the signal-to-noise ratio of the signal input to the input transistor (M N1 ) through noise matching.
상기 제1 노드(N1)와 상기 접지단(GND) 사이에는 상기 캐스코드 증폭단(예: 직렬로 연결된 입력 트랜지스터(MN1) 및 캐스코드 트랜지스터(MN2))과 병렬로 연결되는 폴디드 캐스코드 트랜지스터(MP1) 및 제2 출력 정합 임피던스(Ld, Cd)가 배치될 수 있다. 상기 제2 출력 정합 임피던스의 Ld 및 Cd는 폴디드 캐스코드 트랜지스터(MP1)의 드레인단에 해당하는 제2 노드(N2)와 접지단(GND) 사이에 병렬로 연결된다.Between the first node (N1) and the ground terminal (GND), a folded cascode connected in parallel with the cascode amplification stage (e.g., an input transistor (M N1 ) and a cascode transistor (M N2 ) connected in series) A transistor (M P1 ) and a second output matching impedance (L d , C d ) may be disposed. L d and C d of the second output matching impedance are connected in parallel between the ground terminal (GND) and the second node (N2) corresponding to the drain terminal of the folded cascode transistor (M P1 ).
상기 폴디드 캐스코드 트랜지스터(MP1)는 P타입 MOSFET로 구성된다. 상기 폴디드 캐스코드 트랜지스터(MP1)의 소스 단은 제1 노드(N1)에 연결되고 드레인단은 제2 노드(N2)에 연결된다. 상기 폴디드 캐스코드 트랜지스터(MP1)의 게이트 단에는 상기 폴디드 캐스코드 트랜지스터(MP1)을 동작을 제어하기 위한 바이어스 전압(VBP)이 공급된다. 상기 제1 노드(N1)와 출력단(Vout) 사이에는 제1 스위치(S1) 및 제1 출력 커패시터(Co1)가 직렬로 연결될 수 있다. 상기 제2 노드(N2)와 상기 출력단(Vout) 사이에는 제2 스위치(S2) 및 제2 출력 커패시터(Co2)가 직렬로 연결될 수 있다. The folded cascode transistor (M P1 ) is composed of a P-type MOSFET. The source terminal of the folded cascode transistor (M P1 ) is connected to the first node (N1) and the drain terminal is connected to the second node (N2). A bias voltage (V BP ) for controlling the operation of the folded cascode transistor (M P1 ) is supplied to the gate terminal of the folded cascode transistor (M P1 ). A first switch (S1) and a first output capacitor (C o1 ) may be connected in series between the first node (N1) and the output terminal (V out ). A second switch (S2) and a second output capacitor (C o2 ) may be connected in series between the second node (N2) and the output terminal (V out ).
상기 모드 선택부(110)는 RF 송수신기 또는 RF 송수신기를 제어하는 제어 프로세서 중 적어도 하나로 구성되거나 또는 상기 모드 선택형 저잡음 증폭 회로(10)의 일부 구성으로 배치되고, 주변 채널 환경에 따라 상기 모드 선택형 저잡음 증폭기(100)에 포함된 스위치들(S1, S2)의 상태 제어를 수행할 수 있다. 또는, 상기 모드 선택부(110)는 RF 송수신기가 송수신하는 신호 채널의 환경에 대한 채널 평가를 수행하고, 채널 환경에 따라 스위치들(S1, S2)의 상태 제어를 수행할 수 있는 스위칭 제어 신호를 생성하여 스위치들(S1, S2)에 제공할 수 있다. 이와 관련하여, 모드 선택부(110)는 채널 환경에 따라 제어할 스위치들(S1, S2)의 제어 값을 정의한 룩업 테이블대로 운용할 수 있다. 상기 룩업 테이블은 상기 RF 송수신기 일측에 레지스터로 배치되거나 또는 RF 송수신기 제어를 위해 배치된 메모리에 저장되어, 모드 선택부(110)에 제공될 수 있다. 상기 채널 평가는 예컨대, SNR를 통해 수행되거나, 타 전자 장치와 채널 평가를 위해 사전 지정된 메시지 송수신을 통해 수행될 수 있다. 한 예로서, 모드 선택부(110)는 상대적으로 우수한 잡음 지수가 요구되는 채널 환경에서는 제1 스위치(S1)를 턴-온하고, 제2 스위치(S2)를 턴-오프하는 제어 신호를 생성하여 모드 선택형 저잡음 증폭기(100)에 공급할 수 있다. 이와 더불어, 상기 모드 선택부(110)는 폴디드 캐스코드 트랜지스터(MP1)를 비활성화하는 신호를 모드 선택형 저잡음 증폭기(100)에 공급할 수 있다. 모드 선택부(110)는 상대적으로 선형성이 요구되는 채널 환경에서는 제2 스위치(S2)를 턴-온하고, 제1 스위치(S1)를 턴-오프하는 제어 신호를 생성하여 모드 선택형 저잡음 증폭기(100)에 공급할 수 있다. 이와 더불어, 상기 모드 선택부(110)는 캐스코드 트랜지스터(MN2)를 단락시키는 신호를 모드 선택형 저잡음 증폭기(100)에 공급하도록 제어할 수 있다.The mode selection unit 110 is composed of at least one of an RF transceiver or a control processor that controls the RF transceiver, or is disposed as a part of the mode selectable low noise amplifier circuit 10, and is configured to operate the mode selectable low noise amplifier according to the surrounding channel environment. Status control of the switches S1 and S2 included in 100 can be performed. Alternatively, the mode selection unit 110 performs a channel evaluation of the environment of the signal channel transmitted and received by the RF transceiver and provides a switching control signal capable of controlling the states of the switches S1 and S2 according to the channel environment. It can be generated and provided to the switches (S1, S2). In this regard, the mode selection unit 110 may operate according to a lookup table defining control values of the switches S1 and S2 to be controlled according to the channel environment. The lookup table may be placed as a register on one side of the RF transceiver or stored in a memory arranged for controlling the RF transceiver and provided to the mode selection unit 110. The channel evaluation may be performed, for example, through SNR, or through sending and receiving a pre-designated message for channel evaluation with another electronic device. As an example, the mode selection unit 110 generates a control signal to turn on the first switch (S1) and turn off the second switch (S2) in a channel environment that requires a relatively good noise figure. It can be supplied to the mode-selective low-noise amplifier (100). In addition, the mode selection unit 110 may supply a signal to deactivate the folded cascode transistor (M P1 ) to the mode selection type low noise amplifier 100. The mode selection unit 110 generates a control signal to turn on the second switch (S2) and turn off the first switch (S1) in a channel environment that requires relative linearity, thereby generating the mode selectable low noise amplifier (100). ) can be supplied to. In addition, the mode selection unit 110 can be controlled to supply a signal that short-circuits the cascode transistor (M N2 ) to the mode selection type low noise amplifier 100.
상술한 구조를 가지는 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 모드 선택부(110)의 제어에 따라, 캐스코드 저잡음 증폭 기능과 폴디드 캐스코드 저잡음 증폭 기능을 선택적으로 제공할 수 있다. 본 발명의 모드 선택형 저잡음 증폭 회로(10)가 캐스코드 저잡음 증폭 기능을 제공하게 되면 적층 구조를 통해 큰 출력 임피던스를 가짐으로써 저전력으로 높은 이득과 격리도를 가지게 된다. 더불어 입력 트랜지스터(MN1)의 소스 부분과 게이트 부분에 연결되는 두 인덕터(Lg, Ls), 그리고 게이트-소스 간 커패시터(Cgs1)를 통해 입력 임피던스 정합과 잡음 정합을 손쉽게 동시에 달성할 수 있다. 또한, 본 발명의 모드 선택형 저잡음 증폭 회로(10)가 폴디드 캐스코드 증폭 기능을 제공하게 되면, 폴디드 캐스코드 트랜지스터(MP1)의 사이즈와 바이어스 전압을 조정하며 트랜스컨덕턴스의 비선형성을 제거할 수 있다. 또한, 최대 출력 스윙이 공급 전압까지 확장됨에 따라 전압 헤드룸 문제도 완화시킬 수 있다. The mode-selective low-noise amplifier circuit 10 of the present invention having the above-described structure can selectively provide a cascode low-noise amplification function and a folded cascode low-noise amplification function under the control of the mode selection unit 110. When the mode-selective low-noise amplifier circuit 10 of the present invention provides a cascode low-noise amplification function, it has a large output impedance through a stacked structure, resulting in high gain and isolation with low power. In addition, input impedance matching and noise matching can be easily achieved simultaneously through two inductors (L g , L s ) connected to the source and gate parts of the input transistor (M N1 ), and a gate-source capacitor (C gs1 ). there is. In addition, when the mode-selective low-noise amplifier circuit 10 of the present invention provides a folded cascode amplification function, the nonlinearity of transconductance can be removed by adjusting the size and bias voltage of the folded cascode transistor (M P1 ). You can. Additionally, voltage headroom issues can be alleviated as the maximum output swing extends to the supply voltage.
다른 예로서, 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 저잡음 모드(또는 잡음 지수 개선 모드)에 해당하는 캐스코드 구조로서, 모드 선택형 저잡음 증폭기(100)를 운용하는 과정에서, 선형성 악화에 따른 메시지 수신 에러가 지정된 빈도 이상 발생할 경우, 폴디드 캐스코드 구조 운용을 위한 전환을 수행할 수도 있다. 이와는 반대로, 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 고선형성 모드에 해당하는 폴디드 캐스코드 구조로서, 모드 선택형 저잡음 증폭기(100)를 운용하는 과정에서, 해당 캐스코드 구조 운용 중에 잡음 지수 악화에 따른 메시지 수신 에러가 지정된 빈도 이상 발생할 경우, 캐스코드 구조 운용을 위한 전환을 수행할 수도 있다. As another example, the mode-selective low-noise amplifier circuit 10 of the present invention has a cascode structure corresponding to a low-noise mode (or noise figure improvement mode), and in the process of operating the mode-selective low-noise amplifier 100, linearity deterioration occurs. If message reception errors occur more than a specified frequency, conversion to operate the folded cascode structure may be performed. On the contrary, the mode-selective low-noise amplifier circuit 10 of the present invention has a folded cascode structure corresponding to a high linearity mode, and in the process of operating the mode-selective low-noise amplifier 100, the noise index deteriorates during operation of the cascode structure. If message reception errors occur more than a specified frequency, conversion to operate the cascode structure may be performed.
도 3은 본 발명의 실시 예에 따른 저잡음 특성을 위한 모드 선택형 저잡음 증폭 회로의 캐스코드 저잡음 증폭 모드 지원 상태를 나타낸 도면이다.Figure 3 is a diagram showing a cascode low-noise amplification mode support state of a mode-selective low-noise amplification circuit for low-noise characteristics according to an embodiment of the present invention.
도 3을 참조하면, 모드 선택부(110)는 RF 수신기 환경이 저잡음 특성을 우선으로 해야 하는 채널 환경일 경우, 신호 누설을 방지하기 위하여 폴디드 캐스코드 트랜지스터(MP1)를 비활성화기 위한 신호를 공급하는 한편, 캐스코드 트랜지스터(MN2)에 포화 영역에서 동작하도록 지정된 바이어스 전압을 공급하도록 제어할 수 있다. 이와 함께, 모드 선택부(110)는 제1 스위치(S1)는 턴-온하기 위한 제어 신호를 모드 선택형 저잡음 증폭기(100)에 공급할 수 있다.Referring to FIG. 3, when the RF receiver environment is a channel environment where low noise characteristics are prioritized, the mode selection unit 110 sends a signal to deactivate the folded cascode transistor (M P1 ) to prevent signal leakage. On the other hand, it can be controlled to supply a designated bias voltage to the cascode transistor (M N2 ) to operate in the saturation region. In addition, the mode selection unit 110 may supply a control signal for turning on the first switch S1 to the mode selection type low noise amplifier 100.
이에 따라, 상기 모드 선택형 저잡음 증폭기(100)는 캐스코드 경로를 운용할 수 있다. 즉, 상기 모드 선택형 저잡음 증폭기(100)는 전원단(VDD)과 접지단(GND) 사이에 캐스코드 트랜지스터(MN2)와 입력 트랜지스터(MN1)가 직렬로 연결되며, 캐스코드 트랜지스터(MN2)의 드레인 단에 연결되는 제1 노드(N1)와 출력단(Vout) 사이에 턴-온 상태의 제1 스위치(S1) 및 제1 출력 커패시터(Co1)가 연결된 상태를 가질 수 있다. 추가로, 상기 전원단(VDD)과 상기 제1 노드(N1) 사이에 제1 출력 정합 임피던스(L1, C1)가 배치될 수 있다. Accordingly, the mode-selective low-noise amplifier 100 can operate a cascode path. That is, the mode-selective low-noise amplifier 100 has a cascode transistor (M N2 ) and an input transistor (M N1 ) connected in series between the power terminal (V DD ) and the ground terminal (GND), and a cascode transistor (M The first switch (S1) in the turn-on state and the first output capacitor (C o1 ) may be connected between the first node (N1) connected to the drain terminal of N2 ) and the output terminal (V out ). Additionally, a first output matching impedance (L 1 , C 1 ) may be disposed between the power terminal (V DD ) and the first node (N1).
도 4는 본 발명의 실시 예에 따른 고선형 특성을 위한 모드 선택형 저잡음 증폭 회로의 폴디드 캐스코드 저잡음 증폭 모드 지원 상태를 나타낸 도면이다.Figure 4 is a diagram showing the folded cascode low-noise amplification mode support state of the mode-selective low-noise amplification circuit for high linearity characteristics according to an embodiment of the present invention.
도 4를 참조하면, 모드 선택부(110)는 RF 수신기 환경이 고선형 특성을 요구하는 채널 환경일 경우, 캐스코드 트랜지스터(MN2)의 게이트 단에 포화 영역에서 동작시키기 위한 바이어스 전압을 인가하는 제어 신호, 제1 스위치(S1)를 턴-오프하는 제어 신호, 제2 스위치(S2)를 턴-온하는 제어 신호를 모드 선택형 저잡음 증폭기(100)에 제공할 수 있다. Referring to FIG. 4, when the RF receiver environment is a channel environment requiring high linearity characteristics, the mode selection unit 110 controls the gate terminal of the cascode transistor (M N2 ) to apply a bias voltage for operation in the saturation region. A signal, a control signal to turn off the first switch (S1), and a control signal to turn on the second switch (S2) may be provided to the mode selective low noise amplifier 100.
상기 모드 선택형 저잡음 증폭기(100)는 상기 모드 선택부(110)로부터 전달된 제어 신호에 대응하여, 상기 캐스코드 트랜지스터(MN2) 게이트 단의 전압을 증가시켜, 캐스코드 트랜지스터(MN2)를 단락(또는 도통) 상태로 유지할 수 있다. 또한, 상기 모드 선택형 저잡음 증폭기(100)는 제1 스위치(S1)를 턴-오프시켜 제1 출력 커패시터(Co1)를 포함하는 경로를 단선할 수 있다.The mode-selective low-noise amplifier 100 increases the voltage at the gate terminal of the cascode transistor (M N2 ) in response to the control signal transmitted from the mode selection unit 110, thereby short-circuiting the cascode transistor (M N2 ). (or conduction) can be maintained. Additionally, the mode-selective low-noise amplifier 100 may turn off the first switch S1 to disconnect the path including the first output capacitor C o1 .
한편, 제2 스위치(S2)를 턴-온시키고 폴디드 캐스코드 트랜지스터(MP1)에 적정한 바이어스 전압을 공급함에 따라, 모드 선택형 저잡음 증폭기(100)는 전원단(VDD), 제1 출력 정합 임피던스(L1, C1), 제1 노드(N1), 폴디드 캐스코드 트랜지스터(MP1)를 공통으로 포함하며, 제2 노드(N2), 턴-온 상태의 제2 스위치(S2), 제2 출력 커패시터(Co2)와 출력단(Vout)을 포함하는 루트 및 제2 노드(N2)와 제2 출력 정합 임피던스(Ld, Cd)와 접지단(GND)을 포함하는 루트를 포함하는 폴디드 캐스코드 구조를 운용할 수 있다. Meanwhile, by turning on the second switch (S2) and supplying an appropriate bias voltage to the folded cascode transistor (M P1 ), the mode-selective low-noise amplifier 100 operates at the power terminal (V DD ) and the first output matching. Commonly includes an impedance (L 1 , C 1 ), a first node (N1), and a folded cascode transistor (M P1 ), a second node (N2), a second switch (S2) in a turn-on state, Includes a route including the second output capacitor (C o2 ) and the output terminal (V out ) and a route including the second node (N2), the second output matching impedance (L d , C d ), and the ground terminal (GND). A folded cascode structure can be operated.
도 5는 앞서 설명한 모드 선택형 저잡음 증폭 회로를 재구성하여 저잡음 특성 또는 고선형 특성을 선택적으로 조절한 결과를 나타낸 도면이다.Figure 5 is a diagram showing the results of selectively adjusting low noise characteristics or high linearity characteristics by reconfiguring the mode-selective low-noise amplifier circuit described above.
도 5에 나타낸 바와 같이, 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 잡음 지수를 개선하는 저잡음 모드(Low Noise Mode)와 고선형성을 지원하는 고선형 모드(High Linearity Mode) 각각의 특성을 유지하면서 RF 수신기의 채널 특성을 유지할 수 있을 정도의 결과를 나타냄을 알 수 있다. 즉, 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 채널 환경에 따라 저잡음 모드 또는 고선형 모드를 선택적으로 운용할 수 있음을 알 수 있다. As shown in Figure 5, the mode-selective low-noise amplifier circuit 10 of the present invention maintains the characteristics of the low noise mode (Low Noise Mode), which improves the noise figure, and the high linearity mode (High Linearity Mode), which supports high linearity. It can be seen that the results are sufficient to maintain the channel characteristics of the RF receiver. In other words, it can be seen that the mode-selective low-noise amplifier circuit 10 of the present invention can selectively operate the low-noise mode or the high-linearity mode depending on the channel environment.
이상에서 설명한 바와 같이, 본 발명의 실시 예에 따른 모드 선택형 저잡음 증폭 회로(10)는 캐스코드 구조와 폴디드 캐스코드 구조가 각각 가지고 있는 특성들 예컨대, 선형성 저하 문제, 그리고 이득 및 잡음 특성 저하 문제를 해결하기 위하여 두 구조를 하나로 통합하여 채널 환경에 따라 경로를 선택해 저잡음 증폭기의 특성을 조절하는 방안을 제안한다. 이 과정에서, 본 발명의 모드 선택형 저잡음 증폭 회로(10)는 RF 회로에서 가장 큰 면적을 차지하는 인덕터 적용을 최소화하여 저비용 및 소형화 특성을 가지는 저잡음 증폭기의 구조를 제공할 수 있다. As described above, the mode-selective low-noise amplifier circuit 10 according to an embodiment of the present invention has the characteristics of the cascode structure and the folded cascode structure, such as the problem of linearity deterioration, and the problem of deterioration of gain and noise characteristics. To solve this problem, we propose a method to control the characteristics of the low-noise amplifier by integrating the two structures into one and selecting a path according to the channel environment. In this process, the mode-selective low-noise amplifier circuit 10 of the present invention can provide a low-noise amplifier structure with low cost and miniaturization characteristics by minimizing the application of the inductor, which occupies the largest area in the RF circuit.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시 예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 이탈함 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다. Although the preferred embodiments have been described and illustrated above to illustrate the technical idea of the present invention, the present invention is not limited to the configuration and operation as shown and described, and does not depart from the scope of the technical idea. Those skilled in the art will appreciate that many changes and modifications are possible to the present invention. Accordingly, all such appropriate changes, modifications and equivalents shall be considered to fall within the scope of the present invention.
10: 모드 선택형 저잡음 증폭 회로
100: 모드 선택형 저잡음 증폭기
110: 모드 선택부10: Mode-selective low-noise amplification circuit
100: Mode-selective low-noise amplifier
110: Mode selection unit
Claims (8)
상기 모드 선택형 저잡음 증폭기의 모드 변환을 제어하는 모드 선택부;를 포함하고,
상기 모드 선택형 저잡음 증폭기는,
전원단과 접지단 사이에 배치되며 입력단이 게이트 단에 연결된 입력 트랜지스터;
상기 입력 트랜지스터에 캐스코드 형태로 연결되는 캐스코드 트랜지스터;
상기 캐스코드 트랜지스터와 트랜지스터 타입이 다르며 상기 캐스코드 트랜지스터에 폴디드 캐스코드 형태로 병렬 연결되는 폴디드 캐스코드 트랜지스터;
상기 모드 선택형 저잡음 증폭기 내에 위치하고 상기 캐스코드 트랜지스터와 출력단 사이에 배치되는 제1 스위치;
상기 모드 선택형 저잡음 증폭기 내에 위치하고 상기 폴디드 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제2 스위치;를 포함하는 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
Mode-selective low-noise amplifier; and
It includes a mode selection unit that controls mode conversion of the mode selection type low noise amplifier,
The mode-selective low-noise amplifier,
An input transistor disposed between the power terminal and the ground terminal and whose input terminal is connected to the gate terminal;
A cascode transistor connected to the input transistor in cascode form;
A folded cascode transistor having a different transistor type from the cascode transistor and connected in parallel to the cascode transistor in a folded cascode form;
a first switch located within the mode-selective low-noise amplifier and disposed between the cascode transistor and an output terminal;
A second switch located within the mode-selectable low-noise amplifier and disposed between the folded cascode transistor and the output terminal.
상기 입력단과 상기 입력 트랜지스터의 게이트 단 사이에 배치되는 조정 인덕터;
상기 입력 트랜지스터의 게이트 단과 소스 단 사이에 형성된 커패시터와 상기 입력 트랜지스터의 소스 단과 상기 접지단 사이에 배치되는 소스 인덕터를 포함하는 인덕터 축퇴부;를 더 포함하는 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
According to paragraph 1,
an adjustment inductor disposed between the input terminal and the gate terminal of the input transistor;
An inductor degenerate unit including a capacitor formed between the gate terminal and the source terminal of the input transistor and a source inductor disposed between the source terminal of the input transistor and the ground terminal.
상기 캐스코드 트랜지스터 및 상기 입력 트랜지스터는 N 타입 모스펫이고,
상기 폴디드 캐스코드 트랜지스터는 P 타입 모스펫인 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
According to paragraph 1,
The cascode transistor and the input transistor are N-type MOSFETs,
A mode-selective low-noise amplification circuit, wherein the folded cascode transistor is a P-type MOSFET.
상기 제1 스위치와 상기 출력단 사이에 배치되는 제1 출력 커패시터;
상기 제2 스위치와 상기 출력단 사이에 배치되는 제2 출력 커패시터;
상기 전원단과 캐스코드 트랜지스터의 드레인단 사이에 배치되는 제1 출력 정합 임피던스;
상기 폴디드 캐스코드 트랜지스터의 드레인단과 상기 접지단 사이에 배치되는 제2 출력 정합 임피던스;를 더 포함하는 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
According to paragraph 1,
a first output capacitor disposed between the first switch and the output terminal;
a second output capacitor disposed between the second switch and the output terminal;
a first output matching impedance disposed between the power terminal and the drain terminal of the cascode transistor;
A mode-selective low-noise amplifier circuit further comprising a second output matching impedance disposed between the drain terminal of the folded cascode transistor and the ground terminal.
상기 모드 선택형 저잡음 증폭기는
잡음 지수 개선이 요구되는 채널 환경하에서 상기 모드 선택부 제어에 대응하여, 상기 제1 스위치를 턴-온하고 상기 제2 스위치를 턴-오프하며 상기 캐스코드 트랜지스터는 포화 영역에서 동작하고 상기 폴디드 캐스코드 트랜지스터는 비활성화 되도록 지정된 바이어스 전압을 공급하는 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
According to paragraph 1,
The mode-selective low-noise amplifier is
In response to controlling the mode selection unit in a channel environment requiring noise figure improvement, the first switch is turned on and the second switch is turned off, the cascode transistor operates in a saturation region, and the folded cascode is operated in a saturation region. A mode-selective low-noise amplification circuit characterized by supplying a specified bias voltage such that the code transistor is deactivated.
상기 모드 선택형 저잡음 증폭기는
고선형성 지원이 요구되는 채널 환경하에서 상기 모드 선택부 제어에 대응하여 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하며 상기 캐스코드 트랜지스터는 단락 상태로 동작하고 상기 폴디드 캐스코드 트랜지스터는 포화 영역에서 동작하도록 지정된 바이어스 전압을 공급하는 것을 특징으로 하는 모드 선택형 저잡음 증폭 회로.
According to paragraph 1,
The mode-selective low-noise amplifier is
In a channel environment requiring high linearity support, the first switch is turned off and the second switch is turned on in response to the mode selection unit control, the cascode transistor operates in a short circuit, and the folded cascode A mode-selective low-noise amplification circuit wherein the transistor supplies a bias voltage specified to operate in the saturation region.
전원단과 접지단 사이에 배치되며 입력단이 게이트 단에 연결된 입력 트랜지스터;
상기 입력 트랜지스터에 캐스코드 형태로 연결되는 캐스코드 트랜지스터;
상기 캐스코드 트랜지스터와 트랜지스터 타입이 다르며 상기 캐스코드 트랜지스터에 폴디드 캐스코드 형태로 병렬 연결되는 폴디드 캐스코드 트랜지스터;
상기 모드 선택형 저잡음 증폭기 내에 위치하고 상기 캐스코드 트랜지스터와 출력단 사이에 배치되는 제1 스위치;
상기 모드 선택형 저잡음 증폭기 내에 위치하고 상기 폴디드 캐스코드 트랜지스터와 상기 출력단 사이에 배치되는 제2 스위치;를 포함하는 것을 특징으로 하는 모드 선택형 저잡음 증폭기.
In a mode-selective low-noise amplifier,
An input transistor disposed between the power terminal and the ground terminal and whose input terminal is connected to the gate terminal;
A cascode transistor connected to the input transistor in cascode form;
A folded cascode transistor having a different transistor type from the cascode transistor and connected in parallel to the cascode transistor in a folded cascode form;
a first switch located within the mode-selective low-noise amplifier and disposed between the cascode transistor and an output terminal;
A second switch located within the mode selectable low noise amplifier and disposed between the folded cascode transistor and the output terminal.
잡음 지수 개선이 요구되는 채널 환경하에서 상기 제1 스위치는 턴-온되고 상기 제2 스위치는 턴-오프되며 상기 캐스코드 트랜지스터는 포화 영역에서 동작되고 상기 폴디드 캐스코드 트랜지스터는 비활성화 상태를 유지를 하고,
고선형성 지원이 요구되는 채널 환경하에서 상기 제1 스위치는 턴-오프되고 상기 제2 스위치는 턴-온도며 상기 캐스코드 트랜지스터는 단락 상태로 동작되고 상기 폴디드 캐스코드 트랜지스터는 포화 영역에서 동작되는 것을 특징으로 하는 모드 선택형 저잡음 증폭기.
In clause 7,
In a channel environment requiring improvement in noise figure, the first switch is turned on, the second switch is turned off, the cascode transistor is operated in a saturation region, and the folded cascode transistor is maintained in an inactive state. ,
In a channel environment requiring high linearity support, the first switch is turned off, the second switch is at turn temperature, the cascode transistor is operated in a short circuit, and the folded cascode transistor is operated in a saturation region. Features a mode-selective low-noise amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041690A KR102679499B1 (en) | 2022-04-04 | 2022-04-04 | Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041690A KR102679499B1 (en) | 2022-04-04 | 2022-04-04 | Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230142974A KR20230142974A (en) | 2023-10-11 |
| KR102679499B1 true KR102679499B1 (en) | 2024-06-27 |
Family
ID=88295158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220041690A Active KR102679499B1 (en) | 2022-04-04 | 2022-04-04 | Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102679499B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040207471A1 (en) * | 2003-04-16 | 2004-10-21 | Agency For Science, Technolgoy And Research | Variable gain low noise amplifier |
| US20070087712A1 (en) * | 2002-12-11 | 2007-04-19 | Rf Magic, Inc. | NxM Crosspoint Switch with Band Translation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100997665B1 (en) * | 2003-10-08 | 2010-12-01 | 삼성전자주식회사 | Device for optimizing characteristics of low noise amplifier in mobile communication terminal |
| KR100983034B1 (en) * | 2008-05-13 | 2010-09-17 | 삼성전기주식회사 | Telecaster receiver |
| KR101457559B1 (en) | 2013-04-19 | 2014-11-06 | 연세대학교 산학협력단 | Low noise amplifier |
-
2022
- 2022-04-04 KR KR1020220041690A patent/KR102679499B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070087712A1 (en) * | 2002-12-11 | 2007-04-19 | Rf Magic, Inc. | NxM Crosspoint Switch with Band Translation |
| US20040207471A1 (en) * | 2003-04-16 | 2004-10-21 | Agency For Science, Technolgoy And Research | Variable gain low noise amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230142974A (en) | 2023-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102287445B1 (en) | System and method for bypassing a low noise amplifier | |
| US8395452B1 (en) | Signal amplification circuits for receiving/transmitting signals according to input signal | |
| US6566963B1 (en) | Transformer-based low noise variable gain driver amplifier | |
| US8212615B2 (en) | Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith | |
| JP5879547B2 (en) | Low noise amplifier with through mode | |
| US20190058444A1 (en) | Power amplifier module | |
| US7400192B2 (en) | Low noise amplifier and differential amplifier with variable gain mode | |
| US12088268B2 (en) | Variable-gain amplifier and phased array system | |
| KR20040013229A (en) | Variable Gain Low Noise Amplifier | |
| US10224892B2 (en) | Power amplification module | |
| JP2009502065A (en) | Amplifier circuit arrangement and method thereof | |
| US20210006276A1 (en) | Multimode and multi-frequency radio frequency front end module, chip, and communication terminal | |
| KR102851781B1 (en) | Transistor bias adjustment for optimizing the third-order intercept point in cascode amplifiers. | |
| GB2436952A (en) | Switched gain low noise amplifier | |
| US20220038067A1 (en) | Power amplifier, power amplifier system and operating method thereof | |
| CA2713385A1 (en) | Rf-transceiver front-end with implicit direction control for time division multiple access communication using submicron technology | |
| JP5109895B2 (en) | Amplifier circuit and receiver | |
| US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
| KR102679499B1 (en) | Mode-selectable Low Noise Amplifier and Low Noise Amplifier circuit including the same | |
| US9929760B2 (en) | Ultra-low-power RF receiver frontend with tunable matching networks | |
| US20230198485A1 (en) | Bidirectional amplifier including matching circuits having symmetrical structure and communication device including the same | |
| US11569787B2 (en) | Power amplification module | |
| US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
| US6259323B1 (en) | Gain control for low noise amplifier | |
| KR20230108076A (en) | Low noise amplifier and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20220404 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240417 Patent event code: PE09021S01D |
|
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240624 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240625 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20240625 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |