[go: up one dir, main page]

KR102611981B1 - 발광 장치 및 그 제조 방법 - Google Patents

발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102611981B1
KR102611981B1 KR1020170135872A KR20170135872A KR102611981B1 KR 102611981 B1 KR102611981 B1 KR 102611981B1 KR 1020170135872 A KR1020170135872 A KR 1020170135872A KR 20170135872 A KR20170135872 A KR 20170135872A KR 102611981 B1 KR102611981 B1 KR 102611981B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
voids
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170135872A
Other languages
English (en)
Other versions
KR20190043851A (ko
Inventor
사공탄
김병균
임진영
현재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170135872A priority Critical patent/KR102611981B1/ko
Priority to US15/906,539 priority patent/US10497828B2/en
Priority to CN201811221447.6A priority patent/CN109686825B/zh
Publication of KR20190043851A publication Critical patent/KR20190043851A/ko
Application granted granted Critical
Publication of KR102611981B1 publication Critical patent/KR102611981B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H01L33/0075—
    • H01L33/0093—
    • H01L33/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Led Devices (AREA)

Abstract

일부 실시예에 따른 발광 장치는 기판 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물, 상기 기판과 상기 발광 구조 사이에 배치된 버퍼층을 포함하되, 상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 상기 버퍼층의 내부로 수직적으로 함입되고 서로 다른 수평 단면적을 갖는 복수개의 보이드들을 포함한다.

Description

발광 장치 및 그 제조 방법{Light emitting device and manufacturing method the same}
본 발명의 기술적 사상은 발광 장치 및 그 제조 방법 제조 방법에 관한 것으로서, 보다 상세하게는 보이드가 형성된 발광 장치 및 그 제조 방법에 관한 것이다.
종래의 발광 장치는, 질화물 반도체의 높은 굴절률로 인한 광추출 효율의 저하 및 활성층(InGaN)과 전류 주입층(GaN 기반) 간의 격자 상수 차이에 의한 잔류 응력으로 인한 발광 효율이 저하 등의 문제점을 가지고 있다. 이러한 문제점들을 개선하기 위해서 기판 표면 상 요철 구조 형성하여 광추출 효율을 제고하는 기술과 활성층 하부에 저 조성의 InGaN을 포함하는 스트레스 완화층을 제공하여 잔류 응력을 감소시키는 기술이 개발되었다. 최근에는 단일의 구조로 광추출 효율 저하 및 잔류 응력 유발 문제를 동시에 해결하고자, 버퍼층 내에 형성된 보이드들을 포함하는 다공 구조를 갖는 발광 장치를 형성하는 기술이 연구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 기술적 과제는 신뢰성이 제고된 발광 장치를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 기술적 과제는 광추출 효율이 개선된 발광 장치를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한, 일부 실시예들에 따른 발광 장치는 기판 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물; 상기 기판과 상기 발광 구조 사이에 배치된 버퍼층을 포함하되, 상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 상기 버퍼층의 내부로 수직적으로 함입되고 서로 다른 수평 단면적을 갖는 복수개의 보이드들을 포함한다.
다른 일부 실시예들에 따른 발광 장치는 기판 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물, 상기 기판과 상기 발광 구조물 사이에 배치된 버퍼층 및 상기 버퍼층과 상기 발광 구조물 사이에 배치되고, 복수개의 개구들을 포함하는 마스크 층을 포함하고, 상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 수직적으로 함입된 복수개의 보이드들을 포함하고, 상기 복수개의 개구들은 상면도적 관점에서 실질적으로 원형이다.
다른 일부 실시예들에 따른 발광 장치는 투광 기판 상에 배치되고, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물, 상기 투광 기판과 상기 발광 구조물 사이에 배치된 버퍼층, 상기 제1 도전형 질화물 층 상에 배치되고, 상기 제1 도전형 질화물 층과 연결된 제1 전극, 상기 제2 도전형 질화물 층 상에 배치되고, 상기 제2 도전형 질화물 층과 연결된 제2 전극을 포함하되, 상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 수직적으로 함입되고 서로 다른 수평 단면적을 갖는 복수개의 보이드들을 포함한다.
본 발명의 기술적 사상에 따르면, 보이드의 형성에 대한 신뢰성이 제고될 수 있다. 이에 따라 결함 밀도가 감소되고 광추출 효율 및 신뢰성이 제고된 발광 장치를 제공할 수 있다.
도 1a 및 1b는 일부 실시예들에 따른 발광 장치를 설명하기 위한 단면도들이다.
도 1a 및 1b는 일부 실시예들에 따른 발광 장치를 효과를 설명하기 위한 그래프들이다.
도 3a 내지 3c는 일부 실시예들에 따른 발광 장치의 제조 방법을 설명하기 위한 순서도들이다.
도 4a 내지 도 4h는 일부 실시예들에 따른 발광 장치의 제조 방법을 설명하기 위한 단면도들이이다.
도 5a 및 5b는 일부 실시예들에 따른 발광 장치의 제조방법의 효과를 설명하기 위한 그래프이다.
도 6a 내지 도 6c는 일부 실시예들에 따른 발광 장치의 제조방법을 설명하기 위한 단면도들이다.
도 7 및 도 8은 일부 실시예들에 따른 발광 장치를 포함하는 발광 장치 패키지를 설명하기 위한 단면도들이다.
도 9은 일부 실시예에 따른 발광 장치를 포함하는 백라이트 유닛을 설명하기 위한 사시도이다.
도 10은 일부 실시예에 따른 발광 장치를 포함하는 디스플레이 장치를 설명하기 위한 분해 사시도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1a는 일부 실시예들에 따른 발광 장치(100)를 설명하기 위한 단면도이다.
도 1a를 참조하면 발광 장치(100)는 기판(110), 버퍼층(120), 마스크 층(130), 발광 구조물(140), 오믹 콘택층(150), 제1 전극(160A) 및 제2 전극(160B)을 포함할 수 있다. 발광 구조물(140)은 제1 도전형 반도체층(141), 활성층(143) 및 제2 도전형 반도체층(145)을 포함할 수 있다.
일부 실시예들에 따르면, 기판(110)은 절연성, 도전성 또는 반도체 물질로 구성될 수 있다. 일부 실시예들에 따르면, 기판(110)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 중 적어도 하나를 포함할 수 있다. 일부 실시예들에 따르면, 기판(110)은 반도체 성장용 기판일 수 있다.
기판(110)이 Si로 구성되는 경우, 대구경화에 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. 실리콘으로 구성된 기판(110)상에 발광 구조물(140)을 형성하는 경우, 격자 상수차이에 따른 인장 스트레스로 인하여 활성층(143) 내부에 강한 전계가 형성될 수 있다.
기판(110)이 사파이어로 구성되는 경우, 기판(110)은 전기 절연성이며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서, c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등의 결정면들을 갖는다. 이 경우, C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하다. c축을 따라 발광 구조물(140)을 성장시키는 경우 격자 상수차이에 따른 인장 스트레스로 인하여 활성층(143) 내부에 전계가 형성될 수 있다.
일부 실시예들에 따르면, 기판(110)은 발광 구조물(140) 성장 전 또는 후에 광 출력 및/또는 전기적 특성을 개선하기 위해서 완전히 또는 부분적으로 제거될 수 있다. 기판(110)이 사파이어로 구성된 경우, 레이저 빔이 기판(110)을 투과하여 발광 구조물(140)과 기판(110)의 계면에 조사되도록 함으로써 기판(110)을 제거할 수 있다. 기판(110)이 실리콘이나 실리콘 카바이드 등으로 구성된 경우, 기판(110)은 연마/에칭 등의 방법에 의해 제거될 수 있다.
일부 실시예들에 따르면, 기판(110)의 일면 또는 측면에 요철 패턴 등을 형성하여 발광 구조물(140)의 광추출 효율을 향상시킬 수 있다. 요철 패턴의 크기는 대략 5nm ~ 500㎛ 범위에서 선택될 수 있다. 요철 패턴은 규칙 또는 불규칙 패턴 일 수 있고, 기둥형, 돔형, 반구형과 같은 다양한 형상을 포함할 수 있다. 하지만 이에 제한되는 것은 아니고, 일부 실시예들에 따르면, 기판은 요철 패턴을 포함하지 않을 수 있다.
기판(110) 상에 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 기판(110)과 기판(110) 상에 적층되고 GaN을 포함하는 제1 도전형 반도체층(141) 사이의 격자상수 차이를 완화하여, 발광 구조물(140)의 격자 결함을 완화하고, 결정성을 증대시킬 수 있다. 일부 실시예들에 따르면, 버퍼층(120)의 하부는 버퍼층의 상부에 비해 높은 결함 밀도를 가질 수 있다. 일부 실시예들에 따르면, 버퍼층(120)은 질화물 등으로 이루어진 도핑되지 않은(undoped) 반도체 물질을 포함할 수 있다.
일부 실시예들에 따르면, 버퍼층(120)은 AlxInyGa1 -x- yN(여기서, 0≤x≤1, 0≤y≤1)을 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120)은 도핑되지 않은 GaN, AlN, InGaN 등을 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120)은 약 400℃ 내지 약 800℃도 또는 약 500℃ 내지 약 600℃의 온도에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다.
일부 실시예들에 따르면, 기판(110)이 사파이어를 포함할 때, 버퍼층(120)은 AlN, AlGaN, InGaN 등을 포함할 수 있다. 일부 실시예들에 따르면 버퍼층(120)은 ZrB2, HfB2, ZrN, HfN, TiN 등의 물질을 포함할 수 있다. 일부 실시예들에 따르면 버퍼층(120)은 복수의 층을 포함할 수 있고, 점진적으로 변화되는 조성을 갖는 층을 포함할 수 있다.
여기서, 도핑되지 않았음은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 이 경우, 반도체층이 본래 존재하던 농도 수준의 불순물을 포함할 수 있다. 예를 들어, 질화 갈륨 반도체를 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD)을 이용하여 성장시킬 경우, 도펀트로서 사용되는 Si 등이 의도하지 않더라도 약 1014 ~ 1018/㎤의 수준으로 포함될 수 있다.
일부 실시예들에 따르면, 기판(110)이 사파이어를 포함할 때, Si는 사파이어에 비해 GaN과 열팽창 계수 차이가 더 크며, GaN보다 열팽창 계수가 작기 때문에, 이를 보상하기 위해 버퍼층(120)이 압축응력을 제공할 수 있다.
일부 실시예들에 따르면, 버퍼층(120)은 복수개의 층을 포함하는 복합 구조를 가질 수 있다. 이에 따라 버퍼층(120)은 기판(110)의 휨을 억제할 수 있다. 일부 실시예들에 따르면, 버퍼층(120)의 적어도 일부는 낮은 밀도의 Ga를 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120)의 적어도 일부는 Ga를 포함하지 않을 수 있다. 일부 실시예들에 따르면, 버퍼층(120)의 하부는 낮은 밀도의 Ga를 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120)의 하부는 Ga를 포함하지 않을 수 있다. 일부 실시예들에 따르면, 버퍼층(120)은 SiC, SiGe, AlN 등의 물질을 포함할 수 있다.
일부 실시예들에 따르면, 버퍼층(120)은 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)을 포함할 수 있다. 제1 스레딩 전위들(TD1)은 스크류 전위(screw dislocation)일 수 있다. 제2 스레딩 전위들(TD2)은 스크류 전위와 엣지 전위(edge dislocation)의 혼합형인 혼합 전위(mixed dislocation)일 수 있다. 제3 스레딩 전위들(TD3)은 엣지 전위일 수 있다.
일반적으로 전위는 전위선(dislocation line)과 버거스 벡터(Burgers vector)에 의해 설명될 수 있다. 전위 선은 전위의 진행방향으로서, 엣지 전위의 경우, 원자들의 여분의 반평면(extra half-plane)의 끝을 따라 연장되는 선이고, 스크류 전위의 경우 나선형의 중심을 따라 연장되는 선이다. 버거스 벡터는 격자에 대한 왜곡의 크기와 방향을 나타낸다.
여기서 엣지 전위는 원자들의 여분의 반평면이 격자 구조의 중간에 도입되어 격자 구조 내 원자들의 평면들을 왜곡시키는 결함이다. 엣지 전위에서, 버거스 벡터는 전위선 방향에 수직으로서, 격자의 평면이 미끄러지는 방향이 전위선에 수직하다. 엣지 전위에서, 원자 간 결합은 전위의 근방에서만 큰 왜곡을 갖는다.
스크류 전위는, 전위선 주변에 있는 원자의 상대적 위치가 이루는 면인 변형된 원자면이 전위선을 축으로 나선형을 이루는 형태의 전위이다. 이 때 격자의 변형은 전위선과 평행한 방향으로 일어나고 버거스 벡터는 전위선과 평행이다. 스크류 전위에서, 원자 간 결합은 엣지 전위에 비해 상대적으로 넓은 범위에서 왜곡을 갖는다.
혼합 전위는 전술했듯, 엣지 전위와 스크류 전위의 혼합으로서, 스크류 전위와 에지 전위의 특성을 모두 갖는다. 혼합 전위의 버거스 벡터는 전위선과 수직하지도 평행하지도 않을 수 있다.
일부 실시예들에 따르면, 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3) 상에 제1 내지 제3 보이드들(v1, v2, v3)이 배치될 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3)은 버퍼층(120)의 상면, 즉 기판(110)으로부터 이격된 면으로부터 내부로 함입된 구조일 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3)은 육각 기둥형일 수 있다.
일부 실시예들에 따르면, 제1 보이드들(v1) 중 적어도 일부는 제1 스레딩 전위들(TD1)에 대해 정렬될 수 있다. 일부 실시예들에 따르면, 제2 보이드들(v2) 중 적어도 일부는 제2 스레딩 전위들(TD2)에 대해 정렬될 수 있다. 일부 실시예들에 따르면, 제3 보이드들(v3) 중 적어도 일부는 제3 스레딩 전위들(TD3)에 대해 정렬될 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3) 중 일부는 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)에 대해 정렬되지 않을 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3) 중 일부는 제1 내지 제3 보이드들(v1, v2, v3)에 대해 정렬되지 않을 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3)은 약 5·107/㎠ 내지 약 1·108/㎠ 밀도로 형성될 수 있으나, 이에 제한되지 않는다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3)의 육각 기둥의 밑면과 윗면을 제외하고 서로 대향하는 면들 사이의 거리는 약 500nm 내지 약 1.5㎛의 범위에서 다양한 크기로 형성될 수 있으나, 이에 제한되지 않는다.
제1 내지 제3 보이드들(v1, v2, v3)의 육각 기둥의 밑면과 윗면을 제외하고 서로 대향하는 면들 사이의 거리를 각각 순서대로 제1 내지 제3 길이(d1, d2, d3) 라고 지칭한다. 또한 제1 내지 제3 보이드들(v1, v2, v3)의 높이를 각각 순서대로 제1 내지 제3 높이(h1, h2, h3)라고 지칭한다.
일부 실시예들에 있어서, 제1 내지 제3 길이(d1, d2, d3)는 서로 다를 수 있다. 제1 길이(d1)는 제2 길이(d2)보다 더 클 수 있다. 일부 실시예들에 있어서, 제2 길이(d2)는 제3 길이(d3)보다 더 클 수 있다. 일부 실시예들에 있어서, 제1 길이(d1)는 제3 길이(d3)보다 더 클 수 있다.
일부 실시예들에 있어서, 제1 내지 제3 높이(h1, h2, h3)는 서로 다를 수 있다. 일부 실시예들에 있어서, 제1 높이(h1)는 제2 높이(h2)보다 더 클 수 있다. 일부 실시예들에 있어서, 제2 높이(h2)는 제3 높이(h3)보다 더 클 수 있다. 일부 실시예들에 있어서, 제1 높이(h1)는 제3 높이(h3)보다 더 클 수 있다
일부 실시예들에 따르면 제1 내지 제3 보이드들(v1, v2, v3)의 수평 단면적은 서로 다를 수 있다. 일부 실시예들에 따르면 제1 보이드들(v1)의 수평 단면적은 제2 보이드들(v2)의 수평 단면적보다 더 클 수 있다. 일부 실시예들에 따르면 제2 보이드들(v2)의 수평 단면적은 제3 보이드들(v3)의 수평 단면적보다 더 클 수 있다.
일부 실시예들에 따르면 제1 내지 제3 보이드들(v1, v2, v3)의 부피는 서로 다를 수 있다. 일부 실시예들에 따르면 제1 보이드들(v1)의 부피는 제3 보이드들(v3)의 부피보다 더 클 수 있다. 일부 실시예들에 따르면 제2 보이드들(v2)의 부피는 제3 보이드들(v3)의 부피보다 더 클 수 있다. 일부 실시예들에 따르면 제1 보이드들(v1)의 부피는 제3 보이드들(v3)의 부피보다 더 클 수 있다.
일부 실시예들에 따르면, 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3) 중 어느 일부 상에는 제1 내지 제3 보이드들(v1, v2, v3)이 배치되지 않을 수 있다. 일부 실시예들에 따르면, 복수개의 제1 내지 제3 보이드들(v1, v2, v3) 중 어느 일부 상에는 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)이 배치되지 않을 수 있다. 일부 실시예들에 따르면 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)의 개수가 제1 내지 제3 보이드들(v1, v2, v3)들의 개수보다 더 클 수 있다. 일부 실시예들에 따르면 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)의 개수는 제1 내지 제3 보이드들(v1, v2, v3)들의 개수와 같거나 더 작을 수 있다.
일부 실시예들에 따른 발광 장치(100)는 발광 구조물(140)과 기판 사이의 버퍼층(120)에 복수개의 제1 내지 제3 보이드들(v1, v2, v3)을 포함하는, 다공 구조를 구비할 수 있다. 후술하듯, 이러한 다공 구조는 발광 장치(100) 내부에서 광의 산란을 일으켜 후술하는 활성층(143)에서 생성된 광에 대한 추출 효율을 증가시킬 수 있다. 또한 갈륨 질화물에 존재하는 스트레스를 완화함으로써 활성층으로 전달되는 잔존 스트레스를 감소시킬 수 있다. 나아가 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)이 제1 내지 제3 보이드들(v1, v2, v3)에 의해 차단되는바, 스레딩 전위 밀도를 감소시킬 수 있다.
버퍼층(120) 상에 마스크 층(130)이 배치될 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 버퍼층(120)에 대해 높은 식각 선택비를 가질 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 부르자이트(wurzite) 결정 구조를 가질 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 금속을 포함할 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 Al을 포함할 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 금속 질화물을 포함할 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 알루미늄 질화물을 포함할 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 수십 나노 미터 이하의 두께를 가질 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 수 나노 미터의 두께를 가질 수 있다.
마스크 층(130)은 버퍼층(120)의 적어도 일부를 노출시키는 복수개의 개구들(op)을 포함할 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)의 높이는 마스크 층(130)의 두께와 실질적으로 같을 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)은 마스크 층(130)을 관통할 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)의 수평 단면적은 제1 내지 제3 보이드들(v1, v2, v3)의 수평 단면적보다 더 작을 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)의 최대 수평 단면적은 제1 내지 제3 보이드들(v1, v2, v3)의 수평 단면적보다 더 작을 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)은 상부가 잘린 반구형 돔 형상일 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)의 수평 단면은 실질적으로 원형일 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)의 수평 단면적의 크기는 버퍼층(120)에 인접할수록 더 클 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)은 제1 내지 제3 보이드들(v1, v2, v3)과 수직적으로 중첩될 수 있다. 일부 실시예들에 따르면, 복수개의 개구들(op)은 제1 내지 제3 보이드들(v1, v2, v3)에 대해 정렬될 수 있다.
발광 구조물(140)은 마스크 층(130) 상에 배치될 수 있다. 발광 구조물(140)은 순차적으로 적층된 제1 도전형 반도체층(141), 활성층(143) 및 제2 도전형 반도체층(145)을 포함할 수 있다. 일부 실시예들에 따르면, 발광 구조물(140)은 메사 식각되어 제1 도전형 반도체층(141)의 상면의 일부가 노출된 형태를 가질 수 있다.
일부 실시예들에 따르면 제1 도전형 반도체층(141)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 단결정의 질화물로 구성될 수 있다. 제1 도전형 반도체층(141)은 n형 불순물이 도핑된 반도체로 구성될 수 있다. 일부 실시예들에 따르면, 제1 도전형 반도체층(141)은 Si등이 도핑된 GaN로 구성될 수 있다.
제1 도전형 반도체층(141)은 콘택층의 역할을 할 수 있으며, 콘택 저항의 감소를 위해서 비교적 높은 농도의 불순물을 포함할 수 있다. 일부 실시예들에 따르면, 제1 도전형 반도체층(141)은 n형 불순물 농도는 약 2×1018/㎤ 이상일 수 있으나 이에 제한되지 않는다.
제1 도전형 반도체층(141)은 동일한 조성의 단층 구조로 구현될 수도 있으나, 필요에 따라 서로 다른 조성이나 두께를 갖는 다층 구조를 가질 수 있다. 일부 실시예들에 따르면, 제1 도전형 반도체층(141)은 전자 주입 효율을 개선할 수 있는 전자 주입층을 더 포함할 수 있다.
활성층(143)은 제1 도전형 반도체층(141) 상에 배치될 수 있다. 활성층(143)은 제1 및 제2 도전형 반도체층(141, 145)에 비해 낮은 에너지 밴드갭을 가질 수 있다. 활성층(143)은 전자와 정공의 재결합(Recombination)에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 일부 실시예들에 따르면, 활성층(143)은 예를들어 적외선, 가시광선 또는 자외선을 방출할 수 있다. 활성층은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있고, 예를 들어 InGaN 또는 AlGaN을 포함할 수 있다.
일부 실시예들에 따르면, 활성층(143)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well: MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나일 수 있다.
일부 실시예들에 따르면, 활성층(143)은 양자 우물층들(미도시)과 양자 장벽층들(미도시)이 교번적으로 적층된 다중 양자 우물(Multiple Quantum Well: MQW) 구조를 포함할 수 있다. 이때 각각의 양자 우물층들 및 양자 장벽층들의 두께는, 약 3nm 이상 약 10nm 이하일 수 있다. 양자 우물층과 양자 장벽층의 개수는 설계에 따라 다양하게 변경될 수 있다. 일부 실시예들에 따르면, 다중 양자 우물 구조는 InGaN/GaN MQW 구조 및 GaN/AlGaN/GaN MQW 구조 중 어느 하나를 포함할 수 있다. 활성층의 In 조성이 예를 들어, 약 22%인 경우 청색광을 발광할 수 있고, 약 40% 인 경우 녹색광을 발광할 수 있으나, 이에 제한되는 것은 아니다.
일부 실시예들에 따르면, 제1 도전형 반도체층(141)과 활성층(143) 사이에 초격자층이 배치될 수 있다. 일부 실시예들에 따르면, 초격자층은 교대로, 그리고 반복적으로 적층된 복수개의 양자 우물층들 및 양자 장벽층들을 포함할 수 있다. 부 실시예들에 따르면, 초격자층에 포함된 양자 우물층들의 두께는 초격자층에 포함된 양자 장벽층들의 두께보다 작을 수 있다. 일부 실시예들에 따르면 초격자층에 포함된 양자 우물층들의 두께는 약 0.5nm 이상 약 2nm이하일 수 있고, 초격자층에 포함된 양자 장벽층들의 두께는 약 0.5nm 이상 약 10nm이하일 수 있다. 일부 실시예들에 따르면, 양자 우물층들은 InGaN으로 구성될 수 있고, 양자 장벽층들은 GaN으로 구성될 수 있다. 일부 실시예들에 따르면, 양자 우물층들에 Si가 더 도핑될 수 있다.
일부 실시예들에 따르면, 초격자층은 후술하는 제1 전극(160a)에서 주입되는 전자를 수평방향으로 퍼트려 전류의 균일도를 향상시키는 역할을 할 수 있다. 나아가 초격자층은 활성층(143)에 포함된 양자 우물층들이 받는 압축 응력에 의한 내부 전계를 완화시키는 역할을 할 수 있다. 초격자층의 양자 우물층들의 In 조성을 증가시킴으로써 전자 퍼짐 효과를 향상시킬 수 있다. 그러나 양자 우물층들의 In 조성이 소정의 수치를 초과하게 되면, 양자 우물층들과 양자 장벽층들간의 격자 상수 차이에 의해 초격자층에 결함(Defect)이 발생할 수 있다.
제2 도전형 반도체층(145)은 p형 불순물이 도핑된 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 질화물 단결정일 수 있다. 일부 실시예들에 따르면 제2 도전형 반도체층(145)에는 Zn, Cd, Be, Mg, Ca, Ba 등이 도핑될 수 있다.
제2 도전형 반도체층(145)은 활성층(143)에 인접한 부분에 전류 차단층(미도시)을 더 포함할 수 있다. 일부 실시예들에 따르면, 전류 차단층(미도시)은 서로 다른 조성의 AlxInyGa1 -x- yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하는 복수의 층을 적층한 구조 또는 AlzGa1 - zN(0≤z<1)로 구성된 단층 또는 다중층 구조로 구성될 수 있다. 일부 실시예들에 따르면, 전류 차단층의 밴드갭은 활성층(143)에 포함된 양자 우물 구조의 밴드갭보다 더 클 수 있다. 일부 실시예들에 따르면, 전류 차단층은 전자가 활성층(143)에서 제2 도전형 반도체층(145)으로 이동하는 것을 방지할 수 있다. 이에 따라, 활성층(160) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
제2 도전형 반도체층(145) 상에 오믹 콘택층(150)이 배치될 수 있다. 일부 실시예들에 따르면, 오믹 콘택층(150)은 p형 불순물이 도핑된 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 질화물 반도체의 단결정 층일 수 있다. 일부 실시예들에 따르면 오믹 콘택층(150)은 제2 도전형 반도체층(145)에 비해서 높은 불순물 농도를 가질 수 있다. 오믹 콘택층(150)은 불순물 농도를 상대적으로 높게 해서 오믹 콘택 저항을 낮추어 소자의 동작 전압을 낮추고 소자 특성을 향상시킬 수 있다.
일부 실시예들에 따르면, 도 1a에 도시된 발광 장치(100)는, 제1 및 제2 전극(160A, 160B)이 광추출면과 반대 방향에 배치되는 플립칩 구조일 수 있고, 이 경우, 오믹 콘택층(150)은 고반사성 물질을 포함할 수 있다. 일부 실시예들에 따르면, 오믹 콘택층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au로 구성된 그룹으로부터 선택된 단층 또는 복수의 층으로 구성될 수 있다. 또한, 오믹 콘택층(150)은 GaN, InGaN, ZnO 또는 그래핀을 더 포함할 수 있다.
발광 장치(100)는 제1 도전형 반도체층(141)의 노출된 영역과 오믹 콘택층(150)의 일 영역 상에 각각 형성된 제1 및 제2 전극(160A, 160B)을 포함할 수 있다. 일부 실시예들에 따르면, 제1 및 제2 전극(160A, 160B)은 도전성 물질을 포함할 수 있다. 일부 실시예들에 따르면, 제1 및 제2 전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 일부 실시예들에 따르면, 제1 및 제2 전극(160A, 160B)은 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등의 이중층 이상의 구조로 구성될 수 있다.
도 1b는 일부 실시예들에 따른 발광 장치(100')를 설명하기 위한 단면도이다.
설명의 편의상 도 1a를 참조하여 설명한 것과 중복되는 내용을 생략하고, 차이점을 위주로 기술하도록한다.
도 1b를 참조하면, 기판(110) 상에 버퍼층(120')이 배치될 수 있다. 일부 실시예들에 따르면, 버퍼층(120')은 복수개의 층을 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120')은 순차적으로 적층된 하부 버퍼층(121), 식각 정지층(123) 및 상부 버퍼층(125)을 포함할 수 있다. 하부 버퍼층(121) 및 상부 버퍼층(120)은 도 1a에서 설명한 버퍼층(120)과 실질적으로 동일한 물질을 포함할 수 있다. 일부 실시예들에 따르면, 식각 정지층(123)은 금속을 포함할 수 있다. 일부 실시예들에 따르면, 식각 정지층(123)은 Al을 포함할 수 있다. 일부 실시예들에 따르면, 식각 정지층(123)은 AlGaN을 포함할 수 있다.
일부 실시예들에 따르면, 버퍼층(120)에 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)가 형성될 수 있다. 제1 스레딩 전위들(TD1)은 스크류 전위일 수 있다. 제3 스레딩 전위들(TD3)은 엣지 전위일 수 있다. 제2 스레딩 전위들(TD2)은 제1 스레딩 전위들(TD1) 및 제3 스레딩 전위들(TD3)의 혼합형인 혼합 전위일 수 있다.
제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)는 하부 버퍼층(121) 및 식각 정지층(123)에서 연장될 수 있다.
일부 실시예들에 따르면, 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3) 상에 제1 내지 제3 보이드들(v1', v2', v3')이 배치될 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1', v2', v3')은 상부 버퍼층(125)을 관통하여 식각 정지층(123)의 상면의 일부를 노출시킬 수 있으나 이에 제한되지 않는다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1', v2', v3')은 육각 기둥형일 수 있다.
여기서 제1 내지 제3 길이(d1, d2, d3)에 대한 정의는 도 1a와 실질적으로 동일하다. 일부 실시예들에 있어서, 제1 내지 제3 길이(d1, d2, d3)는 서로 다를 수 있다. 제1 길이(d1)는 제2 길이(d2)보다 더 클 수 있다. 일부 실시예들에 있어서, 제2 길이(d2)는 제3 길이(d3)보다 더 클 수 있다. 일부 실시예들에 있어서, 제1 길이(d1)는 제3 길이(d3)보다 더 클 수 있다.
일부 실시예들에 있어서, 제1 내지 제3 보이드들(v1', v2', v3')의 높이들은 공통 높이(hc)로 서로 실질적으로 동일할 수 있다. 일부 실시예들에 있어서, 공통 높이(hc)는 상부 버퍼층(125)의 높이와 실질적으로 동일할 수 있다.
도 2a 내지 도 2c는 일부 실시예들에 따른 발광 장치의 효과를 설명하기 위한 그래프들이다.
도 2a는 서로 다른 밀도의 보이드가 형성된 버퍼층을 포함하는 제1 내지 제3 실험예들(sample 1, 2, 3)의 광 특성을 분석한 결과를 나타내는 그래프이다. 제1 내지 제3 실험예들에서 측정 대상이 되는 작업물은, 웨이퍼 레벨의 작업물로서, 후술하는 도 4h와 같이, 오믹 물질층(150p)까지 제공한 후 개별화(singulation)하고 전극을 제공하기 전의 상태이다. 제1 내지 제3 실험예들(sample 1, 2, 3)에 대해, 발광 구조 상에 발광 구조로부터 기판을 향하는 방향으로 진행하는 광을 조사하고, 반사율 및 투과율을 측정하였다.
제1 실험예(sample 1)의 보이드 밀도는 제2 실험예(sample 2)의 보이드 밀도보다 더 작다. 제2 실험예(sample 2)의 보이드 밀도는 제3 실험예(sample 3)의 보이드 밀도보다 더 작다. 여기서 보이드는 도 1a에서 설명한 제1 내지 제3 보이드들(v1, v2, v3) 또는 도 1b에서 설명한 제1 내지 제3 보이드들(v1', v2', v3') 일 수 있다.
도 2a를 참조하면 다공 구조의 밀도가 증가할수록, 전체 투과 반사된 빛 중 반사광의 비율을 줄어들고 투과광의 비율이 증가하는 것을 알 수 있다. 이는 다공 구조에 의한 미 산란(Mie scattering)이 입사광을 초기 진행방향과 같은 방향으로 산란시킴으로써 기판을 향하는 쪽으로의 광추출 효율이 증가하기 때문이다. 여기서 미 산란은 둥근 모양의 알갱이에 의한 전자파의 산란으로서, 입자의 크기가 빛의 파장과 비슷하거나 큰 경우에 나타나는 산란을 말한다.　 본 실험예에 따르면, 복수개의 보이드들을 갖는 버퍼층을 포함하는 발광 장치에 의해 발광 장치 내에서 광의 산란이 일어나며, 보이드들의 밀도가 클수록 광추출 효율의 개선이 더욱더 개선된다는 것을 알 수 있다.
도 2b 및 도 2c를 참조하면, 마스크 층(130, 도 1a 참조)의 두께에 따른 고 해상도 X-Ray 회절 패턴의 ω 락킹(rocking) 곡선의 반치폭(full width at half maximum) 값을 도시하였다. 도 2b는 (002) 결정면에 대한 고 해상도 X-Ray 회절 패턴이고, 도 2c는 (102) 결정면에 대한 고 해상도 X-Ray 회절 패턴이다.
일 실험예에 따르면, 광원과 측정 대상간의 각도는 고정하고 디텍터의 위치를 변화시켜 가며 고 해상도 X-Ray 회절 패턴을 측정하였다. 도 2b 및 2c에서 측정 대상이 되는 작업물은 도 2a를 참조하여 설명한 것과 유사하다. 일반적으로 해상도 X-Ray 회절 패턴의 ω 락킹(rocking) 곡선은 로렌치안 분포를 따른다. 이때, 스레딩 전위 밀도가 증가하면 결정 구조의 무결성이 감소하여 격자 구조가 불규칙해지는바, 반치폭이 커지게 된다. 따라서, X-Ray 회절 패턴의 반치폭은 격자 구조의 결정성과 관련이 크고 이로부터 간접적으로 스레딩 전위 밀도를 파악할 수 있다.
일 실험예에 따르면, 다공 구조가 없는 발광 장치에 대해, 스레딩 전위 결함 밀도가 약 2·108/㎠ 이내인 경우, (002) 결정면 및 (102) 결정면의 반치폭은 각각 순서대로 220초(arcsec) 및 210초 이다.
도 2b 및 도 2c를 참조하면, 약 8nm 이하의 두께를 갖는 마스크 층(130, 도 1a 참조)이 제공된 경우, (002) 결정면 및 (102) 결정면의 반치폭이 각각 순서대로 220 및 210초 이하임을 알 수 있다. 이 결과는 일부 실시예들에 따른 보이드들의 형성에 의해 스레딩 전위 밀도를 감소되었기 때문임을 알 수 있다.
반면 약 8nm 이상의 두께를 갖는 마스크 층(130, 도 1a 참조)이 제공된 경우, (002) 결정면 및 (102) 결정면의 반치폭이 각각 순서대로 220초 및 210초 이상임을 알 수 있다. 후술하듯 일부 실시예들에 따르면 마스크 층(130, 도 1a 참조)은 상대적으로 저온에서 성장되기 때문에 박막 품질이 다소 낮을 수 있다. 마스크 층(130, 도 1a 참조) 두께가 어느 이상 커지면 그 위에 배치되는 제1 도전형 반도체 층(141, 도 1a 참조)에 결정 격자 스트레스를 유발해 제1 도전형 반도체 층(141, 도 1a 참조)의 스레딩 전위의 밀도가 증가할 수 있음을 예상할 수 있다.
나아가, Optic Express vol. 19, Issue S4, pp. A943-A948 (2011) 등의 선행 문헌에서, 질화물 반도체 발광 구조에서 다공 구조에 의한 잔류 응력감소의 효과를 설명하고 있다.
도 3a 및 3b는 일부 실시예들에 따른 발광 장치의 제조방법을 설명하기 위한 순서도들이다.
도 4a 내지 도 4i는 일부 실시예들에 따른 발광 장치의 제조방법을 설명하기 위한 단면도들이다.
도 3a 및 4a를 참조하면, P10에서 기판(110) 상에 제1 버퍼 물질층(120p1) 제공할 수 있다.
기판(110)은 성장 기판일 수 있으며 조성, 구성 및 형상은 도 1a에서 설명한 것과 실질적으로 동일하다.
제1 버퍼 물질층(120p1)은 도 1a에서 설명한 버퍼층(120)과 실질적으로 동일한 조성을 포함할 수 있다. 일부 실시예들에 따르면 제1 버퍼 물질층(120p1)은 MOCVD, 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 중 적어도 어느 하나의 방법에 의해 제공될 수 있다.
일부 실시예들에 따르면 제1 버퍼 물질층(120p1)을 제공하기 위해, 저온 상태의 MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로에 배치된 기판(110) 상에 GaN 등의 물질을 소량 제공하고, 이를 고온의 수소로 처리하여 재결정화한 후, 추가적으로 GaN을 포함하는 물질막을 성장시킬 수 있다.
다른 일부 실시예들에 따르면, AlN 등의 알루미늄 질화물의 스퍼터 공정으로 시드층을 제공한 후, GaN 등을 포함하는 박막 성장 공정을 수행할 수 있다. 알루미늄 질화물의 스퍼터 공정이 수행된 경우 고온의 수소 처리는 생략될 수 있다.
일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)은 복수개의 층을 적층하여 제공될 수 있다. 일부 실시예들에 따르면, 제1 버퍼 물질층(120p1) Al 소스와 N 소스를 이용해 약 400℃ 내지 1300℃ 정도의 온도에서 AlN 등의 알루미늄 질화물을 성장시킬 수 있다. 일부 실시예들에 따르면 제1 버퍼 물질층(120p1)을 형성하기 위해 AlN 등의 알루미늄 질화물층 상에, 도핑되지 않은 GaN층을 성장시킬 수 있다. 일부 실시예들에 따르면, AlN 등의 알루미늄 질화물 층과 GaN층 사이의 응력을 제어하기 위한 AlGaN 등의 물질을 포함하는 중간층을 추가로 제공할 수 있다. 일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)은 약 2㎛ 내지 약 5㎛의 두께를 가질 수 있으나 이에 제한되지 않는다.
일부 실시예들에 따르면, 버퍼층(120)은 복수개의 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)을 포함할 수 있다. 제1 스레딩 전위들(TD1)은 스크류 전위일 수 있다. 제3 스레딩 전위들(TD3)은 엣지 전위일 수 있다. 제2 스레딩 전위들(TD2)은 제1 스레딩 전위들(TD1) 및 제3 스레딩 전위들(TD3)의 혼합형인 혼합 전위일 수 있다.
이어서, 도 3a를 참조하면, P20에서 기판(110) 상에 제1 버퍼 물질층(120p1) 제공할 수 있다.
여기서 P20은 도 3b 및 도 4a 내지 4f를 이용하여 더욱 자세히 설명하도록 한다.
도 3b를 참조하면, P20은 제1 버퍼 물질층 상에 제1 정렬 패턴들을 제공하는 공정(P21), 제2 정렬 패턴들을 형성하는 공정(P22), 마스크 층을 제공하는 공정(P23) 및 제2 정렬 패턴들을 제거하는 공정(P24)을 포함할 수 있다.
도 3b 및 도 4a를 참조하면, P21에서 제1 버퍼 물질층(120p1) 상에 제1 정렬 패턴들(131)을 제공할 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 온도를 약 400 ℃ 내지 약 800 ℃의 온도 범위의 MOCVD, HVPE, MBE 등의 반응로 내에서 제공될 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 온도를 약 640℃ 부근의 온도 범위의 MOCVD, HVPE, MBE 등의 반응로 내에서 제공될 수 있다. 하지만 이러한 온도 수치는 반응로의 상태에 따라 달라지는 예시적인 것으로서 본 발명의 기술적 사상을 제한하지 않는다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 질소 분위기 하에서 제공될 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 금속을 포함할 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 인듐을 포함할 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 InN 등의 인듐 질화물을 포함할 수 있다.
일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 섬 형상을 가질 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 육각 대칭성을 가지며, 상부가 잘린 육각뿔 형상일 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)과 비슷한 밀도로 형성될 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)과 수직적으로 중첩될 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)은 제1 내지 제3 스레딩 전위들(TD1, TD2, TD3)에 대해 정렬될 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)의 크기는 소정의 크기 범위 내에서 성장 시간에 따라 선형적으로 증가하는바, 성장 시간을 조절하여 제1 정렬 패턴들(131)의 크기를 조절할 수 있다.
도 3b, 도 4a 및 도 4b를 참조하면, P22에서 제1 정렬 패턴들(131)을 처리하여 제2 정렬 패턴들(132)을 형성할 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)을 수소 처리하여 제2 정렬 패턴들(132)을 형성할 수 있다. 일부 실시예들에 따르면, 제1 정렬 패턴들(131)을 금속화하여 제2 정렬 패턴들(132)을 형성할 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들(132)을 형성하는 것은 이전까지의 작업물이 배치된 MOCVD 반응로, HVPE 반응로, MBE 반응로 등의 반응로 내의 분위기 가스를 질소 가스에서 수소 가스로 전환하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 분위기 가스의 치환으로 인해, 예컨대 In과 같은 금속과 질소와의 결합이 끊어지면서 적어도 일부가 액체 금속 상태인 제2 정렬 패턴들(132)이 형성될 수 있다.
일부 실시예들에 따르면, 제2 정렬 패턴들(132)의 표면에 인접한 적어도 일부는 액체 상인 금속일 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들(132)의 적어도 일부는 액체상이 아닐 수 있다. 제2 정렬 패턴들이 완전히 액체상으로 전환된 경우, 제2 정렬 패턴들이 유동하여 전술한 스레딩 전위를 차단하는 효과가 떨어질 수 있다. 또한, 복수개의 제2 정렬 패턴들이 서로 융합하여 하나의 덩어리가 되어 제2 정렬 패턴의 밀도가 감소될 수 있고, 후속되어 형성하는 제1 내지 제3 보이드(도 1a 참조)의 밀도를 감소시킬 수 있다.
일부 실시예들에 따르면, 제2 정렬 패턴들(132)은 그 표면으로부터 소정의 깊이만큼 액화될 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들(132)의 적어도 일부가 액화되어 제2 정렬 패턴들(132)은 반구형 돔 형상을 가질 수 있다. 제2 정렬 패턴들(132)의 수평 단면의 형상은 실질적으로 원형일 수 있으나, 이에 제한되지 않는다.
도 3b 및 도 4c를 참조하면, P23에서 제1 버퍼 물질층(120p1) 상에 마스크 층(130)이 제공될 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 금속 질화물을 포함할 수 있다. 일부 실시예들에 따르면, 마스크 층(130)은 AlN 등의 알루미늄 질화물을 포함할 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 제2 정렬 패턴들(132) 및 제1 버퍼 물질층(120p1)에 대해 높은 식각 선택비를 가질 수 있다.
일부 실시예들에 따르면, 마스크 층(130)은, 예컨대 약 3nm 내지 약 5nm 와 같이, 수 나노미터의 범위에서 제공될 수 있다. 하지만 이는 예시적인 수치일 뿐 어떠한 의미에서도 본 발명을 제한하지 않는다. 도 2b 및 2c를 이용하여 설명하였듯, 마스크 층(130)의 두께가 과도하게 두꺼워지면 그 위에 형성되는 발광 구조물에 새로운 스레딩 전위가 형성될 수 있고, 과도하게 얇아지면 제1 내지 제3 보이드(v1, v2, v3, 도 1a 참조) 형성 시 마스크 역할을 수행할 수 없다.
일부 실시예들에 따르면, 마스크 층(130)의 두께는 제2 정렬 패턴들(132)의 높이보다 낮을 수 있다. 일부 실시예들에 따르면 제2 정렬 패턴들(132)의 적어도 일부 상에는 마스크 층(130)이 형성되지 않을 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 제2 정렬 패턴들(132)의 측면의 일부를 감쌀 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 제2 정렬 패턴들(132)의 표면의 일부만을 커버할 수 있다. 일부 실시예들에 따르면 마스크 층(130)은 제2 정렬 패턴들(132)을 완전히 커버하지 않을 수 있다. 이는 제2 정렬 패턴들(132)의 표면과 인접한 적어도 일부가 액화되어서 부르자이트 결정을 갖지 않고, 따라서 그 표면으로부터 마스크 층(130)이 성장할 수 없기 때문이다.
도 3a, 도 3b 및 도 4d를 참조하면, P24에서 제2 정렬 패턴들(132)을 제거할 수 있다.
일부 실시예들에 따르면, 제2 정렬 패턴들(132)은 MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로에서 인-시튜(in-situ)로 제거될 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들(132)은 MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로 외부의 화학적 에칭 장치 또는 화학적 에칭 스테이션 등에서 제거될 수 있다.
제2 정렬 패턴들(132)은 습식 식각에 의해 제거할 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들(132)은 산을 에천트로 하는 습식 식각에 의해 제거될 수 있다. 일부 실시예들에 따르면, 제2 정렬 패턴들은 질산을 에천트로 하는 습식 식각에 의해 제거될 수 있다. 일부 실시예들에 따르면 제2 정렬 패턴들은 LCE(Liquid Crystal Display Etchant), 왕수(aqua regia), 또는 질산을 베이스로 한 혼합 산 등에 의해 제거될 수 있다.
일부 실시예들에 따르면, 제2 정렬 패턴들(132)은 건식 식각에 의해 제거될 수 있다. 일부 실시예들에 따르면, MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로를 저압 및 일정 온도 상태로 유지한 채, 제2 정렬 패턴들(132)을 승화시켜 제거할 수 있다. 일부 실시예들에 따르면, 이전까지의 작업물을 고온 및 저압의 환경을 제공할 수 있는 소정의 챔버로 이송시킨후, 제2 정렬 패턴들(132)을 승화시켜 제거할 수 있다.
이에 따라 마스크 층(130)에 제1 버퍼 물질층(120p1)의 상면의 일부를 노출시키는 복수개의 개구들(op)이 형성될 수 있다.
이제 도 3a, 도 4d 및 도 4e를 참조하면 P30에서 제1 버퍼 물질층(120p1)을 식각하여 제2 버퍼 물질층(120p2)을 형성할 수 있다.
일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)은 건식 식각에 의해 식각될 수 있다. 일부 실시예들에 따르면 제1 버퍼 물질층(120p1)은 제1 버퍼 물질층(120p1)에 포함된 Ga 등의 반도체 물질과 질소간의 결합력과 마스크 층(130)에 포함된 Al등의 금속 물질과 질소간의 결합력 차이를 이용하는 식각 방법에 의해 식각될 수 있다. 일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)은 약 1000℃ 이상의 고온, 약 200torr 이하의 저압의 MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로 중 어느 하나에서 인-시튜로 식각될 수 있다. 일부 실시예들에 따르면, 이전까지의 작업물을 반응로 외부의 전기로(furnace) 등으로 이송한 후, 그 곳에서 제1 버퍼 물질층(120p1)을 제거할 수 있다.
일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)을 식각하는 것은 이전까지의 작업물이 배치된 MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로의 분위기를 수소와 암모니아 가스로 만드는 것을 포함할 수 있다. 일부 실시예들에 따르면, 제1 버퍼 물질층(120p1)을 식각할 때 수소 가스와 암모니아 가스는 소정의 분압 비율을 가질 수 있다. 일부 실시예들에 따르면 제1 버퍼 물질층(120p1)을 식각할 때 수소 가스의 분압은 암모니아 가스의 분압보다 더 클 수 있다.
이때 제2 버퍼 물질층(120p2)의 식각면은 R면, 또는 R면 및 M()면일 수 있다. 일부 실시예들에 따르면 제1 스레딩 전위들(TD1)의 식각 속도가 제3 스레딩 전위의 식각 속도보다 더 빠르기 때문에, 제1 스레딩 전위들(TD1)에 대응하는 부분의 제1 버퍼 물질층(120p1)은 제3 스레딩 전위들(TD3)에 대응하는 부분의 제1 버퍼 물질층(120p1)의 식각 속도보다 빠를 수 있다.
일부 실시예들에 따르면, 제1 스레딩 전위들(TD1)에 대응하는 부분의 제2 버퍼 물질층(120p2)의 식각면은 R면 및 M면을 노출시킬 수 있다. 일부 실시예들에 따르면 제2 스레딩 전위들(TD2)에 대응하는 부분의 제2 버퍼 물질층(120p2)의 식각면은 R면 및 M면을 노출시킬 수 있다. 일부 실시예들에 따르면 제3 스레딩 전위들(TD3)에 대응하는 부분의 제2 버퍼 물질층(120p2)의 식각면은 R면을 노출시킬 수 있다.
일부 실시예들에 따르면, 제1 스레딩 전위들(TD1)에 대응하는 부분의 제2 버퍼 물질층(120p2)이 식각된 깊이 및 넓이는 제2 스레딩 전위들(TD2)에 대응하는 부분의 제2 버퍼 물질층(120p2)이 식각된 깊이 및 넓이보다 더 클 수 있다. 일부 실시예들에 따르면, 제2 스레딩 전위들(TD2)에 대응하는 부분의 제2 버퍼 물질층(120p2)이 식각된 깊이 및 넓이는 제3 스레딩 전위들(TD3)에 대응하는 부분의 제2 버퍼 물질층(120p2)이 식각된 깊이 및 넓이보다 더 클 수 있다. 일부 실시예들에 따르면, 제2 버퍼 물질층(120p2)의 식각된 부분은 육각대칭성을 가질 수 있다.
이제 도 3a, 도 4e 및 도 4f를 참조하면 P30에서 제2 버퍼 물질층(120p2)을 식각하여 버퍼층(120)을 형성할 수 있다.
일부 실시예들에 따르면, 제1 버퍼 물질층(120p1, 도 4d 참조)의 식각을 위한 반응로의 분위기에서 암모니아 가스의 분압비를 줄여 제2 버퍼 물질층(120p2)을 식각할 수 있다. 이에 따라 복수개의 제1 내지 제3 보이드들(v1, v2, v3)을 포함하는 버퍼층(120)이 형성될 수 있다. 일부 실시예들에 따르면 제1 내지 제3 보이드들(v1, v2, v3)은 M면을 노출시킬 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1, v2, v3)은 R면을 노출시키지 않을 수 있다. 일부 실시예들에 따르면, 제2 버퍼 물질층(120p2)을 식각하는 것은 제1 버퍼 물질층(120p1, 도 4d 참조)을 식각하는 것과 같거나 더 짧은 시간 동안 수행될 수 있다. 일부 실시예들에 따르면, 제2 버퍼 물질층(120p2)을 식각한 후 재증착된 잔유물을 제거하기 위해 습식 식각 공정을 더 수행할 수 있으나 이에 제한되지 않는다.
이제 도 3a 및 도 4g를 참조하면, P40에서 제1 도전형 반도체 물질층(141p)을 제공할 수 있다.
일부 실시예들에 따르면, 제1 도전형 반도체 물질층(141p)은 MOCVD, HVPE 및 MBE 등의 방법을 이용하여 제공될 수 있다. 제1 도전형 반도체 물질층(141p)은 도 1a를 참조하여 설명한 제1 도전형 반도체층(141)과 실질적으로 동일한 조성으로 구성될 수 있다.
일부 실시예들에 따르면, MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로 내의 분위기 가스를 N2로 바꾸고, 3족인 원료 가스가 제1 내지 제3 보이드들(v1, v2, v3) 내로 공급되는 것을 억제한 채 제1 도전형 반도체 물질층(141p)을 제공할 수 이다.
일부 실시예들에 따르면, MOCVD 반응로, HVPE 반응로 및 MBE 반응로 등의 반응로 내의 분위기 가스를 H2로 하여 빠른 속도로 제1 도전형 반도체 물질층(141p)을 성장시킬 수 있다. 이 경우, 제1 내지 제3 보이드들(v1, v2, v3)의 하면의 일부에 도전형 반도체 물질이 일부 퇴적될 수 있다. 하지만, 성장이 지속되면서, 제1 도전형 반도체 물질층(141p)의 성장면이 급속하게 상부로 이동하면서 제1 내지 제3 보이드들(v1, v2, v3)에 3족 원료 가스 공급이 점점 감소할 수 있다. 이에 따라 제1 내지 제3 보이드들(v1, v2, v3)을 포함하는 버퍼층(120)이 형성될 수 있다.
일부 실시예들에 있어서, 반응로 내의 3족의 흡착 원자(adatom)의 이동 거리(migration length)가 소정의 수치 이상인 경우, 제1 도전형 반도체 물질층(141p)의 초기 성장 시 압력을 상승시켜 제1 내지 제3 보이드들(v1, v2, v3)에 대한 퇴적을 효과적으로 억제할 수 있다.
일부 실시예들에 따른 발광장치의 제조 방법은, 도 4e 및 도 4f를 참조하여 설명한 것처럼, 제1 내지 제3 보이드들(v1, v2, v3)이 버퍼층(120)의 R면을 노출시키지 않도록 제1 내지 제3 보이드들(v1, v2, v3)을 형성한다. 제1 내지 제3 보이드들(v1, v2, v3)이 성장 속도가 빠른 R 면을 노출시키지 않으므로, 제1 도전형 반도체 물질층(141p)의 형성 중에 제1 내지 제3 보이드들(v1, v2, v3)이 채워지는 것을 방지할 수 있다.
일부 실시예들에 따르면, 제1 도전형 반도체 물질층(141p)을 형성할 때 소정의 두께에 이를 때까지 Si를 도핑하고, 그 이후에는 Si를 도핑하지 않을 수 있다. 일부 실시예들에 따르면, 제1 도전형 반도체 물질층(141p)을 형성할 때 소정의 두께에 이를 때까지 제1 압력을 유지하고, 그 이후에는 제1 압력보다 더 큰 제2 압력을 유지할 수 있다.
이어서 도 3a 및 도 4h를 참조하면 P40에서 활성 물질층(143p) 제2 도전형 반도체 물질층(145p) 및 오믹 물질층(150p)을 제공할 수 있다.
일부 실시예들에 따르면, 활성 물질층(143p), 제2 도전형 반도체 물질층(145p) 및 오믹 물질층(150p)은 MOCVD, HVPE 및 MBE 등의 방법을 이용하여 제공될 수 있다. 활성 물질층(143p), 제2 도전형 반도체 물질층(145p) 및 오믹 물질층(150p)은 각각 순서대로 도 1a를 참조하여 설명한 활성층(143), 제2 도전형 반도체층(145) 및 오믹 콘택층(150)과 실질적으로 동일한 조성으로 구성될 수 있다.
일부 실시예들에 따르면, 활성 물질층(143p)을 제공하기 전, 초격자층을 제공할 수 있다. 일부 실시예들에 따르면, 초격자층은 MOCVD 또는 원자층 증착(Atomic Layer Deposition, ALD) 등의 방법을 이용하여 제공될 수 있다. 일부 실시예들에 따르면, 초격자층을 제공하기 위해 양자 장벽층 및 양자 우물층을 교번적으로 제공될 수 있다. 초격자층이 MOCVD에 의해 제공되는 경우에, 기판(110)이 설치된 반응로 내에 반응 가스로서 트리메틸갈륨(Trimethylgallium), 트리메틸알루미늄(Trimethylaluminium) 등의 유기 금속 화합물 가스와, 암모니아(NH3)등의 질소 함유 가스등을 공급할 수 있다.
도 5a 및 5b 에는 일부 실시예들에 따른 발광 장치의 제조 방법의 효과를 설명하기 위한 그래프들이다.
도 5a를 참조하면 기준예(ref), 제1 실험예(sample A) 및 제2 실험예(sample B)의 소정의 파장에 대한 광 흡수율이 도시되어 있다. 여기서 광 흡수율=1-(반사율+투과율)로 정의될 수 있다.
기준예(ref)는 일부 실시예들에 따른 발광 장치의 제조방법에 의해 제조되지 않아 보이드들이 형성되는 과정이 생략된 경우이다. 기준예(ref)는 제2 정렬 패턴들(132, 도 4c 참조) 및 마스크 패턴(130, 도 4c 참조)을 형성하는 공정을 거치지 않은 채 오믹 물질층에 대응하는 층까지 제공한 작업물일 수 있다. 실험예 A(sample A) 및 실험예 B(sample B)는, 본 발명의 일부 실시예들에 따라서 제조된 작업물로서, 도 4h에 해당하는 작업물일 수 있다. 도 5a를 참조하면 실험예 A 및 B(sample A, sample b)의 흡수율은 기준예(ref)와 유사한 수준으로, 제2 정렬 패턴들은 실질적으로 완전하게 제거된 것을 확인할 수 있다.
다시 도 4a를 참조하면, 제1 금속 패턴(131) 형성 시, 제1 금속 패턴에 포함된 물질이 제1 버퍼 물질층(120p1) 상에 의도치 않게 미세한 크기로 형성되는 경우, 미세 크기의 제1 금속 패턴에 포함된 물질이 마스크 층(130)에 의해 완전히 커버되어 제거되지 않고 최종 구조에 잔존하는 문제점이 발생하지 않는 것을 확인할 수 있다. 이러한 미세한 크기로 형성된 제1 금속 패턴들(131)에 포함된 물질이 이후 공정에서 작업물에 일부 잔존하게 되는 경우, 마스크 층(130)의 마스킹 효과를 떨어트리고, 후속하는 고온 공정 등에서 버퍼층(120, 도 1a 참조) 등의 질화물 반도체 층에 결합되어 발광 장치(100, 도 1a 참조) 광 흡수율을 증가시킬 수 있다.
실험예 A 및 B(sample A, sample b)에 대한 데이터를 참조하면, 일부 실시예들에 따른 발광 장치 제조 방법에 의한 작업물은 종래와 동등한 수준의 광흡수율을 가지는 것을 확인하였다. 따라서, 일부 실시예들에 따른 발광 장치 제조 방법은 작업물에 제1 정렬 패턴들(131)에 포함된 금속 물질을 최종 구조에 남기지 않는바, 신뢰성 및 광추출 효율이 제고된 발광 장치(100, 도 1a 참조)를 제공할 수 있다.
이어서 도 1a를 참조하면, 메사 구조를 형성하기 위해, 발광 적층체(100p)를 건식 또는 습식 식각하고, 제1 및 제2 전극(160A, 160B)을 제공하여 발광 구조물(140)을 형성할 수 있다. 일부 실시예들에 따르면, 과도식각에 의해 제1 도전형 반도체 물질층(110p)이 소정의 깊이까지 식각될 수도 있다. 하지만 이에 제한되는 것은 아니고 제1 도전형 반도체 물질층(110p)은 식각되지 않고 상면만 일부 노출될 수도 있다. 이에 따라 제1 도전형 반도체층(141), 활성층(143), 제2 도전형 반도체층(145) 및 초격자층이 형성될 수 있다.
전술했듯, 발광 구조물 내의 보이드에 의한 다공 구조는 박막에 잔류하는 응력이 완화시키고 광 산란을 증가시켜 광의 추출 효율 향상에도 효과가 있는 것이 알려져 있다. 그럼에도 불구하고, 다공 구조 제조 방법 상의 어려움으로 기인한 부가적인 문제로 발광 소자의 양산에 적용되지 못하고 있다.
구체적으로 종래에는 버퍼층 상에 다공 구조를 형성하기 위해, 저온의 질소 분위기 하에서 이전까지의 버퍼층이 형성된 기판 전면에 트리메틸인듐(Trimethylindium, TMIn) 및 NH3을 제공하여 InN 섬을 성장시킨다. 이때 버퍼층의 스레딩 전위 상에 상부가 잘린 육각뿔 형태의 InN 섬이 기판 상부 전면에 걸쳐 스레딩 전위와 비슷한 밀도로 형성된다.
이어서 저온의 질소 분위기 하에서 이전까지의 작업물에 트리메틸알루미늄(Trimethylaluminum, TMAl) 및 NH3 원료가스를 공급하여 AlN을 성장시킨다. InN는 부르자이트 결정 구조를 유지하고 있기 때문에 그 상부에 성장되는 AlN는 기판 전면에 콘포말하게 성장된다. 이후 고온, 저압 및 수소 분위기에서 InN의 분해가 이루어진다. 종래 기술들은 분해된 In 원자들이 저온에서 성장되어 다공성인 AlN 박막을 뚫고 배출되게 하여, InN가 차지하고 있던 공간에 보이드가 형성하고자 하였다.
그러나 종래 기술에 따르면, 분해된 In 원자들이 일부 AlN 층을 뚫고 나오지 못하고 다시 융합하여 인듐 금속층을 형성하거나 AlN 층에 포획될 수 있다. 포획된 In 원자는 광 흡수율이 높아 광 흡수요소로 작용할 수 있다. 또한 In이 AlN층 하에 액체 상태로 남아있다가 InGaN과 상분리(phase separation)층이 형성될 수 있는데, 이 상분리층은 에너지 밴드갭이 매우 낮아서 광 흡수요소로 작용할 수 있다.
포획된 In 원자들은 광을 흡수하는 요소가 되어 발광 장치의 광추출 효율을 떨어트릴 수 있다. 또한, AlN 층 하의 다공 크기가 너무 크거나 AlN 층의 두께가 충분히 두껍지 않을 경우 AlN 층이 다공 구조 형상을 지탱하지 못하고 무너져 내리는 현으로 인해 원하는 다공 밀도를 유지할 수 없다. 반대로 AlN 층의 두께가 너무 두꺼울 경우에는 AlN 층의 상부에 스레딩 전위가 새로 생성되는 문제가 있어 후속되어 형성되는 발광 구조물의 품질을 저하시키는 문제가 있었다.
본 발명의 실시예들에 따른 발광 장치 및 그 제조 방법은, 버퍼층 내부를 향하여 함입되는 보이드를 형성하여, 잔존 인듐 금속에 의한 광추출 효율dl 저하되는 것과 마스크 층(130, 도1 참조) 상에 스레딩 전위가 생성되는 것을 억제할 수 있다.
도 5b를 참조하면, 기준예(ref), 제1 및 제2 비교예(CE1, CE2) 및 일부 실시예들에 따른 실험예(Sample)의 파장에 따른 흡수율이 도시되어 있다. 또한 흡수율의 정의는 도 5a에서와 동일하다.
기준예(ref)의 측정 대상은 5a를 참조하여 설명한 기준예(ref)의 측정 대상과 실질적으로 동일하다. 실험예(Sample)의 측정 대상은 5a를 참조하여 설명한 제1 및 제2 실험예(Sample A, B)의 측정 대상과 실질적으로 동일하다. 제1 비교예(CE1)는 공정 중간에, 제1 정렬 패턴(131, 도 4a 참조)에 대응하는 구성이 식각에 의해 완전히 제거되지 않은 경우이다. 제2 비교예(CE2)는 공정 중간에, 제1 정렬 패턴(131, 도 4a 참조)에 대응하는 구성이 식각된 부산물이 다시 재증착되거나 챔버 내의 다른 이물이 재증착된 경우이다.
도 5b를 참조하면, 광자의 에너지가 큰 자외선 대역에서 각 예시별로 흡수율의 큰 차이가 없지만, 가시광선 및 적외선 대역에서 제1 및 제2 비교예(CE1, CE2)의 흡수율이 큰 것을 확인할+ 수 있다.
반면 일부 실시예들에 따른 실험예(Sample)의 경우 보이드를 형성하지 않는 경우와 실질적으로 동일한 수준의 흡수율을 갖는 것을 확인할 수 있다. 이를 통해 일부 실시예들에 따른 발광 장치 제조 방법은 제1 정렬패턴(131, 4a 참조)에 포함된 금속 물질을 실질적으로 완전히 제거하여 광추출 효율을 제고시킴을 알 수 있다.
도 6a 내지 6c는 일부 실시예들에 따른 발광 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3c 및 도 6a를 참조하면 P10'에서 기판(110) 상에 버퍼 물질층(120p')을 제공할 수 있다.
일부 실시예들에 따르면, 기판(110) 상에 버퍼물질층(120p')을 제공하는 것은 하부 버퍼층(121), 식각 정지층(123) 및 상부 버퍼 물질층(125p)을 제공하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 버퍼층(120')을 제공하는 것은 도 3a 및 도 4a를 참조하여 설명한 것과 유사하되, 그 중간에 식각 정지층(123)을 형성하기 위해 Al을 추가로 제공하는 것을 포함할 수 있다.
또한 도 3a 및 도 4a를 참조한 것과 실질적으로 유사한 방법으로 제1 정렬 패턴들(131)을 제공할 수 있다.
이어서, 도 3c 및 도 6b를 참조하면 P20에서 버퍼 물질층(120p') 상에 마스크 층(130)을 제공할 수 있다. 버퍼 물질층(120p') 상에 마스크 층(130)을 제공하는 것은 도 4a 내지 도 4d를 참조하여 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다.
이어서, 도 3c, 도 6b 및 도 6c를 참조하면 P30에서 버퍼 물질층(120p')을 식각하여 버퍼층(120')을 형성할 수 있다. 버퍼 물질층(120p')을 식각하여 버퍼층(120')을 형성하는 것은, 상부 버퍼 물질층(125p)을 식각하여 상부 버퍼층(125)을 형성하는 것을 포함할 수 있다. 상부 버퍼 물질층(125p)을 식각하는 것은 도 4e 및 도 4f를 참조하여 설명한 것과 실질적으로 동일하다.
일부 실시예들에 따르면, 식각 정지층(123)에 포함된 물질과 질화물과의 결합력은 상부 버퍼 물질층(125p)에 포함된 물질과 질화물 과의 결합력보다 더 강하므로, 식각 정지층(123)은 식각 공정의 정지점으로 작용할 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 보이드들(v1', v2', v3')이 실질적으로 동일한 높이인 공통 높이(hc)로 형성될 수 있다.
이어서 도 3c를 참조하면 P40에서, 발광 구조물을 제공할 수 있다. 발광 구조물을 제공하는 것은, 도 4g, 도 4h 및 도 1a를 참조하여 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다.
도 7은 일부 실시예들에 따른 발광 장치를 포함하는 발광 장치 패키지(700)를 설명하기 위한 단면도이다.
도 7을 참조하면, 일부 실시예들에 따른 발광 장치 패키지(700)는 패키지 기판(701) 상에 배치된 발광 장치(100)를 포함할 수 있다. 발광 장치(100)는 도 1a를 참조하여 설명한 발광 장치(100)와 실질적으로 동일할 수 있다. 일부 실시예들에 따르면, 도 1a의 발광 장치(100) 대신 도 1b의 발광 장치(100')가 사용될 수 있다.
제1 및 제2 전극(160A, 160B, 도 1a 참조)과 패키지 기판(701)사이에 제1 및 제2 스터드 전극(760a, 760b)이 배치될 수 있다. 일부 실시예들에 따르면 발광 장치(100)는 제1 및 제2 전극(160A, 160B, 도 1 참조)이 패키지 기판(701)을 대향하며 실장되는, 플립칩(Flip-Chip) 구조로 형성될 수 있다.
일부 실시예들에 따르면, 발광 장치(100)의 스레딩 결함이 감소되고, 기판을 향한 광추출 효율이 향상되는바, 신뢰도와 광추출 효율이 제고된 발광 장치 패키지(700)를 제공할 수 있다.
도 8은 일부 실시예들에 따른 발광 장치를 포함하는 발광 장치 패키지를 설명하기 위한 단면도들이다.
도 8을 참조하면, 발광 장치 패키지(800)는 발광 장치(100), 실장 기판(810) 및 봉지재(803)를 포함한다. 또한, 발광 장치(100)의 표면 및 측면에는 파장 변환부(802)가 형성될 수 있다. 발광 장치(100)는 실장 기판(810)에 실장되어 도전성 와이어(W) 또는 기판(110, 도 1a 참조) 등을 통하여 실장 기판(810)과 전기적으로 연결될 수 있다.
실장 기판(810)은 기판 본체(811), 상면 전극(813) 및 하면 전극(814)을 구비할 수 있다. 또한, 실장 기판(810)은 상면 전극(813)과 하면 전극(814)을 연결하는 관통 전극(812)을 포함할 수 있다. 실장 기판(810)은 인쇄 회로 기판(Printed Circuit Board, PCB), 금속 코어(Metal-Core PCB), 금속 인쇄 회로 기판(Metal PCB), 유연성 인쇄 회로 기판(Flexible PCB) 등에 해당할 수 있다. 실장 기판(810)의 구조는 도시된 형태에 제한되지 않으며 다양한 형태로 응용될 수 있다.
파장 변환부(802)는 형광체나 양자점 등을 포함할 수 있다. 일부 실시예들에 따르면, 봉지재(803)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있다. 실시 형태에 따라, 봉지재의 상면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지재(803) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
일부 실시예들에 따르면, 발광 장치(100)에 포함된 활성층(143, 도1a 참조)에 형성된 스레딩 전위의 밀도가 감소되는바, 신뢰도가 제고된 발광 장치 패키지(800)를 제공할 수 있다.
도 9는 일부 실시예들에 따른 발광 장치를 포함하는 백라이트 유닛을 설명하기 위한 사시도이다.
구체적으로, 백라이트 유닛(900)은 도광판(940) 및 도광판(940) 양측면에 제공되는 광원 모듈(910)을 포함할 수 있다. 또한, 백라이트 유닛(900)은 도광판(940)의 하부에 배치되는 반사판(920)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(900)은 에지형 백라이트 유닛일 수 있다. 일부 실시예들에 따르면, 광원 모듈(910)은 도광판(940)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원 모듈(910)은 인쇄회로기판(901) 및 인쇄회로기판(901) 상면에 실장된 복수의 광원(905)을 포함할 수 있다. 광원(905)은 앞서 설명한 일부 실시예들에 따른 발광 장치(100, 도 1a 참조)일 수 있다.
도 10은 일부 실시예들에 따른 발광 장치를 포함하는 디스플레이 장치를 설명하기 위한 분해 사시도이다.
구체적으로, 디스플레이 장치(1000)는, 백라이트 유닛(1100), 광학시트(1200) 및 액정 패널과 같은 화상 표시 패널(1300)을 포함할 수 있다. 백라이트 유닛(1100)은 바텀 케이스(1110), 반사판(1120), 도광판(1140) 및 도광판(1140)의 적어도 일 측면에 제공되는 광원 모듈(1130)을 포함할 수 있다. 광원 모듈(1130)은 인쇄회로기판(1131) 및 광원(1132)을 포함할 수 있다.
광원(1132)은 광방출면에 인접한 측면으로 실장된 사이드뷰 타입 발광 장치일 수 있다. 광원(1132)은 앞서 설명한 일부 실시예들에 따른 발광 장치(10, 도 1a 참조)일 수 있다. 광학시트(1200)는 시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다.
화상 표시 패널(1300)은 광학시트(1200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(1300)은 어레이 기판(1320), 액정층(1330) 및 컬러 필터 기판(1340)을 포함할 수 있다. 어레이 기판(1320)은 매트릭스 형태로 배치된 화소 전극들, 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다.
컬러 필터 기판(1340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 컬러 필터는 백라이트 유닛(1100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(1330)은 화소 전극 및 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(1340)의 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(1300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 100': 발광 장치, 110: 기판 120, 120': 버퍼층 130: 마스크 층,
140: 발광 구조물, 141: 제1 도전형 반도체층, 143: 활성층
145: 제2 도전형 반도체층, 150: 오믹 콘택층, 160A,b:전극층

Claims (10)

  1. 기판 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물;
    상기 기판과 상기 발광 구조 사이에 배치된 버퍼층; 및
    상기 버퍼층과 상기 발광 구조물 사이에 배치되고, 복수개의 개구를 포함하는 마스크 층을 포함하되,
    상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 상기 버퍼층의 내부로 수직적으로 함입되고 서로 다른 수평 단면적을 갖는 복수개의 보이드들을 포함하는 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 복수개의 보이드들의 높이는 서로 다른 것을 특징으로 하는 발광 장치.
  3. 제1항에 있어서,
    상기 복수개의 보이드들의 높이는 서로 실질적으로 동일한 것을 특징으로 하는 발광 장치.
  4. 제3항에 있어서,
    상기 버퍼층은 제1 및 제2 질화물 반도체 층 및 상기 제1 및 제2 질화물 반도체층 사이에 배치된 식각 정지층을 포함하는 것을 특징으로 하는 발광 장치.
  5. 제4항에 있어서,
    상기 식각 정지층은 알루미늄을 포함하는 것을 특징으로 하는 발광 장치.
  6. 제1항에 있어서,
    상기 복수개의 보이드들의 높이는 상기 버퍼층의 수직 길이보다 더 작은 것을 특징으로 하는 발광 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 복수개의 개구의 수평 단면은 원형인 것을 특징으로 하는 발광 장치.
  9. 기판 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 구조물;
    상기 기판과 상기 발광 구조물 사이에 배치된 버퍼층; 및
    상기 버퍼층과 상기 발광 구조물 사이에 배치되고, 복수개의 개구들을 포함하는 마스크 층을 포함하고,
    상기 버퍼층은 상기 발광 구조물과 인접한 표면으로부터 수직적으로 함입된 복수개의 보이드들을 포함하고, 상기 복수개의 개구들은 수평 단면은 원형인 것을 특징으로 하는 발광 장치.
  10. 제9항에 있어서,
    상기 복수개의 개구들의 최대 수평 단면적은 상기 복수개의 보이드들의 수평 단면적보다 더 작은 것을 특징으로 하는 발광 장치.
KR1020170135872A 2017-10-19 2017-10-19 발광 장치 및 그 제조 방법 Active KR102611981B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170135872A KR102611981B1 (ko) 2017-10-19 2017-10-19 발광 장치 및 그 제조 방법
US15/906,539 US10497828B2 (en) 2017-10-19 2018-02-27 Light-emitting devices and methods of manufacturing the same
CN201811221447.6A CN109686825B (zh) 2017-10-19 2018-10-19 发光装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170135872A KR102611981B1 (ko) 2017-10-19 2017-10-19 발광 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190043851A KR20190043851A (ko) 2019-04-29
KR102611981B1 true KR102611981B1 (ko) 2023-12-11

Family

ID=66171204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170135872A Active KR102611981B1 (ko) 2017-10-19 2017-10-19 발광 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10497828B2 (ko)
KR (1) KR102611981B1 (ko)
CN (1) CN109686825B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN114203535B (zh) * 2021-12-09 2023-01-31 北京镓纳光电科技有限公司 高质量氮化铝模板及其制备方法和应用
US12324285B2 (en) * 2022-04-04 2025-06-03 Tectus Corporation Ultra-dense array of LEDs with ruthenium mirrors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040021147A1 (en) * 2002-05-15 2004-02-05 Akihiko Ishibashi Semiconductor light emitting device and fabrication method thereof

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100943092B1 (ko) 2009-05-18 2010-02-18 주식회사 시스넥스 질화물 반도체 발광다이오드 및 이의 제조방법
TWI487141B (zh) * 2009-07-15 2015-06-01 榮創能源科技股份有限公司 提高光萃取效率之半導體光電結構及其製造方法
KR101038923B1 (ko) 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
KR101125449B1 (ko) 2010-04-06 2012-03-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20120049151A1 (en) 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
US20120119184A1 (en) * 2010-11-12 2012-05-17 Kung-Hsieh Hsu Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR20130021931A (ko) 2011-08-24 2013-03-06 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101391960B1 (ko) 2012-05-07 2014-05-12 한국산업기술대학교산학협력단 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
US9000415B2 (en) * 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
KR101355086B1 (ko) 2012-12-18 2014-01-27 한국광기술원 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR102016515B1 (ko) 2012-12-27 2019-08-30 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
JP5997373B2 (ja) 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
KR20150086689A (ko) 2014-01-20 2015-07-29 삼성전자주식회사 반도체 발광소자
CN104037290B (zh) * 2014-05-23 2017-01-18 南昌大学 一种AlyInxGa1‑x‑yN薄膜的外延结构及生长方法
US10340417B2 (en) * 2015-10-15 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device, semiconductor device package, and lighting system comprising same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040021147A1 (en) * 2002-05-15 2004-02-05 Akihiko Ishibashi Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
US20190123237A1 (en) 2019-04-25
CN109686825A (zh) 2019-04-26
CN109686825B (zh) 2023-11-24
US10497828B2 (en) 2019-12-03
KR20190043851A (ko) 2019-04-29

Similar Documents

Publication Publication Date Title
US9343624B2 (en) Light emitting device and method of manufacturing the same
US9478705B2 (en) Solid state light emitting devices based on crystallographically relaxed structures
EP3818567B1 (en) Display device comprising a monolithic led array and methods of forming a display device.
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US7786493B2 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
EP2316139B1 (en) Light emitting device and method of manufacturing the same
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
US10109763B2 (en) Light-emitting devices and methods of manufacturing the same
KR20220100554A (ko) 자외선 발광 소자
JP5366518B2 (ja) 半導体発光素子およびその製造方法
KR102611981B1 (ko) 발광 장치 및 그 제조 방법
TW201434174A (zh) 結晶積層構造體及發光元件
US20240413191A1 (en) Variable composition ternary compound semiconductor alloys, structures, and devices
JP2011009382A (ja) 半導体発光素子
KR102347387B1 (ko) 자외선 발광 소자
KR102070209B1 (ko) 성장기판 및 그를 포함하는 발광소자
KR102604739B1 (ko) 반도체 발광 장치
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
US20160118533A1 (en) Method of manufacturing nanostructure semiconductor light emitting device
KR101045950B1 (ko) 질화물 반도체 발광소자 및 이의 제조방법
KR20110115322A (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR20110097007A (ko) 질화물 반도체 박막 성장 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171019

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200921

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171019

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220922

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20230326

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration