[go: up one dir, main page]

KR102498883B1 - 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치 - Google Patents

전류를 분산시키는 관통 전극들을 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102498883B1
KR102498883B1 KR1020180012102A KR20180012102A KR102498883B1 KR 102498883 B1 KR102498883 B1 KR 102498883B1 KR 1020180012102 A KR1020180012102 A KR 1020180012102A KR 20180012102 A KR20180012102 A KR 20180012102A KR 102498883 B1 KR102498883 B1 KR 102498883B1
Authority
KR
South Korea
Prior art keywords
electrodes
semiconductor
semiconductor die
electrically connected
kth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180012102A
Other languages
English (en)
Other versions
KR20190092854A (ko
Inventor
노수정
오치성
손교민
김용기
문종호
우승한
윤재윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180012102A priority Critical patent/KR102498883B1/ko
Priority to TW107145082A priority patent/TWI781261B/zh
Priority to EP18212994.0A priority patent/EP3522214B1/en
Priority to CN201811580255.4A priority patent/CN110098163B/zh
Priority to SG10201900388VA priority patent/SG10201900388VA/en
Priority to US16/263,408 priority patent/US10784184B2/en
Publication of KR20190092854A publication Critical patent/KR20190092854A/ko
Application granted granted Critical
Publication of KR102498883B1 publication Critical patent/KR102498883B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 장치는 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들 각각은, 기판, 제 1 방향으로 기판을 관통하는 제 1 내지 제 K 관통 전극들, 및 제 1 관통 전극과 전기적으로 연결된 전력 공급 라인을 통해 전압 및 전류를 제공받는 제 1 회로를 포함할 수 있다. 제 N 반도체 다이의 제 1 내지 제 K 관통 전극들 각각은, 제 N+1 반도체 다이의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑되지 않는 관통 전극과 전기적으로 연결될 수 있다.

Description

전류를 분산시키는 관통 전극들을 포함하는 반도체 장치{SEMICONDUCTOR DEVICE INCLUDING THROUGH ELECTRODES DISTRIBUTING CURRENT}
본 발명은 반도체 장치에 관한 것으로, 좀 더 자세하게는 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치에 관한 것이다.
다수의 반도체 다이(die)들은 반도체 장치에 적층(stack)될 수 있다. 종래에는, 적층된 반도체 다이들의 전기적 연결을 위해 와이어 본딩(wire bonding)이 사용되었다. 최근에는, 반도체 장치의 고성능 또는 고집적이 요구됨에 따라, 관통 전극(through electrode)이 사용될 수 있다.
반도체 장치는, 예를 들어, 메모리 장치일 수 있다. 메모리 장치의 용량을 증가시키기 위해 메모리 장치에 적층되는 메모리 다이들의 수가 증가하고 있다. 메모리 다이들의 수가 증가함에 따라, 메모리 다이들로 공급 전압을 제공하는 관통 전극들도 증가할 수 있다. 그러나, 관통 전극들을 단순히 증가시키면, 전력 소모가 발생하는 회로에 인접하거나 또는 아래층에 위치하는 관통 전극들로 전류가 집중될 수 있다. 관통 전극을 통해 흐르는 전류가 증가하면, 관통 전극의 수명이 감소하고 관통 전극에서 일렉트로마이그레이션(electromigration)이 발생할 수 있다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치를 제공할 수 있다.
본 발명의 실시 예에 따른 반도체 장치는 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들 각각은, 기판, 제 1 방향으로 기판을 관통하는 제 1 내지 제 K 관통 전극들, 및 제 1 관통 전극과 전기적으로 연결된 전력 공급 라인을 통해 전압 및 전류를 제공받는 제 1 회로를 포함할 수 있다. M 및 K는 각각 2 이상의 정수일 수 있다. 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층될 수 있다. N은 1 이상 M-1 이하의 정수일 수 있다. 제 N 반도체 다이의 제 1 내지 제 K 관통 전극들 각각은, 제 N+1 반도체 다이의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑되지 않는 관통 전극과 전기적으로 연결될 수 있다. 제 1 반도체 다이의 제 1 내지 제 K 관통 전극들은 전압 및 전류를 공급하는 전력원과 연결될 수 있다.
본 발명의 다른 실시 예에 따른 반도체 장치는 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들 각각은, 기판, 제 1 방향으로 기판을 관통하는 제 1 내지 제 K 관통 전극들, 제 1 내지 제 K 관통 전극들과 전기적으로 연결된 전력 공급 라인들을 선택하는 제 1 내지 제 S 스위치들, 및 제 1 내지 제 S 스위치들 중 하나를 통해 전압 및 전류를 제공받는 제 1 회로를 포함할 수 있다. M, K, 및 S는 각각 2 이상의 정수일 수 있다. 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층될 수 있다. N은 1 이상 M-1 이하의 정수일 수 있다. 제 N 반도체 다이의 제 1 내지 제 K 관통 전극들 각각은 제 N+1 반도체 다이의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다. 제 1 반도체 다이의 제 1 내지 제 K 관통 전극들은 상기 전압 및 상기 전류를 공급하는 전력원과 연결될 수 있다.
본 발명의 또 다른 실시 예에 따른 반도체 장치는 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들 각각은, 기판, 제 1 방향으로 상기 기판을 관통하는 제 1 내지 제 K 관통 전극들, 제 1 방향으로 기판을 관통하는 제 K+1 내지 제 K+L 관통 전극들, 및 제 1 내지 제 K 관통 전극들과 전기적으로 연결된 전력 공급 라인을 통해 전압 및 전류를 제공받는 제 1 회로를 포함할 수 있다. M, K, 및 L은 각각 2 이상의 정수일 수 있다. 제 1 내지 제 M 반도체 다이들 중 제 O+1 반도체 다이는, 제 1 내지 제 M 반도체 다이들 중 제 O 반도체 다이 상에 적층될 수 있다. O는 1 이상 M-1 이하의 정수일 수 있다. 제 O 반도체 다이의 제 1 내지 제 K 관통 전극들은 평면적 관점에서 오버래핑되지 않는 제 O+1 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결될 수 있다. 제 O 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들은 평면적 관점에서 오버래핑되지 않는 제 O+1 반도체 다이의 제 1 내지 제 K 관통 전극들과 전기적으로 연결될 수 있다. 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층될 수 있다. N은 1 이상 M-1 이하의 정수이고 O와 다를 수 있다. 제 N 반도체 다이의 제 1 내지 제 K+L 관통 전극들 각각은, 제 N+1 반도체 다이의 제 1 내지 제 K+L 관통 전극들 중 평면적 관점에서 오버래핑되는 관통 전극과 각각 전기적으로 연결될 수 있다. 제 1 반도체 다이의 제 1 내지 제 K 관통 전극들 및 제 K+1 내지 제 K+L 관통 전극들은 전압 및 전류를 공급하는 전력원과 연결될 수 있다.
본 발명의 실시 예에 따른 반도체 장치는 반도체 다이들로 공급 전압을 제공하기 위한 관통 전극들 각각을 통해 흐르는 전류가 균일할 수 있다. 본 발명의 실시 예에 따르면, 관통 전극의 수명이 개선되고 일렉트로마이그레이션(electromigration)을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다.
도 2는 도 1의 제 1 반도체 다이의 배선층을 예시적으로 보여주는 도면이다.
도 3은 도 1의 반도체 장치의 다른 예시를 보여주는 단면도이다.
도 4는 도 1의 반도체 장치의 또 다른 예시를 보여주는 단면도이다.
도 5는 본 발명의 다른 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다.
도 6은 도 5의 반도체 장치의 다른 예시를 보여주는 단면도이다.
도 7은 도 5의 반도체 장치의 또 다른 예시를 보여주는 단면도이다.
도 8은 본 발명의 또 다른 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다.
도 9는 도 8의 반도체 장치의 다른 예시를 보여주는 단면도이다.
도 10은 본 발명의 실시 예에 따른 반도체 장치가 적용된 전자 장치를 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 장치가 적용된 다른 전자 장치를 예시적으로 보여주는 블록도이다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다. 반도체 장치(100)는 D3 방향(제 1 방향)으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(110_1~110_M)을 포함할 수 있다. D3 방향은 수직 방향일 수 있다. 수직 방향은 제 1 내지 제 M 반도체 다이들(110_1~110_M)이 적층되는 방향 또는 제 1 내지 제 M 반도체 다이들(110_1~110_M)의 제 1 관통 전극들(130_1)이 배치되는 방향을 나타낼 수 있다. M은 2 이상의 정수일 수 있다. 우선, 제 1 반도체 다이(110_1)가 설명될 것이다. 관통 전극은 TSV(through silicon via)로 지칭될 수도 있다.
제 1 반도체 다이(110_1)는 기판(120), 제 1 내지 제 K 관통 전극들(130_1~130_K), 배선층(interconnection layer, 140), 제 1 내지 제 K 하부 단자들(150_1~150_K), 제 1 내지 제 K 상부 단자들(160_1~160_K), 및 회로(180)를 포함할 수 있다. 여기서, K는 2 이상의 정수일 수 있고, K는 M과 다를 수 있다. 예를 들어, 반도체 장치(100)에 적층된 반도체 다이들의 수보다 관통 전극들의 수가 더 클 수 있다.
기판(120)은 웨이퍼 레벨 혹은 칩 레벨의 실리콘 기판을 포함할 수 있다. 제 1 내지 제 K 관통 전극들(130_1~130_K) 각각은 기판(120)을 수직 방향으로 관통할 수 있다. 제 1 내지 제 K 관통 전극들(130_1~130_K)은 전기적 신호들을 제 2 반도체 다이(110_2, 미도시)로 전송하거나 혹은 제 2 반도체 다이(110_2)로부터 전기적 신호들을 수신하기 위한 경로들일 수 있다. 예를 들어, 제 1 내지 제 K 관통 전극들(130_1~130_K)은 VDD(공급 전압)를 제 2 반도체 다이로 공급하기 위한 경로들, 즉 전력 관통 전극들일 수 있다. 제 1 내지 제 K 관통 전극들(130_1~130_K)은 VDD뿐만 아니라 다른 공급 전압들(VSS, VPP, VDDQ, 등)을 제 2 반도체 다이로 공급하기 위한 경로들일 수 있다. 도 1은 단면도로서, 예를 들어, 다수의 관통 전극들이 매트리스 배열로 배치될 수 있다.
제 1 내지 제 K 관통 전극들(130_1~130_K) 각각은 기둥 형상을 가질 수 있고, 도전성 물질을 포함할 수 있다. 도 1에서 도시되진 않았으나, 기판(120)과 제 1 내지 제 K 관통 전극들(130_1~130_K) 사이에 절연막이 배치될 수 있다. 절연막은 기판(120)과 제 1 내지 제 K 관통 전극들(130_1~130_K)을 전기적으로 절연시킬 수 있다.
배선층(140)은 메탈 라인들 및 메탈 라인들을 연결하는 비아들을 포함할 수 있다. 메탈 라인들 및 비아들은 제 1 내지 제 K 관통 전극들(130_1~130_K), 제 1 내지 제 K 하부 단자들(150_1~150_K), 및 회로(180) 간의 전기적 경로들을 제공할 수 있다. 배선층(140)은 메탈 라인들이 배치되는 적어도 두 개의 층들(예를 들어, M1 층, M2 층)을 포함할 수 있다. 적어도 두 개의 층들 각각에 배치되는 메탈 라인들은 적어도 하나의 비아를 통해 서로 전기적으로 연결될 수 있다. 예를 들어, 적어도 두 개의 층들 사이에는 절연층(혹은 절연막)이 배치될 수 있다.
제 1 반도체 다이(110_1)의 제 1 내지 제 K 하부 단자들(150_1~150_K)은 전력원(power source)으로부터 VDD를 공급받거나 제공받을 수 있다. 제 1 내지 제 K 하부 단자들(150_1~150_K)은 VDD뿐만 아니라 상술한 다른 공급 전압들을 공급받거나 제공받을 수 있다. 또한, 제 1 내지 제 K 하부 단자들(150_1~150_K)은 공급 전압에 따른 전류도 제공받을 수 있다. 제 1 내지 제 K 하부 단자들(150_1~150_K)은 전도성 물질을 포함하는 패드들일 수 있다. 설명의 명확함을 위해, 제 1 내지 제 K 하부 단자들(150_1~150_K)은 제 1 반도체 다이(110_1)로부터 돌출된 것으로 도시되었으나, 제 1 내지 제 K 하부 단자들(150_1~150_K)이 배치된 제 1 반도체 다이(110_1)의 일면은 평평할 수 있다. 예를 들어, 제 1 반도체 다이(110_1)는 버퍼 다이(buffer die) 상에 적층될 수 있고, VDD는 버퍼 다이로부터 공급될 수 있다. 여기서, VDD는 제 1 반도체 다이(110_1)의 동작 전압일 뿐만 아니라 제 2 내지 제 M 반도체 다이들(110_2~110_M)의 동작 전압일 수 있다.
제 1 내지 제 K 하부 단자들(150_1~150_K)은 배선층(140)을 통해 제 1 내지 제 K 관통 전극들(130_1~130_K)과 전기적으로 연결될 수 있다. 본 발명의 실시 예에 따르면, 제 1 내지 제 K 하부 단자들(150_1~150_K) 각각은 제 1 내지 제 K 관통 전극들(130_1~130_K) 중 평면적 관점(즉, D1, D2 평면)에서 오버래핑(overlapping)되는 관통 전극과 전기적으로 연결되지 않는다. 좀 더 구체적으로, 제 1 하부 단자(150_1)는 제 1 관통 전극(130_1)과 연결되지 않고, 제 2 하부 단자(150_2)는 제 2 관통 전극(130_2)과 연결되지 않고, 제 3 하부 단자(150_3)는 제 3 관통 전극(130_3)과 연결되지 않고, 그리고 제 K 하부 단자(150_K)는 제 K 관통 전극(130_K)과 연결되지 않는다.
제 1 내지 제 K 하부 단자들(150_1~150_K) 각각은 제 1 내지 제 K 관통 전극들(130_1~130_K) 중 평면적 관점에서 오버래핑되지 않는 관통 전극과 전기적으로 연결될 수 있다. 예를 들어, K가 4인 경우, 제 1 하부 단자(150_1)는 제 4 관통 전극(130_4)과 연결될 수 있고, 제 2 하부 단자(150_2)는 제 1 관통 전극(130_1)과 연결될 수 있고, 제 3 하부 단자(150_3)는 제 2 관통 전극(130_2)과 연결될 수 있고, 제 4 하부 단자(150_4)는 제 3 관통 전극(130_3)과 연결될 수 있다. 다만, K는 4로 한정되지 않는다.
도 1에서 도시된 것처럼, 제 1 하부 단자(150_1)는 제 K 관통 전극(130_K)과 연결될 수도 있고, 도 1에서 도시된 바와 달리, 제 1 하부 단자(150_1)는 제 2 내지 제 K-1 관통 전극들(130_2~130_K-1) 중 어느 하나와 연결될 수도 있다. 제 2 내지 제 K 하부 단자들(150_2~150_K)도 제 1 하부 단자(150_1)와 유사한 방식으로 연결될 수 있다.
제 1 내지 제 K 상부 단자들(160_1~160_K)은 제 1 내지 제 K 관통 전극들(130_1~130_K)과 각각 전기적으로 연결될 수 있다. 제 1 내지 제 K 하부 단자들(150_1~150_K)과 달리, 제 1 내지 제 K 상부 단자들(160_1~160_K) 각각은 제 1 내지 제 K 관통 전극들(130_1~130_K) 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다. 또한, 제 1 내지 제 K 상부 단자들(160_1~160_K) 각각은 제 2 반도체 다이(110_2)의 제 1 내지 제 K 하부 단자들(미도시) 중 평면적 관점에서 오버래핑되는 하부 단자와 전기적으로 연결될 수 있다. 설명의 명확함을 위해, 제 1 내지 제 K 상부 단자들(160_1~160_K)은 제 1 반도체 다이(110_1)로부터 돌출된 것으로 도시되었으나, 제 1 내지 제 K 상부 단자들(160_1~160_K)이 배치된 제 1 반도체 다이(110_1)의 일면은 평평할 수 있다.
회로(180)는 기판(120) 상에 제공될 수 있다. 예를 들어, 회로(180)는 메모리 셀들, 메모리 셀들을 접근하기 위한 회로, 로직 회로, 또는 이들의 조합을 포함할 수 있다. 회로(180)가 메모리 셀들을 포함하는 경우, 반도체 다이는 메모리 다이로 그리고 반도체 장치는 메모리 장치로 지칭될 수 있다. 예를 들어, 메모리 셀들은 DRAM(dynamic random access memory) 셀, SRAM(static random access memory) 셀, 낸드 플래시 메모리(nand flash memory) 셀, 노어 플래시 메모리(nor flash memory) 셀, RRAM(resistive random access memory) 셀, FRAM(ferroelectric random access memory) 셀, PRAM(phase change random access memory) 셀, TRAM(thyristor random access memory) 셀, MRAM(magnetic random access memory) 셀 중 적어도 하나를 포함할 수 있다. 예를 들어, 메모리 장치는 HBM(high bandwidth memory), HBM2, HBM3 등과 같은 DRAM(dynamic random access memory) 장치일 수 있다.
회로(180)는 제 2 하부 단자(150_2) 및 제 1 관통 전극(130_1)과 전기적으로 연결된 전력 공급 라인을 통해 전압(VDD) 및 그에 따른 전류를 공급받거나 제공받을 수 있다. 여기서, 제 2 하부 단자(150_2) 및 제 1 관통 전극(130_1)과 전기적으로 연결된 전력 공급 라인은 다른 하부 단자들(150_1, 150_3~150_K) 및 다른 관통 전극들(130_2~130_K)과 전기적으로 연결되지 않는다. 회로(180)는 제 1 내지 제 K 관통 전극들(130_1~130_K)과 인접하게 배치될 수 있고, 제 1 내지 제 K 관통 전극들(130_1~130_K) 중 가장 가까운 관통 전극(즉, 제 1 관통 전극(130_1))과 연결된 전력 공급 라인을 통해 VDD를 공급받을 수 있다. 이하, 제 1 내지 제 M 반도체 다이들(110_1~110_M)에 대해 설명한다.
제 1 내지 제 M 반도체 다이들(110_1~110_M)은 실질적으로 동일하게 제조될 수 있다. 제 1 반도체 다이(110_1) 상에 제 2 내지 제 M 반도체 다이들(110_2~110_M)이 D3 방향으로 순차적으로 적층될 수 있다.
제 N 반도체 다이(110_N)의 제 1 내지 제 K 상부 단자들 각각은 제 N+1 반도체 다이(110_N+1)의 제 1 내지 제 K 하부 단자들 중 평면적 관점에서 오버래핑되는 하부 단자와 전기적으로 연결될 수 있다. 여기서, N은 1 이상 M-1 이하의 정수일 수 있다. 예를 들어, 제 N 반도체 다이(110_N)의 제 1 내지 제 K 상부 단자들과 제 N+1 반도체 다이(110_N+1)의 제 1 내지 제 K 하부 단자들 사이에는 마이크로 범프들(미도시)이 배치될 수 있다. 제 1 내지 제 M 반도체 다이들(110_1~110_M)의 제 1 내지 제 K 관통 전극들(130_1~130_K), 제 1 내지 제 K 하부 단자들(150_1~150_K), 및 제 1 내지 제 K 상부 단자들(160_1~160_K)은 VDD를 생성하는 전원과 연결될 수 있다. VDD는 제 1 내지 제 M 반도체 다이들(110_1~110_M)의 회로들(180)로 공급될 수 있다.
제 N+1 반도체 다이(110_N+1)는 제 N 반도체 다이(110_N) 상에 적층될 수 있다. 제 N 반도체 다이(110_N)의 제 1 내지 제 K 관통 전극들 각각은 제 N+1 반도체 다이(110_N+1)의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑되지 않는 관통 전극과 전기적으로 연결될 수 있다. 즉, 제 1 내지 제 M 반도체 다이들(110_1~110_M)의 각각의 제 1 관통 전극들(130_1)은 서로 전기적으로 연결되지 않는다. 제 1 내지 제 M 반도체 다이들(110_1~110_M)의 각각의 제 K 관통 전극들(130_K)도 서로 전기적으로 연결되지 않는다. 전술한대로, K는 2 이상의 정수이다.
제 N 반도체 다이(110_N)의 제 1 관통 전극은 제 N+1 반도체 다이(110_N+1)의 제 K 관통 전극과 전기적으로 연결될 수 있다. 제 N 반도체 다이(110_N)의 제 2 내지 제 K 관통 전극들은 제 N+1 반도체 다이(110_N+1)의 제 1 내지 제 K-1 관통 전극들과 각각 전기적으로 연결될 수 있다. 도 1에서 도시된 것과 달리, 제 N 반도체 다이(110_N)의 제 1 관통 전극은 제 N+1 반도체 다이(110_N+1)의 제 2 내지 제 K-1 관통 전극들 중 어느 하나와 전기적으로 연결될 수도 있다.
도 1에서, M 및 K 각각은 4이고 그리고 N은 2인 것으로 가정한다. 제 1 반도체 다이(110_1)의 제 1 관통 전극(130_1), 제 2 반도체 다이(110_2)의 제 4 관통 전극, 제 3 반도체 다이(110_3)의 제 3 관통 전극, 및 제 4 반도체 다이(110_4)의 제 2 관통 전극은 서로 전기적으로 연결될 수 있다. 제 1 내지 제 4 반도체 다이들(110_1~110_4)의 다른 관통 전극들도 이와 유사한 방식으로 연결될 수 있다. 실시 예에 있어서, 도 1에서 도시된 것과 달리, 제 1 반도체 다이(110_1)의 제 1 관통 전극(130_1)은 제 2 반도체 다이(110_2)의 제 2 및 제 3 관통 전극들 중 어느 하나와 전기적으로 연결될 수 있다.
제 4 반도체 다이(110_4)의 회로는 제 1 반도체 다이(110_1)의 제 4 관통 전극(130_4), 제 2 반도체 다이(110_2)의 제 3 관통 전극, 및 제 3 반도체 다이(110_3)의 제 2 관통 전극을 통해 VDD를 제공받을 수 있다. 제 3 반도체 다이(110_3)의 회로는 제 1 반도체 다이(110_1)의 제 3 관통 전극(130_3) 및 제 2 반도체 다이(110_2)의 제 2 관통 전극을 통해 VDD를 제공받을 수 있다. 제 2 반도체 다이(110_2)의 회로는 제 1 반도체 다이(110_1)의 제 2 관통 전극(130_2)을 통해 VDD를 제공받을 수 있다.
본 발명의 실시 예에 따르면, 다수의 반도체 다이들이 적층되어도, 다수의 반도체 다이들로 VDD를 공급하기 위한 전류는 제 1 내지 제 K 관통 전극들을 통해 균일하게 분산될 수 있다. 즉, 다수의 반도체 다이들로 VDD를 공급하기 위한 전류는 제 1 내지 제 K 관통 전극들 중 특정한 관통 전극들(예를 들면, 회로들에 인접한 제 1 관통 전극들 또는 상대적으로 아래층에 위치하는 관통 전극들)로 집중되지 않는다. 전류가 제 1 내지 제 K 관통 전극들을 통해 균일하게 흐르므로, 관통 전극의 수명이 증가하고 관통 전극의 일렉트로마이그레이션(electromigration)이 방지될 수 있다.
도 2는 도 1의 제 1 반도체 다이의 배선층을 예시적으로 보여주는 도면이다. 도 2는 도 1을 참조하여 설명될 것이다. 도 2에서, K는 4인 것으로 가정한다. 도면의 간략화를 위해, M1 층과 TSV가 직접적으로 연결된 것으로 도시되었으나, M1 층과 TSV 사이에는 다른 전도성 물질이 존재할 수 있다.
제 1 관통 전극(130_1)은 M1 층 및 M2 층에 각각 배치되는 메탈 라인들 및 비아들을 통해 제 2 하부 단자(150_2)과 전기적으로 연결될 수 있다. 제 1 관통 전극(130_1)과 유사하게, 제 2 내지 제 3 관통 전극들(130_2, 130_3)은 메탈 라인들 및 비아들을 통해 제 3 및 제 4 하부 단자들(150_3, 150_4)과 각각 전기적으로 연결될 수 있다. 예를 들어, 제 1 내지 제 3 관통 전극들(130_1~130_3)과 제 2 내지 제 4 하부 단자들(150_2~150_4)을 전기적으로 연결하는 경로들(비아들, 메탈 라인들)은 실질적으로 동일하게 제조되거나 형성될 수 있다.
제 4 관통 전극(130_4)은 비아들, M1 층 및 M2 층에 각각 배치되는 메탈 라인들을 통해 제 1 하부 단자(150_1)와 전기적으로 연결될 수 있다. 예를 들어, 제 4 관통 전극(130_4)과 제 1 하부 단자(150_1)를 전기적으로 연결하는 경로는 제 1 내지 제 3 관통 전극들(130_1~130_3)과 제 2 내지 제 4 하부 단자들(150_2~150_4)을 전기적으로 연결하는 경로들과 서로 다르게 제조되거나 형성될 수 있다. 도 2에서, 제 4 관통 전극(130_4)과 제 1 하부 단자(150_1)를 전기적으로 연결하기 위해, M2 층의 메탈 라인이 길게 배치된 것으로 도시되었다. 다만, 제 4 관통 전극(130_4)과 제 1 하부 단자(150_1)를 전기적으로 연결하기 위해, M1 층의 메탈 라인이 길게 배치될 수도 있다.
도 3은 도 1의 반도체 장치의 다른 예시를 보여주는 단면도이다. 도 3은 도 1을 참조하여 설명될 것이다. 도 3에서, 반도체 장치(200)와 반도체 장치(100)간의 차이점이 설명될 것이다.
반도체 장치(200)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(210_1~210_M)을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들(210_1~210_M)은 실질적으로 동일하게 제조될 수 있다. 제 1 반도체 다이(210_1)는 기판(220), 제 1 내지 제 K 관통 전극들(230_1~230_K), 배선층(240), 제 1 내지 제 K 하부 단자들(250_1~250_K), 제 1 내지 제 K 상부 단자들(260_1~260_K), 및 회로(280)를 포함할 수 있다.
반도체 장치(100)와 달리, 반도체 장치(200)에서는 적어도 두 개의 관통 전극들이 하나의 관통 전극처럼 (혹은 하나의 그룹으로서) 반도체 장치(100)의 관통 전극들의 연결 방식과 유사하게 연결될 수 있다. 제 1 내지 제 K 관통 전극들(230_1~230_K)은 제 1 내지 제 G 그룹들로 분류될 수 있다. 여기서, G는 2이상 K-1 이하의 정수이다. 예를 들어, 제 1 내지 제 G 그룹들 각각에 포함된 관통 전극들은 서로 전기적으로 연결될 수 있고, 관통 전극들의 수는 적어도 두 개 이상일 수 있다. 그리고, 회로(280)는 제 1 관통 전극(230_1)을 포함하는 그룹에 포함된 관통 전극들과 전기적으로 연결될 수 있다. 어느 하나의 그룹에 포함된 관통 전극들과 다른 그룹에 포함된 관통 전극들은 서로 전기적으로 연결되지 않을 수 있다.
제 1 내지 제 G 그룹들 각각에 포함되는 관통 전극들의 수는 균일할 수 있다. 도 3에서, K는 8이고 G는 4인 것으로 가정한다. 제 1 내지 제 4 그룹들 각각에 포함된 관통 전극들의 수는 2이고 균일할 수 있다. 다른 실시 예에 있어서, 제 1 내지 제 G 그룹들 각각에 포함되는 관통 전극들의 수는 균일하지 않을 수 있다. 예를 들어, 제 1 그룹에 포함된 관통 전극들의 수와 제 2 그룹에 포함된 관통 전극들의 수는 서로 다를 수 있다.
도 2를 참조하면, 제 1 및 제 2 관통 전극들(230_1, 230_2)은 하나의 관통 전극처럼 제 3 및 제 4 하부 단자들(250_3, 250_4)로부터 VDD를 공급받을 수 있다. 다른 관통 전극들(230_3~230_K)도 제 1 및 제 2 관통 전극들(230_1, 230_2)과 유사하게 제 1, 제 2, 그리고 제 5 내지 제 K 하부 단자들(250_1, 250_2, 250_5~250_K)로부터 VDD를 공급받을 수 있다. 회로(280)는 제 3 및 제 4 하부 단자들(250_3, 250_4) 그리고 제 1 및 제 2 관통 전극들(230_1, 230_2)과 전기적으로 연결된 전력 공급 라인을 통해 VDD를 공급받을 수 있다.
제 N 반도체 다이(210_N)의 제 1 및 제 2 관통 전극들은 제 N+1 반도체 다이(210_N+1)의 제 K-1 및 제 K 관통 전극들과 각각 전기적으로 연결될 수 있다. 유사하게, 제 N 반도체 다이(210_N)의 제 3 내지 제 K 관통 전극들은 제 N+1 반도체 다이(210_N+1)의 제 1 내지 제 K-2 관통 전극들과 각각 전기적으로 연결될 수 있다. 전술한대로, N은 1 이상 M-1 이하의 정수일 수 있다.
좀 더 구체적으로, 도 3에서, M은 4이고, K는 8이고, 그리고 N은 2인 것으로 가정한다. 제 1 반도체 다이(210_1)의 제 1 및 제 2 관통 전극들(230_1, 230_2), 제 2 반도체 다이(210_2)의 제 7 및 제 8 관통 전극들, 제 3 반도체 다이(210_3)의 제 5 및 제 6 관통 전극들, 및 제 4 반도체 다이(210_4)의 제 3 및 제 4 관통 전극들은 서로 전기적으로 연결될 수 있다. 제 1 내지 제 4 반도체 다이들(110_1~110_4)의 다른 관통 전극들도 이와 유사한 방식으로 연결될 수 있다.
도 4는 도 1의 반도체 장치의 또 다른 예시를 보여주는 단면도이다. 도 4는 도 1 및 도 3을 참조하여 설명될 것이다. 도 4에서, 반도체 장치(300)와 반도체 장치들(100, 200)간의 차이점이 설명될 것이다.
반도체 장치(300)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(310_1~310_M)을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들(310_1~310_M)은 실질적으로 동일하게 제조될 수 있다. 제 1 반도체 다이(310_1)는 기판(320), 제 1 내지 제 K 관통 전극들(330_1~330_K), 제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L), 배선층(340), 제 1 내지 제 K 하부 단자들(350_1~350_K), 제 K+1 내지 제 K+L 하부 단자들(350_K+1~350_K+L), 제 1 내지 제 K 상부 단자들(360_1~360_K), 제 K+1 내지 제 K+L 상부 단자들(360_K+1~360_K+L), 제 1 회로(380), 및 제 2 회로(390)를 포함할 수 있다. 여기서, M, K, L은 각각 2 이상의 정수일 수 있다.
제 1 반도체 다이(310_1)의 기판(320), 제 1 내지 제 K 관통 전극들(330_1~330_K), 배선층(340), 제 1 내지 제 K 하부 단자들(350_1~350_K), 제 1 내지 제 K 상부 단자들(360_1~360_K), 및 제 1 회로(380)는 도 1에서 전술한 제 1 반도체 다이(110_1)의 구성 요소들(120, 130_1~130_K, 140, 150_1~150_K, 160_1~160_K, 180)과 각각 실질적으로 동일하게 제조될 수 있다.
제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L), 제 K+1 내지 제 K+L 하부 단자들(350_K+1~350_K+L), 및 제 K+1 내지 제 K+L 상부 단자들(360_K+1~360_K+L)은 서로 전기적으로 연결될 수 있다. 제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L)은 제 1 내지 제 K 관통 전극들(330_1~330_K)와 함께 전력원에 연결될 수 있다.
예를 들어, 제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L)과 제 K+1 내지 제 K+L 하부 단자들(350_K+1~350_K+L)을 연결하기 위해, 하나의 층에 배치되는 메탈 라인이 사용될 수 있다. 반면에, 제 1 내지 제 K 관통 전극들(330_1~330_K)과 제 1 내지 제 K 하부 단자들(350_1~350_K)을 각각 연결하기 위해, 적어도 두 개 이상의 층에 배치되는 메탈 라인들이 사용될 수 있다. 즉, 제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L)과 제 K+1 내지 제 K+L 하부 단자들(350_K+1~350_K+L)간의 전기적 연결(즉, 전력 공급 라인)은 제 1 내지 제 K 관통 전극들(330_1~330_K)과 제 1 내지 제 K 하부 단자들(350_1~350_K)간의 전기적 연결보다 간단하게 제조되거나 형성될 수 있다.
제 2 회로(390)는 제 K+1 내지 제 K+L 관통 전극들(330_K+1~330_K+L)과 전기적으로 연결된 전력 공급 라인을 통해 VDD를 공급받거나 제공받을 수 있다. 제 1 반도체 다이(310_1)는 전력 소모가 서로 다른 회로들을 포함할 수 있다. 예를 들어, 상대적으로 전력 소모가 큰 회로들은 제 1 회로(380)에 포함될 수 있고, 상대적으로 전력 소모가 작은 회로들은 제 2 회로(390)에 포함될 수 있다. 여기서, 제 1 및 제 2 회로들(380, 390)의 위치들은 도 4에서 도시된 것에 한정되지 않는다.
제 N+1 반도체 다이(310_N+1)는 제 N 반도체 다이(310_N) 상에 적층될 수 있다. 제 N 반도체 다이(310_N)의 제 1 내지 제 K 상부 단자들 및 제 K+1 내지 제 K+L 상부 단자들은 제 N+1 반도체 다이(310_N+1)의 제 1 내지 제 K 하부 단자들 및 제 K+1 내지 제 K+L 하부 단자들과 접촉하여 전기적으로 연결될 수 있다. 전술한대로, N은 1 이상 M-1 이하의 정수일 수 있다. 제 N 반도체 다이(310_N)의 제 K+1 내지 제 K+L 관통 전극들은 제 N+1 반도체 다이(310_N+1)의 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결될 수 있다.
제 1 내지 제 M 반도체 다이들(310_1~310_M)의 제 1 회로들(380)로 VDD를 공급하기 위한 전류는 제 1 내지 제 K 관통 전극들을 통해 균일하게 분산될 수 있다. 제 2 회로들(390)로 VDD를 공급하기 위한 전류는 제 K+1 내지 제 K+L 관통 전극들을 통해 균일하게 분산되지 않을 수도 있다. 대신에, 제 2 회로(390)로 VDD를 공급하기 위한 전력 경로는 하나의 층에 배치되는 메탈 라인을 통해 제조되거나 형성될 수 있으므로 제 1 회로(380)로 VDD를 공급하기 위한 전력 경로보다 간단하게 제조되거나 형성될 수 있다. 그리고, 제 2 회로(390)의 전력 소모는 제 1 회로(380)의 전력 소모보다 작을 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다. 도 5에서, 반도체 장치(400)와 반도체 장치(100)간의 차이점이 설명될 것이다.
반도체 장치(400)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(410_1~410_M)을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들(410_1~410_M)은 실질적으로 동일하게 제조될 수 있다.
제 1 반도체 다이(410_1)는 기판(420), 제 1 내지 제 K 관통 전극들(430_1~430_K), 배선층(440), 제 1 내지 제 K 하부 단자들(450_1~450_K), 제 1 내지 제 K 상부 단자들(460_1~460_K), 스위치 회로(470) 및 회로(480)를 포함할 수 있다. 여기서, 기판(420), 제 1 내지 제 K 관통 전극들(430_1~430_K), 제 1 내지 제 K 하부 단자들(450_1~450_K), 제 1 내지 제 K 상부 단자들(460_1~460_K), 및 회로(480)는 도 1에서 전술한 제 1 반도체 다이(110_1)의 구성 요소들(120, 130_1~130_K, 150_1~150_K, 160_1~160_K, 180)과 각각 실질적으로 동일하게 제조될 수 있다.
제 1 내지 제 K 하부 단자들(450_1~450_K) 각각은 배선층(440)을 통해 제 1 내지 제 K 관통 전극들(430_1~430_K) 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다. 제 1 내지 제 K 하부 단자들(450_1~450_K)은 서로 전기적으로 연결되지 않을 수 있다. 따라서, 제 1 내지 제 K 하부 단자들(450_1~450_K)과 제 1 내지 제 K 관통 전극들(430_1~430_K)을 각각 연결하는 배선층(440)의 메탈 라인들은 도 1의 배선층(140)의 메탈 라인들(도 2의 메탈 라인들 참조)과 다르게 제조될 수 있다. 제 N 반도체 다이(410_N)의 제 1 내지 제 K 관통 전극들 각각은 제 N+1 반도체 다이(410_N+1)의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다.
스위치 회로(470)는 제 1 내지 제 K 관통 전극들(430_1~430_K)과 전기적으로 연결된 전력 공급 라인들을 선택할 수 있다. 스위치 회로(470)는 제 1 내지 제 S 스위치들을 포함할 수 있다. 여기서, S는 2 이상의 정수이고, K와 같거나 다를 수 있다. 도 5에서 K 및 S는 각각 4이고, 하나의 전력 라인은 제 1 내지 제 K 관통 전극들(430_1~430_K) 중 하나 및 제 1 내지 제 S 스위치들 중 어느 하나와 전기적으로 연결될 수 있다.
회로(480)는 제 1 내지 제 S 스위치들 중 하나를 통해 VDD 및 전류를 공급받거나 제공받을 수 있다. 회로(480)는 제 1 내지 제 S 스위치들 중 하나에 의해 선택된 적어도 하나의 전력 공급 라인과 전기적으로 연결될 수 있다.
제 N 반도체 다이(410_N)의 스위치 회로에 의해 선택된 전력 공급 라인과 연결된 관통 전극은 제 N+1 반도체 다이(410_N+1)의 스위치 회로에 의해 선택된 전력 공급 라인과 연결된 관통 전극은 서로 전기적으로 연결되지 않을 수 있다. 제 N+1 반도체 다이(410_N+1)가 제 N 반도체 다이(410_N) 상에 적층될 수 있다. D3 방향을 따라, 제 1 반도체 다이(410_1)부터 제 N+1 반도체 다이(410_N+1)까지의 길이는 제 1 반도체 다이(410_1)부터 제 N 반도체 다이(410_N)까지의 길이보다 길 수 있다. 따라서, 제 N+1 반도체 다이(410_N+1)의 스위치 회로에 의해 선택된 전력 공급 라인의 길이는 제 N 반도체 다이(410_N)의 스위치 회로에 의해 선택된 전력 공급 라인의 길이보다 짧을 수 있다. 즉, N이 증가할수록, 스위치 회로에 의해 선택된 전력 공급 라인의 길이는 짧아질 수 있다. 전술한대로, N은 1 이상 M-1 이하의 정수이다.
도 5에서, M 및 K 각각은 4이고, N은 2인 것으로 가정한다. 제 1 내지 제 4 반도체 다이들(410_1~410_4)의 제 1 관통 전극들(130_1)은 서로 전기적으로 연결될 수 있다. 제 1 내지 제 4 반도체 다이들(410_1~410_4)의 다른 관통 전극들도 이와 유사한 방식으로 연결될 수 있다.
제 4 반도체 다이(410_4)의 회로는 제 1 내지 제 3 반도체 다이들(410_1~410_3)의 제 1 관통 전극들(430_1)을 통해 VDD를 공급받을 수 있다. 제 3 반도체 다이(410_3)의 회로는 제 1 및 제 2 반도체 다이들(410_1, 410_2)의 제 2 관통 전극들(430_2)을 통해 VDD를 공급받을 수 있다. 제 2 반도체 다이(410_2)의 회로는 제 1 반도체 다이(410_1)의 제 3 관통 전극(430_3)을 통해 VDD를 공급받을 수 있다. 도 1의 반도체 장치(100)와 유사하게, 반도체 장치(400)의 다수의 반도체 다이들로 VDD를 공급하기 위한 전류는 제 1 내지 제 K 관통 전극들을 통해 균일하게 분산될 수 있다.
다른 실시 예에 있어서, 스위치 회로(470)는 제 1 반도체 다이(410_1)의 스택 식별자(stack ID) 또는 회로(480)의 동작 모드에 기초하여 제 1 내지 제 K 관통 전극들(430_1~430_K)과 각각 전기적으로 연결된 전력 공급 라인들을 선택할 수 있다. 여기서, 스택 식별자는 제 1 내지 제 M 반도체 다이들(410_1~410_M) 각각을 식별하기 위한 정보이다. 제 1 내지 제 M 반도체 다이들(410_1~410_M) 각각은 고유한 스택 식별자를 내부에 저장할 수 있다.
도 5에서 제 1 내지 제 M 반도체 다이들(410_1~410_M)의 스위치 회로는 하나의 전력 공급 라인을 선택하는 것으로 도시되었으나, 본 발명의 범위는 이에 제한되지 않는다. 예를 들어, 회로(480)가 메모리 셀들을 포함하고, 제 N 반도체 다이(410_N)의 회로만이 메모리 셀들과 관련된 읽기 동작, 쓰기 동작, 리프레쉬(refresh) 동작 등을 수행하고, 그리고 제 N 반도체 다이(410_N)의 회로의 전력 소모가 커질 수 있다. 이 경우, 제 N 반도체 다이(410_N)의 스위치 회로는 모든 전력 공급 라인들을 선택할 수 있고, 다른 스위치 회로들은 전력 공급 라인들을 선택하지 않을 수도 있다. 즉, 모든 제 1 내지 제 K 관통 전극들이 VDD를 제 N 반도체 다이(410_N)의 회로로 공급하기 위해 사용될 수 있다.
도 6은 도 5의 반도체 장치의 다른 예시를 보여주는 단면도이다. 도 6은 도 5를 참조하여 설명될 것이다. 도 6에서, 반도체 장치(500)와 반도체 장치(400)간의 차이점이 설명될 것이다.
반도체 장치(500)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(510_1~510_M)을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들(510_1~510_M)은 실질적으로 동일하게 제조될 수 있다. 제 1 반도체 다이(510_1)는 기판(520), 제 1 내지 제 K 관통 전극들(530_1~530_K), 배선층(540), 제 1 내지 제 K 하부 단자들(550_1~550_K), 제 1 내지 제 K 상부 단자들(560_1~560_K), 스위치 회로(570) 및 회로(580)를 포함할 수 있다.
반도체 장치(400)와 달리, 반도체 장치(500)에서는 적어도 두 개의 관통 전극들이 하나의 관통 전극처럼 (혹은 하나의 그룹으로서) 반도체 장치(400)의 관통 전극들의 연결 방식과 유사하게 연결될 수 있다. 도 3에서 전술한 제 1 내지 제 K 관통 전극들(230_1~230_K)과 유사하게, 제 1 내지 제 K 관통 전극들(530_1~530_K)들은 제 1 내지 제 G 그룹들로 분류될 수 있다. 전술한대로, G는 2이상 K-1 이하의 정수이다. 예를 들어, 제 1 내지 제 G 그룹들 각각에 포함된 관통 전극들은 서로 전기적으로 연결될 수 있고, 관통 전극들의 수는 적어도 두 개 이상일 수 있다. 그리고, 회로(580)는 제 1 관통 전극(530_1)을 포함하는 그룹에 포함된 관통 전극들과 전기적으로 연결될 수 있다. 어느 하나의 그룹에 포함된 관통 전극들과 다른 그룹에 포함된 관통 전극들은 서로 전기적으로 연결되지 않을 수 있다.
제 1 내지 제 G 그룹들 각각에 포함되는 관통 전극들의 수는 균일할 수 있다. 도 6에서, K는 8이고 G는 4인 것으로 가정한다. 제 1 내지 제 4 그룹들 각각에 포함된 관통 전극들의 수는 2이고 균일할 수 있다. 다른 실시 예에 있어서, 제 1 내지 제 G 그룹들 각각에 포함되는 관통 전극들의 수는 균일하지 않을 수 있다. 예를 들어, 제 1 그룹에 포함된 관통 전극들의 수와 제 2 그룹에 포함된 관통 전극들의 수는 서로 다를 수 있다.
제 1 내지 제 K 관통 전극들(530_1~530_K)들이 제 1 내지 제 G 그룹들로 분류되면서, 스위치 회로(570)는 제 1 내지 제 G 그룹들 중 하나에 포함되는 관통 전극들과 연결된 전력 라인을 선택할 수 있다. 스위치 회로(570)는 스위치 회로(470)와 유사하게 제 1 내지 제 S개 스위치들을 포함할 수 있다. 여기서, S는 2 이상의 정수이고 K와 같거나 다를 수 있다. 도 6에서, K는 8이고 S는 4이고, 하나의 전력 라인은 제 1 내지 제 G 그룹들 중 하나에 포함되는 관통 전극들 및 제 1 내지 제 S 스위치들 중 어느 하나와 전기적으로 연결될 수 있다.
도 6을 참조하면, 제 1 및 제 2 관통 전극들(530_1, 530_2)은 하나의 관통 전극처럼 제 1 및 제 2 하부 단자들(550_1, 550_1)로부터 VDD를 공급받을 수 있다. 제 3 내지 제 K 관통 전극들(530_3~530_K)도 제 1 및 제 2 관통 전극들(530_1, 530_2)과 유사하게 제 3 내지 제 K 하부 단자들(550_3~550_K)로부터 VDD를 공급받을 수 있다.
제 N 반도체 다이(510_N)의 제 1 및 제 2 관통 전극들은 제 N+1 반도체 다이(510_N+1)의 제 1 및 제 2 관통 전극들과 전기적으로 연결될 수 있다. 제 1 및 제 2 관통 전극들과 유사하게, 제 N 반도체 다이(510_N)의 제 3 내지 제 K 관통 전극들은 제 N+1 반도체 다이(510_N+1)의 제 3 내지 제 K 관통 전극들과 전기적으로 연결될 수 있다. 전술한대로, N은 1 이상 M-1 이하의 정수일 수 있다. 제 N 반도체 다이(510_N)의 스위치 회로에 의해 선택된 전력 공급 라인과 연결된 적어도 두 개의 관통 전극들과, 제 N+1 반도체 다이(510_N+1)의 스위치 회로에 의해 선택된 전력 공급 라인과 연결된 적어도 두 개의 관통 전극들은 서로 전기적으로 연결되지 않을 수 있다.
도 7은 도 5의 반도체 장치의 또 다른 예시를 보여주는 단면도이다. 도 7은 도 4 및 도 5를 참조하여 설명될 것이다.
반도체 장치(600)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(610_1~610_M)을 포함할 수 있다. 제 1 내지 제 M 반도체 다이들(610_1~610_M)은 실질적으로 동일하게 제조될 수 있다. 제 1 반도체 다이(610_1)는 기판(620), 제 1 내지 제 K 관통 전극들(630_1~630_K), 제 K+1 내지 제 K+L 관통 전극들(630_K+1~630_K+L), 배선층(640), 제 1 내지 제 K 하부 단자들(650_1~650_K), 제 K+1 내지 제 K+L 하부 단자들(650_K+1~650_K+L), 제 1 내지 제 K 상부 단자들(660_1~660_K), 제 K+1 내지 제 K+L 상부 단자들(660_K+1~660_K+L), 제 1 회로(680), 및 제 2 회로(690)를 포함할 수 있다.
제 1 반도체 다이(610_1)의 기판(620), 제 1 내지 제 K 관통 전극들(630_1~630_K), 배선층(640), 제 1 내지 제 K 하부 단자들(650_1~650_K), 제 1 내지 제 K 상부 단자들(660_1~660_K), 및 제 1 회로(680)는 도 5에서 전술한 제 1 반도체 다이(410_1)의 구성 요소들(420, 430_1~430_K, 440, 450_1~450_K, 460_1~460_K, 480)과 각각 실질적으로 동일하게 제조될 수 있다.
제 1 반도체 다이(610_1)의 제 K+1 내지 제 K+L 관통 전극들(630_K+1~630_K+L), 제 K+1 내지 제 K+L 하부 단자들(650_K+1~650_K+L), 제 K+1 내지 제 K+L 상부 단자들(660_K+1~660_K+L), 및 제 2 회로(690)는 도 4에서 전술한 제 1 반도체 다이(310_1)의 구성 요소들(330_K+1~330_K+L, 350_K+1~350_K+L, 360_K+1~360_K+L, 390)과 각각 실질적으로 동일하게 제조될 수 있다.
도 8은 본 발명의 또 다른 실시 예에 따른 반도체 장치를 예시적으로 보여주는 단면도이다. 도 8은 도 1을 참조하여 설명될 것이다. 도 8에서, 반도체 장치(700)와 반도체 장치(100)간의 차이점이 설명될 것이다.
반도체 장치(700)는 D3 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(710_1~710_M)을 포함할 수 있다. 여기서, M은 2 이상의 정수일 수 있다. 우선, 제 1 반도체 다이(710_1)에 대해 설명될 것이다.
제 1 반도체 다이(710_1)는 기판(720), 제 1 내지 제 K 관통 전극들(730_1~730_K), 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L), 배선층(740), 제 1 내지 제 K 하부 단자들(750_1~750_K), 제 K+1 내지 제 K+L 하부 단자들(750_K+1~750_K+L), 제 1 내지 제 K 상부 단자들(760_1~760_K), 제 K+1 내지 제 K+L 상부 단자들(760_K+1~760_K+L), 및 회로(780)를 포함할 수 있다. 여기서, K 및 L 각각은 2 이상의 정수일 수 있고, L은 K와 동일하거나 다를 수 있다. 기판(720) 및 회로(780)는 도 1에서 전술한 기판(120) 및 회로(180)와 각각 실질적으로 동일하게 제조될 수 있다.
제 1 내지 제 K 하부 단자들(750_1~750_K)은 배선층(740)을 통해 제 1 내지 제 K 관통 전극들(730_1~730_K)과 전기적으로 연결될 수 있다. 제 K+1 내지 제 K+L 하부 단자들(750_K+1~750_K+L)은 배선층(740)을 통해 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L)과 전기적으로 연결될 수 있다. 제 1 내지 제 K+L 상부 단자들(760_1~760_K+L)은 제 1 내지 제 K+L 관통 전극들(730_1~730_K+L) 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다.
회로(780)는 제 1 내지 제 K 관통 전극들(730_1~730_K)과 연결된 전력 공급 라인을 통해 VDD를 공급받거나 제공받을 수 있다. 예를 들어, 제 1 내지 제 K 관통 전극들(730_1~730_K)과 연결된 전력 공급 라인은 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L)과 전기적으로 연결되지 않을 수 있다.
다음, 제 O+1 반도체 다이(710_O+1)에 대해 설명될 것이다. 여기서, O는 1 이상 M-1 이하의 정수일 수 있다. 제 O+1 반도체 다이(710_O+1)는 제 1 반도체 다이(710_1)와 다르게 제조될 수 있다. 제 O+1 반도체 다이(710_O+1)는 기판(720), 제 1 내지 제 K 관통 전극들(730_1~730_K), 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L), 배선층(740), 제 1 내지 제 K 하부 단자들(750_1~750_K), 제 K+1 내지 제 K+L 하부 단자들(750_K+1~750_K+L), 제 1 내지 제 K 상부 단자들(760_1~760_K), 제 K+1 내지 제 K+L 상부 단자들(760_K+1~760_K+L), 및 회로(780)를 포함할 수 있다.
제 1 내지 제 K 하부 단자들(750_1~750_K)은 배선층(740)을 통해 평면적 관점에서 오버래핑되지 않는 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L)과 전기적으로 연결될 수 있다. 제 K+1 내지 제 K+L 하부 단자들(750_K+1~750_K+L)은 배선층(740)을 통해 평면적 관점에서 오버래핑되지 않는 제 1 내지 제 K 관통 전극들(730_1~730_K)과 전기적으로 연결될 수 있다. 제 1 내지 제 K+L 상부 단자들(760_ 1~760_K+L)은 제 O+2 반도체 다이(710_O+2, 미도시)의 제 1 내지 제 K+L 관통 전극들(730_ 1~730_K+L) 중 평면적 관점에서 오버래핑되는 관통 전극과 각각 전기적으로 연결될 수 있다.
제 O+1 반도체 다이(710_O+1)는 제 O 반도체 다이(710_O) 상에 적층될 수 있다. 제 O 반도체 다이(710_O)의 제 1 내지 제 K 관통 전극들은 평면적 관점에서 오버래핑되지 않는 제 O+1 반도체 다이(710_O+1)의 제 K+1 내지 제 K+L 관통 전극들(730_K+1~730_K+L)과 전기적으로 연결될 수 있다. 제 O 반도체 다이(710_O)의 제 K+1 내지 제 K+L 관통 전극들은 평면적 관점에서 오버래핑되지 않는 제 O+1 반도체 다이(710_O+1)의 제 1 내지 제 K 관통 전극들(730_ 1~730_K)과 전기적으로 연결될 수 있다.
실시 예에 있어서, 제 1 내지 제 O 그리고 제 O+2 내지 제 M 반도체 다이들(710_1~710_O, 710_O+2~710_M)은 실질적으로 동일하게 제조될 수 있다. 예를 들어, N은 1 이상 M-1 이하의 정수이고 O와 다를 수 있다. 제 N+1 반도체 다이는 제 N 반도체 다이(제 1 내지 제 O-1 그리고 제 O+1 내지 제 M 반도체 다이들(710_1~710_O-1, 710_O+1~710_M) 중 어느 하나) 상에 적층될 수 있다. 제 N 반도체 다이의 제 1 내지 제 K+L 관통 전극들 각각은 제 N+1 반도체 다이의 제 1 내지 제 K+L 관통 전극들 중 평면적 관점에서 오버래핑되는 관통 전극과 전기적으로 연결될 수 있다.
본 발명의 실시 예에 따르면, 제 O+1 내지 제 M 반도체 다이들(710_O+1~710_M)로 VDD를 공급하기 위한 전류는 제 O+1 반도체 다이(710_O+1)가 적층되는 제 1 내지 제 O 반도체 다이들(710_1~710_O)의 제 K+1 내지 제 K+L 관통 전극들을 통해 흐를 수 있다. 제 2 내지 제 O 반도체 다이들(710_2~710_O)로 VDD를 공급하기 위한 전류는 제 O+1 반도체 다이(710_O+1)가 적층되는 제 1 내지 제 O 반도체 다이들(710_1~710_O)의 제 1 내지 제 K 관통 전극들을 통해 흐를 수 있다. 즉, 제 2 내지 제 M 반도체 다이들(710_2~710_M)로 VDD를 공급하기 위한 전류는 제 O+1 반도체 다이(710_O+1)의 배선층(740)에 의해 분산될 수 있다. 도 8에서 제 O+1 반도체 다이(710_O+1)의 수는 한 개로 도시되었으나, 전류 분산을 위해, 반도체 장치(700)는 더 많은 제 O+1 반도체 다이(710_O+1)를 포함할 수 있다.
도 9는 도 8의 반도체 장치의 다른 예시를 보여주는 단면도이다. 도 9는 도 4 및 도 8을 참조하여 설명될 것이다. 도 9에서, 반도체 장치(800)와 반도체 장치(700)간의 차이점이 설명될 것이다.
반도체 장치(800)는 수직 방향으로 순차적으로 적층된 제 1 내지 제 M 반도체 다이들(810_1~810_M)을 포함할 수 있다. 제 1 내지 제 O 그리고 제 O+2 내지 제 M 반도체 다이들(810_1~810_O, 810_O+2~810_M)은 실질적으로 동일하게 제조될 수 있다.
제 1 및 제 O+1 반도체 다이들(810_1, 810_O+1) 각각은 기판(820), 제 1 내지 제 K+L 관통 전극들(830_1~830_K+L), 제 S 내지 제 S+T 관통 전극들(830_S~830_S+T), 배선층(840), 제 1 내지 제 K+L 하부 단자들(850_1~850_K+L), 제 S 내지 제 S+T 하부 단자들(850_S~850_S+T), 제 1 내지 제 K+L 상부 단자들(860_1~860_K+L), 제 S 내지 제 S+T 상부 단자들(860_S~860_S+T), 제 1 회로(880), 및 제 2 회로(890)를 포함할 수 있다.
제 1 반도체 다이(810_1)의 기판(820), 제 1 내지 제 K+L 관통 전극들(830_1~830_K+L), 배선층(840), 제 1 내지 제 K+L 하부 단자들(850_1~850_K+L), 제 1 내지 제 K+L 상부 단자들(860_1~860_K+L), 및 제 1 회로(880)는 도 8에서 전술한 제 1 반도체 다이(710_1)의 구성 요소들(720, 730_1~730_K+L, 740, 750_1~750_K+L, 760_1~760_K+L, 780)과 각각 실질적으로 동일하게 제조될 수 있다.
제 O+1 반도체 다이(810_O+1)의 기판(820), 제 1 내지 제 K+L 관통 전극들(830_1~830_K+L), 배선층(840), 제 1 내지 제 K+L 하부 단자들(850_1~850_K+L), 제 1 내지 제 K+L 상부 단자들(860_1~860_K+L), 및 제 1 회로(880)는 도 8에서 전술한 제 O+1 반도체 다이(710_O+1)의 구성 요소들(720, 730_1~730_K+L, 740, 750_1~750_K+L, 760_1~760_K+L, 780)과 각각 실질적으로 동일하게 제조될 수 있다.
제 1 및 제 O+1 반도체 다이들(810_1, 810_O+1) 각각의 제 S 내지 제 S+T 관통 전극들(830_S~830_S+T), 제 S 내지 제 S+T 하부 단자들(850_S~850_S+T), 제 S 내지 제 S+T 상부 단자들(860_S~860_S+T), 및 제 2 회로(890)는 도 4에서 전술한 제 1 반도체 다이(310_1)의 구성 요소들(330_K+1~330_K+L, 350_K+1~350_K+L, 360_K+1~360_K+L, 390)과 각각 실질적으로 동일하게 제조될 수 있다.
도 10은 본 발명의 실시 예에 따른 반도체 장치가 적용된 전자 장치를 예시적으로 보여주는 도면이다. 전자 장치(1000)는 SoC(system on chip; 1100), 기판(1200), 및 반도체 장치(1300)를 포함할 수 있다. 도 10에서, 반도체 장치(1300)는 메모리 장치로서 사용될 수 있다.
SoC(1100)는 어플리케이션 프로세서(application processor; AP)로서 전자 장치(1000)의 전반적인 동작을 제어할 수 있다. SoC(1100)는 전자 장치(1000)가 지원하는 어플리케이션에 따라 프로그램을 실행하고, 반도체 장치(1300)로부터 프로그램 실행과 관련된 데이터를 수신하거나 또는 프로그램 실행의 결과를 반도체 장치(1300)로 전송할 수 있다. SoC(1100)는 기판(1200)의 일면에 배치될 수 있고, SoC(1100)의 일면에는 솔더 볼 또는 범프가 배치될 수 있다. 솔더 볼 또는 범프를 통해 SoC(1100)와 기판(1200)은 서로 전기적으로 연결될 수 있다.
기판(1200)은 SoC(1100)와 반도체 장치(1300)간의 입출력 경로를 제공할 수 있다. 예를 들어, 기판(1200)은 인쇄 회로 기판, 연성 회로 기판, 세라믹 기판, 또는 인터포저(interposer)일 수 있다. 기판(1200)이 인터포저인 경우, 기판(1200)은 실리콘 웨이퍼를 이용하여 제조될 수 있다. 도 10을 참조하면, 기판(1200)의 내부에는 다수의 배선들이 형성될 수 있다.
반도체 장치(1300)는 수직 방향으로 적층된 다수의 메모리 다이들을 포함할 수 있다. 예를 들어, 반도체 장치(1300)는 고대역폭을 제공하는 HBM 장치일 수 있다. 반도체 장치(1300)는 SoC(1100)가 배치된 기판(1200)의 일면에 배치될 수 있다. 반도체 장치(1300)의 일면에는 솔더 볼 또는 범프가 배치될 수 있다. 솔더 볼 또는 범프를 통해, 반도체 장치(1300)와 기판(1200)은 서로 전기적으로 연결될 수 있다. 반도체 장치(1300)는 제 1 반도체 다이(1310), 제 2 반도체 다이(1320), 및 버퍼 다이(1330)를 포함할 수 있다. 설명의 편의를 위해, 도 10에서 반도체 다이들의 수는 단지 2개로만 도시되었으나, 본 발명의 범위는 이에 제한되지 않는다.
제 1 반도체 다이(1310)는 제 1 회로 영역(1311) 및 제 1 관통 전극 영역(1312)을 포함할 수 있다. 제 2 반도체 다이(1320)는 제 2 회로 영역(1321) 및 제 2 관통 전극 영역(1322)을 포함할 수 있다. 제 1 및 제 2 회로 영역들(1311, 1322) 각각에는 도 1 그리고 도 3 내지 도 9에서 전술한 제 1 또는 제 2 회로들이 배치될 수 있다. 제 1 및 제 2 관통 전극 영역들(1312, 1322) 각각에는 도 1 그리고 도 3 내지 도 9에서 전술한 관통 전극들이 배치될 수 있다. 제 1 및 제 2 반도체 다이들(1310, 1320) 각각은 도 1 그리고 도 3 내지 도 9에서 전술한 반도체 다이들 중 어느 하나일 수 있다.
버퍼 다이(1330)는 관통 전극들을 통해 제 1 관통 전극 영역(1312) 및 제 2 관통 전극 영역(1322)과 연결될 수 있다. 버퍼 다이(1330)는 관통 전극들을 통해 제 1 및 제 2 반도체 다이들(1310, 1320)로 VDD를 공급하거나 제공할 수 있다. 버퍼 다이(1330)는 외부로부터 데이터를 수신하고 관통 전극들을 통해 수신된 데이터를 제 1 및 제 2 반도체 다이들(1310, 1320)로 전송할 수 있다. 버퍼 다이(1330)는 제 1 및 제 2 반도체 다이들(1310, 1320)에 저장된 데이터를 관통 전극들을 통해 수신하고, 수신된 데이터를 외부로 출력할 수 있다. 버퍼 다이(1330)는 제 1 및 제 2 반도체 다이들(1310, 1320)을 각각 구동하기 위한 제 1 및 제 2 버퍼 회로들(1331, 1332)을 포함할 수 있다.
도 11은 본 발명의 실시 예에 따른 반도체 장치가 적용된 다른 전자 장치를 예시적으로 보여주는 블록도이다. 전자 장치(2000)는 MIPI(mobile industry processor interface) 연합(alliance)에 의해 제안된 인터페이스들을 이용하거나 지원할 수 있는 전자 장치로 구현될 수 있다. 예를 들어, 전자 장치(2000)는 서버, 컴퓨터, 스마트폰, 태블릿(tablet), PDA(personal digital assistant), 디지털 카메라(digital camera), PMP(portable multimedia player), 웨어러블(wearable) 장치, 사물 인터넷(internet of things; IoT) 장치 등 중 하나일 수 있으나, 이에 한정되지 않는다.
전자 장치(2000)는 SoC(2100) 및 메모리 장치(2200)를 포함할 수 있다. SoC(2100)는 어플리케이션 프로세서일 수 있다. 메모리 장치(2200)는 도 1 내지 도 9에서 전술한 반도체 장치들(100~800) 중 어느 하나일 수 있다.
전자 장치(2000)는 SoC(2100)와 통신하는 디스플레이(2310)를 포함할 수 있다. SoC(2100)는 DSI(display serial interface)에 따라 DSI 장치(2315)와 통신할 수 있다. 예를 들어, DSI 장치(2315)에는 광 디시리얼라이저(DES)가 구현될 수 있다.
전자 장치(2000)는 SoC(2100)와 통신하는 이미지 센서(2320)를 포함할 수 있다. SoC(2100)는 CSI(camera serial interface)에 따라 CSI 장치(2325)와 통신할 수 있다. 예를 들어, CSI 장치(2325)에는 광 시리얼라이저(SER)가 구현될 수 있다.
전자 장치(2000)는 SoC(2100)와 통신하는 RF(radio frequency) 칩(2330)을 더 포함할 수 있다. RF 칩(2330)은 물리 계층(2331), DigRF 슬레이브(2332), 및 안테나(2333)를 포함할 수 있다. 예를 들어, RF 칩(2330)의 물리 계층(2331)과 SoC(2100)는 MIPI 연합에 의해 제안된 DigRF 인터페이스에 의해 서로 데이터를 교환할 수 있다.
전자 장치(2000)는 임베디드/카드 스토리지(2340)를 더 포함할 수 있다. 임베디드/카드 스토리지(2340)는 SoC(2100)로부터 제공된 데이터를 저장할 수 있고, 메모리 장치(2200)로부터 제공된 데이터를 영구적으로 저장할 수 있다. 전자 장치(2000)는 WiMax(worldwide interoperability for microwave access, 2350), WLAN(wireless local area network, 2360), UWB(ultra wide band, 2370) 등을 통해 외부 시스템과 통신할 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
100: 반도체 장치;
110_1~110_M: 제 1 내지 제 M 반도체 다이들;
120: 기판
130_1~130_K: 제 1 내지 제 K 관통 전극들;
140: 배선층;
150_1~150_K: 제 1 내지 제 K 하부 단자들;
160_1~160_K: 제 1 내지 제 K 상부 단자들;

Claims (20)

  1. 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함하되,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    기판;
    상기 제 1 방향으로 상기 기판을 관통하는 제 1 내지 제 K 관통 전극들; 및
    상기 제 1 관통 전극과 전기적으로 연결된 전력 공급 라인을 통해 전압 및 전류를 제공받는 제 1 회로를 포함하고, M 및 K는 각각 2 이상의 정수이고,
    상기 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 상기 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층되고, N은 1 이상 M-1 이하의 정수이고,
    상기 제 N 반도체 다이의 제 1 내지 제 K 관통 전극들 각각은, 상기 제 N+1 반도체 다이의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑(overlapping)되지 않는 관통 전극과 전기적으로 연결되고, 그리고
    상기 제 1 반도체 다이의 제 1 내지 제 K 관통 전극들은 상기 전압 및 상기 전류를 공급하는 전력원과 연결되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 N 반도체 다이의 상기 제 1 관통 전극은 상기 제 N+1 반도체 다이의 상기 제 K 관통 전극과 전기적으로 연결되고, 그리고
    상기 제 N 반도체 다이의 상기 제 2 내지 제 K 관통 전극들은 상기 제 N+1 반도체 다이의 상기 제 1 내지 제 K-1 관통 전극들과 각각 전기적으로 연결되는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 회로는 상기 제 2 내지 제 K 관통 전극들과 전기적으로 연결되지 않는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 K 관통 전극들은 제 1 내지 제 G 그룹들로 분류되고, G는 2이상 K-1 이하의 정수이고, 그리고
    상기 제 1 내지 제 G 그룹들 각각에 포함된 관통 전극들은 서로 전기적으로 연결되는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 제 1 회로 및 상기 전력 공급 라인은 상기 제 1 내지 제 G 그룹들 중 상기 제 1 관통 전극을 포함하는 그룹의 관통 전극들과 전기적으로 연결되는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 제 1 내지 제 G 그룹들 각각에 포함된 상기 관통 전극들의 수는 적어도 두 개 이상인 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 그룹에 포함된 관통 전극들의 수와 상기 제 2 그룹에 포함된 관통 전극들의 수는 서로 다른 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    상기 제 1 방향으로 상기 기판을 관통하는 제 K+1 내지 제 K+L 관통 전극들; 및
    상기 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결된 전력 공급 라인을 통해 상기 전압 및 상기 전류를 제공받는 제 2 회로를 더 포함하되,
    상기 제 N 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들은 평면적 관점에서 오버래핑되는 상기 제 N+1 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결되고, 그리고
    상기 제 1 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들은 상기 전력원과 연결되는 반도체 장치.
  9. 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함하되,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    기판;
    상기 제 1 방향으로 상기 기판을 관통하는 제 1 내지 제 K 관통 전극들;
    상기 제 1 내지 제 K 관통 전극들과 전기적으로 연결된 전력 공급 라인들을 선택하는 제 1 내지 제 S 스위치들; 및
    상기 제 1 내지 제 S 스위치들 중 하나를 통해 전압 및 전류를 제공받는 제 1 회로를 포함하고, M, K, 및 S는 각각 2 이상의 정수이고,
    상기 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 상기 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층되고, N은 1 이상 M-1 이하의 정수이고,
    상기 제 N 반도체 다이의 제 1 내지 제 K 관통 전극들 각각은 상기 제 N+1 반도체 다이의 제 1 내지 제 K 관통 전극들 중 평면적 관점에서 오버래핑(overlapping)되는 관통 전극과 전기적으로 연결되고, 그리고
    상기 제 1 반도체 다이의 제 1 내지 제 K 관통 전극들은 상기 전압 및 상기 전류를 공급하는 전력원과 연결되는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 K와 상기 S는 서로 같고,
    상기 전력 공급 라인들 각각은 상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 K 관통 전극들 중 어느 하나 및 상기 제 1 내지 제 S 스위치들 중 어느 하나와 전기적으로 연결되고,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 K 관통 전극들은 서로 전기적으로 연결되지 않고, 그리고
    상기 제 N 반도체 다이의 제 1 내지 제 S 스위치들 중 어느 하나를 통해 제 1 회로와 전기적으로 연결된 관통 전극과, 상기 제 N+1 반도체 다이의 제 1 내지 제 S 스위치들 중 어느 하나를 통해 제 1 회로와 전기적으로 연결된 관통 전극은 서로 전기적으로 연결되지 않은 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 N+1 반도체 다이의 상기 제 1 회로와 전기적으로 연결된 전력 공급 라인의 길이는 상기 제 N 반도체 다이의 상기 제 1 회로와 전기적으로 연결된 전력 공급 라인의 길이보다 짧은 반도체 장치.
  12. 제 9 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 S 스위치들은 상기 제 1 내지 제 M 반도체 다이들 각각의 스택 식별자에 기초하여 상기 전력 공급 라인들을 선택하는 반도체 장치.
  13. 제 9 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 S 스위치들은 상기 제 1 회로의 동작 모드에 기초하여 상기 전력 공급 라인들을 선택하는 반도체 장치.
  14. 제 9 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 내지 제 K 관통 전극들은 제 1 내지 제 G 그룹들로 분류되고, G는 2이상 K-1 이하의 정수이고,
    상기 제 1 내지 제 G 그룹들 각각에 포함된 관통 전극들은 서로 전기적으로 연결되고, 그리고
    상기 전력 공급 라인들 각각은 상기 제 1 내지 제 G 그룹들 각각에 포함된 상기 관통 전극들 및 상기 제 1 내지 제 S 스위치들 중 어느 하나와 전기적으로 연결되고, G는 S와 같은 반도체 장치.
  15. 제 14 항에 있어서,
    상기 제 1 그룹에 포함된 관통 전극들의 수와 상기 제 2 그룹에 포함된 관통 전극들의 수는 서로 다른 반도체 장치.
  16. 제 9 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    상기 제 1 방향으로 상기 기판을 관통하는 제 K+1 내지 제 K+L 관통 전극들; 및
    상기 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결된 전력 공급 라인을 통해 상기 공급 전압을 제공받는 제 2 회로를 더 포함하되,
    상기 제 N 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들은 평면적 관점에서 오버래핑되는 상기 제 N+1 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결되는 반도체 장치.
  17. 제 1 방향으로 적층된 제 1 내지 제 M 반도체 다이들을 포함하되,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    기판;
    상기 제 1 방향으로 상기 기판을 관통하는 제 1 내지 제 K 관통 전극들;
    상기 제 1 방향으로 상기 기판을 관통하는 제 K+1 내지 제 K+L 관통 전극들; 및
    상기 제 1 내지 제 K 관통 전극들과 전기적으로 연결된 전력 공급 라인을 통해 전압 및 전류를 제공받는 제 1 회로를 포함하고, M, K, 및 L은 각각 2 이상의 정수이고,
    상기 제 1 내지 제 M 반도체 다이들 중 제 O+1 반도체 다이는, 상기 제 1 내지 제 M 반도체 다이들 중 제 O 반도체 다이 상에 적층되고, O는 1 이상 M-1 이하의 정수이고,
    상기 제 O 반도체 다이의 제 1 내지 제 K 관통 전극들은 평면적 관점에서 오버래핑(overlapping)되지 않는 상기 제 O+1 반도체 다이의 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결되고, 그리고 상기 제 O 반도체 다이의 상기 제 K+1 내지 제 K+L 관통 전극들은 평면적 관점에서 오버래핑되지 않는 상기 제 O+1 반도체 다이의 제 1 내지 제 K 관통 전극들과 전기적으로 연결되고,
    상기 제 1 내지 제 M 반도체 다이들 중 제 N+1 반도체 다이는, 상기 제 1 내지 제 M 반도체 다이들 중 제 N 반도체 다이 상에 적층되고, N은 1 이상 M-1 이하의 정수이고 상기 O와 다르고,
    상기 제 N 반도체 다이의 제 1 내지 제 K+L 관통 전극들 각각은, 상기 제 N+1 반도체 다이의 제 1 내지 제 K+L 관통 전극들 중 평면적 관점에서 오버래핑되는 관통 전극과 각각 전기적으로 연결되고, 그리고
    상기 제 1 반도체 다이의 상기 제 1 내지 제 K 관통 전극들 및 상기 제 K+1 내지 제 K+L 관통 전극들은 상기 전압 및 상기 전류를 공급하는 전력원과 연결되는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각의 상기 제 1 회로는 상기 제 K+1 내지 제 K+L 관통 전극들과 전기적으로 연결되지 않는 반도체 장치.
  19. 제 17 항에 있어서,
    상기 제 1 내지 제 O 반도체 다이들 및 상기 제 O+2 내지 제 M 반도체 다이들은 동일하게 제조되는 반도체 장치.
  20. 제 17 항에 있어서,
    상기 제 1 내지 제 M 반도체 다이들 각각은:
    상기 제 1 방향으로 상기 기판을 관통하는 제 S 내지 제 S+T 관통 전극들; 및
    상기 제 S 내지 제 S+T 관통 전극들과 전기적으로 연결된 전력 공급 라인을 통해 상기 전압 및 상기 전류를 제공받는 제 2 회로를 더 포함하되,
    상기 제 O 반도체 다이의 제 S 내지 제 S+T 관통 전극들은 상기 제 O+1 반도체 다이의 제 S 내지 제 S+T 관통 전극들과 전기적으로 연결되고,
    상기 제 N 반도체 다이의 제 S 내지 제 S+T 관통 전극들은 평면적 관점에서 오버래핑되는 상기 제 N+1 반도체 다이의 제 S 내지 제 S+T 관통 전극들과 전기적으로 연결되고, 그리고
    상기 제 1 반도체 다이의 제 S 내지 제 S+T 관통 전극들은 상기 전력원과 연결되는 반도체 장치.
KR1020180012102A 2018-01-31 2018-01-31 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치 Active KR102498883B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180012102A KR102498883B1 (ko) 2018-01-31 2018-01-31 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치
TW107145082A TWI781261B (zh) 2018-01-31 2018-12-13 包含分佈電流的矽通孔的半導體裝置
EP18212994.0A EP3522214B1 (en) 2018-01-31 2018-12-17 Semiconductor device including through silicon vias distributing current
CN201811580255.4A CN110098163B (zh) 2018-01-31 2018-12-24 包括分布电流的硅通孔的半导体装置
SG10201900388VA SG10201900388VA (en) 2018-01-31 2019-01-16 Semiconductor Device Including Through Silicon Vias Distributing Current
US16/263,408 US10784184B2 (en) 2018-01-31 2019-01-31 Semiconductor device including through silicon vias distributing current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180012102A KR102498883B1 (ko) 2018-01-31 2018-01-31 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20190092854A KR20190092854A (ko) 2019-08-08
KR102498883B1 true KR102498883B1 (ko) 2023-02-13

Family

ID=64901856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012102A Active KR102498883B1 (ko) 2018-01-31 2018-01-31 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치

Country Status (6)

Country Link
US (1) US10784184B2 (ko)
EP (1) EP3522214B1 (ko)
KR (1) KR102498883B1 (ko)
CN (1) CN110098163B (ko)
SG (1) SG10201900388VA (ko)
TW (1) TWI781261B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532349B2 (en) * 2021-04-02 2022-12-20 Micron Technology, Inc. Power distribution for stacked memory
CN116108900A (zh) * 2021-11-05 2023-05-12 安徽寒武纪信息科技有限公司 加速器结构、生成加速器结构的方法及其设备
US11721385B2 (en) * 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory
US12341132B2 (en) 2022-03-03 2025-06-24 Changxin Memory Technologies, Inc. Semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150359A1 (en) 2006-12-22 2008-06-26 Elpida Memory, Inc. Semiconductor device and power supply for the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174841B2 (en) 2009-04-27 2012-05-08 International Business Machines Corporation Adaptive interconnect structure
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP5490482B2 (ja) * 2009-10-09 2014-05-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
US9437561B2 (en) 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
JP2012230961A (ja) * 2011-04-25 2012-11-22 Elpida Memory Inc 半導体装置
US8878369B2 (en) 2011-08-15 2014-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Low power/high speed TSV interface design
US8599595B1 (en) 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
JP5932324B2 (ja) * 2011-12-21 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその試験方法
JP6054029B2 (ja) * 2011-12-22 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップおよび半導体装置
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
US20150270250A1 (en) 2012-11-13 2015-09-24 Ps4 Luxco S.A.R.L. Semiconductor device
KR102101403B1 (ko) 2013-12-30 2020-04-17 에스케이하이닉스 주식회사 채널을 초기화시키는 3차원 반도체 장치
JP2015141725A (ja) 2014-01-28 2015-08-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える情報処理システム
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9559086B2 (en) 2015-05-29 2017-01-31 Micron Technology, Inc. Semiconductor device with modified current distribution
JP6672626B2 (ja) 2015-07-22 2020-03-25 富士通株式会社 半導体装置および半導体装置の制御方法
JP6528592B2 (ja) 2015-08-17 2019-06-12 富士通株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150359A1 (en) 2006-12-22 2008-06-26 Elpida Memory, Inc. Semiconductor device and power supply for the same

Also Published As

Publication number Publication date
US20190237390A1 (en) 2019-08-01
CN110098163B (zh) 2024-03-08
EP3522214A1 (en) 2019-08-07
CN110098163A (zh) 2019-08-06
EP3522214B1 (en) 2024-05-01
SG10201900388VA (en) 2019-08-27
TWI781261B (zh) 2022-10-21
KR20190092854A (ko) 2019-08-08
US10784184B2 (en) 2020-09-22
TW201941380A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
US10991640B2 (en) Semiconductor packages including bridge die
US10985106B2 (en) Stack packages including bridge dies
US11322446B2 (en) System-in-packages including a bridge die
US20200273799A1 (en) System-in-packages including a bridge die
US9748201B2 (en) Semiconductor packages including an interposer
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US10741529B2 (en) Semiconductor packages
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
KR102498883B1 (ko) 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
US20150179608A1 (en) Embedded packages having a connection joint group
US11804257B2 (en) Power distribution for stacked memory
US20190319009A1 (en) Chip stack packages
US9214451B2 (en) Semiconductor chip including a spare bump and stacked package having the same
TW202101710A (zh) 包含支撐基板的堆疊封裝件
CN113257787B (zh) 包括层叠在基础模块上的芯片的半导体封装
US20230386977A1 (en) Semiconductor chip including through electrode, and semiconductor package including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180131

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180131

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220525

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration