[go: up one dir, main page]

KR102403248B1 - 통신용 증폭 반도체 패키지 - Google Patents

통신용 증폭 반도체 패키지 Download PDF

Info

Publication number
KR102403248B1
KR102403248B1 KR1020150130155A KR20150130155A KR102403248B1 KR 102403248 B1 KR102403248 B1 KR 102403248B1 KR 1020150130155 A KR1020150130155 A KR 1020150130155A KR 20150130155 A KR20150130155 A KR 20150130155A KR 102403248 B1 KR102403248 B1 KR 102403248B1
Authority
KR
South Korea
Prior art keywords
bonding
insulator
mounting space
layer
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150130155A
Other languages
English (en)
Other versions
KR20170032617A (ko
Inventor
이지형
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020150130155A priority Critical patent/KR102403248B1/ko
Publication of KR20170032617A publication Critical patent/KR20170032617A/ko
Application granted granted Critical
Publication of KR102403248B1 publication Critical patent/KR102403248B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 통신용 증폭 반도체 패키지에 관한 것으로 상면과 하면이 통전되는 구조를 가지는 통신용 증폭 반도체용 기판 상에 실장되며 서로 와이어 본딩으로 연결되는 능동소자와 수동소자, 상기 통신용 증폭 반도체용 기판 상에 적층되어 일체화되며 상기 능동소자와 상기 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지며 상면과 하면에 각각 접합용 금속층이 형성된 세라믹 재질의 절연체, 상기 절연체 상에 장착되어 상기 실장공간을 밀폐시키는 커버 리드부재, 상기 커버 리드부재의 외측에 배치되며 상기 능동소자 및 상기 수동소자를 외부회로와 연결하기 위한 리드 프레임부재를 포함하며, 상기 실장공간 내에서 상기 접합용 금속층은 상기 능동소자 또는 상기 수동소자와 와이어 본딩으로 연결되고, 상기 리드 프레임부재는 상기 커버 리드부재의 외측에서 일단부 측이 상기 접합용 금속층 상에 접합되어 고정되어 상기 접합용 금속층을 통해 상기 능동소자 및 상기 수동소자와 전기적으로 연결되어 커버 리드부재와 상기 절연체의 접합부분에서의 기밀성과 내구성을 크게 향상시킴으로써 작동 신뢰성을 확보할 수 있다.

Description

통신용 증폭 반도체 패키지{Amplification Semiconductor Package For communication}
본 발명은 통신용 증폭 반도체 패키지에 관한 것으로 더 상세하게는 통신용 증폭 반도체 패키지의 실장공간을 견고하게 밀폐시켜 내구성 및 작동 신뢰성이 향상된 통신용 증폭 반도체 패키지에 관한 것이다.
일반적으로 통신용 증폭 반도체 패키지는 능동소자와 수동소자를 활용하여 하나의 반도체 칩 위에 고주파 회로를 구현한 것이다.
상기 통신용 증폭 반도체 패키지는, 통신용 증폭 반도체용 기판 상에서 상기 능동소자와 상기 수동소자는 와이어본딩으로 서로 연결되고, 상기 통신용 증폭 반도체용 기판 상에 절연체로 절연되어 장착된 리드 프레임부재에 와이어 본딩으로 연결되는 구조를 가진다.
상기 절연체는 알루미나(Al2O3) 등의 세라믹 재질로 이루어지고, 상기 통신용 증폭 반도체용 기판 상에 브레이징으로 접합되어 장착되고 있다.
도 1을 참고하면, 상기 절연체는 통신용 증폭 반도체용 기판(10') 상에서 능동소자(20')와 수동소자(30')의 실장공간을 둘러싸는 형상으로 형성되어 상기 통신용 증폭 반도체용 기판(10') 상에 브레이징으로 접합되어 장착된다.
또한, 상기 절연체(40')의 양측에는 상기 능동소자(20') 또는 상기 수동소자(30')와 와이어 본딩으로 연결되는 리드 프레임부재(60')가 브레이징으로 접합되고, 상기 절연체(40')의 상면으로 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 즉, 상기 절연체(40')의 내부 공간을 밀폐시키는 커버 리드부재(50')가 에폭시 등의 접착제로 부착된다.
그러나 상기 커버 리드부재(50')의 하부면은 평면으로 형성되고, 상기 절연체(40')의 상면도 평면으로 형성되어 에폭시 등의 접착제만으로 합성수지 재질의 상기 커버 리드부재(50')가 세라믹 재질의 상기 절연체(40')의 상면에 견고히 접착되기 어렵다.
또한, 합성수지재로 제조되는 상기 커버 리드부재(50')는 세라믹 재질의 상기 절연체(40') 뿐만 아니라 금속재질의 상기 리드 프레임부재(60')의 상면과도 접착제를 통해 접착되는 구조를 가지므로 평면 상에서 에폭시 등의 접착제만으로 상기 커버 리드부재(50')가 상기 리드 프레임부재(60')의 상면에 견고히 접착되기 어렵다.
따라서, 상기 커버 리드부재(50')와 상기 절연체(40')의 접착부분 및 상기 커버 리드부재(50')와 상기 리드 프레임부재(60')의 접착 부분에서 외부 충격 등 외부요인에 의해 균열 등이 쉽게 발생될 수 있다.
또한, 상기 커버 리드부재(50')는 상기 절연체(40') 상에 안착되어 상기 커버 리드부재(50')를 관통하여 일단부의 일부분이 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 내에 배치되어 상기 소자와 와이어 본딩하는 부분이 되고, 타단부의 일부분이 상기 커버 리드부재(50')의 외측으로 돌출되어 외부 회로와 연결되는 부분이 된다.
즉, 상기 커버 리드부재(50')는 상기 절연체(40') 상에 안착되어 상기 커버 리드부재(50')를 관통하여 양 단부가 상기 커버 리드부재(50')를 기준으로 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 내부와 외부에 각각 배치되므로 상기 커버 리드부재(50')와 상기 커버 리드부재(50')의 사이의 접합부분에서 밀폐가 견고히 이루어지기 어려운 문제점이 있었다.
특히, 상기 커버 리드부재(50')와 상기 커버 리드부재(50')의 사이 접착부분이 외부 충격에 의해 쉽게 손상되어 균열이 발생되는 경우가 빈번히 발생되고 있다.
이와 같은 균열이 발생하면, 통신용 증폭 반도체의 오작동이 유발되어 작동 신뢰성이 저하되며, 내구성이 크게 저하되어 빈번하게 교체가 이루어져야 하는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 리드 프레임을 절연체의 외측에 배치시켜 고정시킴으로써 통신용 증폭 반도체의 실장공간을 견고하게 밀폐할 수 있고, 내구성 및 작동 신뢰성이 향상된 통신용 증폭 반도체 패키지를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 통신용 증폭 반도체 패키지는, 통신용 증폭 반도체용 기판; 상기 통신용 증폭 반도체용 기판 상에 적층되어 능동소자와 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지는 세라믹 재질의 절연체; 상기 절연체에 안착되며, 상기 능동소자 및 수동소자를 외부회로와 연결하기 위한 리드 프레임부재; 및 상기 절연체에 결합되어 상기 실장공간을 밀폐시키는 커버 리드부재;를 포함하며, 상기 절연체는, 상기 실장공간을 구분하는 구획벽부; 상기 구획벽부를 기준으로 상기 실장공간의 외측으로 상기 구획벽부와 단차지게 형성된 리드 프레임 안착부; 상기 구획벽부를 기준으로 상기 실장공간의 내측으로 상기 구획벽부와 단차지게 형성된 와이어 본딩부; 및 상기 리드 프레임 안착부와 와이어 본딩부의 상면에서 상기 구획벽부를 관통하여 형성되는 전극층을 포함하며, 상기 절연체의 내부에는 상면과 하면에 각각 형성된 접합용 금속층을 전기적으로 연결하는 연결 도전체가 채워진 비아홀을 포함하는 것을 특징으로 한다.
또한, 상기 절연체는, 상기 커버 리드부재와 마주보는 면에 접합용 금속층이 형성되어, 상기 실장공간을 밀폐시키는 커버 리드부재와 브레이징 접합 또는 유테틱 본딩되는 것을 특징으로 한다.
그리고, 상기 접합용 금속층 상에는 접합용 도금층이 도금으로 형성되고, 상기 접합용 도금층은 용융되어 상기 절연체와 상기 커버 리드부재를 접합시키는 브레이징 접합층 또는 유테틱 본딩층을 형성하는 것을 특징으로 한다.
한편, 상기 절연체는 상기 통신용 증폭 반도체용 기판과 마주보는 면에 접합용 도금층이 형성된 접합용 금속층이 형성되고, 상기 접합용 도금층은 용융되어 상기 절연체와 상기 통신용 증폭 반도체용 기판을 접합시키는 브레이징 접합층 또는 유테틱 본딩층을 형성하는 것을 특징으로 한다.
그리고, 상기 커버 리드부재는, 상기 절연체와 마주보는 면에 상기 실장공간을 둘러싸는 형태로 형성되어 상기 절연체 상에 고정되는 테두리부가 돌출되어 형성되고, 상기 테두리부는 상기 절연체보다 폭이 작게 형성된 부분이 적어도 2개 이상 형성되어, 상기 실장공간의 내측과, 외측에 상기 능동소자 또는 수동소자와 와이어 본딩되는 부분과 상기 리드 프레임부재가 안착되어 접합되는 부분을 구분하는 것을 특징으로 한다.
또한, 상기 절연체는, 구획벽부를 기준으로 상기 실장공간의 외측과 내측에 각각 상기 구획벽부의 상면에서 함몰되어 상기 구획벽부의 상면과 단차지게 리드 프레임 안착부와 와이어 본딩부가 형성되며, 상기 리드 프레임 안착부와 상기 와이어 본딩부에는 전극층이 구비되고, 상기 구획벽부에는 상기 전극층을 전기적으로 연결 가능하게 하는 전극 연결 도전층이 구비되는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 리드 프레임부재를 실장공간의 외측에 배치하고 커버 리드부재와 절연체를 접합시키기 위한 접합용 금속층을 통해 실장공간 내의 소자와 상기 리드프레임부재가 연결시키므로 커버 리드부재와 상기 절연체의 접합부분에서의 기밀성과 내구성을 크게 향상시키는 효과가 있다.
본 발명은 유텍팅 본딩으로 커버 리드부재를 상기 절연체 상에 접합시켜 능동소자와 수동소자의 실장공간을 견고하게 밀폐시켜 통신용 증폭 반도체의 내구성 및 작동 신뢰성을 향상시키는 효과가 있다.
도 1은 종래 통신용 증폭 반도체 패키지를 도시한 단면도
도 2는 본 발명에 따른 통신용 증폭 반도체 패키지의 일 실시예를 도시한 분해사시도
도 3은 도 2의 A-A'단면도
도 4는 본 발명에 따른 통신용 증폭 반도체 패키지에서 절연체를 제조하는 방법에 대한 일실시 예를 도시한 도면
도 5는 도 4의 B-B'단면도
도 6은 도 4의 D-D'단면도
도 7은 본 발명에 따른 통신용 증폭 반도체 패키지의 다른 실시예를 도시한 단면도
도 8 내지 도 10은 본 발명에 따른 통신용 증폭 반도체 패키지의 또 다른 실시예를 도시한 단면도
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2는 본 발명에 따른 통신용 증폭 반도체 패키지의 일 실시예를 도시한 분해사시도이고, 도 3은 도 2의 A-A'단면도이다.
도 2 및 도 3을 참고하면, 본 발명의 일 실시예에 따른 통신용 증폭 반도체 패키지는 능동소자(20)와 수동소자(30)가 실장되는 통신용 증폭 반도체용 기판(10)을 포함한다.
상기 통신용 증폭 반도체용 기판(10)은 몰리브덴 기재의 양면에 동박을 접합시켜 제조된 것을 일 예로 하며, 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 상면과 하면이 통전되는 구조를 가져 통신용 증폭 반도체에서 GND 역할을 하기에 충분한 도전성을 가지도록 다양하게 제조 가능함을 밝혀둔다.
본 발명에 따른 통신용 증폭 반도체 패키지는, 상기 능동소자(20)가 LDMOS(Lateral Double diffused MOS)인 것을 일 예로 하고, 수동소자(30)로 복수의 커패시터(capacitor)인 RF 반도체인 것을 일 예로 한다.
상기 통신용 증폭 반도체용 기판(10)의 상면에는 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 실장공간을 둘러싸는 절연체(40)가 일체로 접합된다.
상기 절연체(40)는 알루미나(Al2O3) 등의 세라믹 재질로 이루어지는 것을 일 예로 한다.
상기 절연체(40)는 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 실장공간의 둘레를 막는 형태를 가지며, 상기 통신용 증폭 반도체용 기판(10)에 대응되는 형상을 가지고 복수의 프레임부가 서로 연결되어 내부에 실장공간을 형성하는 중공부가 형성된 형태를 가지는 것을 일 예로 한다.
상기 통신용 증폭 반도체용 기판(10)은 사각 형상을 가지는 것을 일 예로 하고, 상기 절연체(40)는 상기 통신용 증폭 반도체용 기판(10)의 각 면방향을 막아 즉, 상기 실장공간이 사방이 막힌 형태로 형성되도록 4개의 프레임이 연결된 형태를 가지는 것을 일 예로 한다.
상기 절연체(40)의 상면에는 상기 능동소자(20) 및 상기 수동소자(30)를 외부회로와 연결하기 위한 리드 프레임부재(60)가 장착된다.
상기 절연체(40)는, 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 각각 상기 구획벽부(41)의 상면에서 함몰되어 상기 구획벽부(41)의 상면과 단차지게 리드 프레임 안착부(42)와 와이어 본딩부(43)가 형성된다.
또한, 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에는 상기 구획벽부(41)를 관통하는 전극층(100)이 형성된다.
상기 전극층(100)은 도전성 페이스트로 소결되어 형성되는 것을 일 예로 하며, 은페이스트 또는 구리페이스트로 형성된 것을 일 예로 한다.
상기 전극층(100)은 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에서 상기 구획벽부(41)를 관통하여 상기 리드 프레임부재(60)와 상기 능동소자(20) 또는 상기 리드 프레임부재(60)와 상기 수동소자(30)를 전기적으로 연결한다.
상기 전극층(100)은 상기 구획벽부(41)를 관통하여 상기 절연체(40)의 상면에서 함몰된 형태로 단차지게 형성되어 상기 절연체(40)의 상면에 형성되는 접합용 금속층(70)과 절연된다.
상기 리드 프레임부재(60)는 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측에서 상기 리드 프레임 안착부(42) 상에 형성된 상기 전극층(100)에 브레이징 접합 또는 유테틱 본딩되어 고정된다.
또한, 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 구획벽부(41)를 기준으로 상기 실장공간의 내측에서 상기 전극층(100)과 와이어 본딩으로 연결된다.
상기 능동소자(20) 또는 상기 수동소자(30)는 상기 전극층(100)을 통해 상기 리드 프레임부재(60)와 전기적으로 연결된다.
상기 절연체(40)는, 하면에 접합용 금속층(70)이 형성되고, 상기 접합용 금속층(70)을 통해 상기 통신용 증폭 반도체용 기판(10) 상에 브레이징 접합 또는 유테틱 본딩되어 장착된다.
또한, 상기 절연체(40)는, 상면에 접합용 금속층(70)이 형성되고, 상기 접합용 금속층(70)을 통해 상기 실장공간을 밀폐시키는 커버 리드부재(50)와 브레이징 접합 또는 유테틱 본딩되는 것을 일 예로 한다.
도 4 및 도 5를 참고하면, 상기 절연체(40)는 소성 전 두개의 그린 세라믹프레임부재를 맞붙인 상태에서 소성하여 일체화함으로써 제조되는 것이다.
더 상세하게는, 상기 절연체(40)를 제조하는 방법은, 상기 통신용 증폭 반도체용 기판(10)의 상에 형성되는 실장 공간을 둘러싸는 형상으로 성형된 제1그린 세라믹프레임부재(40a)와 상기 통신용 증폭 반도체용 기판(10)의 상에 형성되는 실장 공간을 둘러싸는 형상으로 성형되고 상기 제1그린 세라믹프레임부재(40a) 상에 적층되며 상기 제1그린 세라믹프레임부재(40a)보다 폭이 작게 형성된 구획벽부(41)가 이격되게 형성된 제2그린 세라믹프레임부재(40b)를 준비하는 그린 세라믹프레임 준비단계(S100);
상기 제1그린 세라믹프레임부재(40a)의 하면에 도전성 페이스트를 도포하여 접합용 금속층(70)을 형성하고 상기 구획벽부(41)가 안착되는 부분에 도전성 페이스트를 도포하여 전극층(100)을 형성하는 도전성 페이스트 도포단계(S200); 및
상기 제1그린 세라믹프레임부재(40a)의 상면에 상기 제2그린 세라믹프레임부재(40b)를 적층하고 맞붙여 일체로 소성하는 단계(S300)를 포함한다.
상기 소성하는 단계(S300)를 통해 상기 제1그린 세라믹프레임부재(40a)와 상기 제2그린 세라믹프레임부재(40b)는 일체로 소성되어 상기 절연체(40)로 제조되고, 상기 도전성 페이스트는 각각 소성되어 상기 접합용 금속층(70)과 상기 전극층(100)을 형성하게 되는 것이다.
따라서, 상기 절연체(40)는, 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 각각 상기 구획벽부(41)의 상면에서 함몰되어 상기 구획벽부(41)의 상면과 단차지게 리드 프레임 안착부(42)와 와이어 본딩부(43)가 형성되고, 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에 상기 구획벽부(41)를 관통하는 전극층(100)이 형성되는 것이다.
또한, 상기 도전성 페이스트 도포단계(S200)는 상기 제2그린 세라믹프레임부재(40b)의 상면에 도전성 페이스트를 도포하여 접합용 금속층(70)을 형성할 수 있다.
상기 제2그린 세라믹프레임부재(40b)의 상면에 도포된 도전성 페이스트는 상기 소성하는 단계에서 상기 커버 리드부재(50)를 브레이징 접합 또는 유테틱 본딩으로 장착하기 위한 접합용 금속층(70)으로 형성된다.
또한, 상기 절연체(40)를 제조하는 방법은, 상기 소성하는 단계 후 상기 접합용 금속층(70)과 상기 전극층(100) 상에 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 되는 접합용 도금층(101)을 도금하는 단계(S500)를 더 포함할 수 있다.
상기 접합용 도금층(101)은 상기 절연체(40)의 제조과정에서 도금으로 간단하게 상기 접합용 금속층(70)과 상기 전극층(100) 상에 형성되어 추후 브레이징 접합 또는 유테틱 본딩 작업 시 이를 위한 별도의 용가제를 수작업으로 도포해야 되는 번거로움을 해소하고, 통신용 증폭 반도체 패키지의 조립 공정을 단순화하여 생산성을 증대시키는 효과가 있다.
즉, 상기 접합용 금속층(70)은 세라믹 재질인 상기 절연체(40)의 소정 전 그린 세라믹 상태 즉, 상기 제1그린 세라믹프레임부재(40a)의 하면과 상기 제2그린 세라믹프레임부재(40b)의 상면에 각각 도전성 페이스트로 도포된 후 소성되어 형성된다.
또한 상기 전극층(100)은 세라믹 재질인 상기 절연체(40)의 소정 전 그린 세라믹 상태 즉, 상기 제2그린 세라믹프레임부재(40b)의 상면 중 일부분에 각각 도전성 페이스트로 도포된 후 소성되어 형성된다.
또한, 상기 접합용 도금층(101)은 상기 절연체(40)가 소성된 후 도금과정을 통해 도전체인 상기 접합용 금속층(70)과 상기 전극층(100) 중 노출된 부분 상 즉, 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 위치하는 부분에 형성된다.
한편, 도 6을 참고하면, 상기 절연체(40)의 내부에는 상면과 하면에 각각 형성된 상기 접합용 금속층(70)을 전기적으로 연결하는 연결 도전체(44)가 구비된 비아홀(40c)이 형성되는 것이 바람직하다.
상기 비아홀(40c)은 상기 제1그린 세라믹프레임부재(40a)와 상기 제2그린 세라믹프레임부재(40b)의 상면과 하면을 각각 관통하며 서로 연통되게 형성되고, 상기 도전성 페이스트 도포단계(S200)는 상기 비아홀(40c) 내에 도전성 페이스트를 채우고, 상기 소성하는 단계(S300)는 상기 비아홀(40c) 내 도전성 페이스트를 소성하여 상기 절연체(40)의 상면과 하면에 형성되는 상기 접합용 금속층(70)을 전기적으로 연결하는 연결 도전체(44)를 형성한다.
상기 비아홀(40c)은 상기 절연체(40)의 상면과 하면에 형성된 접합용 금속층(70)을 전기적으로 연결하여 상기 도금하는 단계(S500)에서 상기 접합용 도금층(101)이 상기 절연체(40)의 상면과 하면에 형성된 접합용 금속층(70) 상에 각각 균일하고 고르게 도금되어 형성될 수 있도록 한다.
한편, 도 3을 다시 참고하면, 상기 절연체(40)와 상기 통신용 증폭 반도체용 기판(10) 사이 즉, 상기 접합용 금속층(70)과 상기 통신용 증폭 반도체용 기판(10) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 제1절연 프레임부재(41)와 상기 통신용 증폭 반도체용 기판(10)을 일체로 견고히 접합시킨다.
상기 브레이징 접합층(80) 또는 유테틱 본딩층(90)은 상기 절연체(40)의 하면에 형성된 상기 접합용 도금층(101)이 용융되어 형성되는 것을 일 예로 한다.
한편, 상기 리드 프레임부재(60)는 상기 구획벽부(41)의 외측에서 상기 전극층(100) 상에 브레이징 또는 유테틱 본딩으로 접합되어 고정된다.
즉, 상기 리드 프레임부재(60)와 상기 전극층(100) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 리드 프레임부재(60)와 상기 제1절연 프레임부재(41)를 견고히 접합시킨다.
또한, 상기 실장공간에서 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 구획벽부(41)의 내측에서 상기 절연체(40) 상의 상기 접합용 금속층(70) 즉, 상기 제1절연 프레임부재(41)의 상면에 형성된 상기 접합용 금속층(70)과 와이어 본딩으로 연결된다.
상기 리드 프레임부재(60)는 상기 접합용 금속층(70) 즉, 상기 제1절연 프레임부재(41)의 상면에 형성된 접합용 금속층(70)을 통해 브레이징 접합 또는 유테틱 본딩되어 상기 전극층(100)의 상면에 견고하게 접합 고정된다.
상기 절연체(40)의 상면에는 상기 실장공간을 밀폐시키는 커버 리드부재(50)가 장착되며, 상기 커버 리드부재(50)는 상면과 하면이 평면인 패널형상을 가지는 것을 일 예로 한다.
상기 커버 리드부재(50)는 세라믹 재질 또는 수지 재질로 형성되며 상기 절연체(40)와 유테틱 본딩이 가능하도록 커버 접합용 금속층(53)이 하부면에 형성되는 바람직하다.
상기 커버 접합용 금속층(53)은 상기 접합용 금속층(70)와 동일한 구조 즉, 소성 전 세라믹 재질의 상기 커버 리드부재(50)의 하부면에 도전성 페이스트로 인쇄되고 상기 커버 리드부재(50)와 함께 소성되어 형성된다.
상기 접합용 금속층(70)과 상기 커버 접합용 금속층(53)은, 텅스텐 분말 또는 몰리브덴 분말을 포함한 페이스트로 형성되는 것을 일 예로 하며 상기 접합용 도금층(101)은 니켈, 구리, 은, 금 등의 금속 도금이 가능하고 도전성을 가지는 어떠한 금속도 가능함을 밝혀둔다.
또한, 상기 접합용 도금층(101)은 AuNi, AuZn, AuGe, AuSn 또는 AuAl 등의 혼합 금속층인 것을 일 예로 하며, 250℃ 내지 400℃ 내에서 가열 접합시킬 수 있는 어떠한 혼합 금속도 사용이 가능함을 밝혀둔다.
상기 커버 리드부재(50)는 상기 절연체(40)의 상면에 유테틱 본딩으로 접합되는 것이 바람직하다.
즉, 상기 커버 리드부재(50)와 상기 절연체(40)는 상기 커버 접합용 금속층(53)과 상기 접합용 금속층(70) 사이에 유테틱 본딩층(90)이 형성되어 견고하게 접합 고정되며 상기 실장공간을 완전히 밀폐시킬 수 있게 되는 것이다.
상기 커버 리드부재(50)는 상기 능동소자(20)와 상기 수동소자(30)가 상기 통신용 증폭 반도체용 기판(10)에 실장되고 상기 능동소자(20) 또는 상기 수동소자(30)가 상기 접합용 금속층(70)에 와이어 본딩된 후 상기 절연체(40)의 상면에 장착되므로 상기 능동소자(20) 또는 상기 수동소자(30), 와이어 본딩의 손상 등의 이유로 500℃ 이상의 브레이징 방법으로 접합하는 것이 바람직하지 않다.
이에 상기 커버 리드부재(50)를 250℃ ~ 400℃의 가열범위를 가지는 유테틱 본딩으로 상기 절연체(40)에 접합시킴으로써 제조 중 상기 능동소자(20) 또는 상기 수동소자(30), 와이어 본딩의 손상을 방지하고, 상기 실장공간을 완전히 밀폐시킬 수 있도록 하는 것이 바람직한 것이다.
상기 유체틱 본딩층은(90)은 상기 절연체(40)의 상면에 형성된 상기 접합용 도금층(101)이 용융되어 형성되는 것을 일 예로 한다.
한편, 도 7은 본 발명에 따른 통신용 증폭 반도체 패키지의 다른 실시예를 도시한 단면도로써 상기 절연체(40)의 하면에만 상기 접합용 금속층(70)이 형성되고 상기 커버 리드부재(50)가 상기 절연체(40)의 상면에 에폭시 등의 접착제로 접착되어 장착될 수도 있다.
즉, 상기 커버 리드부재(50)와 상기 절연체(40)의 사이에는 접착층(91)이 형성되어 상기 커버 리드부재(50)를 상기 절연체(40) 상에 접착 고정시키는 것이다.
한편, 도 8은 본 발명에 따른 통신용 증폭 반도체 패키지의 또 다른 실시예를 도시한 단면도로써, 상기 커버 리드부재(50)의 하부면에는 상기 실장공간을 둘러싸는 형태로 형성되어 상기 절연체(40) 상에 고정되는 테두리부(51)가 돌출되어 형성되고, 상기 테두리부(51)는 상기 절연체(40)보다 폭이 작게 형성된 부분이 적어도 2개 이격되게 형성되어 상기 실장공간의 내측과, 외측에 상기 능동소자(20) 또는 상기 수동소자(30)와 와이어 본딩되는 부분과 상기 리드 프레임부재(60)가 안착되어 접합되는 부분을 구분한다.
또한, 상기 절연체(40)는 상면에 서로 이격된 2개의 전극층(100)이 구비되고, 상기 전극층(100)은 상기 테두리부(51)를 기준으로 상기 실장공간의 외측 및 내측에서 리드 프레임안착부 및 와이어 본딩부(43)로 구분된다.
상기 커버 리드부재(50)는 상기 절연체(40) 상에 에폭시 등의 접착제로 접착층(91)을 형성하여 접착시킴으로써 상기 실장공간을 밀폐시킬 수 있게 되는 것이다.
상기 리드 프레임부재(60)는 상기 테두리부(51)의 외측에서 상기 전극층(100) 상에 브레이징 또는 유테틱 본딩으로 접합되어 고정된다.
즉, 상기 리드 프레임부재(60)와 상기 전극층(100) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 리드 프레임부재(60)와 상기 절연체(40)를 견고히 접합시킨다.
또한, 상기 실장공간에서 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 테두리부(51)의 내측에서 상기 절연체(40) 상의 상기 전극층(100)과 와이어 본딩으로 연결된다.
한편, 도 9는 본 발명에 따른 통신용 증폭 반도체 패키지의 또 다른 실시예를 도시한 단면도로써, 상기 절연체(40)에는 상면을 리드 프레임 안착부(42)와 와이어 본딩부(43)로 구분하는 구획벽부(41)가 이격되게 구비되고, 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)에는 전극층(100)이 구비되고, 상기 구획벽부(41)에는 상기 전극층(100)을 전기적으로 연결 가능하게 하는 전극 연결 도전층(102)이 구비된다. 상기 전극 연결 도전층(102)은 상기 구획벽부(41)의 상면과 양 측면에 형성되어 상기 구획벽부(41)를 기준으로 내, 외측에 각각 형성된 상기 전극층(100)을 전기적으로 연결 가능하게 한다.
상기 절연체(40) 상에서 상기 구획벽부(41)를 기준으로 상기 실장공간의 내, 외측에 구비되는 전극층(100)은 두개의 상기 리드 프레임부재(60)를 이격되게 장착되도록 구비되는 것임을 명확하게 밝혀둔다.
상기 구획벽부(41)는 상기 절연체(40)의 상면 중앙 부분에서 상기 절연체(40)의 상면 폭보다 작은 폭으로 형성되어 상기 실장공간의 내측으로 상기 절연체(40) 상에 소자와 와이어 본딩되는 부분 즉, 상기 와이어 본딩부(43)를 형성하고, 상기 실장공간의 외측으로 상기 리드 프레임부재(60)가 안착되어 접합되는 부분 즉, 상기 리드 프레임 안착부(42)를 형성한다.
또한, 상기 접합용 금속층(70)은 상기 리드 프레임 안착부(42)를 커버하는 전극층(100)과 상기 와이어 본딩부(43)를 커버하는 전극층(100)을 상기 전극 연결 도전층(102)으로 연결하여 상기 실장공간의 외측에서 상기 전극층(100)에 접합되는 상기 리드 프레임부재(60)와 상기 실장공간의 내측에서 상기 전극층(100)에 와이어 본딩되는 상기 능동소자(20) 또는 상기 수동소자(30)를 전기적으로 연결하는 것이다.
상기 커버 리드부재(50)는 상면과 하면이 평면인 패널형상을 가지는 것을 일 예로 한다.
상기 커버 리드부재(50)는 세라믹 재질 또는 수지 재질로 형성되며 상기 절연체(40)의 상면 및 상기 구획벽부(41)의 상면과 에폭시 등의 접착제로 접착되어 상기 실장공간을 밀폐시킬 수 있게 되는 것이다.
상기 리드 프레임부재(60)는 상기 구획벽부(41)를 기준으로 한 상기 실장공간의 외측에서 상기 전극층(100)에 브레이징 또는 유테틱 본딩으로 접합되어 고정된다.
즉, 상기 리드 프레임부재(60)와 상기 전극층(100) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 리드 프레임부재(60)와 상기 절연체(40)를 견고히 접합시켜 사이를 밀폐시킨다.
또한, 상기 실장공간에서 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 구획벽부(41)를 기준으로 한 상기 실장공간의 내측에서 상기 전극층(100)에 와이어 본딩으로 연결된다.
한편, 도 10은 본 발명에 따른 통신용 증폭 반도체 패키지의 또 다른 실시예를 도시한 단면도로써, 상기 커버 리드부재(50)는 상기 구획벽부(41)의 외측에서 상기 리드 프레임부재(60)의 상면을 지지하는 리드 프레임지지부(52)가 구비되는 것이 바람직하다.
상기 리드 프레임지지부(52)는 상기 구획벽부(41)의 외측에 위치될 수 있게 상기 커버 리드부재(50)의 외측면에서 하부로 돌출되고 상기 리드 프레임부재(60)의 상면을 지지하여 상기 리드 프레임부재(60)가 상기 절연체(40) 상에서 더 견고하게 접합된 상태로 유지될 수 있도록 한다.
상기 리드 프레임지지부(52)는 상기 리드 프레임부재(60)에서 접합되는 일단부 측을 접촉하여 지지함으로써 상기 리드 프레임부재(60)의 타단부 측에 하중이 가해질 경우 접합부분에서 손상이나 균열이 발생되는 것을 방지하고, 상기 리드 프레임부재(60)의 접합부분에서의 강성을 크게 증대시킨다.
한편, 상기 브레이징 접합층(80)은 Ag,Cu 등의 단일 금속층 또는 Ag와 Cu를 혼합한 금속층인 것을 일 예로 하며, 상기 유테틱 본딩층(90)은 AuNi, AuZn, AuGe, AuSn 또는 AuAl 등의 혼합 금속층인 것을 일 예로 하며, 250℃ 내지 400℃ 내에서 가열 접합시킬 수 있는 어떠한 혼합 금속도 사용이 가능함을 밝혀둔다.
본 발명은 상기 리드 프레임부재(60)를 상기 커버 리드부재(50)의 외측에 블레이징 접합 또는 유텍팅 본딩으로 상기 절연층 상에 접합 고정하고, 상기 절연체(40) 상에 형성되는 상기 접합용 금속층(70)으로 상기 능동소자(20) 및 상기 수동소자(30)와 전기적으로 연결될 뿐만 아니라 상기 커버 리드부재(50)를 상기 절연층 상에 유텍팅 본딩으로 접합함으로써 상기 실장 공간을 완전히 견고하게 밀폐시킬 수 있는 것이다.
본 발명은 리드 프레임부재(60)를 실장공간의 외측에 배치하고 커버 리드부재(50)와 절연체(40)를 접합시키기 위한 접합용 금속층(70)을 통해 실장공간 내의 소자와 상기 리드프레임부재가 연결시키므로 커버 리드부재(50)와 상기 절연체(40)의 접합부분에서의 기밀성과 내구성을 크게 향상시킨다.
본 발명은 유텍팅 본딩으로 커버 리드부재(50)를 상기 절연체(40) 상에 접합시켜 능동소자(20)와 수동소자(30)의 실장공간을 견고하게 밀폐시켜 통신용 증폭 반도체 패키지의 내구성 및 작동 신뢰성을 향상시킨다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
10 : 통신용 증폭 반도체용 기판 20 : 능동소자
30 : 수동소자 40 : 절연체
40a : 제1그린 세라믹프레임부재 40b : 제2그린 세라믹프레임부재
41 : 구획벽부 42 : 리드 프레임 안착부
43 : 와이어 본딩부 50 : 커버 리드부재
51 : 테두리부 52 : 리드 프레임지지부
53 : 커버 접합용 금속층 60 : 리드 프레임부재
70 : 접합용 금속층 80 : 브레이징 접합층
90 : 유테틱 본딩층 91 : 접착층
100 : 전극층 101 : 접합용 도금층
102 : 전극 연결 도전층

Claims (10)

  1. 통신용 증폭 반도체용 기판;
    상기 통신용 증폭 반도체용 기판 상에 적층되어 능동소자와 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지는 세라믹 재질의 절연체;
    상기 절연체에 안착되며, 상기 능동소자 및 수동소자를 외부회로와 연결하기 위한 리드 프레임부재; 및
    상기 절연체에 결합되어 상기 실장공간을 밀폐시키는 커버 리드부재;를 포함하며,
    상기 절연체는,
    상기 실장공간을 구분하는 구획벽부;
    상기 구획벽부를 기준으로 상기 실장공간의 외측으로 상기 구획벽부와 단차지게 형성된 리드 프레임 안착부;
    상기 구획벽부를 기준으로 상기 실장공간의 내측으로 상기 구획벽부와 단차지게 형성된 와이어 본딩부; 및
    상기 리드 프레임 안착부와 와이어 본딩부의 상면에서 상기 구획벽부를 관통하여 형성되는 전극층을 포함하며,
    상기 절연체의 내부에는 상면과 하면에 각각 형성된 접합용 금속층을 전기적으로 연결하는 연결 도전체가 채워진 비아홀을 포함하는 것을 특징으로 하는 통신용 증폭 반도체 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연체는, 상기 커버 리드부재와 마주보는 면에 상기 접합용 금속층이 형성되어, 상기 실장공간을 밀폐시키는 커버 리드부재와 브레이징 접합 또는 유테틱 본딩되는 것을 특징으로 하는 통신용 증폭 반도체 패키지.
  4. 제3항에 있어서,
    상기 접합용 금속층 상에는 접합용 도금층이 도금으로 형성되고, 상기 접합용 도금층은 용융되어 상기 절연체와 상기 커버 리드부재를 접합시키는 브레이징 접합층 또는 유테틱 본딩층을 형성하는 것을 특징으로 하는 통신용 증폭 반도체 패키지.
  5. 제1항에 있어서,
    상기 절연체는 상기 통신용 증폭 반도체용 기판과 마주보는 면에 접합용 도금층이 형성된 상기 접합용 금속층이 형성되고,
    상기 접합용 도금층은 용융되어 상기 절연체와 상기 통신용 증폭 반도체용 기판을 접합시키는 브레이징 접합층 또는 유테틱 본딩층을 형성하는 것을 특징으로 하는 통신용 증폭 반도체 패키지.
  6. 제1항에 있어서, 상기 커버 리드부재는,
    상기 절연체와 마주보는 면에 상기 실장공간을 둘러싸는 형태로 형성되어 상기 절연체 상에 고정되는 테두리부가 돌출되어 형성되고,
    상기 테두리부는 상기 절연체보다 폭이 작게 형성된 부분이 적어도 2개 이상 형성되어, 상기 실장공간의 내측과, 외측에 상기 능동소자 또는 수동소자와 와이어 본딩되는 부분과 상기 리드 프레임부재가 안착되어 접합되는 부분을 구분하는 것을 특징으로 하는 통신용 증폭 반도체 패키지.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020150130155A 2015-09-15 2015-09-15 통신용 증폭 반도체 패키지 Active KR102403248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150130155A KR102403248B1 (ko) 2015-09-15 2015-09-15 통신용 증폭 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150130155A KR102403248B1 (ko) 2015-09-15 2015-09-15 통신용 증폭 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170032617A KR20170032617A (ko) 2017-03-23
KR102403248B1 true KR102403248B1 (ko) 2022-05-30

Family

ID=58496034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150130155A Active KR102403248B1 (ko) 2015-09-15 2015-09-15 통신용 증폭 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102403248B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197642B1 (ko) * 2019-05-31 2020-12-31 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646091B2 (ja) * 1987-08-12 1997-08-25 新光電気工業株式会社 電子部品用基体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613490A (ja) * 1992-03-26 1994-01-21 Sumitomo Electric Ind Ltd 半導体装置
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646091B2 (ja) * 1987-08-12 1997-08-25 新光電気工業株式会社 電子部品用基体

Also Published As

Publication number Publication date
KR20170032617A (ko) 2017-03-23

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
CN103250240B (zh) 元件收纳用封装、半导体装置用部件以及半导体装置
US9392713B2 (en) Low cost high strength surface mount package
JP2015035495A (ja) 半導体装置及びその製造方法
KR102403248B1 (ko) 통신용 증폭 반도체 패키지
KR102384794B1 (ko) 통신용 증폭 반도체 패키지
KR20170008696A (ko) 고주파 반도체용 기판 및 그 제조 방법과, 이를 이용한 고주파 반도체
US10879184B2 (en) Electronic device mounting board, electronic package, and electronic module
KR102403247B1 (ko) 통신용 증폭 반도체 패키지
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2017126648A (ja) 電子モジュール
JP4807098B2 (ja) 半導体素子用パッケージ
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
KR102336735B1 (ko) 통신용 증폭 반도체
JP2014135414A (ja) 半導体素子収納用パッケージ
KR102336734B1 (ko) 통신용 증폭 반도체
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP4172790B2 (ja) 配線基板
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3145602B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150915

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200910

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150915

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211027

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220329

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20211027

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20220329

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20211221

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20200910

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20220520

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20220426

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20220329

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20211221

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20200910

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220524

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250414

Start annual number: 4

End annual number: 4