[go: up one dir, main page]

KR102356743B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102356743B1
KR102356743B1 KR1020130147538A KR20130147538A KR102356743B1 KR 102356743 B1 KR102356743 B1 KR 102356743B1 KR 1020130147538 A KR1020130147538 A KR 1020130147538A KR 20130147538 A KR20130147538 A KR 20130147538A KR 102356743 B1 KR102356743 B1 KR 102356743B1
Authority
KR
South Korea
Prior art keywords
pad
area
substrate
display
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130147538A
Other languages
English (en)
Other versions
KR20150062661A (ko
Inventor
박성언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130147538A priority Critical patent/KR102356743B1/ko
Publication of KR20150062661A publication Critical patent/KR20150062661A/ko
Application granted granted Critical
Publication of KR102356743B1 publication Critical patent/KR102356743B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하는 표시 소자, 및 기판의 비표시 영역 상에 위치하고, 표시 소자에 전달되는 신호를 인가받는 복수의 패드부를 포함하되, 기판은 적어도 부분적으로 라운드된 일변을 포함하고, 복수의 패드부는 일변을 따라 배열된다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
이러한 표시 장치는 표시 패널의 일면의 가장자리에 외부로부터의 구동 신호를 인가받기 위한 복수의 패드부를 포함한다. 여기에서, 표시 패널의 일면은 일반적으로 사각형이고, 복수의 패드부는 표시 패널의 일면의 일변과 나란하게 직선 배열된다.
그러나, 표시 패널의 일면이 사각형이 아닌 원형일 경우, 표시 패널의 일면의 가장자리에 복수의 패드부를 직선 배열하면, 표시 패널의 가장자리의 비표시 영역이 증가하게 된다. 이는 베젤 두께 증가에 직접적으로 영향을 미쳐, 표시 장치의 전체적인 개구율이 낮아지게 된다.
이에, 본 발명이 해결하고자 하는 과제는 표시 패널의 라운드된 일변을 따라 배열되는 복수의 패드부를 포함함으로써, 비표시 영역의 크기를 감소시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하는 표시 소자, 및 기판의 비표시 영역 상에 위치하고, 표시 소자에 전달되는 신호를 인가받는 복수의 패드부를 포함하되, 기판은 적어도 부분적으로 라운드된 일변을 포함하고, 복수의 패드부는 일변을 따라 배열된다.
상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고, 복수의 패드부는 서로 평행하게 배치될 수 있다.
여기에서, 상기 복수의 패드부 각각과 일변의 일 방향으로의 이격 거리는 일정할 수 있다.
서로 인접한 상기 복수의 패드부는 단차를 형성할 수 있다.
상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 곡선 배열될 수 있다.
상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 제1 방향으로 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 제1 방향과 상이한 제2 방향으로 직선 배열될 수 있다.
상기 복수의 패드부 각각은 기판의 중심을 향하게 배치될 수 있다.
여기에서, 상기 복수의 패드부 각각과 일변의 최단 이격 거리는 일정할 수 있다.
상기 복수의 패드부에 신호를 인가하는 구동 회로 필름을 더 포함하되, 구동 회로 필름은 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고, 복수의 범프는 복수의 패드부에 대응되게 배열될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 일면이 원형인 기판, 및 일면의 일변에 인접하게 배치되고, 외부 신호를 인가받는 복수의 패드부를 포함하되, 복수의 패드부는 일변을 따라 배열된다.
상기 복수의 패드부는 일면의 중심점 및 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다.
상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고, 복수의 패드부는 서로 평행하게 배치될 수 있다.
상기 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하고, 복수의 패드부는 비표시 영역 상에 위치할 수 있다.
여기에서, 상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 곡선 배열될 수 있다.
또한, 상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 제1 방향으로 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 제1 방향과 상이한 제2 방향으로 직선 배열될 수 있다.
상기 복수의 패드부 각각은 일면의 중심점을 향하게 배치될 수 있다.
상기 복수의 패드부에 외부 신호를 인가하는 구동 회로 필름을 더 포함하되, 구동 회로 필름은 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고, 복수의 범프는 복수의 패드부에 대응되게 배열될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 표시 패널의 라운드된 일변을 따라 배열되는 복수의 패드부를 포함함으로써, 표시 장치의 비표시 영역의 크기를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 3은 도 1의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 4는 도 1의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 7은 도 5의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 9는 도 8의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 10은 도 8의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 12는 도 11의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 13은 도 11의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100) 및 구동 회로 필름(200)을 포함할 수 있다.
표시 패널(100)은 화상을 표시하는 패널이다. 표시 패널(100)은 제1 기판(102), 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 패드 단자(110), 층간 절연막(112), 소스 전극(114), 드레인 전극(116), 보조 단자(118), 중간막(120), 평탄화막(122), 제1 전극(124), 화소 정의막(126), 유기 발광층(128), 제2 전극(130), 보호막(132), 제2 기판(134), 및 실런트(136)를 포함할 수 있다. 여기에서, 패드 단자(110) 및 보조 단자(118)는 패드부(140)를 이룰 수 있다.
제1 기판(102)은 적어도 부분적으로 라운드된 일변을 포함할 수 있다. 예시적인 실시예에서, 제1 기판(102)의 일면은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다.
제1 기판(102)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제1 기판(102)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 제1 기판(102)은 고내열성을 갖는 고분자를 포함할 수 있다. 예컨대, 제1 기판(102)은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
제1 기판(102)은 가요성을 가질 수 있다. 즉, 제1 기판(102)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
제1 기판(102)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상이 표시되는 영역일 수 있다. 또한, 표시 영역(DA)은 실질적으로 화상을 표시하는 표시 소자 및 표시 소자와 전기적으로 연결되는 박막 트랜지스터 등이 위치한 영역일 수 있다. 여기에서, 표시 소자는 유기 발광 소자일 수 있지만, 이에 한정되는 것은 아니다. 또한, 표시 영역(DA)은 제1 기판(102)의 중심부에 위치한 영역일 수 있다. 이러한 표시 영역(DA)은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다.
비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 또한, 비표시 영역(NDA)은 실런트(136) 및 패드부(140)가 위치한 영역일 수 있다. 또한, 비표시 영역(NDA)은 제1 기판(102)의 에지와 인접한 영역일 수 있다. 즉, 비표시 영역(NDA)은 제1 기판(102)의 가장자리부에 위치한 영역일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 예시적인 실시예에서, 비표시 영역(NDA)은 표시 영역(DA)을 모두 둘러싸는 원형의 도넛 형상일 수 있다.
도면에 도시되지는 않았지만, 제1 기판(102) 상에는 버퍼막이 위치할 수 있다. 버퍼막은 제1 기판(102)으로부터 금속 원자들, 불순물들 등이 확산되는 현상을 방지하는 기능을 수행할 수 있다. 또한, 버퍼막은 제1 기판(102)의 표면이 균일하지 않을 경우, 제1 기판(102)의 표면의 평탄도를 향상시키는 역할도 수행할 수 있다. 이러한 버퍼막은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 버퍼막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 버퍼막은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼막은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함할 수 있다. 이러한 버퍼막은 제1 기판(102)의 표면 평탄도, 구성 물질 등에 따라 생략될 수도 있다.
반도체 패턴(104)은 제1 기판(102) 상에 형성될 수 있다. 구체적으로, 반도체 패턴(104)은 제1 기판(102)의 표시 영역(DA) 상에 위치할 수 있다. 만약, 제1 기판(102) 상에 버퍼막이 형성되었다면, 반도체 패턴(104)은 버퍼막 상에 형성될 수 있다. 반도체 패턴(104)은 비정질 반도체, 미세결정 반도체, 또는 다결정 반도체로 이루어질 수 있으며, 바람직하게는 다결정 반도체로 이루어질 수 있다. 또한, 반도체 패턴(104)은 산화물 반도체로 이루어질 수도 있다. 또한, 반도체 패턴(104)은 불순물이 도핑되지 않은 채널부와, 채널부의 양 옆으로 p+ 도핑되어 형성된 소스부 및 드레인부를 포함할 수 있다. 이때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물로서, 예컨대 B2H6 등이 사용될 수 있다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라질 수 있다.
게이트 절연막(106)은 버퍼막 상에 반도체 패턴(104)을 커버하도록 형성될 수 있다. 게이트 절연막(106)은 제1 기판(102)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 위치할 수 있다. 게이트 절연막(106)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다. 게이트 절연막(106)에 사용될 수 있는 금속 산화물은, 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx) 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(106)은 반도체 패턴(104)의 프로파일(profile)을 따라 버퍼막 상에 실질적으로 균일하게 형성될 수 있다. 게이트 절연막(106)은 상대적으로 얇은 두께를 가질 수 있으며, 게이트 절연막(106)에는 반도체 패턴(104)에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연막(106)은 반도체 패턴(104)을 충분히 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 이 경우, 게이트 절연막(106)은 상대적으로 두꺼운 두께를 가질 수 있다.
게이트 전극(108)은 게이트 절연막(106) 상에 형성될 수 있다. 게이트 전극(108)은 제1 기판(102)의 표시 영역(DA) 상에 위치할 수 있다. 게이트 전극(108)은 게이트 절연막(106) 중에서 아래에 반도체 패턴(104)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(108)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(108)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 게이트 전극(108)은 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 게이트 전극(108)은 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 예시적인 실시예들에 있어서, 게이트 전극(108)은 반도체 패턴(104)에 비하여 실질적으로 작은 폭을 가질 수 있다. 예를 들면, 게이트 전극(108)은 채널부와 실질적으로 동일하거나 실질적으로 유사한 폭을 가질 수 있다. 또한, 게이트 전극(108)과 채널부는 서로 중첩될 수 있다. 그러나, 게이트 전극(108)의 치수 및/또는 채널부의 치수는 이들을 포함하는 스위칭 소자에 요구되는 전기적인 특성에 따라 변화될 수 있다.
패드 단자(110)도 게이트 절연막(106) 상에 형성될 수 있다. 패드 단자(110)는 제1 기판(102)의 비표시 영역(NDA) 상에 위치할 수 있다. 패드 단자(110)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 패드 단자(110)는 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 패드 단자(110)는 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 패드 단자(110)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 또한, 패드 단자(110)는 게이트 전극(108)과 동일한 물질로 이루어질 수 있다. 또한, 패드 단자(110)는 게이트 전극(108)과 동시에 형성될 수 있다.
층간 절연막(112)은 게이트 절연막(106) 상에 게이트 전극(108) 및 패드 단자(110)를 덮도록 형성될 수 있다. 층간 절연막(112)은 제1 기판(102)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 형성될 수 있다. 층간 절연막(112)은 게이트 전극(108) 및 패드 단자(110)의 프로파일을 따라 게이트 절연막(106) 상에 실질적으로 균일한 두께로 형성될 수 있다. 따라서, 층간 절연막(112)에는 게이트 전극(108) 및 패드 단자(110)에 인접하는 단차부가 생성될 수 있다. 층간 절연막(112)은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 층간 절연막(112)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 층간 절연막(112)은 전술한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 층간 절연막(112)은 상술한 게이트 절연막(106)과 실질적으로 동일한 물질로 이루어질 수 있다. 이러한 층간 절연막(112)은 후속하여 형성되는 소스 전극(114)과 드레인 전극(116)으로부터 게이트 전극(108)을 절연시키는 역할을 수행할 수 있다.
층간 절연막(112)은 반도체 패턴(104)의 일부를 노출시키는 제1 콘택홀 및 패드 단자(110)의 일부를 노출시키는 제2 콘택홀을 포함할 수 있다. 제1 콘택홀은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 예시적인 실시예에서, 제1 콘택홀은 반도체 패턴(104)의 소스부 및 드레인부를 노출시킬 수 있다. 도 2에 도시된 예시적인 실시예와 같이, 반도체 패턴(104) 상에 게이트 절연막(106)이 위치할 경우, 제1 콘택홀은 게이트 절연막(106)을 관통하도록 형성될 수 있다. 제1 콘택홀은 제1 기판(102)의 일면에 수직인 방향으로 연장되어 형성될 수 있다. 제2 콘택홀은 제1 기판(102)의 비표시 영역(NDA) 상에 형성될 수 있다. 예시적인 실시예에서, 제2 콘택홀은 패드 단자(110)의 중심부를 노출시킬 수 있다. 제2 콘택홀은 제1 기판(102)의 일면에 수직인 방향으로 연장되어 형성될 수 있다.
소스 전극(114)과 드레인 전극(116)은 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 소스 전극(114)과 드레인 전극(116)은 제1 콘택홀에 삽입될 수 있다. 즉, 소스 전극(114)과 드레인 전극(116)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 소스 전극(114) 및 드레인 전극(116)은 게이트 전극(108)을 중심으로 소정의 간격으로 이격되며, 게이트 전극(108)에 인접하여 배치될 수 있다. 예를 들면, 소스 전극(114) 및 드레인 전극(116)은 층간 절연막(112) 및 게이트 절연막(106)을 관통하여 반도체 패턴(104)의 소스부 및 드레인부에 각기 접촉될 수 있다. 소스 전극(114) 및 드레인 전극(116)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 소스 전극(114) 및 드레인 전극(116)은 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 소스 전극(114) 및 드레인 전극(116)은 각기 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다.
층간 절연막(112) 상에 소스 전극(114) 및 드레인 전극(116)이 형성됨에 따라, 제1 기판(102) 상에는 유기 발광 표시 장치의 스위칭 소자로서 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 소스 전극(114), 및 드레인 전극(116)을 포함하는 박막 트랜지스터가 제공될 수 있다. 여기에서, 박막 트랜지스터는 탑 게이트 방식의 박막 트랜지스터일 수 있다.
보조 단자(118)도 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 보조 단자(118)는 제2 콘택홀에 삽입될 수 있다. 즉, 보조 단자(118)는 제1 기판(102)의 비표시 영역(DA)(NDA) 상에 형성될 수 있다. 보조 단자(118)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 보조 단자(118)는 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 보조 단자(118)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 보조 단자(118)는 소스 전극(114) 및 드레인 전극(116)과 동일한 물질로 이루어질 수 있다. 또한, 보조 단자(118)는 소스 전극(114) 및 드레인 전극(116)과 동시에 형성될 수 있다.
하나의 패드 단자(110) 및 하나의 보조 단자(118)는 하나의 패드부(140)를 이룰 수 있다. 이러한 패드부(140)는 구동 회로 필름(200)으로부터 표시 소자에 전달되는 신호를 인가받을 수 있다. 이러한 패드부(140)에 대한 상세한 설명은 후술하도록 한다.
중간막(120)은 소스 전극(114) 및 드레인 전극(116) 상에 형성될 수 있다. 즉, 중간막(120)은 층간 절연막(112) 상에 소스 전극(114) 및 드레인 전극(116)을 커버하도록 형성될 수 있다. 중간막(120)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 중간막(120)은 소스 전극(114) 및 드레인 전극(116)을 완전하게 덮을 수 있는 충분한 두께를 가질 수 있다. 중간막(120)은 유기 물질 또는 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 중간막(120)은 포토레지스트, 아크릴계 폴리머, 폴리이미드계 폴리머, 폴리아미드계 폴리머, 실록산계 폴리머, 감광성 아크릴 카르복실기를 포함하는 폴리머, 노볼락 수지, 알칼리 가용성 수지, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄, 마그네슘, 아연, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 후속하여 형성되는 평탄화막(122)의 구성 물질, 치수 등에 따라 박막 트랜지스터를 커버하는 중간막(120)이 제공되지 않을 수도 있다.
평탄화막(122)은 중간막(120) 상에 형성될 수 있다. 평탄화막(122)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 평탄화막(122)의 표면은 평평할 수 있다. 즉, 평탄화막(122)은 충분히 두껍게 형성되어, 화소가 위치하는 일면을 평탄하게 할 수 있다. 평탄화막(122)은 절연성 물질로 이루어질 수 있다. 또한, 평탄화막(122)은 유기 물질, 예컨대, 폴리 이미드로 이루어질 수 있다. 또한, 평탄화막(122)은 단층 구조로 형성될 수 있지만, 적어도 두 개 이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다.
평탄화막(122)은 드레인 전극(116)의 일부를 노출시키는 비아홀을 포함할 수 있다. 예시적인 실시예에서, 비아홀은 드레인 전극(116)의 중심부를 노출시킬 수 있다. 비아홀은 기판의 일면에 수직인 방향으로 연장되어 형성될 수 있다.
제1 전극(124)은 평탄화막(122) 상에 위치할 수 있다. 제1 전극(124)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 제1 전극(124)은 비아홀에 삽입되어 드레인 전극(116)과 전기적으로 연결될 수 있다. 제1 전극(124)은 애노드(anode) 전극 또는 캐소드(cathode) 전극일 수 있다. 제1 전극(124)이 애노드 전극일 경우, 제2 전극(130)은 캐소드 전극이 되며, 이하에서는 이와 같이 가정하고 실시예들이 예시적으로 설명된다. 다만, 제1 전극(124)이 캐소드 전극이고, 제2 전극(130)이 애노드 전극일 수도 있다.
제1 전극(124)이 애노드 전극으로 사용될 경우, 제1 전극(124)은 일함수가 높은 도전성 물질로 이루어질 수 있다. 표시 장치가 배면 발광형 표시 장치일 경우, 제1 전극(124)은 ITO, IZO, ZnO, 또는 In2O3 등의 물질이나, 이들의 적층막으로 형성될 수 있다. 표시 장치가 전면 발광형 표시 장치일 경우, 제1 전극(124)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성된 반사막을 더 포함할 수 있다. 제1 전극(124)은 이들 중 서로 다른 2 이상의 물질을 이용하여 2층 이상의 구조를 가질 수 있는 등의 다양한 변형이 가능하다.
화소 정의막(126)은 제1 전극(124) 상에 형성될 수 있다. 화소 정의막(126)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 화소 정의막(126)은 제1 전극(124)의 일부 영역들을 노출시킬 수 있다. 화소 정의막(126)은 벤조사이클로부텐(Benzo Cyclo Butene, BCB), 폴리이미드(polyimide, PI), 폴리아마이드(poly amaide, PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어지거나, 실리콘 질화물 등과 같은 무기 물질을 포함하여 이루어질 수도 있다. 화소 정의막(126)은 또한 검정색 안료를 포함하는 감광제로 이루어질 수 있는데, 이 경우 화소 정의막(126)은 차광 부재의 역할을 할 수 있다.
유기 발광층(128)은 제1 전극(124) 상에 형성될 수 있다. 유기 발광층(128)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 유기 발광층(128)에 전류가 인가되면, 유기 발광층(128) 내의 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생한다.
유기 발광층(128)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(128)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer, HBL), 발광층(Emitting layer, EML), 전자 수송층(electron-transporting layer, ETL), 전자 주입층(electron-injection layer, EIL) 및 전자 저지층(electron blocking layer, EBL) 등을 포함할 수 있다.
제2 전극(130)은 유기 발광층(128) 상에 형성될 수 있다. 제2 전극(130)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 제2 전극(130)이 캐소드 전극으로 사용될 경우, 제2 전극(130)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 전극(130)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성될 수 있다.
유기 발광층(128) 상에 제2 전극(130)이 형성됨에 따라, 제1 기판(102) 상에는 표시 장치의 표시 소자로서 제1 전극(124), 유기 발광층(128), 및 제2 전극(130)을 포함하는 유기 발광 소자가 제공될 수 있다.
보호막(132)은 제2 전극(130) 상에 형성될 수 있다. 보호막(132)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 보호막(132)은 외부의 수분이나 산소로부터 표시 소자를 보호하여 표시 소자의 열화를 방지하는 역할을 할 수 있다.
보호막(132)은 유기막, 무기막 또는 이들의 다중층일 수 있다. 상기 무기막은 절연막인 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiOxNy)일 수 있으며, 또한, 상기 무기막은 LiF 막일 수 있다. 한편, 상기 유기막은 NPB(N,N'-Bis(naphthalen-1-yl)-N,N'-bis(phenyl)benzidine),TNATA, TCTA, TDAPB, TDATA, Alq3, Balq 또는 CBP를 함유하는 막일 수 있다. 보호막(132)은 증발법, CVD 또는 스퍼터링법을 사용하여 형성할 수 있다.
제2 기판(134)은 보호막(132) 상에 위치할 수 있다. 제2 기판(134)은 보호막(132)과 일정 거리 이격되어 있을 수 있다. 제2 기판(134)과 보호막(132) 사이에는 질소 등이 충진되어 있을 수 있다. 제2 기판(134)은 제1 기판(102)과 대향할 수 있다. 제2 기판(134)은 제1 기판(102)의 표시 영역(DA)의 전부 및 비표시 영역(NDA)의 일부를 커버하도록 위치할 수 있다. 제2 기판(134)은 실런트(136)와 함께 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다.
제2 기판(134)은 투명한 절연 유리 또는 플라스틱일 수 있지만, 이에 한정되는 것은 아니고, 외부 물질을 차단할 수 있는 다양한 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 기판(134)은 제1 기판(102)과 동일한 물질로 이루어질 수 있다.
실런트(136)는 제1 기판(102) 및 제2 기판(134)의 가장자리부에 위치할 수 있다. 예시적인 실시예에서, 실런트(136)는 제1 기판(102)의 비표시 영역(NDA) 상에 위치할 수 있다. 이러한 실런트(136)는 제1 기판(102) 상에 위치한 층간 절연막(112)과 접촉할 수 있지만, 이에 한정되는 것은 아니고, 게이트 절연막(106) 또는 제1 기판(102)과 접촉할 수도 있다. 도 2에 도시된 예시적인 실시예에서, 실런트(136)는 층간 절연막(112) 및 제2 기판(134)과 접촉하여 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다.
구동 회로 필름(200)은 표시 패널(100)의 일 단부 상에 위치할 수 있다. 도 1에 도시된 예시적인 실시예에서는 하나의 구동 회로 필름(200)이 표시 패널(100)의 하측에 위치하지만, 이에 한정되는 것은 아니고, 두 개의 구동 회로 필름(200)이 표시 패널(100)의 상측 및 하측에 모두 위치할 수도 있다. 이러한 구동 회로 필름(200)은 표시 패널(100)에 다양한 신호를 인가할 수 있다.
구동 회로 필름(200)은 접착 부재(AD)에 의하여 표시 패널(100) 상에 부착될 수 있다. 여기에서, 접착 부재(AD)는 복수의 도전성 입자를 포함하여 표시 패널(100) 및 구동 회로 필름(200)을 전기적으로 연결시킬 수 있다.
구동 회로 필름(200)에 대한 상세한 설명은 후술하도록 한다.
이하, 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 패드부(140)에 대하여 상세히 설명하도록 한다. 도 3은 도 1의 표시 장치의 표시 패널(100)의 패드 영역(PA1)을 확대한 평면도이다.
도 3을 참조하면, 패드부(140)는 복수일 수 있다. 도 3에 도시된 예시적인 실시예에서 패드부(140)는 19개 존재하지만, 이는 예시적인 것에 불과할 뿐이다. 복수의 패드부(140) 각각은 서로 상이한 신호를 표시 소자에 전달할 수 있다.
복수의 패드부(140)는 비표시 영역(NDA) 상에 위치할 수 있다. 구체적으로, 비표시 영역(NDA)은 패드 영역(PA1)을 포함할 수 있고, 복수의 패드부(140)는 패드 영역(PA1) 상에 위치할 수 있다. 여기에서, 패드 영역(PA1)은 그와 인접하는 라운드된 일변의 형상과 대응되는 형상을 가질 수 있다. 예시적인 실시예에서, 패드 영역(PA1)의 일변의 곡률은 패드 영역(PA1)과 인접하는 제1 기판(102)의 일변의 곡률과 실질적으로 동일할 수 있다.
복수의 패드부(140)는 제1 기판(102)의 라운드된 일변에 인접하게 배치될 수 있다. 또한, 복수의 패드부(140)는 라운드된 일변을 따라 배열될 수 있다. 즉, 복수의 패드부(140)는 곡선 배열될 수 있다. 예시적인 실시예에서, 복수의 패드부(140)는 라운드된 일변을 따라 일렬로 배열될 수 있지만, 이에 한정되는 것은 아니다. 또한, 복수의 패드부(140)는 제1 기판(102)의 일면의 중심점(CP) 및 제1 기판(102)의 일변의 일 지점을 잇는 중심선(CL)을 기준으로 대칭되게 형성될 수 있다.
복수의 패드부(140) 각각은 일 방향으로 연장된 형상을 가질 수 있다. 도 3에 도시된 예시적인 실시예에서, 일 방향은 y축 방향일 수 있지만, 이에 한정되는 것은 아니다. 예시적인 실시예에서, 복수의 패드부(140) 각각은 직사각형 형상을 가질 수 있지만, 이에 한정되는 것은 아니고, 타원형 형상을 가질 수도 있다. 이러한 복수의 패드부(140)는 서로 평행하게 배치될 수 있다.
복수의 패드부(140)는 서로 일정 간격 이격되어 배치될 수 있다. 여기에서, 서로 인접한 복수의 패드부(140)의 이격 거리(d1)는 모두 일정할 수 있다. 또한, 복수의 패드부(140) 각각의 형상은 모두 동일할 수 있다. 즉, 복수의 패드부(140) 각각의 길이(d2) 및 폭(d3)은 모두 일정할 수 있다. 또한, 복수의 패드부(140)는 라운드된 제1 기판(102)의 일변과 일정 간격 이격되어 배치될 수 있다. 여기에서, 복수의 패드부(140) 각각과 라운드된 제1 기판(102)의 일변의 일 방향으로의 이격 거리(d4)는 모두 일정할 수 있다. 또한, 복수의 패드부(140)는 계단 형상을 가지도록 배치될 수 있다. 여기에서, 서로 인접한 복수의 패드부(140)의 단차(d5)는 모두 일정할 수 있다.
이와 같이, 복수의 패드부(140)가 제1 기판(102)의 라운드된 일변의 형상에 대응되도록 배열되면, 비표시 영역(NDA)의 크기가 감소될 수 있다. 만약, 복수의 패드부(140)가 직선 배열된다면, 복수의 패드부(140)는 도 1에 도시된 바와 같은 원형의 표시 패널(100)의 가장자리에 효율적으로 배치될 수 없다. 즉, 직선 배열된 복수의 패드부(140)에 의하여 불필요한 영역이 생성되게 된다. 이에, 복수의 패드부(140)를 원형의 표시 패널(100)의 가장자리 형상에 대응되도록 배열한다면, 상기 불필요한 영역의 생성을 방지함과 동시에 비표시 영역(NDA)의 크기를 감소시킬 수 있어, 네로우 베젤(Narrow Bezel)을 가지는 표시 장치를 얻을 수 있다.
이하, 도 4를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 구동 회로 필름(200)에 대하여 상세히 설명하도록 한다. 도 4는 도 1의 표시 장치의 구동 회로 필름(200)을 확대한 평면도이다.
도 4를 참조하면, 구동 회로 필름(200)은 베이스부(210), 범프(220), 구동 집적 회로(230), 및 배선(240)을 포함할 수 있다.
베이스부(210)는 연성이 있는 플라스틱 재질의 필름일 수 있다. 예시적인 실시예에서, 베이스부(210)는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
표시 패널(100)과 연결되는 베이스부(210)의 단부는 만입되어 있을 수 있다. 예시적인 실시예에서, 베이스부(210)의 단부의 형상은 제1 기판(102)의 라운드된 일변의 형상에 대응될 수 있다.
범프(220)는 베이스부(210)의 배면 상에 위치할 수 있다. 범프(220)는 도전성 물질을 포함할 수 있다. 범프(220)는 복수일 수 있으며, 복수의 범프(220) 각각은 복수의 패드부(140) 각각과 전기적으로 연결될 수 있다. 즉, 복수의 범프(220)는 복수의 패드부(140)와 일대일 대응 관계를 가질 수 있다.
복수의 범프(220)는 복수의 패드부(140)에 대응되게 배열될 수 있다. 즉, 복수의 범프(220)는 복수의 패드부(140)와 같이 곡선 배열될 수 있다. 또한, 복수의 범프(220) 각각의 크기는 복수의 패드부(140) 각각의 크기보다 작을 수 있다. 즉, 평면도 상에서 복수의 범프(220) 각각은 복수의 패드부(140) 각각에 포함될 수 있다.
구동 집적 회로(230)는 베이스부(210)의 상면 상에 위치할 수 있다. 즉, 구동 집적 회로(230)는 범프(220)와 상이한 층에 형성될 수 있다. 구동 집적 회로(230)는 표시 패널(100)을 구동하는 다양한 신호들을 생성하여 이를 표시 패널(100)에 전달할 수 있다.
배선(240)은 구동 집적 회로(230)에서 생성된 다양한 신호를 전달할 수 있다. 배선(240)은 범프(220)와 같이 도전성 물질을 포함할 수 있다. 예시적인 실시예에서, 배선(240)과 범프(220)는 동일한 물질로 이루어질 수 있다. 배선(240)은 복수의 범프(220) 각각에 연결되어 구동 집적 회로(230)에서 생성된 신호를 복수의 범프(220)에 전달할 수 있다.
구동 집적 회로(230)에서 생성된 신호는 배선(240), 범프(220), 접착 부재(AD), 보조 단자(118), 및 패드 단자(110)를 거쳐 표시 영역(DA) 상에 위치하는 박막 트랜지스터 및 표시 소자에 전달될 수 있다.
이와 같이, 구동 회로 필름(200)의 베이스부(210)의 단부 및 복수의 범프(220)의 형상이 표시 패널(100)의 가장자리의 형상, 구체적으로, 복수의 패드부(140)의 형상에 대응됨으로써, 구동 회로 필름(200)이 표시 패널(100) 상에 안정적으로 고정될 수 있다. 이에 의하여, 구동 회로 필름(200)이 표시 패널(100)에 다양한 신호를 안정적으로 제공할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(101) 및 구동 회로 필름(201)을 포함할 수 있다.
먼저, 본 발명의 다른 실시예에 따른 표시 장치의 표시 패널(101)을 설명하기 위하여 도 6을 참조한다. 도 6은 도 5의 표시 장치의 표시 패널(101)의 패드 영역(PA2)을 확대한 평면도이다.
도 6을 참조하면, 비표시 영역(NDA)은 패드 영역(PA2)을 포함할 수 있고, 패드 영역(PA2)은 제1 패드 영역(PA2a) 및 제2 패드 영역(PA2b)을 포함할 수 있다. 여기에서, 제1 패드 영역(PA2a)은 두 개의 제2 패드 영역(PA2b) 사이에 개재될 수 있다. 즉, 제1 패드 영역(PA2a)의 양 단부 상에 제2 패드 영역(PA2b)이 위치할 수 있다.
복수의 패드부(141) 중 일부는 제1 패드 영역(PA2a) 상에서 직선 배열될 수 있다. 예시적인 실시예에서, 제1 패드 영역(PA2a) 상에 위치하는 복수의 패드부(141)는 중심선(CL)에 수직하게 직선 배열될 수 있다. 도 6에 도시된 예시적인 실시예에서는, 9개의 패드부(141)가 직선 배열되지만, 이는 예시적인 것에 불과할 뿐이고, 이보다 적거나 많은 수의 패드부(141)가 직선 배열될 수 있다.
복수의 패드부(141) 중 나머지는 제2 패드 영역(PA2b) 상에서 곡선 배열될 수 있다. 예시적인 실시예에서, 제2 패드 영역(PA2b) 상에 위치하는 복수의 패드부(141)는 그와 인접하는 라운드된 제1 기판(102)의 일변을 따라 배열될 수 있다. 즉, 제2 패드 영역(PA2b) 상에 위치하는 복수의 패드부(141)는 도 3에 도시된 복수의 패드부(140)와 동일하게 배열될 수 있다.
다음으로, 본 발명의 다른 실시예에 따른 표시 장치의 구동 회로 필름(201)을 설명하기 위하여 도 7을 참조한다. 도 7은 도 5의 표시 장치의 구동 회로 필름(201)을 확대한 평면도이다.
도 7을 참조하면, 구동 회로 필름(201)의 베이스부(211) 및 복수의 범프(221)는 복수의 패드부(141)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(101)과 연결되는 베이스부(211)의 단부는 제1 패드 영역(PA2a) 및 제2 패드 영역(PA2b)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(221)는 이러한 베이스부(211)의 단부를 따라 배열될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 8를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(102) 및 구동 회로 필름(202)을 포함할 수 있다.
먼저, 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널(102)을 설명하기 위하여 도 9를 참조한다. 도 9는 도 8의 표시 장치의 표시 패널(102)의 패드 영역(PA3)을 확대한 평면도이다.
도 9를 참조하면, 비표시 영역(NDA)은 패드 영역(PA3)을 포함할 수 있고, 패드 영역(PA3)은 제1 패드 영역(PA3a) 및 제2 패드 영역(PA3b)을 포함할 수 있다. 여기에서, 제1 패드 영역(PA3a)은 두 개의 제2 패드 영역(PA3b) 사이에 개재될 수 있다.
복수의 패드부(142) 중 일부는 제1 패드 영역(PA3a) 상에서 제1 방향으로 직선 배열될 수 있다. 예시적인 실시예에서, 제1 방향은 제1 기판(102)의 일면에 평행하고 중심선(CL)에 수직한 방향일 수 있다. 즉, 도 9에 도시된 예시적인 실시예에서는 제1 방향은 x축 방향일 수 있다.
복수의 패드부(142) 중 나머지는 제2 패드 영역(PA3b) 상에서 제2 방향으로 직선 배열될 수 있다. 여기에서, 제2 방향은 제1 방향과 상이할 수 있다. 도 9에 도시된 예시적인 실시예에서, 제2 방향은 사선 방향일 수 있다.
다음으로, 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 회로 필름(202)을 설명하기 위하여 도 10을 참조한다. 도 10은 도 8의 표시 장치의 구동 회로 필름(202)을 확대한 평면도이다.
도 10을 참조하면, 구동 회로 필름(202)의 베이스부(212) 및 복수의 범프(222)는 복수의 패드부(142)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(102)과 연결되는 베이스부(212)의 단부는 제1 패드 영역(PA3a) 및 제2 패드 영역(PA3b)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(222)는 이러한 베이스부(212)의 단부를 따라 배열될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(103) 및 구동 회로 필름(203)을 포함할 수 있다.
먼저, 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널(103)을 설명하기 위하여 도 12를 참조한다. 도 12는 도 11의 표시 장치의 표시 패널(103)의 패드 영역(PA4)을 확대한 평면도이다.
도 12를 참조하면, 패드 영역(PA4) 상에 위치하는 복수의 패드부(143) 각각은 중심점(CP)을 향하도록 배치될 수 있다. 구체적으로, 복수의 패드부(143) 각각의 장변은 제1 기판(102)의 중심을 향할 수 있다. 즉, 복수의 패드부(143)는 서로 평행하지 않을 수 있다. 바꾸어 말하면, 서로 인접한 복수의 패드부(143)의 두 장변은 일정한 각도를 형성할 수 있다. 예시적인 실시예에서, 복수의 패드부(143) 각각과 이와 인접하는 라운드된 제1 기판(102)의 일변의 최단 이격 거리는 일정할 수 있다.
다음으로, 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 회로 필름(203)을 설명하기 위하여 도 13을 참조한다. 도 13은 도 11의 표시 장치의 구동 회로 필름(203)을 확대한 평면도이다.
도 13을 참조하면, 구동 회로 필름(203)의 베이스부(213) 및 복수의 범프(223)는 복수의 패드부(143)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(103)과 연결되는 베이스부(213)의 단부는 패드 영역(PA4)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(223)는 이러한 베이스부(213)의 단부를 따라 배열될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 101, 102, 103: 표시 패널 102: 제1 기판
104: 반도체 패턴 106: 게이트 절연막
108: 게이트 전극 110: 패드 단자
112: 층간 절연막 114: 소스 전극
116: 드레인 전극 118: 보조 단자
120: 중간막 122: 평탄화막
124: 제1 전극 126: 화소 정의막
128: 유기 발광층 130: 제2 전극
132: 보호막 134: 제2 기판
136: 실런트 140, 141, 142, 143: 패드부
200, 201, 202, 203: 구동 회로 필름 210, 211, 212, 213: 베이스부
220, 221, 222, 223: 범프 230: 구동 집적 회로
240: 배선 DA: 표시 영역
NDA: 비표시 영역 CP: 중심점
CL: 중심선 AD: 접착 부재
PA1, PA2, PA3, PA4: 패드 영역 PA2a, PA3a: 제1 패드 영역
PA2b, PA3b: 제2 패드 영역

Claims (17)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
    상기 기판의 상기 표시 영역 상에 위치하는 표시 소자;
    상기 기판의 상기 비표시 영역 상에 위치하는 복수의 패드부; 및
    상기 복수의 패드부 상에 배치되고 상기 복수의 패드부를 통해 상기 표시 소자로 신호를 전달하는 구동 회로 필름을 포함하되,
    상기 기판은 적어도 부분적으로 라운드 된 일변을 포함하고,
    상기 복수의 패드부는 상기 일변을 따라 배열되되,
    상기 복수의 패드부는 서로 평행하게 배치되어 단차를 형성하며,
    상기 구동 회로 필름은 베이스부, 및 상기 베이스부 상에 배치되고 상기 패드부와 전기적으로 연결되며 상기 패드부에 대응되게 배열된 복수의 범프를 포함하며,
    상기 베이스부의 형상은 상기 라운드 된 일변의 형상에 대응되어 만입되어 있는
    표시 장치.
  2. 삭제
  3. 제 1항에 있어서,
    일 방향을 따라 측정한 상기 복수의 패드부 각각과 상기 일변 간의 이격 거리는 일정한 표시 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
    상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 직선 배열되고,
    상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 곡선 배열되는 표시 장치.
  6. 제 1항에 있어서,
    상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
    상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 제1 방향으로 직선 배열되고,
    상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 상기 제1 방향과 상이한 제2 방향으로 직선 배열되는 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 일면이 원형인 기판; 및
    상기 일면의 일변에 인접하게 배치되고, 외부 신호를 인가받는 복수의 패드부를 포함하되,
    상기 복수의 패드부; 및
    상기 복수의 패드부 상에 배치되고 상기 복수의 패드부를 통해 표시 소자로 신호를 전달하는 구동 회로 필름을 포함하되,
    상기 복수의 패드부는 상기 일변을 따라 배열되되,상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고
    상기 복수의 패드부는 서로 평행하게 배치되어 단차를 형성하고,
    상기 구동 회로 필름은 베이스부, 및 상기 베이스부 상에 배치되고 상기 패드부와 전기적으로 연결되며 상기 패드부에 대응되게 배열된 복수의 범프를 포함하며,
    상기 베이스부의 형상은 상기 일면의 일변의 형상에 대응되어 만입되어 있는
    표시 장치.
  11. 제 10항에 있어서,
    상기 복수의 패드부는 상기 일면의 중심점 및 상기 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성되는 표시 장치.
  12. 삭제
  13. 제 10항에 있어서,
    상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 복수의 패드부는 상기 비표시 영역 상에 위치하는 표시 장치.
  14. 제 13항에 있어서,
    상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
    상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 직선 배열되고,
    상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 곡선 배열되는 표시 장치.
  15. 제 13항에 있어서,
    상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
    상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 제1 방향으로 직선 배열되고,
    상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 상기 제1 방향과 상이한 제2 방향으로 직선 배열되는 표시 장치.
  16. 삭제
  17. 삭제
KR1020130147538A 2013-11-29 2013-11-29 표시 장치 Active KR102356743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130147538A KR102356743B1 (ko) 2013-11-29 2013-11-29 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147538A KR102356743B1 (ko) 2013-11-29 2013-11-29 표시 장치

Publications (2)

Publication Number Publication Date
KR20150062661A KR20150062661A (ko) 2015-06-08
KR102356743B1 true KR102356743B1 (ko) 2022-01-28

Family

ID=53500634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147538A Active KR102356743B1 (ko) 2013-11-29 2013-11-29 표시 장치

Country Status (1)

Country Link
KR (1) KR102356743B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102562897B1 (ko) * 2016-03-28 2023-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102767329B1 (ko) * 2016-04-20 2025-02-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN109799921A (zh) * 2017-11-17 2019-05-24 苏州欧菲光科技有限公司 导电膜及触控装置
JP7569274B2 (ja) * 2021-06-22 2024-10-17 株式会社ジャパンディスプレイ 液晶表示装置
CN117279437A (zh) * 2023-09-15 2023-12-22 昆山国显光电有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292995A (ja) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
JP2009186737A (ja) * 2008-02-06 2009-08-20 Mitsubishi Electric Corp アレイ基板および表示装置
KR101060694B1 (ko) 2008-12-19 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20080049912A (ko) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 구동회로장치 및 이를 구비한 표시장치
JP5235878B2 (ja) * 2007-06-15 2013-07-10 ローム株式会社 半導体発光素子
KR20090059661A (ko) * 2007-12-07 2009-06-11 엘지디스플레이 주식회사 원형 액정표시장치
KR101795036B1 (ko) * 2011-06-10 2017-12-01 엘지이노텍 주식회사 백라이트 유닛 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292995A (ja) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
JP2009186737A (ja) * 2008-02-06 2009-08-20 Mitsubishi Electric Corp アレイ基板および表示装置
KR101060694B1 (ko) 2008-12-19 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Also Published As

Publication number Publication date
KR20150062661A (ko) 2015-06-08

Similar Documents

Publication Publication Date Title
KR102253531B1 (ko) 표시 장치 및 그 제조 방법
KR102214476B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN107887417B (zh) 显示装置
KR102639567B1 (ko) 디스플레이 장치
KR20220148139A (ko) 유기 발광 표시 장치
CN101383374B (zh) 有机发光显示装置
KR102126276B1 (ko) 유기 발광 표시 장치
US8598582B2 (en) Organic light emitting display device
KR102090200B1 (ko) 유기 발광 표시 장치
JP6533645B2 (ja) 有機発光表示装置
US9436048B2 (en) Display device and method of manufacturing the same
US8164252B2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
TWI503043B (zh) 電激發光顯示面板
KR20150017978A (ko) 유기 발광 표시 장치
KR20150016784A (ko) 유기발광 디스플레이 장치 및 그 제조방법
US10811480B2 (en) Organic light emitting display device
KR20110057592A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20220112219A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102356743B1 (ko) 표시 장치
KR102162085B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101029998B1 (ko) 편광필름 및 그것을 구비한 유기 발광 디스플레이 장치
KR20150100995A (ko) 유기 발광 표시 장치
US12382808B2 (en) Display apparatus including overlapping elements
KR101753773B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20230078907A (ko) 유기발광표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5