[go: up one dir, main page]

KR102191095B1 - Power device module and manufacturing method thereoff - Google Patents

Power device module and manufacturing method thereoff Download PDF

Info

Publication number
KR102191095B1
KR102191095B1 KR1020150187504A KR20150187504A KR102191095B1 KR 102191095 B1 KR102191095 B1 KR 102191095B1 KR 1020150187504 A KR1020150187504 A KR 1020150187504A KR 20150187504 A KR20150187504 A KR 20150187504A KR 102191095 B1 KR102191095 B1 KR 102191095B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
power semiconductor
semiconductor device
electrode layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150187504A
Other languages
Korean (ko)
Other versions
KR20170077541A (en
Inventor
홍원식
오철민
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020150187504A priority Critical patent/KR102191095B1/en
Publication of KR20170077541A publication Critical patent/KR20170077541A/en
Application granted granted Critical
Publication of KR102191095B1 publication Critical patent/KR102191095B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

방열특성이 우수하여 신뢰성이 향상된 전력모듈 및 그의 제조방법이 제공된다. 본 발명에 따른 전력모듈은, 전력모듈은, 하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판; 및 절연기판의 상부에 절연기판과 소정간격 이격되어 실장되는 전력반도체소자를 포함하는 전력반도체층;을 포함한다. A power module with improved reliability due to excellent heat dissipation characteristics and a manufacturing method thereof are provided. The power module according to the present invention includes: an insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And a power semiconductor layer including a power semiconductor device mounted on the insulating substrate by being spaced apart from the insulating substrate by a predetermined distance.

Description

전력모듈 및 그의 제조방법{Power device module and manufacturing method thereoff}Power module and its manufacturing method {Power device module and manufacturing method thereoff}

본 발명은 전력모듈 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 방열특성이 우수하여 신뢰성이 향상된 전력모듈 및 그의 제조방법에 관한 것이다.
The present invention relates to a power module and a manufacturing method thereof, and more particularly, to a power module having excellent heat dissipation characteristics and improved reliability, and a manufacturing method thereof.

최근 전력변환을 위한 전력반도체(Power semi-conductor) 또는 파워 디바이스(Power Device), 예를 들면, IGBT(insulated gate bipolar mode transistor) 및 IPM(intelligent power module) 등의 전력반도체 모듈에서 장기간 사용시 열팽창계수(CTE, Coefficient of Thermal Expansion)의 차이로 인한 모듈손상에 대한 문제가 제기되었다. Thermal expansion coefficient when used for a long time in power semiconductor modules such as power semi-conductor or power device for recent power conversion, for example, IGBT (insulated gate bipolar mode transistor) and IPM (intelligent power module) A problem has been raised about module damage due to the difference in (CTE, Coefficient of Thermal Expansion).

전력반도체 모듈은 기판상에 전력반도체 소자가 실장되는데, 각 층의 열팽창계수 차이로 인하여 기판의 휨(warpage)이 발생하게 되고 이에 따라 각 층간의 접합계면에서 균열이 발생하게 된다. In the power semiconductor module, a power semiconductor device is mounted on a substrate, and warpage of the substrate occurs due to the difference in thermal expansion coefficient of each layer, and accordingly, cracks occur at the junction interface between each layer.

전력반도체모듈의 사용범위가 확대되고 있는 가전이나 전기자동차 분야에서의 주요 동작특성은 온/오프 동작을 반복한다는 점인데, 소모전력량이 크고 개별부품이 큰 편이기 때문에 기존 저전력반도체 모듈에 비해 이러한 온도변화가 중요 요소로 부각되고 있다. The main operating characteristic in home appliances and electric vehicles, where the range of use of power semiconductor modules is expanding, is that the on/off operation is repeated. This temperature is higher than that of conventional low-power semiconductor modules because the power consumption is large and the individual parts are large. Change is emerging as an important factor.

특히, 대전력반도체 모듈의 경우 발열량이 많아 방열기판을 DBC(Direct Bonded Copper) 기판에 접합시켜 사용하는 것이 일반적인데, 방열기판과도 열팽창계수차이가 있어 접합계면에서의 균열(crack)이나 박리(delamination)가 추가적으로 발생할 수 있다. 전력반도체소자와 기판의 경우 접합계면의 면적이 크지 않으나 기판과 방열기판의 접합계면은 그 면적이 상대적으로 넓어 소자의 출력효율 및 접합 신뢰성을 더욱 악화시킬 수 있는 문제가 있다.
In particular, in the case of a high-power semiconductor module, it is common to bond a heat-dissipating substrate to a DBC (Direct Bonded Copper) substrate because of its high calorific value. delamination) may additionally occur. In the case of the power semiconductor device and the substrate, the area of the bonding interface is not large, but the area of the bonding interface between the substrate and the radiating substrate is relatively large, which may further deteriorate the output efficiency and bonding reliability of the device.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 방열특성이 우수하여 신뢰성이 향상된 전력모듈 및 그의 제조방법을 제공함에 있다.
The present invention was conceived to solve the above problems, and an object of the present invention is to provide a power module having excellent heat dissipation characteristics and improved reliability, and a manufacturing method thereof.

본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전력모듈은, 하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판; 및 절연기판의 상부에 절연기판과 소정간격 이격되어 실장되는 전력반도체소자를 포함하는 전력반도체층;을 포함한다. A power module according to an embodiment of the present invention for achieving the object of the present invention includes: an insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And a power semiconductor layer including a power semiconductor device mounted on the insulating substrate by being spaced apart from the insulating substrate by a predetermined distance.

전력반도체소자는 걸 윙 칩 캐리어(gull wing chip carrier)를 이용하여 절연기판과 이격되어 실장될 수 있다. The power semiconductor device can be mounted to be spaced apart from the insulating substrate by using a gull wing chip carrier.

절연기판은 전력반도체 소자의 하부영역이 관통되어 제거될 수 있다.The insulating substrate may be removed by passing through the lower region of the power semiconductor device.

절연기판은 전력반도체 소자의 하부에 캐비티가 형성될 수 있다. The insulating substrate may have a cavity formed under the power semiconductor device.

본 발명의 다른 측면에 따르면, 하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판을 형성하는 단계; 및 절연기판의 상부에 절연기판과 소정간격으로 이격되도록 전력반도체 소자를 실장하여 전력반도체층을 형성하는 단계;를 포함하는 전력모듈 제조방법이 제공된다.
According to another aspect of the present invention, forming an insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And forming a power semiconductor layer by mounting a power semiconductor element on the insulating substrate to be spaced apart from the insulating substrate by a predetermined distance.

이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 전력모듈의 전력반도체소자를 DBC 기판과 소정간격 이격하여 실장하여 접합계면에 가해지는 열을 최소화할 수 있어 열팽창계수 차이에 따른 접합계면 균열 발생을 방지할 수 있다. As described above, according to the embodiments of the present invention, the power semiconductor device of the power module is mounted at a predetermined distance from the DBC substrate to minimize the heat applied to the junction interface, thereby causing cracking of the junction interface according to the difference in thermal expansion coefficient. Can be prevented.

또한, 전력반도체소자 실장시 방열특성이 우수한 재질의 칩 캐리어부를 이용하여 전력모듈 전체의 방열특성이 우수해져 제품신뢰성을 향상시킬 수 있는 효과가 있다.
In addition, when the power semiconductor device is mounted, a chip carrier part made of a material having excellent heat dissipation characteristics is used to improve the heat dissipation characteristics of the entire power module, thereby improving product reliability.

도 1은 본 발명의 일실시예에 따른 전력모듈의 단면도이고, 도 2는 도 1의 칩 캐리어부를 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 칩 캐리어부를 도시한 도면이고, 도 4는 도 3의 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다.
도 5은 본 발명의 또다른 실시예에 따른 칩 캐리어부를 도시한 도면이고, 도 6은 도 5의 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다.
도 7은 본 발명의 또다른 실시예에 따른 전력모듈의 단면도이다.
도 8은 본 발명의 또다른 실시예에 따른 전력모듈의 단면도이고, 도 9는 도 8에 따른 전력모듈에서 절연기판을 도시한 도면이며, 도 10은 도 9의 절연기판에 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다. 1 is a cross-sectional view of a power module according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a chip carrier of FIG. 1.
3 is a diagram illustrating a chip carrier unit according to another embodiment of the present invention, and FIG. 4 is a diagram illustrating a mounting of a power semiconductor device using the chip carrier unit of FIG. 3.
5 is a diagram illustrating a chip carrier unit according to another embodiment of the present invention, and FIG. 6 is a diagram illustrating a mounting of a power semiconductor device using the chip carrier unit of FIG. 5.
7 is a cross-sectional view of a power module according to another embodiment of the present invention.
8 is a cross-sectional view of a power module according to another embodiment of the present invention, FIG. 9 is a view showing an insulating substrate in the power module according to FIG. 8, and FIG. 10 is a chip carrier part in the insulating substrate of FIG. It is a diagram showing the mounting of the power semiconductor device.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely describe the present invention to those of ordinary skill in the art. In the accompanying drawings, there may be elements having a specific pattern or having a predetermined thickness, but this is for convenience of description or distinction, so even if they have a specific pattern and a predetermined thickness, the present invention is characterized by the illustrated elements. It is not limited to only.

도 1은 본 발명의 일실시예에 따른 전력모듈의 단면도이고, 도 2는 도 1의 칩 캐리어부를 도시한 도면이다. 본 실시예에 따른 전력모듈(100)은, 하부 전극층(121), 절연층(122) 및 상부 전극층(123)을 포함하는 절연기판(120); 및 절연기판(120)의 상부에 절연기판(120)과 소정간격 이격되어 실장되는 전력반도체소자(130)를 포함하는 전력반도체층;을 포함한다. 또한, 절연기판(120)의 하부에는 전체 전력모듈의 방열특성을 개선하기 위한 방열기판(110)이 더 포함될 수 있다. 1 is a cross-sectional view of a power module according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a chip carrier part of FIG. 1. The power module 100 according to the present embodiment includes: an insulating substrate 120 including a lower electrode layer 121, an insulating layer 122 and an upper electrode layer 123; And a power semiconductor layer including a power semiconductor device 130 mounted on the insulating substrate 120 and spaced apart from the insulating substrate 120 by a predetermined distance. In addition, a heat radiation substrate 110 for improving heat radiation characteristics of the entire power module may be further included under the insulating substrate 120.

절연기판(120)은 하부 전극층(121), 절연층(122), 및 상부 전극층(123)을 포함한다. 상부 전극층(123)은 상부에 실장될 전력반도체소자(130)와의 전기적 연결을 위한 전극층으로서, 전도성높은 구리 또는 알루미늄 등의 금속을 포함할 수 있다. 하부 전극층(121)은 전력모듈(100)과 외부와의 전기적 연결을 위한 층으로서 전도성 높은 구리 또는 알루미늄 등의 금속을 포함할 수 있다. The insulating substrate 120 includes a lower electrode layer 121, an insulating layer 122, and an upper electrode layer 123. The upper electrode layer 123 is an electrode layer for electrical connection with the power semiconductor device 130 to be mounted thereon, and may include a metal such as copper or aluminum having high conductivity. The lower electrode layer 121 is a layer for electrical connection between the power module 100 and the outside, and may include a metal such as high conductivity copper or aluminum.

절연층(122)은 세라믹 물질을 포함하는데 예를 들어 알루미나(Al2O3), 알루미늄 나이트라이드(AlN) 또는 베릴륨 옥사이드(BeO) 등이 사용될 수 있다. 에폭시 등의 수지를 기초로 하는 일반 PCB기판과는 달리 이러한 세라믹 물질을 포함하는 기판의 경우 고온 및 고전류에 적합하기 때문에 세라믹 물질을 사용한다. The insulating layer 122 includes a ceramic material, and for example, alumina (Al 2 O 3 ), aluminum nitride (AlN), beryllium oxide (BeO), or the like may be used. Unlike general PCB substrates based on resins such as epoxy, a substrate containing such a ceramic material is suitable for high temperature and high current, so a ceramic material is used.

본 발명에 다른 전력모듈(100)은 절연기판(120) 상에 전력반도체소자(130)를 실장할 때, 직접 실장하지 않고 절연기판(120)과 소정간격 이격하여 실장한다. 전력반도체소자(130)는 Si, SiC, GaN, 또는 다이아몬드 등 다양한 재질로 구현될 수 있다. 이러한 재질의 전력반도체소자(130)는 절연기판(120)의 금속 및 세라믹 물질과 열팽창계수가 일치하지 않는다. 따라서, 만약 전력반도체소자(130)가 절연기판(120)에 직접 접촉되면서 실장된다면 열팽창계수 차이로 인하여 전력반도체소자(130)와 절연기판(120) 사이의 접합계면에 균열이 발생하게 될 수 있다. 즉, 전력반도체소자(130)에서 발생된 열이 절연기판(120)으로 전달되면 절연기판(120)은 휨현상이 발생되고 휨현상에 의한 응력이 접합계면에 전달되어 균열이 발생할 수 있는 것이다. 이러한 현상은 대전력 반소체 소자의 경우 발생하는 열이 많이 온도차이가 더욱 심화되어 전력모듈(100)이 손상될 확률이 더 커진다. When the power semiconductor device 130 is mounted on the insulating substrate 120, the power module 100 according to the present invention is not directly mounted, but is mounted at a predetermined distance from the insulating substrate 120. The power semiconductor device 130 may be implemented with various materials such as Si, SiC, GaN, or diamond. The power semiconductor device 130 made of this material does not match the metal and ceramic materials of the insulating substrate 120 and the thermal expansion coefficient. Therefore, if the power semiconductor device 130 is mounted while in direct contact with the insulating substrate 120, a crack may occur at the junction interface between the power semiconductor device 130 and the insulating substrate 120 due to the difference in thermal expansion coefficient. . That is, when the heat generated from the power semiconductor device 130 is transferred to the insulating substrate 120, the insulating substrate 120 is bent, and the stress caused by the bending is transmitted to the bonding interface, so that cracking may occur. This phenomenon is caused by a large amount of heat generated in the case of a high-power semi-element device, and the temperature difference is further deepened, thereby increasing the probability that the power module 100 is damaged.

그러나, 본 발명에 따른 전력모듈(100)에서는 전력반도체소자(130)가 절연기판(120)에 직접 실장되지 않고 칩 캐리어부(140)에 실장된 후 칩 캐리어부(140)가 절연기판(120)상에 부착되어 간접적으로 실장된다. 칩 캐리어부(140)는 전력반도체소자(130)가 절연기판(120)과 직접적으로 접촉하지 않도록 공간적으로 이격될 수 있는 구조로 구현된다. However, in the power module 100 according to the present invention, the power semiconductor device 130 is not directly mounted on the insulating substrate 120, but is mounted on the chip carrier unit 140, and then the chip carrier unit 140 is disposed on the insulating substrate 120. ) And mounted indirectly. The chip carrier unit 140 is implemented in a structure that can be spaced apart from each other so that the power semiconductor device 130 does not directly contact the insulating substrate 120.

칩 캐리어부(140)는 도 2에서와 같이 전력반도체소자(130)가 실장될 수 있는 안착부(141) 및 안착부(141)에 위치한 전력반도체소자(130)를 절연기판(120)과 이격시킬 수 있도록 수평적으로 연장된 이격부(142)를 포함한다. 이러한 형상의 칩 캐리어부(140)는 소위 걸 윙 칩 캐리어(gull wing chip carrier)라고 지칭되기도 한다. 본 명세서에서는 도 2에서와 같이 안착부와 수평적으로 연장된 리드선을 포함하는 형태의 칩 캐리어부를 걸 윙 칩 캐리어라고 정의하기로 한다. The chip carrier unit 140 separates the power semiconductor device 130 located in the mounting portion 141 and the mounting portion 141 into which the power semiconductor device 130 can be mounted as shown in FIG. 2 from the insulating substrate 120 It includes a spacer 142 extending horizontally so that it can be. The chip carrier unit 140 of this shape is also referred to as a so-called gull wing chip carrier. In the present specification, a chip carrier portion in a shape including a seating portion and a lead wire extending horizontally as shown in FIG. 2 will be defined as a girl wing chip carrier.

칩 캐리어부(140)는 전도성 물질을 포함할 수 있는데, 구리, 알루미늄, 또는 니켈 등의 금속으로 구현되는 경우 전력반도체소자(130) 자체에서 발생하는 열을 외부로 효율적으로 배출할 수 있다. 즉, 전력반도체소자(130)가 절연기판(120)과 직접적으로 접촉하지 않아 절연기판(120) 측으로 열을 전달하지 않고, 칩 캐리어부(140)를 통해 상하부로 열을 배출할 수 있어 전력모듈(100)의 전체적인 방열특성이 우수해진다. The chip carrier unit 140 may include a conductive material, and when implemented with a metal such as copper, aluminum, or nickel, heat generated by the power semiconductor device 130 itself can be efficiently discharged to the outside. That is, since the power semiconductor device 130 does not directly contact the insulating substrate 120, heat is not transferred to the insulating substrate 120, and heat can be discharged to the upper and lower portions through the chip carrier unit 140. The overall heat dissipation characteristic of (100) becomes excellent.

방열기판(110)은 절연기판(120)의 하부에 부착되어 전력반도체소자(130)에서 발생하는 열을 외부로 배출하는 기능을 하는 구성이다. 전력반도체소자(130)에서 열이 발생하면, 이러한 열이 방열기판(110)과 절연기판(120) 사이의 접합계면에도 영향을 미치게 되는데, 본 발명에 따르면, 전력반도체소자(130)에서 발생된 열이 절연기판(120)에 직접적으로 전달되지 않아 방열기판(110)과의 접합계면에도 미치는 영향아 작아진다. The heat dissipation substrate 110 is attached to the lower portion of the insulating substrate 120 to discharge heat generated from the power semiconductor device 130 to the outside. When heat is generated in the power semiconductor device 130, such heat also affects the junction interface between the heat dissipation substrate 110 and the insulating substrate 120. According to the present invention, the power semiconductor device 130 Since heat is not transferred directly to the insulating substrate 120, the effect on the bonding interface with the heat radiating substrate 110 is reduced.

도 3은 본 발명의 다른 실시예에 따른 칩 캐리어부를 도시한 도면이고, 도 4는 도 3의 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다. 도 3의 칩 캐리어부(240)는 안착부(241)를 사이에 두고, 수평적으로 양 측면으로 이격부(242)가 형성되어 있는데, 이격부(242)는 말단에 고정부(243)를 더 형성하고 있다. 도 2에 도시된 칩 캐리어부(140)의 이격부(142)와의 차이점으로는 도 3의 칩 캐리어부(240)는 안착부(241) 양측으로 연장된 이격부(242)에 안착부의 위치와 비슷한 높이에 고정부(243)가 형성되어 있다. 3 is a diagram illustrating a chip carrier unit according to another embodiment of the present invention, and FIG. 4 is a diagram illustrating a mounting of a power semiconductor device using the chip carrier unit of FIG. 3. The chip carrier part 240 of FIG. 3 has a mounting part 241 interposed therebetween, and spaced portions 242 are horizontally formed on both sides, and the spaced part 242 has a fixing part 243 at the end. Is forming more. The difference from the spaced part 142 of the chip carrier part 140 shown in FIG. 2 is that the chip carrier part 240 of FIG. 3 is located at the spaced part 242 extending to both sides of the seating part 241 A fixing part 243 is formed at a similar height.

즉, 도 2의 이격부(142)의 높이는 안착부(141)보다 높기 때문에 절연기판(120)의 상부 전극층에 본딩층(150)을 높게 구성해야 절연기판(120)과의 이격이 가능하다. 그러나, 도 3의 칩 캐리어부(240)는 절연기판(220)과 전기적으로 연결될 고정부(243)의 높이가 안착부와 유사하여 본딩층의 높이를 높이지 않거나 없어도 도 4에서와 같이 전력반도체소자(230)와 절연기판(220)의 이격거리를 크게 할 수 있다. That is, since the height of the spacing part 142 of FIG. 2 is higher than that of the seating part 141, the bonding layer 150 must be formed high on the upper electrode layer of the insulating substrate 120 to be separated from the insulating substrate 120. However, the chip carrier part 240 of FIG. 3 has a height of the fixing part 243 to be electrically connected to the insulating substrate 220 is similar to that of the seating part, so that the height of the bonding layer is not increased or not, as in FIG. The separation distance between the device 230 and the insulating substrate 220 may be increased.

도 5은 본 발명의 또다른 실시예에 따른 칩 캐리어부를 도시한 도면이고, 도 6은 도 5의 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다. 도 5의 칩 캐리어부(340)는 안착부(341)와 안착부(341)를 사이에 두고 수평적으로 양측면으로 이격부(342)가 형성되어 있는데, 이격부(342)는 말단에 고정부(343)을 더 형성하고 있다. 도 3의 칩 캐리어부(240)와의 차이점으로는 고정부(343)가 안착부(341)보다 낮게 형성되어 있다. 따라서, 고정부(343)를 상부 전극층(323)에 고정하기 위한 본딩층이 낮거나 없어도 되고, 전력반도체소자(330)가 실장될 안착부(341)의 높이가 높아 도 6에서와 같이 절연기판(320)과의 이격거리를 더욱 넓힐 수 있다는 장점이 있다. 5 is a diagram illustrating a chip carrier unit according to another embodiment of the present invention, and FIG. 6 is a diagram illustrating a mounting of a power semiconductor device using the chip carrier unit of FIG. 5. The chip carrier part 340 of FIG. 5 has a spacer 342 horizontally formed on both sides with a seating part 341 and a seating part 341 therebetween, and the spacer 342 is a fixed part at the end. (343) further forming. The difference from the chip carrier part 240 of FIG. 3 is that the fixing part 343 is formed lower than the seating part 341. Therefore, the bonding layer for fixing the fixing part 343 to the upper electrode layer 323 may be low or not required, and the height of the seating part 341 on which the power semiconductor device 330 is mounted is high, as shown in FIG. There is an advantage that the separation distance from (320) can be further widened.

도 7은 본 발명의 또다른 실시예에 따른 전력모듈의 단면도이다. 본 실시예에 따른 전력모듈(400)에서, 방열기판(410), 하부 전극층(421), 절연층(422) 및 상부 전극층(423)을 포함하는 절연기판(420), 전력반도체소자(430), 본딩층(450) 및 칩 캐리어부(440)에 대하여 도 1 내지 도 6과 관련하여 한 설명과 동일한 설명은 생략하기로 한다. 7 is a cross-sectional view of a power module according to another embodiment of the present invention. In the power module 400 according to the present embodiment, the heat dissipation substrate 410, the lower electrode layer 421, the insulating substrate 420 including the insulating layer 422 and the upper electrode layer 423, the power semiconductor device 430 , A description of the bonding layer 450 and the chip carrier unit 440 will be omitted as described above with respect to FIGS. 1 to 6.

도 7의 실시예에서 절연기판(420)은 전력반도체소자(430)의 하부영역이 관통되어 제거되어 있다. 따라서, 전력반도체소자(430)와 절연기판(420)과의 이격거리를 최대로 확보할 수 있다. 제거영역은 전력반도체소자(430)의 하면보다 넓은 면적인 것이 바람직하나 반드시 넓지 않아도 되고, 전력반도체소자(430)와 동일한 형상일 필요도 없다. 예를 들어 제거영역은 직사각형 또는 정사각형 등의 다각형이나 원형, 타원형 등 다양한 형상으로 구현될 수 있다. In the embodiment of FIG. 7, the insulating substrate 420 is removed through the lower region of the power semiconductor device 430. Therefore, the separation distance between the power semiconductor device 430 and the insulating substrate 420 can be maximized. The removal area is preferably a larger area than the lower surface of the power semiconductor device 430, but does not necessarily have to be wide, and does not have to have the same shape as the power semiconductor device 430. For example, the removal area may be implemented in various shapes such as polygons such as rectangles or squares, circles, and ellipses.

도 8은 본 발명의 또다른 실시예에 따른 전력모듈의 단면도이고, 도 9는 도 8에 따른 전력모듈에서 절연기판을 도시한 도면이며, 도 10은 도 9의 절연기판에 칩 캐리어부를 이용하여 전력반도체소자를 실장한 것을 도시한 도면이다. 본 실시예에 따른 전력모듈(500)에서, 방열기판(510), 하부 전극층(521), 절연층(522) 및 상부 전극층(523)을 포함하는 절연기판(520), 전력반도체소자(530), 본딩층(550) 및 칩 캐리어부(540)에 대하여 도 1 내지 도 7과 관련하여 한 설명과 동일한 설명은 생략하기로 한다. 8 is a cross-sectional view of a power module according to another embodiment of the present invention, FIG. 9 is a view showing an insulating substrate in the power module according to FIG. 8, and FIG. 10 is a chip carrier part in the insulating substrate of FIG. It is a diagram showing the mounting of the power semiconductor device. In the power module 500 according to the present embodiment, the heat dissipation substrate 510, the lower electrode layer 521, the insulating substrate 520 including the insulating layer 522 and the upper electrode layer 523, the power semiconductor device 530 , A description of the bonding layer 550 and the chip carrier unit 540 will be omitted as described above with respect to FIGS. 1 to 7.

도 8의 실시예에서 절연기판(520)에는 전력반도체소자(530)의 하부영역에 캐비티(524)가 형성되어 있다. 이에 따라 절연기판(520)과 전력반도체소자(530)간의 이격거리를 확보할 수 있다. 도 9를 참조하면, 절연기판 상에 상부 전극층(523) 및 절연층(522)의 일부가 제거되어 캐비티(524)가 형성되어 있고, 도 10과 같이 전력반도체소자(530)가 칩 캐리어부(540)에 실장된 채로 캐비티(524) 내부로 인입되면서 칩 캐리어부(540)의 말단은 상부 전극층(523)과 전기적으로 연결되도록 실장되어 있다. In the embodiment of FIG. 8, a cavity 524 is formed in a lower region of the power semiconductor device 530 in the insulating substrate 520. Accordingly, a separation distance between the insulating substrate 520 and the power semiconductor device 530 can be secured. Referring to FIG. 9, a cavity 524 is formed by removing a portion of the upper electrode layer 523 and the insulating layer 522 on the insulating substrate. As shown in FIG. While being mounted on the 540, the end of the chip carrier 540 is mounted so as to be electrically connected to the upper electrode layer 523 while being inserted into the cavity 524.

본 발명의 다른 측면에 따르면, 하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판을 형성하는 단계; 및 절연기판의 상부에 절연기판과 소정간격으로 이격되도록 전력반도체 소자를 실장하여 전력반도체층을 형성하는 단계;를 포함하는 전력모듈 제조방법이 제공된다. 본 실시예의 전력모듈 제조방법에 대하여는 전술한 전력모듈에 관한 설명과 동일하므로 그 설명을 생략하기로 한다. According to another aspect of the present invention, the steps of forming an insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And forming a power semiconductor layer by mounting a power semiconductor element on the insulating substrate to be spaced apart from the insulating substrate by a predetermined distance. The method of manufacturing the power module of the present embodiment is the same as the description of the power module described above, so the description thereof will be omitted.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
In the above, preferred embodiments of the present invention have been illustrated and described, but the present invention is not limited to the specific embodiments described above, and is not departing from the gist of the present invention claimed in the claims. Various modifications are possible by those skilled in the art, as well as these modifications should not be individually understood from the technical idea or perspective of the present invention.

100, 400, 500 전력모듈
110, 410, 510 방열기판
120, 420, 520 절연기판
121, 421, 521 하부 전극층
122, 422, 522 절연층
123, 223, 323, 423, 523 상부 전극층
130, 230, 330, 430, 530 전력반도체소자
140, 240, 340, 440, 540 칩 캐리어부
141, 241, 341 안착부
142, 242, 342 이격부
150, 450, 550 본딩층
243, 343 고정부
524 캐비티100, 400, 500 power module
110, 410, 510 radiator board
120, 420, 520 insulation substrate
121, 421, 521 lower electrode layer
122, 422, 522 insulation layer
123, 223, 323, 423, 523 upper electrode layer
130, 230, 330, 430, 530 Power semiconductor device
140, 240, 340, 440, 540 chip carrier part
141, 241, 341 seat
142, 242, 342 separation
150, 450, 550 bonding layer
243, 343 fixture
524 cavity

Claims (6)

하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판; 및
상기 절연기판의 상부에 상기 절연기판과 소정간격 이격되어 실장되는 전력반도체소자를 포함하는 전력반도체층;을 포함하는 전력모듈로서,
상기 전력반도체소자는 전력반도체소자가 실장될 수 있는 안착부 및 안착부에 위치한 전력반소체소자를 절연기판과 이격시킬 수 있도록 수평적으로 연장된 이격부를 포함하는 걸 윙 칩 캐리어(gull wing chip carrier)를 이용하여 상기 절연기판과 이격되어 실장되는 것을 특징으로 하는 전력모듈.
An insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And
A power module comprising a; a power semiconductor layer including a power semiconductor element mounted on the insulating substrate and spaced apart from the insulating substrate by a predetermined distance,
The power semiconductor device is a gull wing chip carrier including a seating portion in which the power semiconductor element can be mounted, and a spacer extending horizontally to separate the power semiconductor element located in the seating portion from the insulating substrate. ) To be spaced apart from the insulating substrate and mounted.
 삭제delete 청구항 1에 있어서,
상기 절연기판은 상기 전력반도체 소자의 하부영역이 관통되어 제거되는 것을 특징으로 하는 전력모듈.
The method according to claim 1,
The power module, wherein the insulating substrate is removed through a lower region of the power semiconductor device.
 청구항 1에 있어서,
상기 절연기판은 상기 전력반도체 소자의 하부에 캐비티가 형성되는 것을 특징으로 하는 전력모듈.
The method according to claim 1,
The power module, wherein the insulating substrate has a cavity formed under the power semiconductor device.
 하부 전극층, 절연층 및 상부 전극층을 포함하는 절연기판을 형성하는 단계; 및
상기 절연기판의 상부에 상기 절연기판과 소정간격으로 이격되도록 전력반도체 소자를 실장하여 전력반도체층을 형성하는 단계;를 포함하는 전력모듈 제조방법으로서,
상기 전력반도체소자는 전력반도체소자가 실장될 수 있는 안착부 및 안착부에 위치한 전력반소체소자를 절연기판과 이격시킬 수 있도록 수평적으로 연장된 이격부를 포함하는 걸 윙 칩 캐리어를 이용하여 상기 상부 전극층과 전기적으로 연결되되 상기 절연기판과 이격되도록 실장되는 것을 특징으로 하는 전력모듈 제조방법. Forming an insulating substrate including a lower electrode layer, an insulating layer, and an upper electrode layer; And
A power module manufacturing method comprising: mounting a power semiconductor element on the insulating substrate to be spaced apart from the insulating substrate by a predetermined interval to form a power semiconductor layer;
The power semiconductor device includes a mounting portion in which the power semiconductor device can be mounted and a spacer extending horizontally to separate the power semiconductor device located in the mounting portion from the insulating substrate. Electrically connected to the electrode layer, the power module manufacturing method, characterized in that mounted so as to be spaced apart from the insulating substrate. 삭제delete
KR1020150187504A 2015-12-28 2015-12-28 Power device module and manufacturing method thereoff Active KR102191095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150187504A KR102191095B1 (en) 2015-12-28 2015-12-28 Power device module and manufacturing method thereoff

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187504A KR102191095B1 (en) 2015-12-28 2015-12-28 Power device module and manufacturing method thereoff

Publications (2)

Publication Number Publication Date
KR20170077541A KR20170077541A (en) 2017-07-06
KR102191095B1 true KR102191095B1 (en) 2020-12-15

Family

ID=59354015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187504A Active KR102191095B1 (en) 2015-12-28 2015-12-28 Power device module and manufacturing method thereoff

Country Status (1)

Country Link
KR (1) KR102191095B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887453B1 (en) * 2007-02-21 2009-03-10 삼화콘덴서공업주식회사 SMD Type Ceramic Disc Capacitors
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP4941594B2 (en) * 2009-01-29 2012-05-30 株式会社村田製作所 Ceramic electronic components
KR20150048459A (en) * 2013-10-28 2015-05-07 삼성전기주식회사 Power Module Package

Also Published As

Publication number Publication date
KR20170077541A (en) 2017-07-06

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US9171773B2 (en) Semiconductor device
EP3771084A1 (en) Double-sided cooling type power module and manufacturing method therefor
US8569890B2 (en) Power semiconductor device module
US9728484B2 (en) Power module package and method for manufacturing the same
US20170338189A1 (en) Insulated circuit board, power module and power unit
JP6862896B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
CN106415833B (en) Power semiconductor modules and power components
KR20130139011A (en) Direct bonded copper substrate and power semiconductor module
JP2013219267A (en) Power module
US20150237718A1 (en) Power semiconductor device
JP6139329B2 (en) Ceramic circuit board and electronic device
KR101237566B1 (en) Power module package and manufacturing method thereof
US20180019180A1 (en) Semiconductor module and power converter
US9443784B2 (en) Semiconductor module including plate-shaped insulating members having different thickness
CN207381382U (en) Electric power electronic module and power electric component package substrate
JP2015090965A (en) Semiconductor device
JP2016004941A (en) Semiconductor device and power module
KR102405276B1 (en) Semiconductor package and method of fabricating the same
JP2012209470A (en) Semiconductor device, semiconductor device module, and manufacturing method of the semiconductor device
KR102191095B1 (en) Power device module and manufacturing method thereoff
JP2007227762A (en) Semiconductor device and semiconductor module including the same
JP5619232B2 (en) Semiconductor device and method for manufacturing electrode member
JP2017135144A (en) Semiconductor module
CN106252307B (en) semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190320

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201204

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230921

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee