[go: up one dir, main page]

KR102157667B1 - 천공 장치 및 그의 천공 방법 - Google Patents

천공 장치 및 그의 천공 방법 Download PDF

Info

Publication number
KR102157667B1
KR102157667B1 KR1020140058327A KR20140058327A KR102157667B1 KR 102157667 B1 KR102157667 B1 KR 102157667B1 KR 1020140058327 A KR1020140058327 A KR 1020140058327A KR 20140058327 A KR20140058327 A KR 20140058327A KR 102157667 B1 KR102157667 B1 KR 102157667B1
Authority
KR
South Korea
Prior art keywords
bits
columns
interleaver
written
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140058327A
Other languages
English (en)
Other versions
KR20150131540A (ko
Inventor
정홍실
김상효
김경중
명세호
김종환
류대현
장민
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140058327A priority Critical patent/KR102157667B1/ko
Priority to US14/604,138 priority patent/US9641198B2/en
Publication of KR20150131540A publication Critical patent/KR20150131540A/ko
Priority to US15/581,377 priority patent/US10461778B2/en
Application granted granted Critical
Publication of KR102157667B1 publication Critical patent/KR102157667B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)

Abstract

천공 장치가 개시된다. 본 천공 장치는 복수의 열 및 행로 구성되어, 입력되는 부호어 비트들을 상기 복수의 열에 라이트하고, 부호어 비트들이 라이트된 복수의 열의 각 행을 리드하여 인터리빙을 수행하는 인터리버 및 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공하는 천공부를 포함한다.

Description

천공 장치 및 그의 천공 방법 { PUNCTURING APPARATUS AND PUNCTURING METHOD THEREOF }
본 발명은 천공 장치 및 그의 천공 방법에 관한 것으로, 더욱 상세하게는 일정한 개수의 비트를 천공하는 천공 장치 및 그의 천공 방법에 관한 것이다.
극 부호(polar codes)는 2009 년 Arikan에 의해 개발된 오류정정부호(error correction codes)로, 이론적으로 이진 입력 이산 무기억 대칭 채널(binary-input discrete memoryless symmetric channel)에서 채널 용량을 달성하는 부호이다. 그러나, 극 부호는 2×2 커널(kernel) 행렬로 설계될 때, 부호의 길이가 2의 거듭제곱으로 제한된다는 단점이 있다.
극 부호는 채널 양극화(channel polarization) 현상에 기반하여 생성된 K×N 크기의 생성행렬(generator matrix) G를 통해 생성된다. 여기에서, G 행렬은 이진(binary) 값으로 구성된 행렬이며, N=2n(n은 1 이상의 자연수)이고, K는 N이하의 자연수이다.
이에 따라, 이진 값으로 구성된 길이 K의 행 벡터(row vector)인 u에 대응하는 극 부호어(polar codeword) x는 하기의 수학식 1과 같이 산출될 수 있다.
Figure 112014045679224-pat00001
여기에서, 이진 값의 덧셈은 modulo-2 연산으로 수행되며, 극 부호어 x는 이진 값으로 구성된 길이 N의 행 벡터가 된다. 이때, u 값의 변화에 따라 극 부호어 x 또한 변하게 되는데, 이러한 u와 x의 맵핑(mapping) 관계를 극 부호라 지칭한다.
한편, 극 부호의 길이 N은 2의 거듭제곱 값만을 가지기 때문에, 부호의 길이가 제한된다는 문제점이 있다.
이러한 문제점을 해결하기 위해 사용되는 방법 중 하나가 천공(puncturing) 기법이다. 천공은 부호의 길이 및 부호율(code rate)를 다양하게 변화시킬 수 있는 방법 중 하나로 부호어를 구성하는 비트 중 일부를 제거하여 전송하지 않는 방법이다. 이때, 천공되기 전의 부호를 모-부호(mother code)라 지칭할 수 있다.
한편, 도 1은 천공하는 비트들을 p라 할 때, K=4, N=8인 극 부호에 대하여 3 비트(=p)를 천공하는 일 예를 나타낸다.
도 1을 참조하면, 생성행렬 G를 통해 생성된 u에 대응하는 극 부호어 x가 x0, x1, x2, x3, x4, x5, x6, x7 비트로 구성될 때, 8 개의 부호어 비트 중 x1, x4, x7 비트를 천공하면, 나머지 x0, x2, x3, x5, x6 비트만이 남게 된다.
이와 같은 천공기법은 한 비트 단위로 수행될 수 있기 때문에, 이론적으로는 N 보다 작은 모든 부호길이를 만들 수 있다. 한편, 천공을 수행할 때 N과 p에 따라 다양한 천공 패턴이 존재할 수 있으며, 같은 개수의 비트를 천공해도 천공 패턴에 따라 부호의 오율(error rate) 성능이 달라지기 때문에 어떤 비트를 천공할지를 결정하는 것은 중요하다.
극 부호를 위한 천공 방법 중 하나로 준-균일(quasi-uniform) 천공 기법이 있다. 준-균일 천공기법은 극 부호어 비트들의 인덱스를 비트-역순(bit-reversal)으로 정렬한 후, 해당하는 인덱스에 대응하는 부호어 비트들을 순서대로 천공하는 기법이다.
비트-역순 정렬을 수행하기 위해서는 먼저 부호 길이 N=2n에 대하여 0,1,...,N-1의 비트 인덱스들을 n 비트로 표현한다. 예를 들어, 인덱스 0은 00...0, 인덱스 1은 00...1, ..., 인덱스 N-1은 11...1로 표현될 수 있다. 그리고, 변환된 n 비트들 각각을 모두 좌우 대칭 회전시킨 후 해당 비트들을 다시 십진수 인덱스로 바꾼다.
이와 같은 방법의 일 예로 N=4 또는 N=8에 대하여 비트-역순을 생성하는 방법을 도 2에 나타내었다. 구체적으로, 도 2(a)는 N=4 에 대하여 비트-역순을 생성하는 방법을 도시하였으며, 도 2(b)는 N=8에 대하여 비트-역순을 생성하는 방법을 도시하였다.
이와 같이 길이 N에 대하여 비트 인덱스들을 비트-역순으로 정렬한 후, 앞에서부터 순서대로 p 개의 부호어 비트들을 천공한다. 예를 들어, 도 2(a)의 경우 N=4, p=2일 때 준-균일 방법으로 천공하게 되면 x0, x2 비트가 천공되고, 도 2(b)의 경우 N=8, p=2일 때 준-균일 방법으로 천공하게 되면 x0, x4 비트가 천공될 수 있다.
한편, 준-균일 천공기법은 간단한 비트-역순 정렬 및 순차적 천공을 통해 다양한 길이의 극 부호 설계를 가능케 하지만, 천공 순서가 유일하게 결정된다는 문제점이 있다. 즉, 천공되는 비트의 순서가 하나만 달라져도 다른 방법으로 천공을 수행한 것이 된다.
이에 따라, 실제로 준-균일 천공 기법을 회피하면서, 비슷한 오율 성능을 갖는 천공 기법을 설계하는 것은 어렵지 않다는 점에서, 이러한 문제점을 해결하기 위한 방안의 모색이 요청된다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 천공기법 시 인터리버를 사용하여 다양한 형태의 극 부호 천공 패턴을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 천공 장치는 복수의 열 및 행로 구성되어, 입력되는 부호어 비트들을 상기 복수의 열에 라이트(write)하고, 상기 부호어 비트들이 라이트된 복수의 열의 각 행을 리드(read)하여 인터리빙을 수행하는 인터리버 및 상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공하는 천공부를 포함한다.
여기에서, 상기 인터리버는 상기 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 행까지 상기 입력되는 부호어 비트들을 순차적으로 라이트할 수 있다.
또한, 상기 인터리버는 상기 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬한 후, 상기 순서가 재정렬된 복수의 열의 각 행에 라이트된 부호어 비트들을 순차적으로 리드할 수 있다.
그리고, 상기 천공부는 상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공할 수 있다.
한편, 본 발명의 일 실시 예에 따른 천공 방법은 복수의 열 및 행로 구성된 인터리버를 이용하여, 입력되는 부호어 비트들을 상기 복수의 열에 라이트(write)하고 상기 부호어 비트들이 라이트된 복수의 열의 각 행을 리드(read)하여 인터리빙을 수행하는 단계 및, 상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공하는 단계를 포함한다.
여기에서, 상기 인터리빙을 수행하는 단계는 상기 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 행까지 상기 입력되는 부호어 비트들을 순차적으로 라이트할 수 있다.
또한, 상기 인터리빙을 수행하는 단계는 상기 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬한 후, 상기 순서가 재정렬된 복수의 열의 각 행에 라이트된 부호어 비트들을 순차적으로 리드할 수 있다.
그리고, 상기 천공하는 단계는 상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공할 수 있다.
이상과 같은 본 발명의 다양한 실시 예에 따르면 극 부호를 천공함에 있어 인터리버를 이용한다는 점에서, 인터리버의 구조 및 동작 방식에 따라 다양한 종류의 극 부호에 대한 천공 패턴이 정의될 수 있다.
도 1은 극 부호에 대해 천공을 수행하는 일 예를 나타내는 도면,
도 2는 비트-역순을 생성하는 방법을 나타내는 도면,
도 3은 본 발명의 일 실시 예에 따른 천공 장치의 구성을 설명하기 위한 블록도,
도 4는 본 발명의 일 실시 예에 따른 인터리버의 구조를 설명하기 위한 도면,
도 5 내지 도 8은 본 발명의 일 실시 예에 따른 인터리버의 인터리빙 동작을 설명하기 위한 도면들, 그리고
도 9는 본 발명의 일 실시 예에 따른 천공 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 3은 본 발명의 일 실시 예에 따른 천공 장치의 구성을 설명하기 위한 블록도이다. 도 3에 따르면, 천공 장치(100)는 인터리버(110) 및 천공부(120)를 포함한다.
인터리버(110)는 입력되는 부호어 비트들에 대해 인터리빙을 수행한다. 이를 위해, 인터리버(110)는 복수의 열(column) 및 행(row)으로 구성될 수 있다.
이 경우, 인터리버(110)를 구성하는 열 및 행의 개수는 입력되는 부호어 비트들의 비트 수에 기초하여 결정될 수 있다.
예를 들어, 입력되는 비트들이 극 부호에 의해 생성된 N=2n 비트의 부호어 비트들 x=[x0,x1,...,xN -1]인 경우를 가정한다. 이 경우, 도 4에 도시된 바와 같이 인터리버(110)는 Nc=2m(1≤m≤n-1) 개의 열들을 포함하며, 각 열은 Nr=N/Nc 개의 행으로 구성될 수 있다.
이와 같이, 인터리버(110)가 복수의 열 및 행으로 구성되는 경우, 인터리버(120)는 입력되는 부호어 비트들을 복수의 열에 라이트(write)하고, 부호어 비트들이 라이트된 복수의 열의 각 행을 리드(read)하여 인터리빙을 수행할 수 있다. 보다 구체적인 설명을 위해 도 5를 참조하도록 한다.
구체적으로, 인터리버(110)는 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 형까지 입력되는 비트들을 순차적으로 라이트할 수 있다.
즉, 도 5(a)에 도시된 바와 같이, 인터리버(110)는 부호어 비트들 x=[x0,x1,...,xN-1]이 입력되면, 첫 번째 열의 첫 번째 행에 x0 비트를 라이트하고, 다음 행부터 x1,x2,... 비트를 열 방향으로 라이트하여 Nc 개의 부호어 비트를 첫 번째 열에 순차적으로 라이트할 수 있다.
이후, 인터리버(110)는 첫 번째 열의 마지막 행에 라이트된 비트의 다음 비트는 두 번째 열의 첫 번째 행부터 마지막 행까지 순차적으로 라이트할 수 있다. 그리고, 인터리버(110)는 이와 같은 동작을 세 번째 열, 네 번째 열,..., 마지막 열까지 반복하여, 모든 열의 각 행에 비트들을 열 방향으로 라이트할 수 있다.
이와 같이, 인터리버(110)는 열의 첫 번째 행부터 마지막 행까지 비트들을 라이트하고, 해당 열의 모든 행에 비트들이 라이트되면 다음 열의 첫 번째 행부터 마지막 행까지 비트들을 라이트하여 모든 열의 각 행에 비트들을 라이트할 수 있다.
이후, 인터리버(110)는 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬할 수 있다.
이 경우, 인터리버(110)는 도 5(b)와 같이 비트-역순을 통해 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬할 수 있다.
구체적으로, 인터리버(110)는 2m 개로 이루어진 복수의 열 각각에 인덱스 0,1,...,2m-1를 부여하고, 각 열에 부여된 인덱스를 n 비트로 표현하고, 각 열에 대응되는 비트들 각각을 좌우 대칭시킨 후 해당 비트들을 다시 십진수 인덱스로 변경하여 복수의 열의 순서를 재정렬할 수 있다.
예를 들어, 인터리버(110)가 4 개의 열로 구성되는 경우, 첫 번째 열부터 네 번째 열까지 순차적으로 인덱스 0,1,2,3가 부여될 수 있으며, 각 인덱스는 00,01,10,11 비트로 표현될 수 있다. 이에 따라 각 열에 대응되는 비트들 각각을 좌우 대칭시키면 00,10,01,11이 되고 이를 다시 십진수로 변경하면 0,2,1,3이 된다. 이에 따라, 인터리버(110)는 기존의 첫 번째 열이 첫 번째가, 기존의 두 번째 열이 세 번째가, 기존의 세 번째 열이 두 번째가, 기존의 네 번째 열이 네 번째가 되도록 복수의 열의 순서를 재정렬할 수 있다.
한편, 상술한 예에서 복수의 열에 부호어 비트들을 라이트한 후, 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬하는 것으로 설명하였으나 이는 일 예에 불과하다.
즉, 천공 장치(100)에 인터리버(110)의 열들의 비트-역순에 따른 정렬 순서에 대한 정보가 기저장되어 있다면, 인터리버(110)는 입력되는 비트들을 복수의 열에 순차적으로 라이트한 후 비트들이 라이트된 복수의 열의 순서를 비트-역순에 따라 재정렬하는 방식이 아닌, 기저장된 정보를 이용하여 입력되는 비트들을 비트-역순에 따른 정렬 순서에 대응되는 열에 차례로 라이트할 수 있다.
상술한 예에서, 인터리버(110)는 비트들이 라이트된 기존의 기존의 첫 번째 열이 첫 번째가, 비트들이 라이트된 기존의 두 번째 열이 세 번째가, 비트들이 라이트된 기존의 세 번째 열이 두 번째가, 비트들이 라이트된 기존의 네 번째 열이 네 번째가 되도록 복수의 열의 순서를 재정렬하는 것이 아니라, 입력되는 비트들을 기존의 첫 번째 열, 세 번째 열, 두 번째 열, 네 번째 열 순으로 라이트할 수도 있다.
이후, 인터리버(110)는 순서가 재정렬된 복수의 열의 각 행에 라이트된 부호어 비트들을 순차적으로 리드할 수 있다.
구체적으로, 인터리버(110)는 순서가 재정렬된 복수의 열의 각 행에 라이트된 부호어 비트들을 순차적으로 리드할 수 있다. 즉, 인터리버(110)는 도 5(c)와 같이, 모든 열의 첫 번째 행에 라이트된 비트들을 행 방향으로 리드하고, 모든 열의 두 번째 행에 라이트된 비트들을 행 방향으로 리드하고,..., 모든 행의 마지막 행에 라이트된 비트들을 행 방향으로 리드할 수 있다.
예를 들어, 도 6과 같이, 인터리버(110)로 부호어 비트들 x=[x0,x1,...,x15]이 입력되며, 인터리버(110)는 각각 4 개의 행으로 구성된 4 개의 열을 이용하여 인터리빙을 수행하는 것으로 가정한다. 즉, 인터리버(110)가 N=16, Nc=4인 경우에 대해 인터리빙을 수행하는 것으로 가정한다.
먼저, 도 6(a)에 도시된 바와 같이, 인터리버(110)로 입력되는 부호어 비트들 x=[x0,x1,...,x15]은 첫 번째 열부터 네 번째 열 까지 순차적으로 라이트된다. 이후, 비트-역순 정렬에 의해 열들의 순서가 재정렬되어 도 6(b)와 같이 기존의 두 번째 열과 기존의 세 번째 열의 순서가 서로 변경된다. 즉, 기존의 첫 번째 열은 계속 첫 번째를 유지하고, 기존의 두 번째 열은 세 번째로 순서가 변경되고, 기존의 세 번째 열은 두 번째로 순서가 변경되고, 기존의 네 번째 열은 계속 네 번째를 유지할 수 있다.
이후, 도 6(c)와 같이 4 개의 열의 첫 번째 행부터 네 번째 행 순으로 비트들을 리드하면, 인터리버(110)에서는 [x0,x8,x4,x12,x1,x9,x5,x13,x2,x10,x6,x14,x3,x11,x7,x15]와 같은 순서를 갖는 부호어 비트들이 출력될 수 있다.
천공부(120)는 인터리버(110)에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공(puncturing)할 수 있다. 여기에서, 천공이라 함은 부호어 비트들 중에서 일부를 제거하여 전송하지 않는 것으로, 천공 장치(100)는 천공되는 비트들의 개수 등에 대한 정보를 기저장하고 있을 수 있다.
구체적으로, 천공부(120)는 인터리버(110)에서 출력되는 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공할 수 있다. 즉, 천공부(120)는 인터리버(110)에서 출력되는 비트들 순으로 기설정된 개수의 비트를 천공할 수 있다.
예를 들어, 상술한 바와 같이 [x0,x8,x4,x12,x1,x9,x5,x13,x2,x10,x6,x14,x3,x11,x7,x15]와 같은 순서를 갖는 부호어 비트들이 인터리버(110)에서 출력되고, p 개의 비트가 천공되는 경우를 가정한다. 이 경우, 천공부(120)는 x0 비트부터 순차적으로 p 개의 비트를 천공할 수 있다.
이에 따라, 부호어의 길이가 N인 모-부호를 천공하여, T 개의 다른 길이를 갖는 극 부호를 설계할 수 있게 된다. 단, 가장 짧은 부호어의 길이는 N/2 보다 크며, 다른 길이를 갖는 T 개의 천공된 극 부호의 길이(L1,L2,...,LT)는 N/2＜L1＜L2＜...＜LT＜N이 될 수 있다.
이와 같이 본 발명의 일 실시 예에 따르면 극 부호를 천공함에 있어 인터리버를 이용한다는 점에서, 인터리버의 구조 및 동작 방식에 따라 다양한 종류의 극 부호에 대한 천공 패턴이 정의될 수 있다.
한편, 상술한 예에서는 인터리버(110)를 통해 부호어 비트들을 직접 인터리빙하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 인터리버(110)는 부호어 비트들 자체가 아닌 부호어 비트들의 인덱스를 인터리빙하고, 천공부(120)는 인터리버(110)에서 순차적으로 출력되는 인덱스를 갖는 부호어 비트들을 천공할 수도 있다.
또한, 상술한 예에서 인터리버(110)는 복수 열의 첫 번째 행부터 마지막 행까지 순차적으로 리드하여 복수 열에 라이트되었던 비트들을 출력하는 것으로 설명하였으나 이는 일 예에 불과하다.
즉, 천공 장치(100)에는 경우에 따라 별도의 메모리를 구비하고, 인터리버(110)는 천공되는 비트의 비트 수에 따라 메모리(미도시)를 이용하여 리드 동작을 수행할 수 있다. 이와 같이, 인터리버(110)가 메모리(미도시)를 이용하여 리드 동작을 수행하는 경우, 인터리버(110)는 복수의 열의 순서를 재정하는 동작을 별도로 수행하지 않을 수 있다.
구체적으로, 예를 들어, Li의 길이를 갖는 부호를 설계하기 위해 pi=N-Li 개의 비트를 천공하는 경우를 가정한다.
이 경우, pi가 2m보다 크거나 같고 2의 거듭제곱 형태를 갖는다면, 인터리버(110)는 상술한 바와 같이 복수의 열의 첫 번째 행부터 마지막 행까지 순차적으로 리드 동작을 수행할 수 있다.
다만, pi가 2m보다 작은 경우 또는, pi가 2m보다 크거나 같지만 2의 거듭제곱 형태가 되지 않는 경우, 인터리버(110)는 메모리(미도시)를 이용하여 리드 동작을 수행할 수 있다. 이하에서는, 인터리버(110)가 메모리(미도시)를 이용하여 리드 동작을 수행하는 방법에 대해 구체적으로 살펴보도록 한다.
먼저,
Figure 112014045679224-pat00002
를 z 보다 큰 최소의 정수를 구하는 연산 기호로 정의하고, mod(a,b)를 a를 b로 나누었을 때의 나머지를 구하는 연산 기호로 정의한다.
이 경우,
Figure 112014045679224-pat00003
과 같을 때, 인터리버(110)는 j-1 개의 행까지는 첫 번째 행부터 순차적으로 리드를 수행한다. 즉, 인터리버(110)는 부호어 비트들이 라이트된 복수의 열의 첫 번째 행에 라이트된 부호어 비트들을 리드하고, 복수의 열의 두 번째 행에 라이트된 부호어 비트들을 리드하고,..., 복수의 열의 j-1 번째 행에 라이트된 비트들을 리드하여, 복수의 열의 첫 번째 행부터 j-1 번째 행까지 각 행에 라이트된 비트들을 순차적으로 리드할 수 있다.
이후, 인터리버(110)는 mod(pi,Nc) 개의 천공될 비트가 라이트된 열의 위치에 대한 정보를 저장하고 있는 메모리(미도시)를 이용하여, j 번째 행에 대한 리드 동작을 수행할 수 있다.
이를 위해, 메모리(미도시)에는 mod(pi,Nc) 개의 천공될 비트들이 라이트되는 열의 위치에 대한 정보가 기저장되어 있을 수 있다.
이 경우, 인터리버(110)는 j 번째 행에 대한 리드 시 기저장된 위치 정보를 이용하여 천공될 비트들이 라이트된 열부터 리드를 수행할 수 있다.
예를 들어, N=16, Nc=4이고, pi=6인 경우를 가정한다. 이 경우, j=
Figure 112014045679224-pat00004
=2이고, mod(6,4)=2가 된다.
이 경우, 도 7과 같이 인터리버(110)는 네 개의 열의 첫 번째 행에 라이트된 부호어 비트들을 리드하여 x0,x4,x8,x12를 출력할 수 있다. 이후, 인터리버(110)는 두 번째 행에 대한 리드 시, 메모리(미도시)에 기저장된 위치에 대한 정보를 이용하여 리드 동작을 수행할 수 있다.
예를 들어, 메모리(미도시)에 2=mod(6,4) 개의 천공될 비트가 라이트된 열의 위치에 대한 정보로, 천공될 비트가 라이트된 열의 인덱스 2,4가 기저장된 경우, 인터리버(110)는 기저장된 위치에 대한 정보를 이용하여 두 번째 행에 대한 리드 시 천공될 비트들이 라이트된 열부터 리드를 수행할 수 있다. 즉, 인터리버(110)는 두 번째 행의 경우, 두 번째 열에 라이트된 x5를 리드하고 네 번째 열에 라이트된 x13을 리드하고, 나머지 열들에 라이트된 비트들을 순차적으로 리드할 수 있다.
이에 따라, 인터리버(110)에서 [x0,x4,x8,x12,x5,x13,...] 순으로 비트들이 출력될 수 있으며, 결국, 천공부(120)에 의해 인터리버(110)에서 출력되는 비트들 중 x0,x4,x8,x12,x5,x13가 천공될 수 있다.
다른 예로, 메모리(미도시)에는 mod(pi,Nc) 개의 천공될 비트들이 서로 인접한 열들에 라이트된 경우 이들 천공된 비트들 중에서 하나가 라이트되는 열의 위치에 대한 정보가 기저장될 수 있다.
이 경우, 인터리버(110)는 j 번째 행에 대한 리드 시 기저장된 위치 정보를 이용하여 천공될 비트들이 라이트된 열부터 리드를 수행할 수 있다.
예를 들어, N=16, Nc=4이고, pi=6인 경우를 가정한다. 이 경우, j=
Figure 112014045679224-pat00005
=2이고, mod(6,4)=2가 된다.
이 경우에도, 도 8과 같이 인터리버(110)는 네 개의 열의 첫 번째 행에 라이트된 부호어 비트들을 리드하여 x0,x4,x8,x12를 출력할 수 있다. 이후, 인터리버(110)는 두 번째 행에 대한 리드 시, 메모리(미도시)에 기저장된 위치에 대한 정보를 이용하여 리드 동작을 수행할 수 있다.
예를 들어, 메모리(미도시)에 2=mod(6,4) 개의 비트 중 하나가 라이트된 열의 위치에 대한 정보로, 천공될 비트가 라이트된 열의 인덱스 2가 기저장된 경우, 인터리버(110)는 기저장된 위치에 대한 정보를 이용하여 두 번째 행에 대한 리드 시 천공될 비트들이 라이트된 열부터 2 개의 비트를 순차적으로 리드할 수 있다.
즉, 인터리버(110)는 두 번째 행의 경우, 두 번째 열에 라이트된 x5를 리드하고 두 번째 열과 순차적으로 인접한 세 번째 열에 라이트된 x9를 리드하고, 나머지 열들에 라이트된 비트들을 순차적으로 리드할 수 있다.
이에 따라, 인터리버(110)에서 [x0,x4,x8,x12,x5,x9,...] 순으로 비트들이 출력될 수 있으며, 결국, 천공부(120)에 의해 인터리버(110)에서 출력되는 비트들 중 x0,x4,x8,x12,x5,x9가 천공될 수 있다.
한편, 상술한 예에서는 인터리버(110)가 메모리(미도시)를 이용하여 리드 동작을 수행하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 메모리(미도시)에는 천공될 비트들에 대한 인덱스가 기저장된 경우, 천공부(120)는 인터리버(110)에서 출력되는 부호어 비트들 중에서 메모리(미도시)에 기저장된 인덱스를 갖는 비트들을 천공할 수도 있다.
도 9는 본 발명의 일 실시 예에 따른 천공 방법을 설명하기 위한 흐름도이다.
먼저, 복수의 열 및 행으로 구성된 인터리버를 이용하여 입력되는 부호어 비트들을 상기 복수의 열에 라이트하고, 상기 부호어 비트들이 라이트된 복수의 열의 각 행을 리드하여 인터리빙을 수행한다(S910).
구체적으로, 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 행까지 입력되는 부호어 비트들을 순차적으로 라이트할 수 있다. 그리고, 부호어 비트들이 라이트된 복수의 열의 순서를 재정렬한 후, 순서가 재정렬된 복수의 열의 각 행에 라이트된 부호어 비트들을 순차적으로 리드할 수 있다.
이후, 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공한다(S920). 이 경우, 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공할 수 있다.
한편, 입력되는 부호어 비트들을 인터리빙하고 이를 천공하는 구체적인 방법에 대해서는 상술한 바 있다.
한편, 본 발명에 따른 천공 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 천공 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 천공 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 천공 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 천공 장치 110 : 인터리버
120 : 천공부

Claims (9)

  1. 천공 장치에 있어서,
    비트들을 복수의 열에 라이트(write)하고, 상기 비트들이 라이트된 상기 복수의 열의 순서를 변경하고, 상기 순서가 변경된 복수의 열의 복수의 행 각각으로부터 상기 라이트된 비트들을 리드(read)하는 인터리버; 및,
    상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 천공(puncturing)하는 천공부;를 포함하며,
    상기 인터리버는,
    상기 천공되는 비트들의 개수가 기설정된 조건을 만족하는 경우, 상기 복수의 행 중 상기 복수의 열의 개수 및 상기 천공되는 비트들의 개수에 기초하여 적어도 하나의 행을 판단하고,
    상기 판단된 행의 경우, 기저장된 위치 정보에 대응되는 적어도 하나의 열에 라이트된 비트들부터 리드한 후 나머지 비트들을 순차적으로 리드하고, 상기 복수의 행 중 나머지 행의 경우, 복수의 열에 라이트된 비트들을 순차적으로 리드하는 천공 장치.
  2. 제1항에 있어서,
    상기 인터리버는,
    상기 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 행까지 상기 비트들을 순차적으로 라이트하는 것을 특징으로 하는 천공 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 천공부는,
    상기 인터리버에서 출력되는 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공하는 것을 특징으로 하는 천공 장치.
  5. 천공 장치의 천공 방법에 있어서,
    비트들을 복수의 열에 라이트(write)하는 단계;
    상기 비트들이 라이트된 상기 복수의 열의 순서를 변경하는 단계;
    상기 순서가 변경된 복수의 열의 복수의 행 각각으로부터 상기 라이트된 비트들을 리드(read)하는 단계; 및,
    상기 리드된 비트들 중에서 기설정된 개수의 비트를 천공(puncturing)하는 단계;를 포함하며,
    상기 리드하는 단계는,
    상기 천공되는 비트들의 개수가 기설정된 조건을 만족하는 경우, 상기 복수의 행 중 상기 복수의 열의 개수 및 상기 천공되는 비트들의 개수에 기초하여 적어도 하나의 행을 판단하고,
    상기 판단된 행의 경우, 기저장된 위치 정보에 대응되는 적어도 하나의 열에 라이트된 비트들부터 리드한 후 나머지 비트들을 순차적으로 리드하고, 상기 복수의 행 중 나머지 행의 경우, 복수의 열에 라이트된 비트들을 순차적으로 리드하는 천공 방법.
  6. 제5항에 있어서,
    상기 라이트하는 단계는,
    상기 복수의 열 중 첫 번째 열의 첫 번째 행부터 마지막 열의 마지막 행까지 상기 비트들을 순차적으로 라이트하는 것을 특징으로 하는 천공 방법.
  7. 삭제
  8. 제5항에 있어서,
    상기 천공하는 단계는,
    상기 리드된 비트들 중에서 기설정된 개수의 비트를 순차적으로 천공하는 것을 특징으로 하는 천공 방법.
  9. 제1항에 있어서,
    상기 기설정된 조건은,
    상기 천공되는 비트들의 개수가 상기 복수의 열의 개수보다 작거나, 또는, 상기 천공되는 비트들의 개수가 상기 복수의 열의 개수보다 크지만 2의 거듭 제곱 형태가 아닌 조건인 것을 특징으로 하는 천공 장치.
KR1020140058327A 2014-05-15 2014-05-15 천공 장치 및 그의 천공 방법 Active KR102157667B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140058327A KR102157667B1 (ko) 2014-05-15 2014-05-15 천공 장치 및 그의 천공 방법
US14/604,138 US9641198B2 (en) 2014-05-15 2015-01-23 Interleaving and puncturing apparatus and method thereof
US15/581,377 US10461778B2 (en) 2014-05-15 2017-04-28 Interleaving and puncturing apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058327A KR102157667B1 (ko) 2014-05-15 2014-05-15 천공 장치 및 그의 천공 방법

Publications (2)

Publication Number Publication Date
KR20150131540A KR20150131540A (ko) 2015-11-25
KR102157667B1 true KR102157667B1 (ko) 2020-09-18

Family

ID=54539371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058327A Active KR102157667B1 (ko) 2014-05-15 2014-05-15 천공 장치 및 그의 천공 방법

Country Status (2)

Country Link
US (2) US9641198B2 (ko)
KR (1) KR102157667B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12362855B2 (en) 2022-05-16 2025-07-15 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving polar code

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171204B2 (en) 2016-05-13 2019-01-01 Mediatek Inc. Coded bit puncturing for polar codes
WO2017206055A1 (zh) * 2016-05-31 2017-12-07 华为技术有限公司 用于打孔的方法和装置
US10291264B2 (en) 2016-06-17 2019-05-14 Huawei Technologies Co., Ltd. Systems and methods for rate matching when using general polar codes
US10579452B2 (en) * 2016-06-17 2020-03-03 Huawei Technologies Co., Ltd. Systems and methods for rate matching via a heterogeneous kernel when using general polar codes
EP3273602B1 (en) * 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
CN109075803B (zh) 2016-07-27 2020-11-06 华为技术有限公司 具有打孔、缩短和扩展的极化码编码
CN107733554B (zh) * 2016-08-11 2020-09-25 华为技术有限公司 极化码的速率匹配方法和装置
CN108599900B (zh) * 2016-08-11 2019-06-07 华为技术有限公司 用于极化编码的方法、装置和设备
CN109644006B (zh) 2016-08-12 2021-09-14 华为技术有限公司 编码数据和解码数据的装置及方法
CN117375766A (zh) * 2016-09-14 2024-01-09 华为技术有限公司 信息传输的方法、发送端设备和接收端设备
WO2018152694A1 (en) 2017-02-22 2018-08-30 Qualcomm Incorporated Mutual-information based recursive polar code construction
US10476525B2 (en) * 2017-01-09 2019-11-12 Qualcomm Incorporated Low latency bit-reversed polar codes
US10312946B2 (en) * 2017-02-06 2019-06-04 Mitsubishi Electric Research Laboratories, Inc. Soft-output decoding of codewords encoded with polar code
WO2018141311A1 (en) 2017-02-06 2018-08-09 Mediatek Inc. Polar code interleaving and bit selection
WO2018145242A1 (en) * 2017-02-07 2018-08-16 Qualcomm Incorporated A low complexity puncturing method for low-rate polar codes
KR20190033588A (ko) 2017-02-10 2019-03-29 텔레폰악티에볼라겟엘엠에릭슨(펍) 폴라 코드에 대한 레이트 매칭을 위한 시스템 및 방법
KR101856416B1 (ko) 2017-02-28 2018-05-09 성균관대학교산학협력단 극 부호를 위한 저 복잡도 scl 복호 방법 및 장치
CN108574561B (zh) * 2017-03-14 2020-11-17 华为技术有限公司 极化码编码的方法和装置
JP2020516117A (ja) 2017-03-22 2020-05-28 アイディーエーシー ホールディングス インコーポレイテッド ポーラコード化システム、プロシージャおよびシグナリングのためのサブブロック単位のインターリービング
CN109150397B (zh) 2017-03-24 2019-08-27 华为技术有限公司 一种构造极化码序列的方法及装置
CN109412608B (zh) * 2017-03-24 2019-11-05 华为技术有限公司 Polar编码方法和编码装置、译码方法和译码装置
CN115173991B (zh) * 2017-03-25 2024-04-09 华为技术有限公司 一种速率匹配的方法和装置
WO2018187902A1 (en) * 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN108809482B (zh) 2017-04-28 2023-09-01 华为技术有限公司 Polar码的速率匹配方法及装置
CN113992303B (zh) * 2017-05-05 2023-06-02 中兴通讯股份有限公司 序列确定方法及装置、设备
CN110061745B (zh) * 2017-06-16 2020-04-28 华为技术有限公司 速率匹配和解速率匹配的方法及装置
KR102394139B1 (ko) * 2017-06-16 2022-05-04 삼성전자 주식회사 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
WO2018236114A1 (en) * 2017-06-19 2018-12-27 Samsung Electronics Co., Ltd. Method and apparatus of rate-matching for communication and broadcasting systems
CN107342846B (zh) 2017-06-27 2023-01-13 华为技术有限公司 一种编码方法、无线设备和芯片
KR102521141B1 (ko) 2017-08-04 2023-04-12 퀄컴 인코포레이티드 폴라 코드를 위한 효율적인 인터리버 설계
US10903938B2 (en) 2017-08-21 2021-01-26 Mediatek Inc. Techniques of additional bit freezing for polar codes with rate matching
WO2019037841A1 (en) * 2017-08-23 2019-02-28 Huawei Technologies Co., Ltd. DEVICE AND METHOD FOR GENERATING MULTI-CORE POLAR CODE
CN109525255B (zh) * 2017-09-18 2022-04-05 华为技术有限公司 交织方法和交织装置
US10666392B2 (en) * 2018-03-29 2020-05-26 Huawei Technologies Co., Ltd. Apparatus and methods for rate matching in polar coding
WO2019191923A1 (en) * 2018-04-04 2019-10-10 Qualcomm Incorporated Techniques and apparatuses for codeword bit selection for rate-compatible polar coding
CN108880752B (zh) * 2018-06-15 2021-05-25 安徽大学 一种针对于信息位固定情形的极化码穿刺通信方法
KR20210099388A (ko) 2020-02-04 2021-08-12 한국전자통신연구원 Ldpc 복호 방법 및 ldpc 복호 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617770B1 (ko) * 2003-12-24 2006-08-28 삼성전자주식회사 채널 부호화 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
JP4097852B2 (ja) * 1999-08-26 2008-06-11 株式会社フィリップスエレクトロニクスジャパン データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置
US7586993B2 (en) * 2001-12-06 2009-09-08 Texas Instruments Incorporated Interleaver memory selectably receiving PN or counter chain read address
US7091889B2 (en) * 2002-09-09 2006-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Speed and memory optimized interleaving
US7139862B2 (en) * 2003-02-24 2006-11-21 Nokia Corporation Interleaving method and apparatus with parallel access in linear and interleaved order
KR101435830B1 (ko) * 2007-06-20 2014-08-29 엘지전자 주식회사 인터리빙 수행 방법
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617770B1 (ko) * 2003-12-24 2006-08-28 삼성전자주식회사 채널 부호화 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12362855B2 (en) 2022-05-16 2025-07-15 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving polar code

Also Published As

Publication number Publication date
US10461778B2 (en) 2019-10-29
US20170230063A1 (en) 2017-08-10
US9641198B2 (en) 2017-05-02
US20150333769A1 (en) 2015-11-19
KR20150131540A (ko) 2015-11-25

Similar Documents

Publication Publication Date Title
KR102157667B1 (ko) 천공 장치 및 그의 천공 방법
CN105049060B (zh) 一种低密度奇偶码ldpc的译码方法及装置
WO2023130676A1 (zh) 1型2型分段纠错内码的dna存储级联编码与解码方法
RU2015103856A (ru) Устройство обработки данных и способ обработки данных
KR102098202B1 (ko) 부호화 장치 및 그의 부호화 방법
CN109889205B (zh) 编码方法及系统、解码方法及系统、编解码方法及系统
KR102275717B1 (ko) 플래시 메모리 시스템 및 그의 동작 방법
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
KR102381999B1 (ko) 가변 길이 코딩된 입력을 디코딩하는 방법 및 시스템, 그리고 코드북을 변경하는 방법
RU2011115420A (ru) Устройство и способ обработки данных и программа
US8438448B2 (en) Decoding method and device for low density generator matrix codes
CN107305586A (zh) 索引生成方法、索引生成装置及搜索方法
RU2015145970A (ru) Устройство обработки данных и способ обработки данных
CN102201882B (zh) 一种线性分组码编码参数的盲识别方法
CN109840162A (zh) 存储器件及其操作方法
KR101320684B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
Tang et al. Error-correcting codes for short tandem duplication and edit errors
KR102122406B1 (ko) 셔플 명령어 처리 장치 및 방법
KR101355988B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
CN105679365A (zh) 半导体存储器操作方法
JP6437428B2 (ja) 不揮発性半導体メモリのコントローラ
KR101355986B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
US20160020787A1 (en) Decoding apparatus, decoding method and non-transitory computer-readable recording medium containing a decoding program
KR101279204B1 (ko) 터보 부호기의 인터리빙 방법 및 장치
KR101355982B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6