[go: up one dir, main page]

KR102132760B1 - 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법 - Google Patents

13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법 Download PDF

Info

Publication number
KR102132760B1
KR102132760B1 KR1020157034648A KR20157034648A KR102132760B1 KR 102132760 B1 KR102132760 B1 KR 102132760B1 KR 1020157034648 A KR1020157034648 A KR 1020157034648A KR 20157034648 A KR20157034648 A KR 20157034648A KR 102132760 B1 KR102132760 B1 KR 102132760B1
Authority
KR
South Korea
Prior art keywords
layer
group
substrate
composite substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020157034648A
Other languages
English (en)
Other versions
KR20160015244A (ko
Inventor
요시타카 구라오카
미키야 이치무라
마코토 이와이
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20160015244A publication Critical patent/KR20160015244A/ko
Application granted granted Critical
Publication of KR102132760B1 publication Critical patent/KR102132760B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/7787—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L29/1033—
    • H01L29/2003—
    • H01L29/205—
    • H01L29/207—
    • H01L29/66462—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

도전성의 GaN 기판을 이용하면서도 고주파 용도에 알맞은 반도체 소자를 실현 가능한 13족 질화물 복합 기판, 및 이것을 이용하여 제작한 반도체 소자를 제공한다. 13족 질화물 복합 기판이, GaN으로 이루어지며, n형의 도전성을 나타내는 기재와, 기재 위에 형성된, 1×106 Ω㎝ 이상의 비저항을 갖는 13족 질화물층인 하지층과, 하지층 위에 형성된, 불순물 농도의 총합이 1×1017/㎤ 이하인 GaN층인 채널층과, 채널층 위에 형성된, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물로 이루어지는 장벽층을 구비하도록 한다

Description

13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법{GROUP 13 NITRIDE COMPOSITE SUBSTRATE, SEMICONDUCTOR ELEMENT, AND PRODUCTION METHOD FOR GROUP 13 NITRIDE COMPOSITE SUBSTRATE}
본 발명은 반도체 소자에 관한 것으로, 특히 고주파 용도에 알맞은 반도체 소자를 얻을 수 있는 13족 질화물 복합 기판에 관한 것이다.
질화물 반도체는, 높은 절연 파괴 전계, 높은 포화 전자 속도를 갖기 때문에 차세대의 고주파/하이 파워 디바이스용 반도체 재료로서 주목받고 있다. 특히, AlGaN과 GaN으로 이루어지는 층을 적층함으로써 형성한 다층 구조체에는, 질화물 재료 특유의 큰 분극 효과(자발 분극 효과와 피에조 분극 효과)에 의해 적층 계면(헤테로 계면)에 고농도의 2차원 전자 가스(2DEG)가 생성된다고 하는 특징이 있기 때문에, 이러한 다층 구조체를 기판으로서 이용한 고전자 이동도 트랜지스터(HEMT)의 개발이 활발하게 행해지고 있다(예컨대, 비특허문헌 1 참조).
휴대 전화 기지국 등과 같이, 대전력·고주파(100 W 이상, 2 ㎓ 이상)라고 하는 조건 하에서 동작시키는 HEMT의 경우, 발열에 의한 디바이스의 온도 상승을 억제하기 위해, 극력 열 저항이 낮은 재료를 이용하여 제작하는 것이 요구된다. 한편, 고주파 동작을 행하게 하는 HEMT의 경우는, 기생 용량을 극력 억제할 필요가 있기 때문에, 절연성이 높은 재료를 이용하여 제작하는 것이 요구된다. 질화물 반도체를 이용하여 이들 요건을 만족시키는 디바이스를 제작하는 경우, 양호한 질화물막을 성장시킬 수 있는 경우도 있으며, 1×108 Ω㎝ 이상이라고 하는 높은 비저항을 갖는, 반절연성 SiC 기판이 하지 기판으로서 이용된다.
한편, 도전성 SiC 기판에, HVPE법(하이드라이드 기상 성장법)이나 MOCVD법 등으로 절연성의 AlN막을 퇴적하고, 이것을 하지 기판으로서 이용하는 것도 제안되어 있다(예컨대, 비특허문헌 2 참조).
단, 비특허문헌 2에 개시된 방법의 경우, 하지 기판 위에 형성하는 질화물 에피택셜막의 결정 품질이, HVPE법에 따라 형성한 AlN막의 품질에 의존하기 때문에, 질화물 에피택셜막의 품질 향상에는 AlN막의 품질을 향상시키는 것이 필수적이다. 그러나, HVPE법에 따라 AlN막을 성장시키는 데 있어서 그 결정 품질(예컨대 전위 밀도 등)이 웨이퍼 전체면에서 균일해지도록 그 성장을 제어하는 것이 곤란하며, 결과적으로 에피택셜막 나아가서는 디바이스의 웨이퍼면 내에서의 특성 변동이라고 하는 문제를 발생시켜 버린다고 하는 문제가 있다.
한편, 도전성 SiC 기판 상에 바나듐 도프 반절연성 SiC막을 형성한 하지 기판을 이용함으로써, 반절연성의 SiC 기판을 이용하는 경우와 동일한 효과를 얻는 양태에 대해서도, 이미 공지되어 있다(예컨대, 특허문헌 1 참조).
또한, 최근, HEMT 소자용의 하지 기판으로서, 더욱 높은 성능 및 신뢰성을 기대할 수 있는 질화갈륨(GaN) 기판이, 실용화되게 되었다. GaN 기판을, 기상법이나 액상법으로 제조하는 양태가 이미 공지되어 있다(예컨대, 특허문헌 2 및 특허문헌 3 참조).
또한, 전술한 바와 같이, 고주파 용도에 질화물 반도체를 적용하는 경우, 기판에는 기생 용량이 없는 것이 바람직하다. 그러므로, GaN 기판을 이용하는 경우라도, 반절연성의 것을 이용하는 것이 바람직하지만, 현재 상황에서, 반절연성 GaN 기판은 고가이므로 입수가 곤란하다. 한편, 도전성 질화 갈륨 기판은, 현재 상황이라도 비교적 저렴하며 입수하기 쉽다. 왜냐하면, 종형 LD 용도로 양산이 진행되고 있기 때문이다다.
이 점을 감안하여, 도전성의 GaN 기판 상에, 탄소(C)를 도프하여 이루어지는 GaN층을 형성함으로써, 고주파 용도에 사용할 수 있는 GaN 기판을 얻는 양태도 이미 공지되어 있다(예컨대, 특허문헌 4 참조). 그러나, 특허문헌 4에 개시된 방법으로서는, 전자 주행층의 C 농도가 높아져 버려, 디바이스의 성능을 높이는 것이 어렵다.
또한, 아연(Zn)을 도프함으로써, 고저항의 질화물 단결정을 얻는 기술도 이미 공지되어 있다(예컨대, 특허문헌 5 참조).
특허문헌 1: 일본 특허 공개 제2010-062168호 공보 특허문헌 2: 일본 특허 제3631724호 공보 특허문헌 3: 국제 공개 제2010/084675호 특허문헌 4: 일본 특허 공개 제2012-199398호 공보 특허문헌 5: 일본 특허 제5039813호 공보
비특허문헌 1: "Highly Reliable 250 W GaN High Electron Mobility Transistor Power Amplifier", T. Kikkawa, Japanese Journal of Applied Physics, Vol.44, No.7A, 2005, pp.4896-4901. 비특허문헌 2: "A 100-W High-Gain AlGaN/GaN HEMT Power Amplifier on a Conductive N-SiC Substrate for Wireless Bass Station Applications", M. Kanamura, T. Kikkawa, and K. Joshin, Tech. Dig. of 2004 IEEE International Electron Device Meeting(IEDM2008), pp.799-802.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 도전성의 GaN 기판을 이용하면서도 고주파 용도에 알맞은 반도체 소자를 실현 가능한 13족 질화물 복합 기판, 및 이것을 이용하여 제작한 반도체 소자를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 양태에서는, 13족 질화물 복합 기판이, GaN으로 이루어지며, n형의 도전성을 나타내는 기재와, 상기 기재 위에 형성된, 1×106 Ω㎝ 이상의 비저항을 갖는 13족 질화물층인 하지층과, 상기 하지층 위에 형성된, 불순물 농도의 총합이 1×1017/㎤ 이하인 GaN층인 채널층과, 상기 채널층 위에 형성된, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물로 이루어지는 장벽층을 포함하도록 하였다.
본 발명의 제2 양태에서는, 제1 양태에 따른 13족 질화물 복합 기판에 있어서, 상기 하지층이, Zn이 1×1018/㎤ 이상 2×1019/㎤ 이하의 농도로 도프되어 이루어지는 GaN층인 Zn 도프 GaN층이도록 하였다.
본 발명의 제3 양태에서는, 제1 양태에 따른 13족 질화물 복합 기판에 있어서, 상기 하지층이, C를 8×1016/㎤ 이상 3×1018/㎤ 이하의 농도로 함유하는 GaN층인 C 함유 GaN층이도록 하였다.
본 발명의 제4 양태에서는, 제1 양태에 따른 13족 질화물 복합 기판에 있어서, 상기 하지층이, AlpGa1-pN(0.1≤p≤0.98)으로 이루어지는 AlGaN층이도록 하였다.
본 발명의 제5 양태에서는, 반도체 소자가, 제1 내지 제4 양태 중 어느 하나에 따른 13족 질화물 복합 기판과, 상기 13족 질화물 복합 기판의 상기 장벽층 위에 형성되어 이루어지며, 상기 장벽층과의 사이에 오믹성 접촉을 가지고 이루어지는 소스 전극 및 드레인 전극과, 상기 13족 질화물 복합 기판의 상기 장벽층 위에 형성되어 이루어지며, 상기 장벽층과의 사이에 쇼트키성 접촉을 가지고 이루어지는 게이트 전극을 포함하도록 하였다.
본 발명의 제6 양태에서는, 13족 질화물 복합 기판의 제조 방법이, GaN으로 이루어지며, n형의 도전성을 나타내는 기재 위에, 1×106 Ω㎝ 이상의 비저항을 갖는 13족 질화물층인 하지층을 형성하는 하지층 형성 공정과, 상기 하지층 위에, 불순물 농도의 총합이 1×1017/㎤ 이하인 GaN층인 채널층을 형성하는 채널층 형성 공정과, 상기 채널층 위에, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물로 이루어지는 장벽층을 형성하는 장벽층 형성 공정을 포함하도록 하였다.
본 발명의 제7 양태에서는, 제6 양태에 따른 13족 질화물 복합 기판의 제조 방법에 있어서, 상기 하지층 형성 공정이, 상기 하지층으로서 Zn이 1×1018/㎤ 이상 2×1019/㎤ 이하의 농도로 도프되어 이루어지는 GaN층을 형성하는 Zn 도프 GaN층 형성 공정이도록 하였다.
본 발명의 제8 양태에서는, 제6 양태에 따른 13족 질화물 복합 기판의 제조 방법에 있어서, 상기 하지층 형성 공정이, 상기 하지층으로서 C를 8×1016/㎤ 이상 3×1018/㎤ 이하의 농도로 함유하는 GaN층을 형성하는 C 함유 GaN층 형성 공정이도록 하였다.
본 발명의 제9 양태에서는, 제6 양태에 따른 13족 질화물 복합 기판의 제조 방법에 있어서, 상기 하지층 형성 공정이, 상기 하지층으로서 AlpGa1 - pN(0.1≤p≤0.98)으로 이루어지는 AlGaN층을 형성하는 AlGaN층 형성 공정이도록 하였다.
제1 내지 제9 양태에 따르면, 도전성의 GaN 기판을 기재로 하면서도, 높은 이동도를 갖는 한편으로 게이트·소스 전극 사이의 용량이 억제된, 고주파 용도에 알맞은 반도체 소자를 실현 가능한 13족 질화물 복합 기판, 더욱 상기 반도체 소자를 실현할 수 있다.
특히, 제2 내지 제4, 및 제7 내지 제9 양태에 따르면, 도전성의 GaN 기판을 기재로 하면서도, 1000 ㎠/V·s 이상이라고 하는 높은 이동도를 갖는 한편으로 게이트·소스 전극 사이의 용량이 0.1 pF 미만으로 억제된, 고주파 용도에 알맞은 반도체 소자를 실현 가능한 13족 질화물 복합 기판, 더욱 상기 반도체 소자를 실현할 수 있다.
도 1은 13족 질화물 복합 기판(10)을 포함하여 구성되는 HEMT 소자(20)의 단면 구조를 모식적으로 나타내는 도면이다.
본 명세서 중에 나타내는 주기표의 족번호는, 1989년 국제 순정 응용 화학 연합회(International Union of Pure Applied Chemistry: IUPAC)에 의한 무기 화학 명명법 개정판에 의한 1∼18의 족번호 표시에 따른 것이며, 13족이란 알루미늄(Al)·갈륨(Ga)·인듐(In) 등을 가리키고, 15족이란 질소(N)·인(P)·비소(As)·안티몬(Sb) 등을 가리킨다.
<복합 기판 및 HEMT 소자의 구성>
도 1은 본 발명에 따른 13족 질화물(III족 질화물) 복합 기판의 일실시형태로서의 13족 질화물 복합 기판(10)을 포함하여 구성되는, 본 발명에 따른 반도체 소자의 일실시형태로서의 HEMT 소자(20)의 단면 구조를, 모식적으로 나타내는 도면이다.
13족 질화물 복합 기판(10)은, 기재(종기판)(1)와, 하지층(고저항층)[2(2A, 2B 또는 2C)]과, 채널층(저불순물층)(3)과, 장벽층(4)을 구비한다. 또한, HEMT 소자(20)는, 13족 질화물 복합 기판(10) 위에[장벽층(4) 위에] 소스 전극(5)과 드레인 전극(6)과 게이트 전극(7)을 마련한 것이다. 또한, 도 1에 있어서의 각 층의 두께의 비율은, 실제의 것을 반영한 것이 아니다. 또한, 이하에 있어서는, 13족 질화물 복합 기판(10)에 포함되는, 채널층(3) 위에 장벽층(4)이 마련된 구성을, HEMT 구조라고 칭하는 경우가 있다.
기재(1)는, 비저항이 1 Ω㎝ 이하이며 n형의 도전성을 나타내는, (0001)면 방위의 GaN 기판이다. 기재(1)의 두께에 특별히 제한은 없지만, 핸들링의 용이함 등을 고려하면, 수백 ㎛∼수 ㎜ 정도인 것이 적합하다. 이러한 기재(1)로서는, 예컨대, HVPE법 등의 공지의 방법에 따라 제작된 벌크 GaN을 이용할 수 있다.
하지층(2)은, 1×106 Ω㎝ 이상의 비저항을 갖는 고저항의(반절연성의) 13족 질화물층이다. 하지층(2)은, 8 ㎛ 이상의 두께로 마련되는 것이 바람직하고, 10 ㎛ 이상 200 ㎛ 이하의 두께로 마련되는 것이 보다 적합하다.
바람직하게는, 하지층(2)은, Zn 도프 GaN층(2A), C 함유 GaN층(2B), 또는 AlGaN층(2C) 중 어느 하나이다. 각각의 층의 상세에 대해서는 후술한다.
채널층(3)은, MOCVD법에 따라 형성되는, 불순물 농도의 총합이 1×1017/㎤ 이하로 된 GaN층이다. 채널층(3)은, 적어도 하지층(2)에 비하여 불순물 농도가 작은 층으로 되어 있다.
채널층(3)에 있어서의 불순물은, 대표적으로는 C이다. 그러므로, 채널층(3)에 있어서는, C의 농도가 1×1017/㎤를 하회하면, 실질적으로는, 불순물 농도의 총합이 1×1017/㎤ 이하라고 간주할 수 있다. 채널층(3)은, 0.05 ㎛ 이상 5 ㎛ 이하의 두께로 마련되는 것이 적합하다.
장벽층(4)은, MOCVD법에 따라 형성되는, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물층이다. 장벽층(4)은, 5 ㎚∼30 ㎚의 두께로 형성되는 것이 적합하다.
소스 전극(5)과 드레인 전극(6)은, 각각에 십수 ㎚∼백수십 ㎚ 정도의 두께를 갖는 금속 전극이다. 소스 전극(5) 및 드레인 전극(6)은, 장벽층(4)과의 사이에 오믹성 접촉을 가지고 이루어진다.
소스 전극(5)과 드레인 전극(6)은, 예컨대, Ti/Al/Ni/Au로 이루어지는 다층 전극으로서 형성되는 것이 적합하다. 이러한 경우, Ti막, Al막, Ni막, Au막의 두께는, 각각, 10 ㎚∼50 ㎚, 50 ㎚∼200 ㎚, 10 ㎚∼50 ㎚, 500 ㎚∼1000 ㎚ 정도인 것이 바람직하다.
게이트 전극(7)은, 십수 ㎚∼백수십 ㎚ 정도의 두께를 갖는 금속 전극이다. 게이트 전극(7)은, 장벽층(4)과의 사이에 쇼트키성 접촉을 가지고 이루어진다.
게이트 전극(7)은, 예컨대, Pd/Au로 이루어지는 다층 전극으로서 구성되는 것이 적합하다. 이러한 경우, Pd막, Au막의 두께는, 각각, 5 ㎚∼50 ㎚, 50 ㎚∼500 ㎚ 정도인 것이 바람직하다.
이상과 같은 구성을 가짐으로써, 구체적으로는, 도전성의 GaN 기판인 기재(1) 위에, 고저항층인 하지층(2)을 마련한 뒤에, 저불순물층인 채널층(3)과, 장벽층(4)을 순차로 마련함으로써, 본 실시형태에 따른 HEMT 소자(20)에 있어서는, 1000 ㎠/V·s 이상이라고 하는 높은 이동도를 얻을 수 있는 한편으로, 게이트·소스 전극 사이의 용량은 0.1 pF 미만까지 억제된 것으로 되어 있다. 이들 특성값은, HEMT 소자(20)를 고주파 용도로 사용하는 데 충분히 적합한 것이다. 특히, 게이트·소스 전극 사이의 용량은 기생 용량이 되어 고주파 특성을 열화시키는 요인이 되기 때문에, HEMT 소자(20)를 고주파 용도로 사용하기 위해서는, 그 값은 작은 편이 바람직하다.
즉, 본 실시형태에 따른 HEMT 소자(20)는, 도전성의 GaN 기판을 기재(1)로서 이용하면서도, 고주파 용도에 적합하게 사용되는 것으로 되어 있다. 또한, 본 실시형태에 따른 13족 질화물 복합 기판(10)은, 도전성의 GaN 기판을 기재(1)로서 이용하면서도, 고주파 용도에 적합하게 사용되는 HEMT 소자를 제작 가능한 것으로 되어 있다.
<하지층의 상세 구성>
전술한 바와 같이, 하지층(2)은, Zn 도프 GaN층(2A), C 함유 GaN층(2B), 또는 AlGaN층(2C) 중 어느 하나인 것이 바람직하다. 그래서, 다음에 각각에 대해서 상세하게 설명한다.
Zn 도프 GaN층(2A)은, 플럭스법(나트륨 플럭스법)에 따라 형성되는, Zn(아연)을 도프하여 이루어지는 GaN층이다. 단, Zn 도프 GaN층(2A)에 있어서의 Zn 농도는, 1×1018/㎤ 이상 2×1019/㎤ 이하인 것이 바람직하다. 이러한 경우, 비저항은 1×107 Ω㎝ 이상이 되고, 이동도는 1150 ㎠/V·s 이상이 되며, 또한, 게이트·소스 전극 사이의 용량은 0.1 pF를 하회한다.
또한, Zn 도프 GaN층(2A)에 있어서 Zn 농도를 1×1018/㎤보다 작게 한 경우에는, 이동도는 높아지지만, 게이트·소스 전극 사이의 용량이 0.1 pF보다 커져 버려 바람직하지 못하다. 또한, Zn 농도를 2×1019/㎤보다 크게 한 경우에는, 이동도가 작아져 버려 바람직하지 못하다. 여기서, Zn 농도가 2×1019/㎤를 넘으면 이동도가 저하하는 것은, Zn 도프 GaN층(2A)의 결정성이 저하하고, 그 영향을 받아 채널층(3)의 결정성도 저하하기 때문이라고 생각된다.
C 함유 GaN층(2B)은, MOCVD법(유기 금속 화학적 기상 성장법)에 따라 형성되는, 불순물로서 C(탄소)를 의도적으로 포함하여 이루어지는 GaN층이다. 단, C 함유 GaN층(2B)에 있어서의 C 농도는, 8×1016/㎤ 이상 3×1018/㎤ 이하인 것이 바람직하다. 이러한 경우, 비저항은 3×106 Ω㎝ 이상이 되고, 이동도는 1250 ㎠/V·s 이상이 되며, 또한, 게이트·소스 전극 사이의 용량은 0.1 pF를 하회한다.
또한, C 함유 GaN층(2B)에 있어서 C 농도를 8×1016/㎤보다 작게 한 경우에는, 이동도는 높아지지만, 게이트·소스 전극 사이의 용량이 0.1 pF보다 커져 버려 바람직하지 못하다. 또한, C 농도를 3×1018/㎤보다 크게 한 경우에는, 이동도가 작아져 버려 바람직하지 못하다. 여기서, C 농도가 3×1018/㎤를 넘고 이동도가 저하하는 것은, C 함유 GaN층(2B)의 결정성이 저하하고, 그 영향을 받아 채널층(3)의 결정성도 저하하기 때문이라고 생각된다.
AlGaN층(2C)은, MOCVD법에 따라 형성되는, AlpGa1 - pN으로 이루어지는 층이다. 단, 0.1≤p≤0.98인 것이 바람직하다. 이러한 경우, 비저항은 2×106 Ω㎝ 이상이 되고, 이동도는 1050 ㎠/V·s 이상이 되며, 또한, 게이트·소스 전극 사이의 용량은 0.1 pF를 하회한다.
또한, AlGaN층(2C)에 있어서 Al 조성비(p)를 0.1보다 작게 한 경우에는, 이동도는 높아지지만, 게이트·소스 전극 사이의 용량이 0.1 pF보다 커져 버려 바람직하지 못하다. 또한, Al 조성비(p)를 0.98보다 크게 한 경우에는, 이동도가 작아져 버려 바람직하지 못하다. 여기서, Al 조성비가 0.98을 넘으면 이동도가 저하하는 것은, 채널층에 미세한 크랙이 발생하고, 그 결과, 채널층의 결정성이 저하하였기 때문이라고 생각된다.
이상과 같이, 본 실시형태에 따른 HEMT 소자(20)에 있어서는, 하지층(2)을 Zn 도프 GaN층(2A), C 함유 GaN층(2B), 또는 AlGaN층(2C) 중 어느 하나로 형성하였다고 해도, 1000 ㎠/V·s 이상이라고 하는 높은 이동도가 얻어지는 한편으로, 게이트·소스 전극 사이의 용량은 0.1 pF 미만까지 억제되는 것으로 되어 있다.
<복합 기판 및 HEMT 소자의 제작 순서>
다음에, 전술한 바와 같이 구성을 갖는 13족 질화물 복합 기판(10) 및 HEMT 소자(20)의 제작 순서에 대해서 설명한다. 단, 전술한 바와 같이, 본 실시형태에 있어서는, 기재(1) 위에, 하지층(2)으로서, Zn 도프 GaN층(2A), C 함유 GaN층(2B), 또는, AlGaN층(2C) 중 어느 하나를 형성하는 것이 바람직하기 때문에, 이후에 있어서는, 하지층(2)을 형성하는 방법으로서, Zn 도프 GaN층(2A), C 함유 GaN층(2B), 및 AlGaN층(2C)을 형성하는 방법을 각각으로 설명한 뒤에, 하지층(2) 위에 대한 채널층(3) 및 장벽층(4)의 형성에 대해서 설명한다.
(Zn 도프 GaN층의 형성)
Zn 도프 GaN층(2A)의 작성은, 플럭스법에 따라 행한다. 구체적으로는 우선, 기재(1)인 GaN 기판을 준비한다. 그리고, 종(種)결정인 기재(1)와, 20 g∼70 g의 금속(Ga)과, 40 g∼120 g의 금속(Na)과, 0.1 g∼5 g의 금속(Zn)을 알루미나 도가니에 충전한다. 또한, 상기 알루미나 도가니를 내열 금속제의 육성 용기에 넣어 밀폐한다.
그리고, 로 내 온도를 800℃∼900℃로 하고, 또한, 로 내 압력을 3 ㎫∼10 ㎫로 하여 이루어지며, 질소 가스를 도입하여 이루어지는, 내열·내압의 결정 육성로 내에 있어서, 상기 육성 용기를, 수평 회전시키면서 20시간∼100시간 유지한다. 이에 의해, 금속(Ga)과 금속(Na)과 금속(Zn)을 포함하는 융액을 교반하면서, 기재(1) 상에 Zn이 도프된 GaN 단결정층을 대략 100 ㎛∼500 ㎛ 정도의 두께로 성장시킬 수 있다.
실온까지 서냉한 후, 알루미나 도가니 내에서 Zn 도프 GaN 단결정층이 성장하여 이루어지는 기재(1)(복합 기판)를 취출한다.
이어서, 형성된 Zn 도프 GaN 단결정층의 표면을, 다이아몬드 지립을 이용하여 연마함으로써 평탄화하여, 10 ㎛∼100 ㎛의 두께가 되도록 한다. 이에 의해, Zn 도프 GaN층(2A)의 형성이 완료한다.
또한, 플럭스법에 따른 육성된 단결정층의 막 두께가 10 ㎛ 미만인 경우, 그 후의 연마에 의해 표면을 평탄화시켜 단결정층의 막 두께를 일정값으로 제어하는 것이 어렵다. 그러므로, 플럭스법에 따라 육성하는 단결정층의 막 두께는, 10 ㎛ 이상인 것이 바람직하다.
(C 함유 GaN층의 형성)
C 함유 GaN층(2B)의 형성은, MOCVD법에 따라 행한다. 이러한 C 함유 GaN층(2B)의 형성에는, 적어도, Ga에 대한 유기 금속(MO) 원료 가스(TMG)와, N의 원료 가스인 암모니아 가스와, 수소 가스와, 질소 가스를 리액터 내에 공급 가능하게 구성되어 이루어지는, 공지의 MOCVD로를 이용한다. 물론, 상기 MOCVD로가 다른 원료 가스를 공급 가능하게 구성되어 있어도 좋다.
구체적으로는, 우선, 기재(1)인 GaN 기판을 준비하고, 리액터 내에 마련된 서셉터 상에 배치한다. 그리고, 서셉터 가열에 의해 기재(1)를 1000℃ 이상 1150℃ 이하의 정해진 온도(C 함유 GaN층 형성 온도)로 하며, 리액터 내 압력을 10 ㎪ 이상 50 ㎪ 이하의 정해진 값으로 유지하면서, 15족/13족 가스비가 100 이상 2000 이하의 정해진 값이 되도록 원료 가스인 TMG 및 암모니아 가스 또한 캐리어 가스의 공급을 조정한다. 이에 의해, 기재(1)의 표면에, 원하는 C 농도의 C 함유 GaN층(2B)이 형성된다.
또한, MOCVD법에 따라 GaN층을 형성하는 경우, 그 C 농도는, 15족/13족 가스비의 값에 따라 변화한다. 본 실시형태에 있어서의 C 함유 GaN층(2B)의 형성은, 이것을 이용하고 있다. 즉, GaN층을 형성할 때의 리액터 내 압력 및 15족/13족 가스비를 적절하게 조정함으로써, GaN층에 원하는 농도로 C를 함유시키도록 한다.
예컨대, 리액터 내 압력을 100 ㎪로 하며 15족/13족 가스비를 1000으로 한 경우에는 C 함유 GaN층(2B)의 C 농도는 5×1016/㎤가 되고, 리액터 내 압력을 10 ㎪로 하며 15족/13족 가스비를 100으로 한 경우에는 C 함유 GaN층(2B)의 C 농도는 5×1018/㎤가 된다. 이와 같이 15족/13족 가스비의 값에 따라 C 함유 GaN층(2B)의 C 농도를 변화시킬 수 있는 것은, C 공급량은 13족 가스 공급량으로 변화하며, 또한, GaN 결정 중의 C 원소의 안정성은 온도 및 압력의 영향을 받기 때문이다.
단, 본 실시형태에 있어서, 15족/13족 가스비란, 13족 원료의 공급량에 대한 15족 원료의 공급량의 비(몰비)이다. C 함유 GaN층(2B)의 형성의 경우이면, Ga 원료인 TMG의 공급량에 대한 N 원료인 암모니아 가스의 공급량의 몰비가, 15족/13족 가스비에 상당한다.
(AlGaN층의 형성)
AlGaN층(2C)의 형성은, C 함유 GaN층(2B)의 형성과 마찬가지로, MOCVD법에 따라 행한다. 그러므로, AlGaN층(2C)의 형성에는, Al에 대한 유기 금속(MO) 원료 가스(TMA)에 대해서도 공급 가능하게 되어 있으면, C 함유 GaN층(2B)을 형성하는 경우와 동일한 MOCVD로를 이용할 수 있다. 물론, 상기 MOCVD로가 다른 원료 가스를 공급 가능하게 구성되어 있어도 좋다.
구체적으로는, 우선, 기재(1)인 GaN 기판을 준비하고, 리액터 내에 마련된 서셉터 상에 배치한다. 그리고, 서셉터 가열에 의해 기재(1)를 1050℃ 이상 1200℃ 이하의 정해진 온도(AlGaN층 형성 온도)로 하며, 리액터 내 압력을 5 ㎪ 이상 30 ㎪ 이하의 정해진 값으로 유지하면서, 15족/13족 가스비가 500 이상 5000 이하의 정해진 값이 되도록 원료 가스인 TMG, TMA 및 암모니아 가스 또한 캐리어 가스의 공급을 조정한다. 이에 의해, 기재(1)의 표면에의 AlGaN층(2C)의 형성이 실현된다.
또한, AlGaN층(2C)의 Al 조성비(p)를 원하는 값으로 설정하기 위해서는, Al 원료 가스(TMA)가 13족 원료 가스 중에 차지하는 비율을, 결국은, TMA의 유량의 13족 원료 가스 전체의 유량(TMA와 TMG의 유량의 총합)에 대한 비를, 원하는 조성비에 일치하도록 조정하면 좋다. 이러한 유량비를 TMA/(TMA+TMG)비로 나타내면, 예컨대 TMA/(TMA+TMG)비를 0.1로 한 경우에는, AlGaN층(2C)의 Al 조성비(p)=0.1이 되고, TMA/(TMA+TMG)비를 0.98로 한 경우에는, p=0.98이 된다.
(채널층 이후의 형성)
전술한 어느 하나의 양태로 하지층(2)을 형성한 후, 계속해서, 채널층(3) 및 장벽층(4)을 순차로 형성한다. 채널층(3) 및 장벽층(4)의 형성은, MOCVD법으로 행한다. 바람직하게는, 채널층(3)과 장벽층(4)은, 하나의 MOCVD로를 이용하여 연속적으로 행한다. 또한, 하지층(2)으로서 C 함유 GaN층(2B) 또는 AlGaN층(2C)을 형성하는 경우에는, 이들 층의 형성도 포함하여, 하나의 MOCVD로를 이용하여 연속적으로 행하는 것이 바람직하다.
채널층(3) 및 장벽층(4)의 형성에는, 13족 원소(Ga, Al, In)에 대한 유기 금속(MO) 원료 가스(TMG, TMA, TMI)와, 질소(N)의 원료 가스인 암모니아 가스와, 수소 가스와, 질소 가스를 리액터 내에 공급 가능하게 구성되어 이루어지는, 공지의 MOCVD로를 이용한다.
채널층(3)을 형성하기 위해서는, 우선, 하지층(2)까지가 형성된 복합 기판을, 상기 리액터 내에 마련된 서셉터 상에 배치한다. 그리고, 서셉터 가열에 의해 복합 기판을 1000℃ 이상 1150℃ 이하의 정해진 온도(채널층 형성 온도)로 하며, 리액터 내 압력을 50 ㎪ 이상 100 ㎪ 이하의 정해진 값으로 유지하면서, 15족/13족 가스비가 1000 이상 5000 이하의 정해진 값이 되도록 원료 가스인 TMG 및 암모니아 가스와 캐리어 가스의 공급을 조정한다. 이에 의해, 채널층(3)이 형성된다.
이러한 채널층(3)의 형성에 이어서 장벽층(4)을 형성하기 위해서는, 채널층(3) 형성 후의 복합 기판을 1050℃ 이상 1200℃ 이하의 정해진 온도(장벽층 형성 온도)로 하며, 리액터 내 압력을 5 ㎪ 이상 30 ㎪ 이하의 정해진 값으로 유지하면서, 15족/13족 가스비가 5000 이상 50000 이하의 정해진 값이 되도록 원료 가스인 TMG, TMA, TMI 및 암모니아 가스와 캐리어 가스의 공급을 장벽층(4)의 조성에 따라 조정한다. 이에 의해, 장벽층(4)이 형성된다.
장벽층(4)이 형성됨으로써, 본 실시형태에 따른 13족 질화물 복합 기판(10)이 얻어지게 된다.
13족 질화물 복합 기판(10)이 형성되면, 이것을 이용하여 HEMT 소자(20)가 형성된다. 이후의 각 공정은, 공지의 방법으로 실현되는 것이다.
우선, 포토리소그래피 프로세스와 진공 증착법을 이용하여, 장벽층(4)의 형성 대상 부분에, Ti/Al/Ni/Au가 되는 구성의 다층막을 형성함으로써, 소스 전극(5) 및 드레인 전극(6)이 되는 다층 금속을 형성한다.
계속해서, 소스 전극(5) 및 드레인 전극(6)의 오믹성을 양호한 것으로 하기 위해, 이들 소스 전극(5) 및 드레인 전극(6)이 형성된 13족 질화물 복합 기판(10)에 대하여, 650℃∼1000℃의 정해진 온도의 질소 가스 분위기 중에 있어서, 수십초간의 열 처리를 실시한다.
이어서, 포토리소그래피 프로세스와 진공 증착법을 이용하여, 장벽층(4)의 형성 대상 부분에, Pd/Au가 되는 구성의 다층막을 형성함으로써, 게이트 전극(7)이 되는 다층 금속을 형성한다.
이상, 설명한 바와 같이, 본 실시형태에 있어서는, 도전성의 GaN 기판인 기재의 위에, 고저항층인 하지층을 마련한 뒤에, 저불순물층인 채널층과, 장벽층을 순차로 마련함으로써, 1000 ㎠/V·s 이상이라고 하는 높은 이동도를 갖는 한편으로 게이트·소스 전극 사이의 용량이 0.1 pF 미만으로 억제된 HEMT 소자가 실현되어 이루어진다. 즉, 본 실시형태에 따르면, 도전성의 GaN 기판을 기재로서 이용하면서도 고주파 용도에 알맞은 HEMT 소자를 실현 가능한 13족 질화물 복합 기판, 더욱 고주파 용도에 알맞은 HEMT 소자를 실현할 수 있다.
실시예
(실시예 1)
본 실시예에서는, 하지층(2)으로서 Zn 도프 GaN층(2A)을 형성함으로써 13족 질화물 복합 기판(10)을 제작하고, 더욱, 상기 13족 질화물 복합 기판(10)을 이용하여 HEMT 소자(20)를 제작하였다. 그리고, 이들의 제작 도중 및 제작 후에, 몇 가지의 특성 평가를 행하였다.
보다 상세하게는, 본 실시예에서는, Zn 도프 GaN층(2A)의 Zn 농도에 따른 조건을 상이하게 한 6종류의 13족 질화물 복합 기판(10)을 제작하고, 각각에 대해서 HEMT 소자(20)를 제작하였다(No.1-1∼1-6). 단, 이후에 있어서는, Zn이 검출되지 않는 GaN층에 대해서도, 편의상, Zn 도프 GaN층(2A)이라고 칭하는 경우가 있다.
또한, HEMT 소자(20)의 제작에 있어서는, 하나의 모기판으로부터 다수개의 소자를 제작 가능한, 소위 다수개 취득의 방법을 채용하였다.
어느 조건의 시료를 제작하는 경우에 있어서도, 우선, 기재(1)가 되는 모기판으로서, n형의 도전성을 나타내는, 4 인치 직경이며 (0001)면 방위의 도전성 GaN 기판을 준비하였다. 또한, 이러한 GaN 기판의 비저항은, 0.1 Ω·㎝였다.
그리고, 알루미나 도가니에, 도전성 GaN 기판과, 금속(Ga), 금속(Na), 금속(Zn)을 충전하였다. 그때, 금속(Ga) 및 금속(Na)의 충전량은 각각 45 g, 66 g으로 하였지만, Zn 농도를 상이하게 하기 위해, 금속(Zn)의 충전량은 조건마다(시료마다) 상이하게 하였다. 구체적으로는, 시료 1-1∼1-6에 대해서 순서대로, 0 g(충전 없음), 0.1 g, 0.2 g, 0.5 g, 2 g, 5 g으로 하였다.
그 후, 각각의 조건의 알루미나 도가니를 내열 금속제의 육성 용기에 넣어 밀폐하고, 더욱, 상기 육성 용기를, 질소 가스가 도입되는 결정 육성로 내에서, 로 내 온도 900℃, 로 내 압력 5 ㎫라고 하는 조건을 기초로, 약 10시간, 수평 회전시키면서 유지하였다.
육성 종료 후, 알루미나 도가니로부터 도전성 GaN 기판을 취출한 바, 어느 조건에 있어서도, 그 (0001)면 상에 GaN 단결정이 약 150 ㎛의 두께로 퇴적하고 있는 것이 확인되었다.
다음에, 도전성 GaN 기판 상에 형성되어 이루어지는 GaN 단결정의 표면을, 다이아몬드 지립을 이용하여 연마하여, 평탄화시키며, 두께를 25 ㎛로 하였다. 이에 의해, 도전성 GaN 기판 위에 하지층(2)으로서 Zn 도프 GaN층(2A)이 형성된, 6종류의 복합 기판이 얻어졌다. 또한, 시료에 상관없이, Zn 도프 GaN층(2A)의 표면에 크랙은 확인되지 않았다.
각각의 복합 기판에 대해서, SIMS에 의해, Zn 도프 GaN층(2A)의 Zn 농도를 동정하였다. 또한, van der Pauw법에 따라, Zn 도프 GaN층(2A)의 비저항을 측정하였다.
표 1에, 조건마다의(시료마다의) Zn 도프 GaN층(2A)(하지층)의 Zn 농도와 비저항을 나타낸다.
Figure 112015118949541-pct00001
표 1에 나타내는 바와 같이, Zn 도프 GaN층(2A)의 Zn 농도는, 금속(Zn)의 충전량이 많을수록 큰 값이 되었다. 또한, 시료 1-1에서는 Zn 농도의 측정값이 검출 하한값인 1×1016/㎤ 미만이 되었기 때문에, 사실 상, Zn은 존재하지 않는 것이 확인되었다.
또한, Zn 도프 GaN층(2A)의 비저항은, 시료 1-1을 제외하고 1×106 Ω·㎝ 이상이 되며, Zn 농도가 높을수록 큰 값이 되었다. 특히, 시료 1-3∼1-6에 있어서는, 1×107 Ω·㎝ 이상의 값이 되었다. 이에 의해, Zn을 도프한 시료 1-2∼1-6에서는 Zn 도프 GaN층(2A)은 반절연성을 갖는 층으로서 형성되어 있는 것이 확인되었다.
이와 같이 얻어진 각각의 복합 기판에 대해서, MOCVD로의 리액터 내의 서셉터에 배치하였다. 리액터 내부를 진공 상태로 한 후, 리액터 내 압력을 100 ㎪로 하고, 수소/질소 혼합 플로우 상태의 분위기를 형성하였다. 계속해서, 서셉터 가열에 의해 기판을 승온하였다. 서셉터 온도가 1100℃에 도달하면, TMG 가스와 암모니아 가스를 리액터 내에 도입하여, 채널층(3)으로서의 GaN층을 2 ㎛의 두께로 형성하였다.
또한, 채널층(3)의 형성 시의 유기 금속 원료의 버블링용 가스 및 캐리어 가스에는, 수소 가스를 이용하였다. 또한, 15족/13족 가스비는 2000으로 하였다.
또한, 채널층(3)의 형성까지를 각각의 시료와 동일한 조건으로 행한 시료에 대해서, C 농도를 SIMS 측정에 의해 측정한 바, 어느 시료도 2×1016/㎤ 정도였다. 이에 의해, 채널층(3)이 저불순물층으로서 형성되어 이루어지는 것이 확인되었다. 또한, 이때의 SIMS 측정에 있어서의 C 농도의 검출 하한값은 1×1016/㎤였다.
채널층(3)이 얻어지면, 이어서, 서셉터 온도를 1100℃로 계속해서 유지하며, 리액터 압력을 10 ㎪로 하였다. 계속해서 TMG 및 TMA와 암모니아 가스를 정해진 유량비로 리액터 내에 도입하여, 장벽층(4)으로서의 Al0 . 2Ga0 . 8N층을 25 ㎚의 두께로 형성하였다. 또한, 장벽층(4)의 형성 시의 유기 금속 원료의 버블링용 가스 및 캐리어 가스에는, 전부 수소 가스를 이용하였다. 또한, 15족/13족 가스비는 5000으로 하였다.
장벽층(4)이 형성된 후, 서셉터 온도를 실온 부근까지 강온하며, 리액터 내를 대기압으로 복귀시킨 후, 리액터를 대기 개방하여, 제작된 13족 질화물 복합 기판(10)을 취출하였다.
다음에, 13족 질화물 복합 기판(10)에 형성된 HEMT 구조에 대해서, 홀 측정(van der Pauw법)에 의한 이동도의 측정을 행하였다.
구체적으로는, 우선, 전6종의 13족 질화물 복합 기판(10)의 각각으로부터 한 변이 6 ㎜인 정사각형의 시험편을 절취하였다. 이어서, 상기 시험편의 4 코너에 한 변이 5 ㎜인 정사각형의 Ti/Al 전극을 증착한 뒤에, 질소 가스 중에서 600℃로 1분간 어닐링하고, 그 후 실온까지 강온시킴으로써, 측정용 샘플을 얻었다. Ti/Al 전극과 HEMT 구조 사이에 오믹성 접촉이 얻어져 있는 것을 확인한 후, 홀 측정에 의해 HEMT 구조의 이동도를 측정하였다. 이러한 이동도의 측정 결과에 대해서도 표 1에 나타낸다.
이어서, 13족 질화물 복합 기판(10)을 이용하여 HEMT 소자(20)를 제작하였다. 또한, HEMT 소자(20)는, 게이트 폭이 1 ㎜, 소스-게이트 간격이 1 ㎛, 게이트-드레인 간격이 7.5 ㎛, 게이트 길이가 1.5 ㎛가 되도록 설계하였다.
또한, HEMT 소자(20)의 제작에 있어서는, 각 전극의 형성에 앞서, 패시베이션막으로서 13족 질화물 복합 기판(10) 위에[장벽층(4) 위에] 도시하지 않는 SiN막을 100 ㎚의 두께로 형성하였다.
이어서 포토리소그래피를 이용하여 소스 전극(5), 드레인 전극(6) 및 게이트 전극(7)의 형성 예정 부분에 형성되어 이루어지는 SiN막을 에칭 제거함으로써, SiN 패턴을 얻었다.
다음에, 소스 전극(5) 및 드레인 전극(6)을 형성하였다. 구체적으로는, 우선, 진공 증착법과 포토리소그래피 프로세스를 이용하여, 정해진 형성 예정 부분에 Ti/Al/Ni/Au(각각의 막 두께는 25 ㎚/75 ㎚/15 ㎚/100 ㎚)로 이루어지는 다층 금속 패턴을 형성함으로써 형성하였다. 계속해서, 소스 전극(5) 및 드레인 전극(6)의 오믹성을 양호한 것으로 하기 위해, 800℃의 질소 가스 분위기 중에서 30초간의 열 처리를 실시하였다.
이어서, 게이트 전극(7)을 형성하였다. 구체적으로는, 진공 증착법과 포토리소그래피를 이용하여, 정해진 형성 예정 부분에, Pd/Au(각각의 막 두께는 30 ㎚/100 ㎚)로 이루어지는 쇼트키성 금속 패턴을 형성함으로써 형성하였다.
마지막으로, 다이싱에 의해 소자 단위로 개편화함으로써, HEMT 소자(20)가 얻어진다.
얻어진 HEMT 소자(20)에 대해서, 게이트·소스 전극간 용량을 측정하였다. 각 시료의 게이트·소스 전극간 용량의 측정 결과에 대해서도 표 1에 나타낸다.
표 1에 나타내는 결과로부터는, Zn 도프 GaN층(2A)의 비저항이 1×106 Ω·㎝ 이상인 No.1-2∼1-6의 HEMT 소자에 있어서 0.5 pF 이하라고 하는 게이트·소스 전극간 용량이 실현되고, 특히, Zn 도프 GaN층(2A)의 Zn 농도의 범위가 1×1018/㎤ 이상 2×1019/㎤ 이하인 No.1-3∼1-5의 HEMT 소자에 있어서는, 1000 ㎠/V·s 이상이라고 하는 높은 이동도와, 0.1 pF 미만이라고 하는 작은 게이트·소스 전극간 용량이 함께 실현되는 것이 확인된다.
Zn 농도가 1×1018/㎤보다 작은 No.1-1∼1-2의 HEMT 소자에서는, 게이트·소스 전극간 용량이 반드시 충분히는 저하하지 않고, 한편, Zn 농도가 2×1019/㎤보다 큰 No.1-6의 HEMT 소자에서는, 이동도가 저하하는 것도 확인된다.
(실시예 2)
본 실시예에서는, 하지층(2)으로서 C 함유 GaN층(2B)를 포함하는 13족 질화물 복합 기판(10)을 제작하고, 더욱, 상기 13족 질화물 복합 기판(10)을 이용하여 HEMT 소자(20)를 제작하였다. 13족 질화물 복합 기판(10)으로서는, C 함유 GaN층(2B)의 C 농도를 상이하게게 한 5종류의 것을 제작하고, 각각에 대해서 HEMT 소자(20)를 제작하였다(No.2-1∼2-5). 그 작성 순서는, C 함유 GaN층(2B), 채널층(3), 및 장벽층(4)의 형성을, 하나의 MOCVD로에 의해 연속적으로 행하도록 한 것 외에는, 실시예 1과 동일하게 하였다. 그리고, 이들의 제작 도중 및 제작 후에, 몇 가지의 특성 평가를 행하였다.
어느 조건의 시료를 제작하는 경우에 있어서도, 우선, 실시예 1에서 이용한 것과 동일한 도전성 GaN 기판을 MOCVD로의 리액터 내의 서셉터에 배치하였다. 그리고, 리액터 내부를 진공 상태로 한 후, 수소/질소 혼합 플로우 상태의 분위기를 형성하였다. 계속해서, 서셉터 가열에 의해 기판을 승온하였다. 서셉터 온도가 1100℃에 도달하면, TMG 가스와 암모니아 가스를 리액터 내에 도입하여, GaN층을 10 ㎛의 두께로 형성하였다. 그때에는, C 농도를 상이하게 하기 위해, 조건마다(시료마다) 리액터 내 압력과 15족/13족 가스비를 상이하게 하였다. 구체적으로는, 리액터 내 압력에 대해서는 시료 2-1∼2-5에 대해서 순서대로, 100 ㎪, 50 ㎪, 50 ㎪, 10 ㎪, 10 ㎪로 하였다. 또한, 15족/13족 가스비에 대해서는, 시료 2-1∼2-5에 대해서 순서대로, 1000, 2000, 500, 200, 100으로 하였다. 또한, C 함유 GaN층(2B)의 형성 시의 유기 금속 원료의 버블링용 가스 및 캐리어 가스에는, 수소 가스를 이용하였다.
C 함유 GaN층(2B)이 형성되면, SIMS에 의해 그 C 농도를 측정하였다.
그 후, 채널층(3)의 형성으로부터 최종적으로 HEMT 소자(20)가 얻어지기까지의 순서는, 실시예 1과 동일하게 하였다. 또한, 이동도의 측정 및 게이트·소스 전극간 용량의 측정에 대해서도, 실시예 1과 동일하게 행하였다.
표 2에, 조건마다의(시료마다의) C 함유 GaN층(2B)(하지층)의 C 농도 및 비저항과, HEMT의 이동도 및 게이트·소스 전극간 용량을 나타낸다.
Figure 112015118949541-pct00002
표 2에 나타내는 결과로부터는, C 함유 GaN층(2B)의 C 농도의 범위가 8×1016/㎤ 이상인 No.2-2∼2-5의 HEMT 소자에 있어서 1×106 Ω·㎝ 이상이라고 하는 비저항이 실현되어 있는 것, 및 C 함유 GaN층(2B)의 C 농도의 범위가 8×1016/㎤ 이상 3×1018/㎤ 이하인 No.2-2∼2-4의 HEMT 소자에 있어서, 1000 ㎠/V·s 이상이라고 하는 높은 이동도와, 0.1 pF 미만이라고 하는 작은 게이트·소스 전극간 용량이 함께 실현되는 것이 확인된다.
또한, C 농도가 8×1016/㎤보다 작은 No.2-1의 HEMT 소자에서는, 게이트·소스 전극간 용량이 반드시 충분히는 저하하지 않고, 한편, C 농도가 3×1018/㎤보다 큰 No.2-5의 HEMT 소자에서는, 이동도가 저하하는 것도 확인된다.
(실시예 3)
본 실시예에서는, 하지층(2)으로서 AlpGa1 - pN이 되는 조성의 AlGaN층(2C)을 포함하는 13족 질화물 복합 기판(10)을 제작하고, 더욱, 상기 13족 질화물 복합 기판(10)을 이용하여 HEMT 소자(20)를 제작하였다. 13족 질화물 복합 기판(10)으로서는, AlGaN층(2C)의 Al 조성비(p)를 상이하게 한 6종류의 것을 제작하고, 각각에 대해서 HEMT 소자(20)를 제작하였다(No.3-1∼3-6). 그 작성 순서는, AlGaN층(2C), 채널층(3), 및 장벽층(4)의 형성을, 하나의 MOCVD로에 의해 연속적으로 행하도록 한 것 외에는, 실시예 1과 동일하게 하였다. 그리고, 이들의 제작 도중 및 제작 후에, 몇 가지의 특성 평가를 행하였다.
어느 조건의 시료를 제작하는 경우에 있어서도, 우선, 실시예 1에서 이용한 것과 동일한 도전성 GaN 기판을 MOCVD로의 리액터 내의 서셉터에 배치하였다. 그리고, 리액터 내부를 진공 상태로 한 후, 리액터 내 압력을 10 ㎪로 하고, 수소/질소 혼합 플로우 상태의 분위기를 형성하였다. 계속해서, 서셉터 가열에 의해 기판을 승온하였다. 서셉터 온도가 1100℃에 도달하면, TMG 가스와 TMA 가스와 암모니아 가스를 리액터 내에 도입하여, AlGaN층(2C)을 0.2 ㎛의 두께로 형성하였다. 그때에는, Al 조성비(p)를 상이하게 하기 위해, 조건마다(시료마다) TMA/(TMA+TMG)비를 상이하게 하였다. 구체적으로는, 시료 3-1∼3-6에 대해서 순서대로, TMA/(TMA+TMG)비를 0.08, 0.1, 0.2, 0.5, 0.98, 1로 하였다. 또한, AlGaN층(2C)의 형성 시의 유기 금속 원료의 버블링용 가스 및 캐리어 가스에는, 수소 가스를 이용하였다.
그 후, 채널층(3)의 형성으로부터 최종적으로 HEMT 소자(20)가 얻어지기까지의 순서는, 실시예 1과 동일하게 하였다. 또한, 이동도의 측정 및 게이트·소스 전극간 용량의 측정에 대해서도, 실시예 1과 동일하게 행하였다.
표 3에, 조건마다의(시료마다의) AlGaN층(2C)(하지층)의 Al 조성비(p) 및 비저항과, HEMT의 이동도 및 게이트·소스 전극간 용량을 나타낸다.
Figure 112015118949541-pct00003
표 3에 나타내는 결과로부터는, AlGaN층(2C)의 Al 조성비(p)의 범위가 0.1 이상인 No.3-2∼3-6의 HEMT 소자에 있어서 1×106 Ω·㎝ 이상이라고 하는 비저항이 실현되어 있는 것, 및 AlGaN층(2C)의 Al 조성비(p)의 범위가 0.1 이상 0.98 이하인 No.3-2∼3-5의 HEMT 소자에 있어서, 1000 ㎠/V·s 이상이라고 하는 높은 이동도와, 0.1 pF 미만이라고 하는 작은 게이트·소스 전극간 용량이 함께 실현되는 것이 확인된다.
또한, C 농도가 0.1보다 작은 No.3-1의 HEMT 소자에서는, 게이트·소스 전극간 용량이 반드시 충분히는 저하하지 않고, 한편, C 농도가 0.98보다 큰 No.3-6 소자에서는, 이동도가 저하하는 것도 확인된다. 또한, p=1로 한 No.3-6의 HEMT 소자는, 즉, 하지층(2)을 AlN으로 형성한 시료이다.
(비교예 1)
하지층(2)을 형성하지 않도록 하고, 기재(1) 위에 직접 HEMT 구조를 마련하도록 한 것 외에는, 실시예 1과 동일하게(실시예 2, 3과도 동일함) HEMT 소자를 작성하였다.
얻어진 HEMT 소자에 대해서 게이트·소스 전극간 용량을 측정한 바, 50 pF였다.
이러한 결과는, 실시예 1 내지 실시예 3과 같이, 하지층(2)을 마련하는 것이, HEMT 소자의 기생 용량을 억제하는 데 있어서 효과적인 것을 가리키고 있다.
(비교예 2)
실시예 1 내지 실시예 3 및 비교예 1에 있어서 기재(1)로서 이용한 도전성의 GaN 기판 대신에, 비저항이 1×106 Ω·㎝ 이상인 한 변이 15 ㎜인 정사각형의 (0001)면 방위의 반절연성 GaN 기판을 준비하고, 이것을 이용하여, 비교예 1과 동일하게 하지층(2)을 형성하는 일없이 HEMT 소자를 제작하였다.
제작 과정에 있어서는, 실시예 1 내지 실시예 3과 동일하게 홀 측정에 의한 이동도 측정 및 게이트·소스 전극간 용량의 측정을 행하였다. 그 결과, 이동도는 1500 ㎠/V·s이며, 게이트·소스 전극간 용량은 0.1 pF 미만이었다.
이상의 결과는, 실시예 1 내지 실시예 3과 같이, 기재(1)로서 도전성 GaN 기판을 이용한 경우라도, 채널층(3)과의 사이에 정해진 요건으로 하지층(2)을 마련하도록 함으로써, 반절연성의 GaN 기판 위에 직접 HEMT 구조를 마련한 HEMT 소자와 같은 정도의 특성을 갖는, 고주파 용도에 알맞은 HEMT 소자가 실현되는 것을 의미하고 있다.
(비교예 3)
하지층(2)으로서 C 함유 GaN층(2B)을 형성한 후, 이에 이어서, C 함유 GaN층(2B)과 동일한 C 농도를 갖도록 채널층(3)을 형성한 것 외에는, 실시예 2의 No.2-3 및 2-4와 동일하게 HEMT 소자를 제작하였다. 또한, 하지층(2)과 채널층(3)의 총막 두께는 12 ㎛가 되도록 하였다. 이후, No.2-3에 대응하는 조건으로 제작한 시료를 No.2-3a로 하고, No.2-4에 대응하는 조건으로 제작한 시료를 No.2-4a로 한다.
제작 과정에 있어서는, 실시예 1 내지 실시예 3과 동일하게 홀 측정에 의한 이동도 측정 및 게이트·소스 전극간 용량의 측정을 행하였다.
표 4에, 조건마다의(시료마다의) 하지층(및 채널층)의 C 농도 및 비저항과, HEMT의 이동도 및 게이트·소스 전극 사이의 용량의 측정 결과를 나타낸다.
Figure 112015118949541-pct00004
표 4에 나타내는 No.2-3a, 2-4a의 HEMT 소자의 결과를, 표 2에 나타내는 실시예 2의 No.2-3, 2-4의 HEMT 소자의 결과와 대비하면, 게이트·소스간 용량은 No.2-3 및 2-4의 HEMT 소자와 마찬가지로, 0.1 pF 미만까지 억제되어 있지만, 이동도가 1000 ㎠/V·s를 하회하여 버리고 있었다.
이러한 결과는, 도전성의 기재(1) 위에, C를 상대적으로 높은 농도로 함유하는 하지층(2)을 형성하고, 이어서, 저불순물의(실질적으로는 C의 농도가 상대적으로 낮은) 채널층(3)을 마련하도록 하는 것이, 고주파 용도에 알맞은 HEMT 소자를 얻는 데 있어서 바람직하다는 것을 가리키고 있다.

Claims (9)

  1. GaN으로 이루어지며, n형의 도전성을 나타내는 기재(基材)와,
    상기 기재 바로 위에 형성된, AlpGa1-pN(0.1≤p≤0.98)으로 이루어지고 1×106 Ω㎝ 이상의 비저항을 갖는 AlGaN층인 하지층과,
    상기 하지층 위에 형성된, 불순물 농도의 총합이 1×1017/㎤ 이하인 GaN층인 채널층과,
    상기 채널층 위에 형성된, AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물로 이루어지는 장벽층
    을 구비하는 것을 특징으로 하는 13족 질화물 복합 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 기재된 13족 질화물 복합 기판과,
    상기 13족 질화물 복합 기판의 상기 장벽층 위에 형성되어 이루어지며, 상기 장벽층과의 사이에 오믹성 접촉을 가지고 이루어지는 소스 전극 및 드레인 전극과,
    상기 13족 질화물 복합 기판의 상기 장벽층 위에 형성되어 이루어지며, 상기 장벽층과의 사이에 쇼트키성 접촉을 가지고 이루어지는 게이트 전극
    을 구비하는 것을 특징으로 하는 반도체 소자.
  6. 13족 질화물 복합 기판의 제조 방법으로서,
    GaN으로 이루어지며, n형의 도전성을 나타내는 기재 바로 위에, AlpGa1-pN(0.1≤p≤0.98)으로 이루어지고 1×106 Ω㎝ 이상의 비저항을 갖는 AlGaN층인 하지층을 형성하는 하지층 형성 공정과,
    상기 하지층 위에, 불순물 농도의 총합이 1×1017/㎤ 이하인 GaN층인 채널층을 형성하는 채널층 형성 공정과,
    상기 채널층 위에, AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1)이 되는 조성의 13족 질화물로 이루어지는 장벽층을 형성하는 장벽층 형성 공정
    을 포함하는 것을 특징으로 하는 13족 질화물 복합 기판의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020157034648A 2013-06-06 2014-05-30 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법 Active KR102132760B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361831671P 2013-06-06 2013-06-06
US61/831,671 2013-06-06
PCT/JP2014/064420 WO2014196466A1 (ja) 2013-06-06 2014-05-30 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007914A Division KR102232558B1 (ko) 2013-06-06 2014-05-30 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160015244A KR20160015244A (ko) 2016-02-12
KR102132760B1 true KR102132760B1 (ko) 2020-07-13

Family

ID=52008111

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207007914A Active KR102232558B1 (ko) 2013-06-06 2014-05-30 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR1020157034648A Active KR102132760B1 (ko) 2013-06-06 2014-05-30 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207007914A Active KR102232558B1 (ko) 2013-06-06 2014-05-30 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법

Country Status (7)

Country Link
US (2) US9882042B2 (ko)
EP (2) EP3007215A4 (ko)
JP (2) JP6386454B2 (ko)
KR (2) KR102232558B1 (ko)
CN (1) CN105229778B (ko)
TW (2) TWI606588B (ko)
WO (1) WO2014196466A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
CN107208312B (zh) * 2015-01-29 2019-10-01 日本碍子株式会社 自立基板、功能元件及其制造方法
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
KR102241097B1 (ko) * 2019-10-14 2021-04-16 한양대학교 산학협력단 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터
CN118647758A (zh) * 2022-02-18 2024-09-13 日本碍子株式会社 13族元素氮化物单晶基板、外延生长层成膜用基板、层叠体以及半导体元件用外延基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (ko) 1969-03-31 1975-12-19
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JPS631724A (ja) 1986-06-19 1988-01-06 Toyota Motor Corp スロツトル開度制御方法
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP3940699B2 (ja) 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
WO2005025241A2 (en) 2003-09-10 2005-03-17 A.D.I. Video Technologies Ltd. Device, system and method of multi-channel processing
JP4693547B2 (ja) * 2004-08-24 2011-06-01 株式会社東芝 半導体基板、半導体素子、及び半導体発光素子
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2006278857A (ja) 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007096261A (ja) * 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP5415668B2 (ja) * 2006-08-24 2014-02-12 日本碍子株式会社 半導体素子
CN100485959C (zh) * 2007-02-01 2009-05-06 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
KR101553721B1 (ko) * 2007-02-16 2015-09-16 스미또모 가가꾸 가부시키가이샤 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
WO2008144381A2 (en) 2007-05-17 2008-11-27 Riverside Technologies Inc. Pyrolyzed rubber products and processes
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP5809802B2 (ja) * 2008-03-12 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5436819B2 (ja) 2008-08-04 2014-03-05 日本碍子株式会社 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
JP2010084675A (ja) 2008-10-01 2010-04-15 Denso Corp 内燃機関の異常検出装置
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
CN102282299B (zh) 2009-01-21 2014-07-02 日本碍子株式会社 13族氮化物晶板
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5287463B2 (ja) * 2009-04-20 2013-09-11 住友電気工業株式会社 エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP5702058B2 (ja) 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5039813B2 (ja) 2009-08-31 2012-10-03 日本碍子株式会社 Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
WO2011118433A1 (ja) * 2010-03-24 2011-09-29 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子
JP5548905B2 (ja) 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
JP2012199398A (ja) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
US8835930B2 (en) * 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
JP5418922B2 (ja) * 2011-10-05 2014-02-19 住友電気工業株式会社 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
JP6239499B2 (ja) * 2012-03-16 2017-11-29 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス

Also Published As

Publication number Publication date
KR20160015244A (ko) 2016-02-12
EP3007215A1 (en) 2016-04-13
EP3312870A1 (en) 2018-04-25
KR102232558B1 (ko) 2021-03-29
CN105229778B (zh) 2018-12-11
CN105229778A (zh) 2016-01-06
EP3007215A4 (en) 2017-06-07
KR20200033982A (ko) 2020-03-30
US20170069749A1 (en) 2017-03-09
TW201511260A (zh) 2015-03-16
JP2018064103A (ja) 2018-04-19
US20150187926A1 (en) 2015-07-02
JPWO2014196466A1 (ja) 2017-02-23
WO2014196466A1 (ja) 2014-12-11
TW201743451A (zh) 2017-12-16
US10347755B2 (en) 2019-07-09
TWI636570B (zh) 2018-09-21
TWI606588B (zh) 2017-11-21
US9882042B2 (en) 2018-01-30
JP6487989B2 (ja) 2019-03-20
JP6386454B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP6487989B2 (ja) １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
KR102491830B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
TWI880249B (zh) 複合基板及13族元素氮化物磊晶成長用基板
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20151204

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181205

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200120

Patent event code: PE09021S01D

PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20200318

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200706

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200707

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230619

Start annual number: 4

End annual number: 4