KR102036971B1 - Oxide thin film transistor and method of manufacturing the same - Google Patents
Oxide thin film transistor and method of manufacturing the same Download PDFInfo
- Publication number
- KR102036971B1 KR102036971B1 KR1020170149446A KR20170149446A KR102036971B1 KR 102036971 B1 KR102036971 B1 KR 102036971B1 KR 1020170149446 A KR1020170149446 A KR 1020170149446A KR 20170149446 A KR20170149446 A KR 20170149446A KR 102036971 B1 KR102036971 B1 KR 102036971B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide
- oxide semiconductor
- semiconductor thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H01L29/7869—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H01L29/78618—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 박막 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.The present invention discloses an oxide thin film transistor and a method of manufacturing the same. An oxide thin film transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate; A gate insulating layer formed on the gate electrode; An oxide semiconductor thin film on the gate insulating layer; And a source electrode and a drain electrode spaced apart from each other on the oxide semiconductor thin film, and coating the activated sodium hypochlorite solution through a light source on the oxide semiconductor thin film to activate the formed oxide semiconductor thin film through heat treatment. Characterized in that.
Description
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨(NaClO) 용액을 코팅하여 전기적 특성을 향상시킨 플렉서블 디스플레이 장치용 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
디스플레이의 백플레인으로 사용되는 스위칭 소자나 구동 소자로 비정질 실리콘(a-Si)이나 폴리 실리콘(poly-Si)을 사용하는 실리콘(Si) 기반 박막 트랜지스터(TFT: Thin Film Transistor)와 산화물 박막 트랜지스터가 있다.There are a silicon based thin film transistor (TFT) and an oxide thin film transistor using amorphous silicon (a-Si) or polysilicon (poly-Si) as a switching device or driving device used as a backplane of a display. .
실리콘(Si) 기반 박막 트랜지스터의 비정질 실리콘(a-Si) 박막 트랜지스터는 제조가 용이하지만 낮은 전자 이동도를 갖고 있다. 한편, 폴리 실리콘(poly-Si) 박막 트랜지스터는 비정질 실리콘(a-Si) 박막트랜지스터에 비해 전자 이동도가 높아 대면적의 고화질 디스플레이에 적용가능하며 안정성도 높지만, 제조공정이 복잡하고 제조원가가 높으며, 패널 내 소자 특성의 불균일로 인해 보상회로를 필요로 하는 문제점이 있다.Amorphous silicon (a-Si) thin film transistors of silicon (Si) based thin film transistors are easy to manufacture but have low electron mobility. On the other hand, poly-Si thin-film transistors have higher electron mobility than amorphous silicon (a-Si) thin-film transistors, which are applicable to high-resolution displays of large areas and have high stability, but have complicated manufacturing processes and high manufacturing costs. There is a problem in that a compensation circuit is required due to non-uniformity of device characteristics in the panel.
이러한 실리콘(Si) 기반 박막 트랜지스터의 단점을 해결하고자 산화물 박막 트랜지스터가 개발되고 있다. 산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막 트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있어, 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.Oxide thin film transistors have been developed to solve the drawbacks of such silicon-based thin film transistors. Oxide thin film transistors have high mobility and low off-current compared to conventional amorphous silicon (a-Si) thin film transistors, and thus, they are attracting much attention in terms of the possibility of next-generation display driving devices.
산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체를 만들기 위한 방법으로는, 진공장비를 사용해 산화물 반도체를 기판에 물리적 혹은 화학적으로 증착하는 방법이 있다. 하지만 이 방법은 높은 생산비용이 필요하다는 단점이 존재한다.As a method for forming an oxide semiconductor used as a channel layer region of an oxide thin film transistor, there is a method of physically or chemically depositing an oxide semiconductor on a substrate using vacuum equipment. However, this method requires a high production cost.
이러한 단점을 극복하기 위한 방법으로, 용액공정을 사용하여 산화물 반도체를 형성하는 방법이 있다. 하지만 생산비용을 낮출 수 있다는 장점에도 불구하고, 용액공정으로 제작된 산화물 박막 트랜지스터의 소자를 활성화 시키기 위해서는 300℃이상의 고온 열처리가 필요하며, 이러한 특성은 고온에서 변성, 변색 등의 특성 저하를 수반하는 플렉서블 디스플레이의 기판에 적용하는데 어려움이 존재한다.As a method for overcoming these disadvantages, there is a method of forming an oxide semiconductor using a solution process. However, despite the advantage of lowering the production cost, in order to activate the device of the oxide thin film transistor manufactured by the solution process, a high temperature heat treatment of 300 ° C. or more is required, which is accompanied by deterioration of characteristics such as denaturation and discoloration at high temperatures. Difficulties exist in application to substrates of flexible displays.
따라서, 기존 300℃ 대비 낮은 온도에서 산화물 박막 트랜지스터의 활성화가 가능하면서도, 신뢰성을 향상시킬 수 있는 용액공정 기반의 산화물 반도체의 제조 방법에 대한 연구 개발이 필요하다.Therefore, it is possible to activate the oxide thin film transistor at a lower temperature than the existing 300 ° C, but it is necessary to research and develop a method of manufacturing an oxide semiconductor based on a solution process that can improve reliability.
본 발명의 실시예들은 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 반도체 박막을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.Embodiments of the present invention are to provide an oxide thin film transistor capable of a low temperature process based on the solution process by manufacturing an oxide semiconductor thin film using a sodium hypochlorite solution activated through a light source and a method of manufacturing the same.
본 발명의 실시예들은 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 반도체 박막을 제조함으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.Embodiments of the present invention are to provide an oxide thin film transistor and a method of manufacturing the oxide semiconductor thin film by using the sodium hypochlorite solution activated through a light source to improve the electrical characteristics of the device.
본 발명의 실시예들은 열처리(annealing)를 통하여 산화물 반도체 박막을 활성화 시킴으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.Embodiments of the present invention are to provide an oxide thin film transistor and a method of manufacturing the same by improving the electrical characteristics of the device by activating the oxide semiconductor thin film through annealing (annealing).
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.An oxide thin film transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate; A gate insulating layer formed on the gate electrode; An oxide semiconductor thin film on the gate insulating layer; And a source electrode and a drain electrode spaced apart from each other on the oxide semiconductor thin film, and coating the activated sodium hypochlorite solution through a light source on the oxide semiconductor thin film to activate the formed oxide semiconductor thin film through heat treatment. Characterized in that.
상기 열처리는 25℃ 내지 300℃ 범위의 온도에서 수행될 수 있다.The heat treatment may be performed at a temperature in the range of 25 ℃ to 300 ℃.
상기 열처리는 5분 내지 60분 동안 수행될 수 있다.The heat treatment may be performed for 5 to 60 minutes.
상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있다.Irradiation of the light source may be performed for 5 to 60 minutes.
상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL 일 수 있다.The amount of sodium hypochlorite solution may be 0.1mL to 5mL.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함할 수 있다.The oxide semiconductor thin film is amorphous indium gallium-zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO) , Silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO) and aluminum zinc tin oxide (AZTO) may include an oxide.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및 상기 게이트 절연층 상에 형성된 게이트 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.An oxide thin film transistor according to an exemplary embodiment of the present invention includes a source electrode and a drain electrode spaced apart from each other on a substrate; An oxide semiconductor thin film formed on the source electrode and the drain electrode; A gate insulating layer formed on the oxide semiconductor thin film; And a gate electrode formed on the gate insulating layer, and coating the activated sodium hypochlorite solution through the light source on the oxide semiconductor thin film to activate the formed oxide semiconductor thin film through heat treatment.
본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅하는 단계; 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 단계; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함한다.Method of manufacturing an oxide thin film transistor according to an embodiment of the present invention comprises the steps of forming a gate electrode on the substrate; Forming a gate insulating layer formed on the gate electrode; Forming an oxide semiconductor thin film on the gate insulating layer; Coating the activated sodium hypochlorite solution on the oxide semiconductor thin film through a light source; Activating the formed oxide semiconductor thin film through heat treatment; And forming a source electrode and a drain electrode spaced apart from each other on the oxide semiconductor thin film. It includes.
본 발명의 실시예에 따르면, 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 박막을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터를 제공할 수 있다.According to an embodiment of the present invention, an oxide thin film transistor capable of a low temperature process based on a solution process may be provided by manufacturing an oxide thin film using a sodium hypochlorite solution activated through a light source.
또한, 본 발명의 실시예에 따르면, 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 박막을 제조함으로써 문턱전압 등의 소자의 전기적 특성이 개선된 산화물 박막 트랜지스터를 제공할 수 있다.In addition, according to an embodiment of the present invention, by manufacturing an oxide thin film using a sodium hypochlorite solution activated through a light source, it is possible to provide an oxide thin film transistor having improved electrical characteristics of a device such as a threshold voltage.
또한, 본 발명의 실시예에 따르면, 열처리를 통하여 산화물 반도체 박막을 활성화 시킴으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공할 수 있다.In addition, according to an embodiment of the present invention, it is possible to provide an oxide thin film transistor and a method of manufacturing the same by improving the electrical characteristics of the device by activating the oxide semiconductor thin film through heat treatment.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4 및 도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막트랜지스터를 각각 150℃ 및 100℃의 온도에서 1시간 동안 열처리 한 경우의 전기적(전압-전류) 특성을 도시한 그래프이다.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 300℃에서 열처리한 경우 및 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 각각 100℃ 및 150℃에서 열처리 한 경우의 전기적 특성을 나타낸 표이다.1A to 1H illustrate a method of manufacturing an oxide thin film transistor according to an exemplary embodiment of the present invention.
2 is a cross-sectional view of an oxide thin film transistor according to another exemplary embodiment of the present invention.
FIG. 3 is a graph illustrating electrical (voltage-current) characteristics according to heat treatment temperatures of an oxide semiconductor thin film not coated with sodium hypochlorite solution of an oxide thin film transistor according to an exemplary embodiment of the present invention.
4 and 5 illustrate an oxide thin film transistor including an oxide semiconductor thin film coated with sodium hypochlorite solution in an oxide thin film transistor according to an embodiment of the present invention when heat treated at a temperature of 150 ° C. and 100 ° C. for 1 hour, respectively. It is a graph showing the electrical (voltage-current) characteristics.
FIG. 6 illustrates a case in which an oxide semiconductor thin film not coated with sodium hypochlorite solution is heat-treated at 300 ° C. and an oxide semiconductor thin film coated with sodium hypochlorite solution in an oxide thin film transistor according to an embodiment of the present invention. The table shows the electrical properties when heat treated at.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and the contents described in the accompanying drawings, but the present invention is not limited or limited to the embodiments.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.As used herein, “an embodiment”, “an example”, “side”, “an example”, etc., should be construed that any aspect or design described is better or advantageous than other aspects or designs. It is not.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.In addition, the term 'or' refers to an inclusive or 'inclusive or' rather than an exclusive or 'exclusive or'. In other words, unless stated otherwise or unclear from the context, the expression 'x uses a or b' means any one of natural inclusive permutations.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.Also, the singular forms “a” or “an”, as used in this specification and in the claims, generally refer to “one or more” unless the context clearly dictates otherwise or in reference to a singular form. Should be interpreted as
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, when a part such as a film, layer, area, configuration request, etc. is said to be "on" or "on" another part, the other film, layer, area, component in the middle, as well as when it is directly above another part. It also includes the case where it is interposed.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In addition, like reference numerals refer to like elements while describing the drawings.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.1A to 1H illustrate a method of manufacturing an oxide thin film transistor according to an exemplary embodiment of the present invention.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)는 기판(110), 제1 게이트 전극(120), 게이트 절연층(130), 산화물 반도체 박막(140) 및 소스/드레인 전극(160,170)을 포함한다.An oxide
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(120)을 형성한다.1A and 1B, in the method of manufacturing the oxide
도 1a에 도시된 바와 같이 기판(110)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다. As shown in FIG. 1A, the
예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.For example, the
또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.In some embodiments, the
도 1b에 도시된 바와 같이 게이트 전극(120)은 기판(110) 상에 형성될 수 있다. As illustrated in FIG. 1B, the
예를 들어, 게이트 전극(120)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.For example, the
게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다. The
또한, 실시예에 따라서는 게이트 전극(120)은 p+-Si 물질을 게이트 전극(120)으로 이용할 수도 있다.In some embodiments, the
도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 전극(120) 상에 게이트 절연층(Gate Insulator)(130)을 형성한다. Referring to FIG. 1C, in the method of manufacturing the oxide
게이트 절연층(130)은 게이트 전극(120) 상에 형성되어, 게이트 전극(120)과 산화물 반도체 박막(140)(도 1d참조)을 절연시킨다. The
게이트 절연층(130)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The
게이트 절연층(130)은 예를 들어, 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx) 등의 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA) 등의 유기물일 수 있다.The
그러나, 게이트 절연층(130)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.However, the material and the method of forming the
도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 절연층(130) 상에 산화물 반도체 박막(140)을 형성한다. 산화물 반도체 박막(140)을 형성하기 위하여, 먼저 게이트 절연층(130) 상에 산화물을 증착시킨다.Referring to FIG. 1D, in the method of manufacturing the oxide
산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.The oxide may be deposited by any one of a sputtering process, a chemical vapor deposition (CVD) process, an atomic layer deposition (ALD) process, and a solution process.
또한, 산화물은 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 중 어느 하나의 방법을 사용하여 게이트 절연층(130)상에 코팅될 수 있으나 그 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니다.In addition, the oxide may be formed using any one of spin coating, spray coating, inkjet coating, slit coating, or deep coating. 130), but the method is a coating method used in the art, and the method is not particularly limited.
산화물은 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체 물질을 사용할 수 있다. The oxide may be a multicomponent material such as indium gallium zinc oxide (IGZO; InGaZnO), a bicomponent material such as indium zinc oxide (IZO; InZnO), or a single component oxide semiconductor material such as zinc oxide (ZnO).
구체적으로, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이 드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 이 같은 산화물로 이루어진 박막(140)은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.Specifically, the oxide may be amorphous indium gallium zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO). ), Silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO) and aluminum zinc tin oxide (AZTO). The
도 1e를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 반도체 박막(140) 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한다.Referring to FIG. 1E, the method of manufacturing the oxide
상기 차아염소산나트륨은 광원에 의하여 활성산소(Reactive Oxygen Species)를 발생시키며, 이러한 활성산소들은 저온에서 산화물 반도체 박막과 반응할 수 있는 산소 농도를 증가시킬 수 있다. The sodium hypochlorite generates reactive oxygen species by a light source, and the active oxygen may increase the oxygen concentration capable of reacting with the oxide semiconductor thin film at low temperature.
따라서 상기 차아염소산나트륨을 산화물 반도체 박막(140)상에 코팅함으로써, 그렇지 않은 경우보다 상대적으로 낮은 온도에서도 금속-산소 결합을 증가시킬 수 있다. Therefore, by coating the sodium hypochlorite on the oxide semiconductor
산화물 반도체 박막(140) 상에 코팅되는 상기 차아염소산나트륨 용액의 양은 0.5mL 내지 5mL 일 수 있으며, 상기 차아염소산나트륨 용액을 산화물 반도체 박막(140) 상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법일 수 있다. 구체적으로, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있으나, 그 방법을 특별하게 한정하는 것은 아니다.The amount of the sodium hypochlorite solution coated on the oxide semiconductor
도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 반도체 박막(140) 상에 코팅된 상기 차아염소산나트륨 용액은 광원의 조사를 통하여 활성화되고, 게이트 절연층(130)상에 형성된 산화물 반도체 박막(140)은 열처리를 통하여 활성화 될 수 있다. Referring to FIG. 1F, in the method of manufacturing the oxide
산화물 반도체 박막(140)이 열처리될 경우, 산화물 반도체 박막 내 산소공공(Oxygen vacancy)의 농도가 높아지고 이에 따른 전자농도가 증가하여 산화물 반도체 박막의 전기적 특성이 향상될 수 있다.When the oxide semiconductor
상기 차아염소산나트륨 용액을 활성화시키기 위하여 사용된 광원은 가시광선 영역의 파장을 가지며, 구체적으로는 400nm 내지 700nm 일 수 있다.The light source used to activate the sodium hypochlorite solution has a wavelength in the visible light range, specifically, may be 400nm to 700nm.
상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있으며, 구체적으로 상기 열처리 시간보다 짧거나 동일한 시간 범위에서 수행될 수 있다.Irradiation of the light source may be performed for 5 to 60 minutes, specifically, may be performed in a time range shorter or the same as the heat treatment time.
상기 열처리는 25℃ 내지 300℃ 범위의 온도로 수행될 수 있으며, 바람직하게는 100℃ 이상의 온도에서 수행될 수 있다.The heat treatment may be carried out at a temperature in the range of 25 ℃ to 300 ℃, preferably at a temperature of 100 ℃ or more.
상기 열처리는 5분 내지 60분동안 수행될 수 있다.The heat treatment may be performed for 5 to 60 minutes.
도 1g를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 활성화된 산화물 반도체 박막(140)의 클리닝 공정을 수행한다.Referring to FIG. 1G, the method of manufacturing the oxide
도 1h를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막(140) 상에 소스 전극(160) 및 드레인 전극(170)이 서로 이격되어 형성된다.Referring to FIG. 1H, the
소스 전극(160) 및 드레인 전극(170)은 예를 들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다. The
또한, 소스 전극(160) 및 드레인 전극(170)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.In addition, the
실시예에 따라서는 소스 전극(160) 및 드레인 전극(170)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.In some embodiments, the
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다. 2 is a cross-sectional view of an oxide thin film transistor according to another exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(200)는 기판(210), 기판(210) 상에 형성된 소스 전극(220) 및 드레인 전극(230), 소스 전극(220) 및 드레인 전극(230) 상에 형성된 산화물 반도체 박막(240), 산화물 반도체 박막(240) 상에 형성된 게이트 절연층(250), 게이트 절연층(250) 상에 형성된 게이트 전극(260)을 포함한다.2, an oxide
기판(210)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.The
예를 들어, 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.For example, it may be made of any one material selected from the group consisting of glass, polyimide polymer, polyester polymer, silicone polymer, acrylic polymer, polyolefin polymer, or copolymers thereof.
또한, 실시예에 따라서는 기판(210)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.In some embodiments, the
소스 전극(220) 및 드레인 전극(230)은 기판(210) 상에 형성된다. The
예를 들어, 소스 전극(220) 및 드레인 전극(230)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다. For example, the
또한, 소스 전극(220) 및 드레인 전극(230)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.In addition, the
실시예에 따라서는 소스 전극(220) 및 드레인 전극(230)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.In some embodiments, the
산화물 반도체 박막(240)은 소스 전극(220) 및 드레인 전극(230) 상에 형성된다. 구체적으로 산화물 반도체 박막(240)을 형성하기 위하여, 먼저 소스 전극(220) 및 드레인 전극(230) 상에 산화물을 증착시킨다.The oxide semiconductor
산화물은 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체 물질을 사용할 수 있다. The oxide may be a multicomponent material such as indium gallium zinc oxide (IGZO; InGaZnO), a bicomponent material such as indium zinc oxide (IZO; InZnO), or a single component oxide semiconductor material such as zinc oxide (ZnO).
구체적으로, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이 드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 이 같은 산화물로 이루어진 박막(250)은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.Specifically, the oxide may be amorphous indium gallium zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO). ), Silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO) and aluminum zinc tin oxide (AZTO). The
산화물을 코팅하는 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅 방법을 사용할 수 있다. The coating method of the oxide is a coating method used in the art, but the method is not particularly limited, but spin coating, spray coating, inkjet coating, slit coating ) Or a deep coating may be used, and preferably a spin coating method may be used.
스핀코팅 방법은 기판상에 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 상기 용액에 가해지는 원심력으로 기판을 코팅하는 방법이다.The spin coating method is a method of coating a substrate by centrifugal force applied to the solution by dropping a predetermined amount of the solution on the substrate and rotating the substrate at a high speed.
소스 전극(220) 및 드레인 전극(230) 상에 코팅된 산화물 반도체 박막(240) 상에 차아염소산나트륨 용액을 코팅한다. The sodium hypochlorite solution is coated on the oxide semiconductor
산화물 반도체 박막(240) 상에 코팅되는 상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL 일 수 있으며, 상기 차아염소산나트륨 용액을 산화물 반도체 박막(240) 상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법일 수 있다. The amount of the sodium hypochlorite solution coated on the oxide semiconductor
구체적으로, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있으나, 그 방법을 특별하게 한정하는 것은 아니다.Specifically, spin coating, spray coating, inkjet coating, slit coating or deep coating may be used. It is not limited.
산화물 반도체 박막(240) 상에 코팅된 상기 차아염소산나트륨 용액은 광원의 조사를 통하여 활성화되고, 소스 전극(220) 및 드레인 전극(230)상에 형성된 산화물 반도체 박막(240)은 열처리를 통하여 활성화될 수 있다. The sodium hypochlorite solution coated on the oxide semiconductor
상기 차아염소산나트륨 용액을 활성화시키기 위하여 사용된 광원은 가시광선 영역의 파장을 가지며, 구체적으로는 400nm 내지 700nm 일 수 있다. 상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있으며, 구체적으로 상기 열처리 시간보다 짧거나 동일한 시간 범위에서 수행될 수 있다.The light source used to activate the sodium hypochlorite solution has a wavelength in the visible light range, specifically, may be 400nm to 700nm. Irradiation of the light source may be performed for 5 to 60 minutes, specifically, may be performed in a time range shorter or the same as the heat treatment time.
상기 열처리는 25℃ 내지 300℃ 범위의 온도로 수행될 수 있으며, 바람직하게는 100℃ 이상의 온도에서 수행될 수 있다.The heat treatment may be carried out at a temperature in the range of 25 ℃ to 300 ℃, preferably at a temperature of 100 ℃ or more.
상기 열처리는 5분 내지 60분 동안 수행될 수 있다.The heat treatment may be performed for 5 to 60 minutes.
열처리를 통하여 활성화된 산화물 반도체 박막(240)은 DI 워터(Deionized water)를 이용하여 산화물 반도체 박막(240) 상에 남아있는 NaCl, Na+, Cl- 등을 제거할 수 있다.The oxide semiconductor
게이트 절연층(250)은 산화물 반도체 박막(240) 상에 형성된다. The
게이트 절연층(250)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The
게이트 절연층(250)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.The
그러나, 게이트 절연층(250)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.However, the material and the process method of forming the
게이트 전극(260)은 게이트 절연층(250) 상에 형성된다. The
게이트 전극(260)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The
게이트 전극(260)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다. The
또한, 실시예에 따라서는 게이트 전극(260)은 p+-Si 물질을 게이트 전극(260)으로 이용할 수도 있다.In some embodiments, the
이하에서는 도 3 내지 도 6을 참조하여, 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 특성을 설명하기로 한다.Hereinafter, the characteristics of the oxide thin film transistor according to the exemplary embodiment of the present invention will be described with reference to FIGS. 3 to 6.
(실시예)(Example)
(기판 및 게이트 전극의 준비)(Preparation of substrate and gate electrode)
붕소 원자가 과도핑된 P-type 실리콘(heavily boron doped Si) 기판상에 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝하여 게이트 전극을 형성하였다.A gate electrode was formed by depositing and patterning a metal material such as aluminum (Al) on a boron-doped P-type silicon (heavily boron doped Si) substrate.
(게이트 (gate 절연층의Insulation layer 준비) Ready)
게이트 전극이 형성된 기판상에 건식 산화(dry oxidation)를 통하여 실리콘 옥사이드(SiO2)층을 120nm 두께로 형성하였다. 그 다음 상기와 같은 단계로 형성된 SiO2/p+-si 기판을 아세톤, 메탄올 순서로 초음파 세척기를 이용하여 각각 10분 동안 35℃의 온도에서 세척을 실시하였다.A silicon oxide (SiO 2 ) layer was formed to a thickness of 120 nm through dry oxidation on the substrate on which the gate electrode was formed. Then, the SiO 2 / p + -si substrate formed in the above steps was washed at a temperature of 35 ℃ for 10 minutes using an ultrasonic cleaner in the order of acetone, methanol.
전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판상에 In:Ga:Zn의 조성비가 1:1:1인 IGZO(amorphous indium-galliumzinc oxide)를 이용하여 스퍼터링 방식으로 아르곤(Ar) 가스 분위기하에서 40nm 두께의 산화물을 증착시켜 산화물 반도체 박막을 형성하였다.As described above, in an argon (Ar) gas atmosphere by sputtering using amorphous indium-galliumzinc oxide (IGZO) having an In: Ga: Zn ratio of 1: 1: 1 on the substrate on which the gate electrode and the gate insulating layer are formed. A 40 nm thick oxide was deposited to form an oxide semiconductor thin film.
이후, 산화물 반도체 박막 상에 차아염소산나트륨 용액을 코팅하기 위하여 3000rpm의 속도로 30초 동안 스핀코팅을 실시하였다.Thereafter, spin coating was performed for 30 seconds at a speed of 3000 rpm to coat the sodium hypochlorite solution on the oxide semiconductor thin film.
차아염소산나트륨 용액이 코팅된 기판은 150℃의 온도에서 1시간동안 열처리 된 후, DI 워터(Deionized water)를 이용하여 산화물 반도체 박막을 포함한 구조물을 세정함으로써 남아있는 NaCl, Na+, Cl- 을 제거하였다.The substrate coated with sodium hypochlorite solution was heat-treated at a temperature of 150 ° C. for 1 hour, and then the remaining NaCl, Na + , and Cl − were removed by cleaning the structure including the oxide semiconductor thin film using DI water (Deionized water). It was.
산화물 반도체 박막의 활성화 후 섀도우 마스크(shadow mask) 및 열증착(thermal evaporation)을 이용하여 채널의 폭 및 길이가 각각 1000㎛ 및 150㎛인 소스 전극 및 드레인 전극을 증착시켜 산화물 박막 트랜지스터를 완성하였다.After the activation of the oxide semiconductor thin film, the oxide thin film transistor was completed by depositing a source electrode and a drain electrode having a width and a length of 1000 μm and 150 μm, respectively, by using a shadow mask and thermal evaporation.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다. FIG. 3 is a graph illustrating electrical (voltage-current) characteristics according to heat treatment temperatures of an oxide semiconductor thin film not coated with sodium hypochlorite solution of an oxide thin film transistor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 산화물 박막 트랜지스터의 산화물 반도체 박막을 각각 100℃, 150℃, 200℃, 250℃, 300℃의 온도로 열처리하였을 때의 전기적 특성을 살펴보면, 적어도 열처리 온도가 300℃ 이상이 되어야 산화물 반도체 박막의 활성화가 이루어지는 것을 확인할 수 있다.Referring to FIG. 3, when the oxide semiconductor thin film of the oxide thin film transistor is heat treated at temperatures of 100 ° C., 150 ° C., 200 ° C., 250 ° C., and 300 ° C., respectively, at least the heat treatment temperature should be 300 ° C. or more. It can be confirmed that the oxide semiconductor thin film is activated.
도 4 및 도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막트랜지스터를 각각 150℃ 및 100℃의 온도에서 1시간 동안 열처리 한 경우의 전기적(전압-전류) 특성을 도시한 그래프이다. 4 and 5 illustrate an oxide thin film transistor including an oxide semiconductor thin film coated with sodium hypochlorite solution in an oxide thin film transistor according to an embodiment of the present invention when heat treated at a temperature of 150 ° C. and 100 ° C. for 1 hour, respectively. It is a graph showing the electrical (voltage-current) characteristics.
도 4 및 도 5를 참조하면, 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터를 300℃ 보다 낮은 150℃ 및 100℃의 온도에서 열처리를 하였음에도 불구하고, 산화물 박막 트랜지스터의 활성화가 이루어진 것을 확인할 수 있으며, 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터와 대비하여 전기적 특성이 향상되었음을 알 수 있다.4 and 5, although the oxide thin film transistor including the oxide semiconductor thin film coated with sodium hypochlorite solution was heat-treated at a temperature of 150 ° C. and 100 ° C. lower than 300 ° C., the activation of the oxide thin film transistor was not performed. It can be seen that the electrical properties are improved compared to the oxide thin film transistor including the oxide semiconductor thin film not coated with sodium hypochlorite solution.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 300℃에서 열처리한 경우 및 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 각각 100℃ 및 150℃에서 열처리 한 경우의 전기적 특성(이동도(Saturation Mobility), 문턱전압(Vth), 온오프 전류비(Ion/off), 스윙을 나타낸 표이다.FIG. 6 illustrates a case in which an oxide semiconductor thin film not coated with sodium hypochlorite solution is heat-treated at 300 ° C. and an oxide semiconductor thin film coated with sodium hypochlorite solution in an oxide thin film transistor according to an embodiment of the present invention. This table shows electrical characteristics (saturation mobility, threshold voltage (V th ) , on-off current ratio (I on / off ), and swing when heat treated at).
도 6을 참조하면, 산화물 반도체 박막은 차아염소산나트륨 용액으로 코팅한 경우 그렇지 않은 경우보다 전기적 특성이 향상되었음을 알 수 있다. Referring to FIG. 6, it can be seen that the oxide semiconductor thin film is improved in electrical properties when not coated with sodium hypochlorite solution.
구체적으로, 이동도(Saturation Mobility) 의 경우, 활성층 내부의 산소 결함(oxygen vacancy)과 같은 결함 사이트(defect site) 및 계면 상의 트랩 사이트(trap site) 등의 존재와 연관이 있는데, 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 150℃에서 열처리를 한 경우에 전하 이동도가 제일 높은 것을 알 수 있다. Specifically, in the case of saturation mobility, there is a relationship between defect sites such as oxygen vacancy and trap sites on an interface, such as oxygen vacancy in the active layer, and sodium hypochlorite solution. It can be seen that the charge mobility is the highest when the oxide semiconductor thin film coated with a heat treatment at 150 ℃.
문턱전압(Vth)값은 소자의 구동 전압과 연관이 있는데, 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 100℃에서 열처리를 한 경우에 가장 작은 문턱전압(Vth)으로 소자를 구동함에 따라 소자의 열화 현상 감소 및 효율성을 증가시킬 수 있다.The threshold voltage (V th ) is related to the driving voltage of the device. When the oxide semiconductor thin film coated with sodium hypochlorite solution is heat-treated at 100 ° C., the device is driven with the smallest threshold voltage (V th ). The degradation of the device can be reduced and the efficiency can be increased.
또한, 온오프 전류비(Ion/off)는 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 100℃에서 열처리를 한 경우에 온오프 전류비가 가장 높은 것을 알 수 있으며, 이는 반도체에 흐르는 전류의 양을 효과적으로 제어할 수 있음을 확인할 수 있다.In addition, the on-off current ratio (I on / off ) is the highest on-off current ratio when the oxide semiconductor thin film coated with sodium hypochlorite solution is heat-treated at 100 ℃, which is the amount of current flowing through the semiconductor It can be seen that can effectively control the.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
100, 200 : 산화물 박막 트랜지스터
110, 210 : 기판
120, 260 : 게이트 전극
130, 250 : 게이트 절연층
140, 240 : 산화물 반도체 박막
150, 220 : 소스 전극
160, 230 : 드레인 전극100, 200: oxide thin film transistor
110, 210: Substrate
120, 260: gate electrode
130, 250: gate insulating layer
140, 240: oxide semiconductor thin film
150, 220: source electrode
160, 230: drain electrode
Claims (8)
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 산화물 반도체 박막; 및
상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극
을 포함하고,
상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 형성된 상기 산화물 반도체 박막을 활성화하며,
열처리 온도에 따라 문턱전압 및 온오프 전류비가 변화되는 것을 특징으로 하는 산화물 박막 트랜지스터.
A gate electrode formed on the substrate;
A gate insulating layer formed on the gate electrode;
An oxide semiconductor thin film on the gate insulating layer; And
Source and drain electrodes formed on the oxide semiconductor thin film spaced apart from each other
Including,
Coating the activated sodium hypochlorite solution through a light source on the oxide semiconductor thin film and activating the oxide semiconductor thin film formed by heat treatment;
An oxide thin film transistor characterized in that the threshold voltage and the on-off current ratio is changed according to the heat treatment temperature.
상기 열처리는 25℃ 내지 300℃ 범위의 온도에서 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
The method of claim 1,
The heat treatment is an oxide thin film transistor, characterized in that performed at a temperature in the range of 25 ℃ to 300 ℃.
상기 열처리는 5분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
The method of claim 2,
The heat treatment of the oxide thin film transistor, characterized in that performed for 5 to 60 minutes.
상기 광원의 조사는 5분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
The method of claim 1,
Irradiation of the light source is an oxide thin film transistor, characterized in that performed for 5 to 60 minutes.
상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL인 것을 특징으로 하는 산화물 박막 트랜지스터.
The method of claim 1,
The amount of the sodium hypochlorite solution is an oxide thin film transistor, characterized in that 0.1mL to 5mL.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
The method of claim 1,
The oxide semiconductor thin film includes amorphous indium gallium-zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO). , Silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO) and aluminum zinc tin oxide (AZTO) Oxide thin film transistor.
상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막;
상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및
상기 게이트 절연층 상에 형성된 게이트 전극
을 포함하고,
상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 형성된 상기 산화물 반도체 박막을 활성화하며,
열처리 온도에 따라 문턱전압 및 온오프 전류비가 변화되는 것을 특징으로 하는 산화물 박막 트랜지스터.
A source electrode and a drain electrode formed spaced apart from each other on the substrate;
An oxide semiconductor thin film formed on the source electrode and the drain electrode;
A gate insulating layer formed on the oxide semiconductor thin film; And
A gate electrode formed on the gate insulating layer
Including,
Coating the activated sodium hypochlorite solution through a light source on the oxide semiconductor thin film and activating the oxide semiconductor thin film formed by heat treatment;
An oxide thin film transistor characterized in that the threshold voltage and the on-off current ratio is changed according to the heat treatment temperature.
상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계;
상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅하는 단계;
열처리를 통하여 상기 산화물 반도체 박막을 활성화하는 단계;
및
상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계;
를 포함하고,
열처리 온도에 따라 문턱전압 및 온오프 전류비가 변화되는 산화물 박막 트랜지스터를 제조하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
Forming a gate electrode on the substrate;
Forming a gate insulating layer formed on the gate electrode;
Forming an oxide semiconductor thin film on the gate insulating layer;
Coating the activated sodium hypochlorite solution on the oxide semiconductor thin film through a light source;
Activating the oxide semiconductor thin film through heat treatment;
And
Forming a source electrode and a drain electrode spaced apart from each other on the oxide semiconductor thin film;
Including,
A method of manufacturing an oxide thin film transistor, wherein an oxide thin film transistor having a threshold voltage and an on-off current ratio is changed according to a heat treatment temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149446A KR102036971B1 (en) | 2017-11-10 | 2017-11-10 | Oxide thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149446A KR102036971B1 (en) | 2017-11-10 | 2017-11-10 | Oxide thin film transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190053497A KR20190053497A (en) | 2019-05-20 |
| KR102036971B1 true KR102036971B1 (en) | 2019-11-26 |
Family
ID=66678616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170149446A Active KR102036971B1 (en) | 2017-11-10 | 2017-11-10 | Oxide thin film transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102036971B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102238749B1 (en) * | 2019-11-07 | 2021-04-08 | 김은도 | Indium zinc oxide thin film transistor and manufacturing method thereof |
| KR102564893B1 (en) | 2022-02-09 | 2023-08-07 | 연세대학교 산학협력단 | Oxide thin film transistor including photocatalyst layer and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001984A1 (en) * | 2013-07-01 | 2015-01-08 | コニカミノルタ株式会社 | Photoelectric conversion element module and method for manufacturing same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951730B1 (en) | 2007-05-30 | 2010-04-07 | 삼성전자주식회사 | Carbon nanotubes with improved conductivity, methods for their preparation, and electrodes containing the carbon nanotubes |
| JP5916761B2 (en) * | 2011-01-28 | 2016-05-11 | ノースウェスタン ユニバーシティ | Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials |
| KR101876011B1 (en) * | 2016-01-29 | 2018-07-06 | 연세대학교 산학협력단 | Oxide thin film transistor and method of manufacturing the same |
-
2017
- 2017-11-10 KR KR1020170149446A patent/KR102036971B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001984A1 (en) * | 2013-07-01 | 2015-01-08 | コニカミノルタ株式会社 | Photoelectric conversion element module and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190053497A (en) | 2019-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101304046B (en) | Thin film transistor and method for forming the same | |
| CN102136499B (en) | Thin-film transistor and manufacture method thereof | |
| US20150236169A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR102082697B1 (en) | Oxide semiconductor thin film photo transistor and method of manufacturing the same | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| KR101445478B1 (en) | Thin Film Transistor Using Si-Zn-SnO | |
| JP2009260254A (en) | Composition for oxide semiconductor thin film, field-effect transistor using it, and its method for manufacturing | |
| US20180033858A1 (en) | Thin film transistor and method for manufacturing the same | |
| KR100991559B1 (en) | Method for manufacturing thin film transistor and thin film transistor manufactured thereby | |
| JP2012028481A (en) | Field-effect transistor and manufacturing method of the same | |
| US11881515B2 (en) | Vertical thin film transistor with single gate electrode with micro-perforations | |
| JP2016527719A (en) | Method for improving the electrical conductivity of metal oxide semiconductor layers | |
| KR102036971B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR101748787B1 (en) | Thin film transistor and Method of manufacturing the same | |
| JP2007150156A (en) | Transistor and manufacturing method thereof | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| CN108346702A (en) | Thin film transistor (TFT) and its active layer and application | |
| KR102071051B1 (en) | Oxide semiconductor thin film transistor and method of manufacturing the same | |
| KR102036972B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR101876011B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR102217043B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR101457762B1 (en) | A Metal Thin Film Transistor and Manufacturing Method thereof | |
| JP2015103646A (en) | Field effect transistor, oscillation circuit, driver circuit, semiconductor device and field effect transistor manufacturing method | |
| KR101346612B1 (en) | Thin film transistor and producing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20171110 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190415 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191017 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20191021 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20191021 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20221101 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241016 Start annual number: 6 End annual number: 6 |