[go: up one dir, main page]

KR101892923B1 - The light emitting device - Google Patents

The light emitting device Download PDF

Info

Publication number
KR101892923B1
KR101892923B1 KR1020110095966A KR20110095966A KR101892923B1 KR 101892923 B1 KR101892923 B1 KR 101892923B1 KR 1020110095966 A KR1020110095966 A KR 1020110095966A KR 20110095966 A KR20110095966 A KR 20110095966A KR 101892923 B1 KR101892923 B1 KR 101892923B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting structure
disposed
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110095966A
Other languages
Korean (ko)
Other versions
KR20130032200A (en
Inventor
김성균
추성호
주현승
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110095966A priority Critical patent/KR101892923B1/en
Publication of KR20130032200A publication Critical patent/KR20130032200A/en
Application granted granted Critical
Publication of KR101892923B1 publication Critical patent/KR101892923B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 장치에 대한 것으로, 이 장치는 n개(n ≥ 2)의 발광셀이 연결된 제1 발광 구조물; 상기 제1 발광 구조물과 역병렬로 연결되며 상기 제1 발광 구조물의 상부 또는 하부에 배치되는 제2 발광 구조물; 그리고 상기 제1 발광 구조물과 제2 발광 구조물 사이를 절연하는 절연층을 포함하는 교류용 발광 장치를 제안한다. 따라서, 교류 전원에서 전원의 극성에 관계 없이 전 주기에서 발광하는 발광 소자를 제공할 수 있다. The present invention relates to a light emitting device, comprising: a first light emitting structure in which n (n? 2) light emitting cells are connected; A second light emitting structure connected in anti-parallel to the first light emitting structure and disposed above or below the first light emitting structure; And an insulating layer for insulating the first and second light emitting structures from each other. Therefore, it is possible to provide a light emitting element which emits light in all the cycles regardless of the polarity of the power source in the AC power source.

Description

발광 장치{THE LIGHT EMITTING DEVICE}TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

본 발명은 발광 장치에 관한 것이다. 특히 본 발명은 발광 다이오드를 포함하는 교류용 발광 장치에 관한 것이다.The present invention relates to a light emitting device. In particular, the present invention relates to an alternating current light emitting device including a light emitting diode.

발광 다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다. Light emitting diodes (LEDs) can be made of a compound semiconductor material such as GaAs-based, AlGaAs-based, GaN-based, InGaN-based, and InGaAlP-based.

이러한 발광 다이오드는 패키지화되어 다양한 색을 방출하는 발광 장치로 이용되고 있으며, 발광 장치는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.Such a light emitting diode is used as a light emitting device that is packaged and emits various colors, and a light emitting device is used as a light source in various fields such as a lighting indicator, a character indicator, and an image indicator that display a color.

본 발명이 이루고자 하는 기술적 과제는 교류 전원에 의해 발광하는 발광 소자를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting device that emits light by an AC power source.

실시예는 n개(n ≥≥ 2)의 발광셀이 매트릭스 형태로 배열되며 직렬 연결된 제1 발광 구조물; 상기 제1발광구조물의 제1모서리 영역에 배치되는 제1패드와 상기 제1모서리 영역의 반대측인 제2모서리 영역에 배치되는 제2패드; 상기 제1 발광 구조물과 역병렬로 연결되며 상기 제1 발광 구조물의 상부에 상기 제1발광구조물과 이격되어 배치되는 제2 발광 구조물; 및 상기 제1 발광 구조물과 제2 발광 구조물 사이에 배치되어 상기 제1발광구조물과 상기 제2발광 구조물을 절연하는 제2절연층을 포함하고, 상기 발광셀은 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 제1활성층; 및 상기 제2도전형 반도체층 위에 배치되는 제1투광전극층을 포함하고, 상기 제1도전형 반도체층의 일부를 노출하는 개구부를 포함하는 제1절연층을 포함하며, 상기 개구부에 의해 노출된 상기 제1도전형 반도체층과 이웃한 상기 발광셀의 제1투광전극층을 연결하는 배선을 포함하며, 상기 제2발광구조물은, 제3도전형 반도체층, 제4도전형 반도체층, 상기 제3도전형 반도체층과 상기 제4도전형 반도체층 사이에 배치되는 제2활성층; 상기 제4도전형 반도체층 하에 제2투광전극층; 및 노출된 상기 제3도전형 반도체층 하에 배치되는 전극층을 포함하며, 제1연결돌기는 상기 제1패드 위에 배치되어 상기 제2발광구조물의 제2투광전극층과 전기적으로 연결되고, 제2연결돌기는 상기 제2패드 위에 배치되어 상기 제2발광구조물의 전극층과 전기적으로 연결되는 교류용 발광 장치를 포함할 수 있다. The embodiment includes a first light emitting structure in which n (n? 2) light emitting cells are arranged in a matrix and connected in series; A first pad disposed in a first corner region of the first light emitting structure and a second pad disposed in a second corner region opposite to the first corner region; A second light emitting structure connected in anti-parallel to the first light emitting structure and spaced apart from the first light emitting structure on the first light emitting structure; And a second insulating layer disposed between the first and second light emitting structures for insulating the first and second light emitting structures from each other, the light emitting cell including a first conductive semiconductor layer, A conductive semiconductor layer, a first active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, And a first insulating layer including an opening for exposing a part of the first conductive type semiconductor layer, the first insulating layer including a first transparent electrode layer disposed on the second conductive type semiconductor layer, Wherein the second light emitting structure includes a third conductive semiconductor layer, a fourth conductive semiconductor layer, a third conductive semiconductor layer, a second conductive semiconductor layer, and a third conductive semiconductor layer, A second active layer disposed between the first conductive semiconductor layer and the fourth conductive semiconductor layer; A second transparent electrode layer under the fourth conductive type semiconductor layer; And an electrode layer disposed under the exposed third conductive type semiconductor layer, wherein a first connection protrusion is disposed on the first pad and is electrically connected to a second light-transmitting electrode layer of the second light-emitting structure, Emitting device arranged on the second pad and electrically connected to the electrode layer of the second light-emitting structure.

실시 예는 교류 전원으로 구동되는 반도체 발광소자를 제공할 수 있다.The embodiment can provide a semiconductor light emitting device driven by an AC power source.

실시 예는 교류 전원에서 전원의 극성에 관계 없이 전 주기에서 발광하는 발광 소자를 제공할 수 있다. Embodiments can provide a light emitting device that emits light in all cycles regardless of the polarity of a power source in an AC power source.

도 1은 본 발명의 제1 실시예에 따른 발광 장치의 회로도이다.
도 2는 도 1의 발광칩의 상면도이다.
도 3은 도 2의 발광칩을 Ⅰ-Ⅰ'으로 절단한 단면도이다.
도 4는 도 2의 발광칩을 Ⅱ-Ⅱ'으로 절단한 단면도이다.
도 5 및 도 6은 도 2의 발광칩의 구동을 설명하는 도면이다.
도 7은 도 2의 발광칩을 포함하는 발광소자 패키지를 나타내는 단면도이다.
도 8은 도 2의 발광칩을 포함하는 다른 발광소자 패키지를 나타내는 단면도이다.
1 is a circuit diagram of a light emitting device according to a first embodiment of the present invention.
2 is a top view of the light emitting chip of FIG.
3 is a cross-sectional view of the light emitting chip of FIG. 2 taken along line I-I '.
4 is a cross-sectional view of the light emitting chip of FIG. 2 taken along line II-II '.
Figs. 5 and 6 are views for explaining the driving of the light emitting chip of Fig. 2. Fig.
7 is a cross-sectional view illustrating a light emitting device package including the light emitting chip of FIG.
8 is a cross-sectional view showing another light emitting device package including the light emitting chip of FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between .

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In addition, the upper or lower reference of each component is described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

본 발명에 따른 실시 예의 설명에 있어서, 어느 한 element가 다른 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)" 으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of embodiments according to the present invention, it is to be understood that where an element is described as being formed "on or under" another element, On or under includes both the two elements being in direct contact with each other or one or more other elements being indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

이하에서는 도 1 내지 도 6을 참고하여 본 발명에 따른 발광 장치를 설명한다.Hereinafter, a light emitting device according to the present invention will be described with reference to FIGS. 1 to 6. FIG.

도 1은 본 발명의 제1 실시예에 따른 발광 장치의 회로도이고, 도 2는 도 1의 발광칩의 상면도이고, 도 3은 도 2의 발광칩을 Ⅰ-Ⅰ'으로 절단한 단면도이며, 도 4는 도 2의 발광칩을 Ⅱ-Ⅱ'으로 절단한 단면도이고, 도 5 및 도 6은 도 2의 발광칩의 구동을 설명하는 도면이다.FIG. 1 is a circuit diagram of a light emitting device according to a first embodiment of the present invention, FIG. 2 is a top view of the light emitting chip of FIG. 1, FIG. 3 is a sectional view taken along line I- FIG. 4 is a cross-sectional view of the light emitting chip of FIG. 2 taken along line II-II ', and FIGS. 5 and 6 are views illustrating driving of the light emitting chip of FIG.

도 1을 참고하면, 교류 전원(150)에 연결되어 있는 4개의 발광소자 패키지(100-130)는 서로 역병렬 되어 있는 두개의 발광 다이오드로 도시하였으나, 물리적으로 두 개의 발광 다이오드가 형성되어 있다고 한정하는 것은 아니다. Referring to FIG. 1, the four light emitting device packages 100-130 connected to the AC power source 150 are shown as two light emitting diodes which are inversely parallel to each other. However, the two light emitting diodes It does not.

제1 발광소자 패키지(100)와 제2 발광소자 패키지(110)가 제1 노드(n1)와 제2 노드(n2) 사이에 직렬로 연결되어 있고, 제3 발광소자 패키지(120)와 제4 발광소자 패키지(130)가 제1 노드(n1)와 제2 노드(n2) 사이에 직렬로 연결되어 있으며, 제1 및 제2 발광소자 패키지(100, 110)와 제3 및 제4 발광소자 패키지(120, 130)는 역방향으로 연결되어 있을 수 있다.The first light emitting device package 100 and the second light emitting device package 110 are connected in series between the first node n1 and the second node n2 and the third light emitting device package 120 and fourth The light emitting device package 130 is connected in series between the first node n1 and the second node n2 and the first and second light emitting device packages 100 and 110 and the third and fourth light emitting device packages 130, (120, 130) may be connected in a reverse direction.

제1 노드(n1)와 제2 노드(n2) 사이에 발광소자 패키지(100-130)의 수효는 상기 교류 전원(150) 및 발광소자 패키지(100-130)의 구동 전압에 따라 결정될 수 있다.The number of the light emitting device packages 100-130 between the first node n1 and the second node n2 may be determined according to the driving voltage of the ac power supply 150 and the light emitting device package 100-130.

제1 노드(n1)와 제2 노드(n2) 사이에 교류 전원(150)이 연결되어 있으며, 교류 전원(150)과 제1 노드(n1) 또는 제2 노드(n2) 사이에는 정합을 위한 저항(R1) 또는 캐패시터 등이 연결될 수 있다.An AC power source 150 is connected between the first node n1 and the second node n2 and a resistor for matching is connected between the AC power source 150 and the first node n1 or the second node n2. (R1) or a capacitor or the like may be connected.

도 1과 같이 제1 및 제2 발광소자 패키지(100, 110)와 제3 및 제4 발광소자 패키지(120, 130)가 역방향으로 병렬 연결되어 있을 때, 상기 제1 및 제2 발광소자 패키지(100, 110)와 제3 및 제4 발광소자 패키지(120, 130)는 서로 반대로 동작한다. As shown in FIG. 1, when the first and second light emitting device packages 100 and 110 and the third and fourth light emitting device packages 120 and 130 are connected in parallel in opposite directions, the first and second light emitting device packages 100, and 110 and the third and fourth light emitting device packages 120 and 130 operate in opposite directions.

이때, 상기 제1 내지 제4 발광소자 패키지(100-130)는 각각 하나씩의 발광칩을 가지고 있다.At this time, the first to fourth light emitting device packages 100 to 130 each have one light emitting chip.

각각의 상기 발광칩은 서로 반대로 동작하는 2개의 발광구조물을 가짐으로써 모든 주기에서 빛을 발생한다. 즉, 상기 제1 및 제2 발광소자 패키지(100, 110)의 제1 발광구조물이 동작할 때, 상기 제3 및 제4 발광소자 패키지(120, 130)의 제2 발광구조물이 동작하며, 상기 제1 및 제2 발광소자 패키지(100, 110)의 제2 발광구조물이 동작할 때, 상기 제3 및 제4 발광소자 패키지(120, 130)의 제1 발광구조물이 동작한다.Each of the light emitting chips has two light emitting structures that operate opposite to each other, thereby generating light in all the cycles. That is, when the first light emitting structure of the first and second light emitting device packages 100 and 110 operates, the second light emitting structure of the third and fourth light emitting device packages 120 and 130 operates, The first light emitting structure of the third and fourth light emitting device packages 120 and 130 operates when the second light emitting structure of the first and second light emitting device packages 100 and 110 operates.

이하에서는 도 2 내지 도 4를 참고하여 발광소자의 구조를 설명한다.Hereinafter, the structure of the light emitting device will be described with reference to FIGS. 2 to 4. FIG.

발광소자 패키지(100-130)는 각각 적어도 하나의 발광칩을 포함하며, 각각의 발광칩은 복수의 발광 다이오드(LED: Light Emitting Diode)가 각각의 셀을 이루며 형성되는 제1 발광구조물(300) 및 상기 제1 발광구조물(300) 위에 배치되는 제2 발광구조물(400)을 포함한다. Each of the light emitting device packages 100-130 includes at least one light emitting chip, and each light emitting chip includes a first light emitting structure 300 having a plurality of light emitting diodes (LEDs) And a second light emitting structure 400 disposed on the first light emitting structure 300.

제1 발광구조물(300)을 설명하면, 제1 발광구조물(300)은 복수개의 발광 다이오드가 각 셀을 이루며, 상기 발광셀은 매트릭스 형상으로 배치될 수 있다.The first light emitting structure 300 may include a plurality of light emitting diodes (OLEDs), and the light emitting cells may be arranged in a matrix.

상기 발광셀은 예를 들어 12개의 발광 다이오드를 포함할 수 있다.The light emitting cell may include, for example, twelve light emitting diodes.

상기 발광칩(300)은 모서리 영역에 2개의 패드(370, 480)가 형성되어 있다.In the light emitting chip 300, two pads 370 and 480 are formed in an edge area.

기판(310) 위에 복수개의 발광셀이 배열되어 있다. A plurality of light emitting cells are arranged on a substrate 310.

복수의 발광셀은 기판(310) 위에 매트릭스 형태로 배열되어 있으며, 발광셀이 12개인 경우, 3X4의 매트릭스 형태를 가질 수 있으며, 패드(370, 480)가 형성되어 있는 발광셀이 이웃하는 발광셀보다 큰 면적을 가질 수 있다.The plurality of light emitting cells are arranged in a matrix form on the substrate 310. When the number of light emitting cells is 12, the light emitting cells may have a matrix shape of 3X4, and the light emitting cells, in which the pads 370 and 480 are formed, It is possible to have a larger area.

상기 기판(310)은 절연 또는 도전성 기판(310)일 수 있으며, 예컨대 사파이어 또는 탄화규소(SiC)일 수 있다.The substrate 310 may be an insulated or electrically conductive substrate 310 and may be, for example, sapphire or silicon carbide (SiC).

상기 발광셀 각각은 제1 도전형 반도체층(320), 상기 제1 도전형 반도체층(320)의 일영역 상에 위치하는 제2 도전형 반도체층(340) 및 상기 제1 도전형 반도체층(320)과 제2 도전형 반도체층(340) 사이에 활성층(330)을 포함한다. Each of the light emitting cells includes a first conductivity type semiconductor layer 320, a second conductivity type semiconductor layer 340 located on one region of the first conductivity type semiconductor layer 320, 320 and the second conductive semiconductor layer 340. The active layer 330 may be formed of a conductive material.

상기 제1 및 제2 도전형 반도체층(320, 340)은 각각 n형 및 p형, 또는 p형 및 n형이다.The first and second conductive semiconductor layers 320 and 340 are n-type and p-type, or p-type and n-type, respectively.

제1 도전형 반도체층(320), 활성층(330) 및 제2 도전형 반도체층(340)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N으로 형성될 수 있다. The first conductive semiconductor layer 320, the active layer 330 and the second conductive semiconductor layer 340 may be formed of a gallium nitride semiconductor material, that is, (B, Al, In, Ga) N.

제1 도전형 반도체층(320), 활성층(330) 및 제2 도전형 반도체층(340)은 상기 3족-5족 원소의 화합물 반도체, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함한다. 상기 제1도전형은 N형 반도체인 경우, 상기 제2도전형은 P형 반도체일 수 있으며, 이의 반대로 형성할 수 있다. 상기 제2도전형 반도체층 아래에는 제3도전형 반도체층 즉, N형 반도체층 또는 P형 반도체층을 포함한다. 이에 따라 상기 발광 구조물(300)은 N-P, P-N, N-P-N, P-N-P 접합 구조 중 어느 하나로 구현될 수 있다.The first conductive semiconductor layer 320, the active layer 330 and the second conductive semiconductor layer 340 may be formed of a compound semiconductor of Group 3-VI elements such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. When the first conductive type is an N-type semiconductor, the second conductive type may be a P-type semiconductor, and the second conductive type may be formed in the opposite manner. And a third conductive semiconductor layer, that is, an N-type semiconductor layer or a P-type semiconductor layer, is formed under the second conductive semiconductor layer. Accordingly, the light emitting structure 300 may be implemented by any one of N-P, P-N, N-P-N, and P-N-P junction structures.

상기 제 1도전형 반도체층(320)이 N형 반도체인 경우, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. When the first conductive semiconductor layer 320 is an N-type semiconductor, an n-type dopant (e.g., Si, Ge, Sn, Se, or Te) is doped.

상기 제2도전형 반도체층(340)은 상기 활성층(330) 아래에 형성되며, Mg, Be, Zn 등의 원소계열의 P형 도펀트가 도핑될 수 있다. The second conductive semiconductor layer 340 may be formed under the active layer 330 and may be doped with a P-type dopant such as Mg, Be, or Zn.

상기 발광 구조물(300)의 사이는 일정 공간을 통해 서로 이격되며, 전기적으로 분리된다.The spaces between the light emitting structures 300 are separated from each other through a predetermined space, and are electrically separated.

기판(310)과 제1 도전형 반도체층(320) 사이에 버퍼층(도시하지 않음)을 더 포함할 수 있다.A buffer layer (not shown) may be further provided between the substrate 310 and the first conductivity type semiconductor layer 320.

또한, 기판(310) 표면에 복수의 패턴을 형성할 수 있으며, 상기 복수의 패턴에 의해 빛이 산란되어 발광 효율이 높아질 수 있다.In addition, a plurality of patterns can be formed on the surface of the substrate 310, and light can be scattered by the plurality of patterns, so that the luminous efficiency can be increased.

상기 제2 도전형 반도체층(340) 위에는 투광전극층(350)이 형성되어 있다.A light transmitting electrode layer 350 is formed on the second conductive semiconductor layer 340.

상기 투광전극층(350)은 활성층(330)에서 생성된 광을 투과시키며 제2 도전형 반도체층(340)에 전류를 분산시키며 공급한다.The light-transmitting electrode layer 350 transmits light generated in the active layer 330 and distributes and supplies a current to the second conductive type semiconductor layer 340.

상기 투광전극층(350)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, 전도성 산화물(TC0), 전도성 질화물(TCN) 등으로 형성할 수 있다.The light transmissive electrode layer 350 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (TiO2), AuO2 / Au, ITO, NiO, AuO, ITO, AZO, AZO, ATO, GZO, IrOx, RuOx, RuOx / ITO, ), A conductive nitride (TCN), or the like.

상기 활성층(330)은 다중양자우물구조로 형성된 반도체층일 수 있다.The active layer 330 may be a semiconductor layer formed of a multiple quantum well structure.

상기 활성층(330) 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있다.A conductive clad layer may be formed on and / or below the active layer 330.

이때, 제1 도전형 반도체층(320) 위의 적층 구조는 제1 도전형 반도체층(320)의 상면보다 좁은 면적을 갖도록 형성되어, 각 발광셀에는 투광전극층(350)이 형성되는 제1 상면과 제1 도전형 반도체층(320)이 노출되는 제2 상면이 형성된다.In this case, the lamination structure on the first conductivity type semiconductor layer 320 is formed to have a narrower area than the top surface of the first conductivity type semiconductor layer 320, and each light emitting cell has a first upper surface And a second upper surface on which the first conductive semiconductor layer 320 is exposed.

상기 발광칩 상부에 제1 절연층(390)이 형성되어 있으며, 제1 절연층(390)은 투광전극층(350) 위 및 제1 도전형 반도체층(320)의 제2 상면 위를 노출하는 개구부를 포함한다.A first insulating layer 390 is formed on the light emitting chip and a first insulating layer 390 is formed on the light transmitting electrode layer 350 and on the second upper surface of the first conductive semiconductor layer 320, .

상기 제1 절연층(390) 위에 상기 제1 도전형 반도체층(320)를 노출하는 개구부와 이웃한 셀의 투광전극층(350)을 노출하는 개구부를 연결하는 배선(365)이 형성되어 이웃한 셀을 직렬 연결한다.A wiring 365 is formed on the first insulating layer 390 to connect the opening for exposing the first conductivity type semiconductor layer 320 and the opening for exposing the transparent electrode layer 350 of a neighboring cell, In series.

상기 배선(365)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, W, Ti 및 이들의 선택적인 조합으로 구성된 물질 중에서 선택되며, 단층 또는 다층으로 형성될 수 있다. 이러한 배선(365)은 전기적으로 오믹 접촉되고, 높은 반사율(예: 50% 이상)을 갖는 반사 전극층으로 기능할 수 있다. The wiring 365 is selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, W, Ti, . Such a wiring 365 is electrically ohmic-contacted and can function as a reflective electrode layer having a high reflectance (for example, 50% or more).

상기 배선(365)을 덮으며 칩 전면에 제2 절연층(395)이 형성될 수 있으며, 상기 제2 절연층(395)은 배선(365)이 수분 등에 의해 오염되는 것을 방지하며, 외압에 의해 배선(365) 및 발광셀들이 손상되는 것을 방지한다. A second insulating layer 395 may be formed on the entire surface of the chip to cover the wiring 365. The second insulating layer 395 prevents the wiring 365 from being contaminated by moisture or the like, The wiring 365 and the light emitting cells are prevented from being damaged.

한편, 상기 제2 상면 위에 상기 제1 도전형 반도체층(320)과 연결되는 제1 연결돌기(380)가 형성되어 있다.On the other hand, a first connection protrusion 380 connected to the first conductive type semiconductor layer 320 is formed on the second upper surface.

즉, 상기 제1 연결돌기(380)는 제1 도전형 반도체층(320) 위의 제1 패드(370) 위에 형성되어 제2 발광구조물(400)의 투광전극층(440)과 전기적으로 연결한다.That is, the first connection protrusion 380 is formed on the first pad 370 on the first conductive semiconductor layer 320 and is electrically connected to the transparent electrode layer 440 of the second light emitting structure 400.

상기 연결돌기(380)는 도 2 내지 도 4와 같이 제1 패드(370)에만 형성될 수 있으나, 이와 달리 제1 도전형 반도체층(320)의 제2 상면에 각각 형성되어 상기 제1 발광구조물(300)과 상기 제2 발광구조물(400) 사이의 거리를 유지할 수 있다.The connection protrusions 380 may be formed only on the first pad 370 as shown in FIGS. 2 to 4. Alternatively, the connection protrusions 380 may be formed on the second upper surface of the first conductive semiconductor layer 320, The distance between the second light emitting structure 300 and the second light emitting structure 400 can be maintained.

상기 제1 연결돌기(380)는 제1 패드(370)와 동일한 물질로 형성될 수 있으나, 제1 패드(370)보다 두껍게 형성될 수 있다. The first connection protrusion 380 may be formed of the same material as the first pad 370, but may be formed thicker than the first pad 370.

상기 제1 패드(370)는 첫번째 셀에 형성될 수 있으며, 제2 패드(480)는 마지막 셀에 형성될 수 있다.The first pad 370 may be formed in the first cell and the second pad 480 may be formed in the last cell.

이때, 상기 첫번째 셀은 직렬 연결의 시작점으로 정의하며, 상기 마지막셀은직렬 연결의 종점으로 정의한다.In this case, the first cell is defined as a start point of a serial connection, and the last cell is defined as an end point of a serial connection.

이와 같이, 하나의 발광칩에 형성되는 복수의 셀을 동일한 구조로 형성하고, 하나의 발광칩 내의 복수의 셀이 직렬 연결되어 동시 구동함으로써 셀 사이의 연결이 단순해지고, 사용되는 마스크의 수효가 줄어들어 제조 공정이 단순해지고 경제적이다.As described above, since a plurality of cells formed in one light emitting chip are formed in the same structure, and a plurality of cells in one light emitting chip are connected in series and simultaneously driven, the connection between the cells is simplified and the number of masks used is reduced The manufacturing process is simple and economical.

또한, 발광칩 내의 배선(365)의 연결이 단순해짐으로써 누설전류가 감소하므로 소자 신뢰성이 확보될 수 있다.Moreover, since the connection of the wiring 365 in the light emitting chip is simplified, the leakage current is reduced, so that the device reliability can be secured.

한편, 발광셀의 측벽은 기판(310) 상부면에 대해 경사지게 형성되어 위로 갈수록 폭이 좁아질 수 있다. 상기 측벽의 경사는 활성층(330)에서 생성된 광의 방출 효율을 향상시키며, 상기 발광셀들 위에 형성될 다른 층들의 연속적인(conformal) 증착을 돕는다. On the other hand, the side walls of the light emitting cells are inclined with respect to the upper surface of the substrate 310, and the width of the side walls may become narrower toward the upper side. The inclination of the sidewalls improves the emission efficiency of the light generated in the active layer 330 and helps conformal deposition of other layers to be formed on the light emitting cells.

한편, 본 발명에서는 제1 발광구조물(300) 위에 제2 발광구조물(400)을 더 포함한다.Meanwhile, the present invention further includes a second light emitting structure 400 on the first light emitting structure 300.

상기 제2 발광구조물(400)은 물리적으로 분리되어 있지 않은 하나의 발광셀을 형성하며, 파워 발광다이오드(power LED)로 기능한다.The second light emitting structure 400 forms one light emitting cell that is not physically separated and functions as a power LED.

상기 제2 발광구조물(400)은 제1 발광구조물(300)보다 작은 크기로 형성될 수 있으며, 동일한 크기일 수 있다.The second light emitting structure 400 may have a smaller size than the first light emitting structure 300 and may have the same size.

상기 제2 발광구조물(400)은 제1 발광구조물(300)과 같이 기판 위에 제1 도전형 반도체층(410), 활성층(420), 제2 도전형 반도체층(430) 및 투광전극층(440)을 가진다.The second light emitting structure 400 includes a first conductive semiconductor layer 410, an active layer 420, a second conductive semiconductor layer 430, and a transparent electrode layer 440 on a substrate, .

상기 제1 도전형 반도체층(410) 내지 투광전극층(440)의 구성은 제1 발광구조물(300)의 각 셀의 구성과 동일하거나 유사할 수 있다. The structure of the first conductivity type semiconductor layer 410 to the light-transmitting electrode layer 440 may be the same as or similar to the structure of each cell of the first light emitting structure 300.

상기 투광전극층(440)은 도 2와 같이 제2 패드(480)로부터 연장되어 제1 발광구조물(300)과 대응되는 영역 위를 달리는 스트라이프 형상일 수 있다. The transparent electrode layer 440 may be in the shape of a stripe extending from the second pad 480 and running on a region corresponding to the first light emitting structure 300, as shown in FIG.

상기 제2 발광구조물(400)은 상기 제1 발광구조물(300)의 각 발광셀의 투광전극층(350)과 대응되는 영역의 제1 도전형 반도체층(410)이 노출되도록 단차를 가진다.The second light emitting structure 400 has a step to expose the first conductivity type semiconductor layer 410 in a region corresponding to the light transmitting electrode layer 350 of each light emitting cell of the first light emitting structure 300.

제2 발광구조물(400)은 상기 투광전극층(440)이 상기 제1 발광구조물(300)의 투광전극층(350)과 마주보도록 뒤집어져 배치되어 있다.The second light emitting structure 400 is disposed so that the light transmitting electrode layer 440 faces the light transmitting electrode layer 350 of the first light emitting structure 300.

따라서, 제1 도전형 반도체층(410)이 최상부에 배치될 수 있으며, 이와 달리 제1도전형 반도체층(410) 위에 성장 기판을 포함할 수도 있다.Accordingly, the first conductive semiconductor layer 410 may be disposed on the uppermost portion. Alternatively, the first conductive semiconductor layer 410 may include a growth substrate.

도 3 및 도 4와 같이 제2 발광구조물(400)은 하나의 발광셀을 가지면서, 제1 발광구조물(300)과 대응되는 영역에 단차를 두어 제1 도전형 반도체층(410)을 노출하고, 노출되는 제1 도전형 반도체층(410) 위에 전극층(470)을 포함한다. As shown in FIGS. 3 and 4, the second light emitting structure 400 has one light emitting cell, exposes the first conductive semiconductor layer 410 with a step in a region corresponding to the first light emitting structure 300 And an electrode layer 470 on the exposed first conductivity type semiconductor layer 410.

전극층(470)은 스트라이프 형으로 형성되며, 투광전극층(440)이 서로 마주보도록 형성되어 전류의 확산을 돕는다. The electrode layer 470 is formed in a stripe shape, and the light transmitting electrode layer 440 is formed to face each other to help spread the current.

한편, 상기 전극층(470)과 제2 패드(480) 사이를 연결하는 제2 연결돌기(471)를 포함한다.And a second connection protrusion 471 connecting the electrode pad 470 and the second pad 480.

제2 발광구조물(400)이 제1 발광구조물(300) 위에 배치되는 경우, 상기 제1 발광 구조물(300)에 형성되는 제1 및 제2 패드(370, 480)를 노출하기 위하여 상기 제2 발광 구조물(400)의 모서리 영역이 함몰되는 함몰면(401)을 가질 수 있다.
In order to expose the first and second pads 370 and 480 formed in the first light emitting structure 300 when the second light emitting structure 400 is disposed on the first light emitting structure 300, And may have a recessed surface 401 in which the edge region of the structure 400 is recessed.

즉, 제1 연결돌기(380)는 제1 발광 구조물(300)의 제1 패드(370)과 제2 발광구조물(400)의 투광전극층(440)을 전기적으로 연결하고, 제2 연결돌기(471)가 제1 발광구조물(300)의 제2 패드(480)와 제2 발광구조물(300)의 전극층을 전기적으로 연결하므로 두개의 발광 구조물(300, 400)이 역병렬로 연결된다.That is, the first connection protrusion 380 electrically connects the first pad 370 of the first light emitting structure 300 and the light transmitting electrode layer 440 of the second light emitting structure 400, and the second connection protrusion 471 Are electrically connected to the second pad 480 of the first light emitting structure 300 and the electrode layers of the second light emitting structure 300 so that the two light emitting structures 300 and 400 are connected in reverse parallel.

제2 발광구조물(400)의 표면에는 제1 발광구조물(300)과의 사이를 절연하는 절연층(490)이 더 형성되어 있다. An insulating layer 490 for insulating the first light emitting structure 300 from the first light emitting structure 400 is further formed on the surface of the second light emitting structure 400.

도 2 내지 도 4에서는 분리되어 있는 복수의 셀을 가지는 제1 발광구조물(300)이 하부에 배치되는 것으로 도시하였으나, 이와 달리 제1 발광구조물(300)이 제2 발광구조물(400)의 상부에 배치될 수 있음은 자명하다. 2 to 4 illustrate that the first light emitting structure 300 having a plurality of separated cells is disposed at the lower portion. Alternatively, the first light emitting structure 300 may be disposed at the upper portion of the second light emitting structure 400 It is obvious that it can be deployed.

도 5a와 같이 교류 전원(150)의 반주기(0~T/2)동안 음의 전압이 제2 패드(480)에 인가되고, 양의 전압이 제1 패드(370)에 인가되면, 도 5b와 같이, 제1 발광구조물(300)은 역방향의 전류가 흐름으로 복수의 셀은 발광하지 않고, 제2 발광구조물(400)은 정방향의 전류가 흐름으로 발광을 진행한다.5A, when a negative voltage is applied to the second pad 480 for a half period (0 to T / 2) of the AC power supply 150 and a positive voltage is applied to the first pad 370, Likewise, the first light emitting structure 300 does not emit light in the reverse direction due to the current flow in the reverse direction, and the second light emitting structure 400 proceeds to emit light in a forward current.

다음으로, 도 6a와 같이 교류 전원(150)의 다음 반주기(T/2~T)동안 양의 전압이 제2 패드(470)에 인가되고, 음의 전압이 제1 패드(370)에 인가되면, 도 6b와 같이, 제1 발광구조물(300)은 정방향의 전류가 흐름으로 복수의 셀이 직렬 연결되어 제1 발광구조물(300)이 발광을 진행한다. 이때, 제2 발광구조물(400)은 역방향의 전류가 흐름으로 발광하지 않는다.Next, when a positive voltage is applied to the second pad 470 and a negative voltage is applied to the first pad 370 during the next half cycle (T / 2 to T) of the AC power source 150 as shown in FIG. 6A As shown in FIG. 6B, the first light emitting structure 300 has a plurality of cells connected in series through a forward current, and the first light emitting structure 300 emits light. At this time, the second light emitting structure 400 does not emit light due to the reverse current flow.

따라서, 하나의 발광칩에서 모든 주기에서 발광을 진행하므로 상기 발광칩은 교류 전원에 대하여 항상 발광을 진행한다.Therefore, since the light emission proceeds in all the periods in one light emitting chip, the light emitting chip always emits light to the AC power source.

도 1과 같이 상기 발광칩을 가지는 복수의 발광소자 패키지(100-130)가 서로 역병렬 연결됨으로써 반주기 동안 이웃한 발광칩의 서로 다른 발광구조물이 발광 동작할 수 있다. As shown in FIG. 1, a plurality of light emitting device packages 100-130 having the light emitting chip are connected in reverse parallel to each other, so that different light emitting structures of neighboring light emitting chips can emit light during a half period.

도 7 및 도 8은 발광소자 패키지를 나타낸 측 단면도이다.7 and 8 are side cross-sectional views showing a light emitting device package.

도 7을 참조하면, 발광소자 패키지(200)는 사이드 뷰 타입의 패키지로서, 반도체 발광소자(100), 캐비티(213)를 갖는 패키지 몸체(210), 복수개의 리드 프레임(231,230)을 포함한다. Referring to FIG. 7, the light emitting device package 200 includes a semiconductor light emitting device 100, a package body 210 having a cavity 213, and a plurality of lead frames 231 and 230 as a side view type package.

상기 반도체 발광소자(100)는 도 2 내지 도 4의 발광칩으로서, 1개로 배치되거나 복수개가 직렬, 병렬 또는 역 병렬로 배치될 수 있다.The semiconductor light emitting device 100 is the light emitting chip of FIGS. 2 to 4, and the semiconductor light emitting device 100 may be arranged in one, or a plurality of the light emitting chips may be arranged in series, parallel or anti-parallel.

상기 반도체 발광소자(100)는 상기 패키지 몸체(210)의 상부에 형성된 캐비티(213)에 배치되며, 상기 캐비티(213)에는 복수개의 리드 프레임(231,230)이 오픈된 구조로 형성되고, 어느 한 리드 프레임(231)에 반도체 발광소자(100)가 전도성 접착제로 부착된다. 또한 상기 리드 프레임(230,231)의 양단은 외부 전극(232,233)으로 기능하게 된다.The semiconductor light emitting device 100 is disposed in a cavity 213 formed on the package body 210. The cavity 213 is formed with a plurality of lead frames 231 and 230 open, The semiconductor light emitting device 100 is attached to the frame 231 as a conductive adhesive. Both ends of the lead frames 230 and 231 function as external electrodes 232 and 233, respectively.

상기 반도체 발광소자(100)는 와이어(215)로 리드 프레임(230)에 연결됨으로써, 전원을 공급받을 수 있다. 여기서, 캐비티(213) 내에 복수개의 반도체 발광소자가 배치된 경우, 와이어로 서로 연결할 수도 있으며, 이에 대해 한정하지는 않는다.The semiconductor light emitting device 100 may be connected to the lead frame 230 by a wire 215 to receive power. Here, when a plurality of semiconductor light emitting elements are disposed in the cavity 213, they may be connected to each other by wires, but the present invention is not limited thereto.

상기 캐비티(213)에는 투명한 실리콘 또는 에폭시 등의 수지물이 형성될 수 있다. 또한 상기 캐비티(213)에는 형광체가 첨가된 수지물이 형성될 수 있다. 또한 상기 캐비티(213)의 측면은 경사지게 형성되어, 광의 반사량을 개선시켜 줄 수 있다. 상기 패키지 몸체(210)는 기판(미도시)에 탑재함으로써, 사이드 뷰 형태의 발광 장치로 제공될 수 있다.A transparent resin such as silicon or epoxy may be formed in the cavity 213. In addition, the cavity 213 may be formed with a resin added with a phosphor. Further, the side surface of the cavity 213 is formed to be inclined, thereby improving the amount of reflection of light. The package body 210 may be mounted on a substrate (not shown) to provide a side view light emitting device.

도 8을 참고하면, 발광소자 패키지(200A)는 탑 뷰(TOP VIEW) 형태의 패키지이다. 상기 발광소자 패키지(200A)는 실리콘 재질의 패키지 몸체(310), 복수개의 전극층(310,314), 반도체 발광소자(100)를 포함한다. Referring to FIG. 8, the light emitting device package 200A is a top view package. The light emitting device package 200A includes a package body 310 made of silicon, a plurality of electrode layers 310 and 314, and a semiconductor light emitting device 100.

상기 패키지 몸체(310)의 표면에는 전기적으로 오픈된 복수개의 전극층(310,314)이 형성된다. 상기 전극층(310,314)과 패키지 몸체(310) 사이에는 다른 층 예컨대, 씨드층 또는 절연층 등이 형성될 수 있으며, 이에 대해 한정하지는 않는다. A plurality of electrode layers 310 and 314 electrically opened are formed on the surface of the package body 310. Other layers such as a seed layer or an insulating layer may be formed between the electrode layers 310 and 314 and the package body 310, but the present invention is not limited thereto.

상기 패키지 몸체(310)의 상부에는 캐비티(311)가 형성되며, 상기 캐비티(311)에 노출된 어느 한 전극층(310)에는 상기 반도체 발광소자(100)가 전도성 접착제로 부착된다.A cavity 311 is formed on the package body 310 and the semiconductor light emitting device 100 is attached to one of the electrode layers 310 exposed through the cavity 311 with a conductive adhesive.

상기 반도체 발광소자(100)는 와이어(315)로 전극층(314)에 연결된다.The semiconductor light emitting device 100 is connected to the electrode layer 314 by a wire 315.

상기 반도체 발광소자(100)는 단일개로 탑재되거나 복수개로 탑재될 수 있다. 복수개의 반도체 발광소자(100)는 직렬로 연결하거나 병렬 또는 역 병렬로 연결할 수 있다. 상기 패키지 몸체(310)의 배면을 통해 전원을 공급받아 반도체 발광소자가 구동됨으로써, 탑 뷰 형태의 발광 장치로 구현될 수 있다.The semiconductor light emitting devices 100 may be mounted in a single unit or a plurality of units. The plurality of semiconductor light emitting devices 100 may be connected in series, or may be connected in parallel or anti-parallel. The light emitting device may be implemented as a top view type light source by receiving power from a back surface of the package body 310 and driving the semiconductor light emitting device.

또한 복수개의 반도체 발광소자를 서로 연결시켜 주는 연결 수단으로서, 기판의 배선 패턴, 리드 프레임, 전극층, 와이어 등을 선택적으로 포함할 수 있다.The wiring pattern, the lead frame, the electrode layer, the wire, and the like of the substrate can be selectively included as the connecting means for connecting the plurality of semiconductor light emitting elements to each other.

실시 예에 따른 반도체 발광소자는 휴대 단말기 및 노트북 컴퓨터 등에 라이트 유닛으로 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.The semiconductor light emitting device according to the embodiment may be provided as a light unit in a portable terminal, a notebook computer, or the like, or may be variously applied to a lighting device and a pointing device.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

발광소자 패키지 100, 110, 120, 130
제1 발광구조물 300
제2 발광구조물 400
교류전원 150
The light emitting device package 100, 110, 120, 130
The first light emitting structure 300
The second light emitting structure 400
AC power 150

Claims (11)

n개(n ≥ 2)의 발광셀이 매트릭스 형태로 배열되며 직렬 연결된 제1발광 구조물;
상기 제1발광 구조물의 제1모서리 영역에 배치되는 제1패드와 상기 제1모서리 영역의 반대측인 제2모서리 영역에 배치되는 제2패드;
상기 제1발광 구조물과 역병렬로 연결되며 상기 제1발광 구조물의 상부에 상기 제1발 광구조물과 이격되어 배치되는 제2발광 구조물; 및
상기 제1발광 구조물과 제2발광 구조물 사이에 배치되어 상기 제1발광 구조물과 상기 제2발광 구조물을 절연하는 제2절연층을 포함하고,
상기 발광셀은 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 제1활성층; 및
상기 제2도전형 반도체층 위에 배치되는 제1투광전극층을 포함하고,
상기 제1도전형 반도체층의 일부를 노출하는 개구부를 포함하는 제1절연층을 포함하며,
상기 개구부에 의해 노출된 상기 제1도전형 반도체층과 이웃한 상기 발광셀의 제1투광전극층을 연결하는 배선을 포함하며,
상기 제2발광 구조물은,
제3도전형 반도체층, 제4도전형 반도체층, 상기 제3도전형 반도체층과 상기 제4도전형 반도체층 사이에 배치되는 제2활성층;
상기 제4도전형 반도체층 하에 제2투광전극층; 및
노출된 상기 제3도전형 반도체층 하에 배치되는 전극층을 포함하며,
제1연결돌기는 상기 제1패드 위에 배치되어 상기 제2발광 구조물의 제2투광전극층과 전기적으로 연결되고,
제2연결돌기는 상기 제2패드 위에 배치되어 상기 제2발광 구조물의 전극층과 전기적으로 연결되는 교류용 발광 장치.
a first light emitting structure in which n (n? 2) light emitting cells are arranged in a matrix and connected in series;
A first pad disposed in a first corner region of the first light emitting structure and a second pad disposed in a second corner region opposite to the first corner region;
A second light emitting structure connected in anti-parallel to the first light emitting structure and spaced apart from the first light emitting structure on the first light emitting structure; And
And a second insulating layer disposed between the first and second light emitting structures to isolate the first and second light emitting structures from each other,
The light emitting cell includes a first conductive semiconductor layer, a second conductive semiconductor layer, a first active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, And
And a first light-transmitting electrode layer disposed on the second conductive type semiconductor layer,
And a first insulating layer including an opening exposing a part of the first conductive type semiconductor layer,
And a wiring connecting the first conductive semiconductor layer exposed by the opening and the first transparent electrode layer of the neighboring light emitting cell,
The second light-
A third conductive type semiconductor layer, a second active layer disposed between the third conductive type semiconductor layer and the fourth conductive type semiconductor layer;
A second transparent electrode layer under the fourth conductive type semiconductor layer; And
And an electrode layer disposed under the exposed third conductive type semiconductor layer,
The first connection protrusion is disposed on the first pad and electrically connected to the second transparent electrode layer of the second light emitting structure,
And the second connection protrusion is disposed on the second pad and is electrically connected to the electrode layer of the second light emitting structure.
제1항에 있어서,
상기 제1도전형 반도체층과 상기 제3도전형 반도체층은 동일한 도펀트로 도핑되고,
상기 제2도전형 반도체층과 상기 제4도전형 반도체층은 동일한 도펀트로 도핑되는 교류용 발광 장치.
The method according to claim 1,
The first conductive semiconductor layer and the third conductive semiconductor layer are doped with the same dopant,
Wherein the second conductivity type semiconductor layer and the fourth conductivity type semiconductor layer are doped with the same dopant.
제2항에 있어서,
상기 제1패드는 매트릭스로 배열된 상기 제1발광 구조물의 첫번째 상기 발광셀에 배치되고,
상기 제2패드는 매트릭스로 배열된 상기 제1발광 구조물의 마지막 상기 발광셀에 배치되는 교류용 발광 장치.
3. The method of claim 2,
Wherein the first pad is disposed in a first light emitting cell of the first light emitting structure arranged in a matrix,
And the second pad is disposed in a last light emitting cell of the first light emitting structure arranged in a matrix.
제3항에 있어서,
상기 제1발광 구조물의 제1투광 전극층과 상기 제2발광구조물의 제2투광전극층이 서로 마주보도록 배치되는 교류용 발광 장치.
The method of claim 3,
Wherein the first light-transmitting electrode layer of the first light-emitting structure and the second light-transmitting electrode layer of the second light-emitting structure are disposed so as to face each other.
제1항에 있어서,
상기 제2발광 구조물은 상기 제1발광 구조물보다 작은 면적을 가지는 교류용 발광 장치.
The method according to claim 1,
Wherein the second light emitting structure has an area smaller than that of the first light emitting structure.
제5항에 있어서,
상기 제2발광 구조물은 상기 제1패드 및 상기 제2패드를 노출시키기 위해 모서리 영역이 함몰되는 함몰면을 포함하는 교류용 발광 장치.
6. The method of claim 5,
Wherein the second light emitting structure includes a recessed surface in which an edge region is recessed to expose the first pad and the second pad.
제6항에 있어서,
상기 함몰면이 형성된 상기 제2발광구조물의 모서리 영역은 상기 제1발광구조물의 제1모서리 영역 및 제2모서리 영역에 대응되는 교류용 발광 장치.
The method according to claim 6,
And a corner area of the second light emitting structure having the recessed surface corresponds to the first corner area and the second corner area of the first light emitting structure.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020110095966A 2011-09-22 2011-09-22 The light emitting device Expired - Fee Related KR101892923B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110095966A KR101892923B1 (en) 2011-09-22 2011-09-22 The light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095966A KR101892923B1 (en) 2011-09-22 2011-09-22 The light emitting device

Publications (2)

Publication Number Publication Date
KR20130032200A KR20130032200A (en) 2013-04-01
KR101892923B1 true KR101892923B1 (en) 2018-08-29

Family

ID=48435154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095966A Expired - Fee Related KR101892923B1 (en) 2011-09-22 2011-09-22 The light emitting device

Country Status (1)

Country Link
KR (1) KR101892923B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510762A (en) * 2005-09-30 2009-03-12 ソウル オプト デバイス カンパニー リミテッド Light emitting device having vertically stacked light emitting diodes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006050372A2 (en) * 2004-11-01 2006-05-11 The Regents Of The University Of California Interdigitated multi-pixel arrays for the fabrication of light-emitting devices with very low series-resistances and improved heat-sinking
KR101526566B1 (en) * 2008-03-28 2015-06-05 엘지이노텍 주식회사 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101149859B1 (en) * 2008-12-30 2012-05-25 에피스타 코포레이션 Vertical AC Light Emitting Diodes
KR101081061B1 (en) * 2010-03-25 2011-11-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510762A (en) * 2005-09-30 2009-03-12 ソウル オプト デバイス カンパニー リミテッド Light emitting device having vertically stacked light emitting diodes

Also Published As

Publication number Publication date
KR20130032200A (en) 2013-04-01

Similar Documents

Publication Publication Date Title
CN103078032B (en) Light emitting device
KR101666442B1 (en) Light emitting diode and Light emitting device comprising the same
CN105529387B (en) Light emitting device package and lighting device including the same
CN103094435B (en) Light emitting device and light emitting device package
CN102163684B (en) Light emitting device package and illuminator
EP2587541B1 (en) Light emitting device
CN107924969B (en) Light emitting device
KR20150142327A (en) Light Emitting Device and light emitting device package
KR101628384B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101892923B1 (en) The light emitting device
KR101114774B1 (en) Light emitting module
KR20170123153A (en) Light emitting device package and lighting device including the same
KR101481012B1 (en) luminous element and luminous element package
KR101876274B1 (en) The light emitting device
KR101675583B1 (en) Light emitting device
KR101734544B1 (en) The light-
KR20130027273A (en) Light emitting module
KR101843426B1 (en) Light emitting module
KR101876313B1 (en) The light emitting device
KR102237152B1 (en) Light emitting diode and lighting unit
KR102509312B1 (en) Light emitting device package
KR102348511B1 (en) light emitting device
KR101540762B1 (en) Luminous element and luminous element package
KR20200054500A (en) Lighting-emitting device package
KR20150035149A (en) Nitride light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230824

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230824

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000