KR101897168B1

KR101897168B1 - 태양 전지

Info

Publication number: KR101897168B1
Application number: KR1020170129109A
Authority: KR
Inventors: 지광선; 신호정; 최정훈; 이헌민
Original assignee: 엘지전자 주식회사
Priority date: 2017-10-10
Filing date: 2017-10-10
Publication date: 2018-09-12
Anticipated expiration: 2031-08-11
Also published as: KR20170117981A

Abstract

본 발명은 태양 전지에 관한 것이다. 이러한 태양 전지의 한 예는 결정질 반도체로 이루어진 기판, 상기 기판의 제1 면 위에 위치하고, 상기 기판의 도전성 타입과 동일한 도전성 타입을 갖는 비결정질 반도체로 이루어진 제1 전계부, 상기 제1 전계부 위에 위치하고 고정 전하에 의해 전하의 이동을 제어하는 보조 전계부, 상기 보조 전계부 위에 위치하는 반사 방지부, 상기 기판의 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 위치하고, 상기 기판의 도전성 타입과 다른 도전성 타입을 갖는 비결정질 반도체로 이루어진 에미터부, 상기 에미터부 위에 위치하는 제1 전극, 그리고 상기 기판의 상기 제2 면 위에 위치하고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 제1 전계부의 두께는 1㎚ 내지 5㎚이다. 이로 인해, 보조 전계부에 의해 그 하부에 위치한 제1 전계부의 두께가 감소하므로, 비결정질 반도체로 이루어진 제1 전계부에서 흡수되는 빛의 양이 감소하여, 태양 전지의 효율이 향상된다.

Description

태양 전지{SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자와 복수의 정공이 생성되고, p-n 접합에 의한 광기전력 효과(photovoltaic effect)에 의해 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간과 제조 비용을 줄이기 위한 것이다.

본 발명의 한 특징에 따른 태양 전지는 결정질 반도체로 이루어진 기판, 상기 기판의 제1 면 위에 위치하고, 상기 기판의 도전성 타입과 동일한 도전성 타입을 갖는 비결정질 반도체로 이루어진 제1 전계부, 상기 제1 전계부 위에 위치하고 고정 전하에 의해 전하의 이동을 제어하는 보조 전계부, 상기 보조 전계부 위에 위치하는 반사 방지부, 상기 기판의 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 위치하고, 상기 기판의 도전성 타입과 다른 도전성 타입을 갖는 비결정질 반도체로 이루어진 에미터부, 상기 에미터부 위에 위치하는 제1 전극, 그리고 상기 기판의 상기 제2 면 위에 위치하고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 제1 전계부의 두께는 1㎚ 내지 5㎚이다.

상기 보조 전계부는 상기 기판의 도전성 타입과 반대 극성의 고정 전하를 갖는 것이 좋다.

상기 기판의 도전성 타입이 n형 일 때, 상기 보조 전계부는 양(+)의 고정 전하를 갖는 것이 바람직하다.

상기 보조 전계부는 실리콘 산화물로 이루어질 수 있다.

상기 보조 전계부는 2㎚ 내지 10㎚의 두께를 가질 수 있다.

상기 특징에 따른 태양 전지는 상기 기판과 상기 제1 전계부 사이에 위치하고 비결정질 반도체로 이루어진 제1 버퍼부를 더 포함할 수 있다.

상기 제1 전계부의 두께는 1㎚ 내지 5㎚일 수 있다.

상기 제1 전계부는 비정질 실리콘으로 이루어질 수 있다.

상기 반사 방지부는 실리콘 질화물로 이루어질 수 있다.

상기 반사 방지부는 1.8 내지 2.1의 굴절률을 갖고, 상기 보조 전계부는 1.3 내지 1.5의 굴절률을 가질 수 있다.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제2 면 위에 위치하고, 상기 기판의 도전성 타입과 동일한 도전성 타입을 갖는 비결정질 반도체로 이루어진 제2 전계부를 더 포함할 수 있고, 상기 제2 전극은 상기 제2 전계부 위에 위치하는 것이 좋다.

상기 특징에 따른 태양 전지는 상기 기판과 상기 에미터부 사이 그리고 상기 기판과 상기 제2 전계부 사이에 위치하고 비결정질 반도체로 이루어진 제2 버퍼부를 더 포함할 수 있다.

상기 제2 버퍼부는 비정질 실리콘으로 이루어질 수 있다.

상기 제2 버퍼부는 1㎚ 내지 5㎚의 두께를 가질 수 있다.

이러한 특징에 따른 태양 전지는 고정 전하를 갖는 보조 전계부를 더 구비하므로, 그 하부에 위치한 제1 전계부의 두께가 감소한다. 이로 인해, 비결정질 반도체로 이루어진 제1 전계부에서 흡수되는 빛의 양이 감소하여, 태양 전지의 효율이 향상된다.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3는 본 발명의 한 실시예에 따른 태양 전지와 비교예에 따른 태양 전지의 빛 투과율을 각각 도시한 그래프이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.

도 1 및 도 2에 도시한 것처럼, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함] 위에 위치하는 전면 버퍼부(front buffer region)(191), 전면 버퍼부(191) 위에 위치한 전면 전계부(front surface field region, FSF)(171), 전면 전계부(171) 위에 위치하는 보조 전계부(181), 보조 전계부(181) 위에 위치하는 반사 방지부(130), 기판(110)의 전면의 반대편에 위치하는 기판(110)의 후면에 위치한 후면 버퍼부(back buffer region)(192), 후면 버퍼부(192) 위에 위치하는 복수의 에미터부(emitter region)(121), 후면 버퍼부(192) 위에 위치하는 복수의 후면 전계부(back surface field portion, BSF)(172), 복수의 에미터부(121)과 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제1 및 제2 보조 전극(161, 162), 그리고 복수의 제1 및 제2 보조 전극(161, 162) 위에 각각 위치하는 복수의 제1 및 제2 전극(151, 152)을 구비한다.

일반적으로 기판(110)의 후면을 통해 빛은 입사되지 않지만, 경우에 따라 기판(110)의 후면으로 빛이 입사될 수 있다. 이 경우, 기판(110)의 후면을 통해 입사되는 빛의 양은 기판(110)의 전면을 통해 입사되는 빛의 양보다 훨씬 적다.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체이다.

기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑(doping)된다.

이러한 기판(110)은 전면에 요철면인 텍스처링 표면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 전면 버퍼부(191), 전면 전계부(171), 보조 전계부(181) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 버퍼부(191), 전면 전계부(171), 보조 전계부(181) 및 반사 방지부(130)의 표면 전체가 요철면을 갖는다.

도 1 및 도 2에 도시된 바와 같이, 본 예의 태양 전지(11)에서, 기판(110)의 후면은 텍스처링 표면 대신 평탄면을 갖는다. 이로 인해, 기판(110)의 후면에 위치하는 구성요소들이 보다 균일하고 안정적으로 기판(110)의 후면과 밀착하게 형성되어, 기판(110)과 기판(110)의 후면 위에 위치하는 구성요소들간의 접촉 저항이 감소된다. 하지만, 이와는 달리, 기판(110)의 후면도 전면과 같이 요철면인 텍스처링 표면을 가질 수 있다.

기판(110)의 전면 위에 위치한 전면 버퍼부(191)는 비결정질의 반도체로 이루어져 있다. 이때, 전면 버퍼부(191)는 기판(110)의 전면에 전체적으로 위치하거나 기판(110) 전면의 가장 자리 부분을 제외한 기판(110)의 전면에 위치할 수 있다.

본 실시예에서, 전면 버퍼부(191)는 수소화된 진성 비정질 실리콘(intrinsic amorphous silicon, i-a-Si:H)으로 이루어진다.

전면 버퍼부(191)는 전면 버퍼부(191)에 함유된 수소(H)를 이용하여 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어, 기판(110)의 표면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 본 실시예의 경우, 기판(110)의 n형 또는 p형과 같은 도전성을 갖는 불순물에 의한 전하 손실 등으로 인해, 기판(110), 특히 기판(110)의 표면 및 그 근처에는 많은 결함이 존재한다.

따라서 결함이 많이 존재하는 기판(110)의 전면에 전면 버퍼부(191)가 바로 위치하므로, 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양이 감소된다.

이러한 전면 버퍼부(191)는 약 1㎚ 내지 5㎚의 두께를 가질 수 있다.

전면 버퍼부(191)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 버퍼부(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 전면 버퍼부(191)의 두께가 약 5nm 이하이면 전면 버퍼부(191) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 입사되는 빛의 양을 증가시킨다. 이러한 전면 버퍼부(191)는 필요에 따라 생략 가능하다.

전면 버퍼부(191) 위에 위치한 전면 전계부(171)는 비정질 실리콘으로 이루어지고, 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 기판(110)보다 고농도로 함유된 불순물부이다. 따라서 전면 전계부(171)는 비결정질 반도체인 비정질 실리콘으로 이루어져 있으므로 기판(110)과 이종 접합(hetero junction)을 형성한다.

전면 전계부(171)가 n형의 도전성 타입을 가질 경우, 전면 전계부(171)에는 5가 원소의 불순물이 도핑될 수 있다.

이러한 전면 전계부(171)와 기판(110)과의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이 전위 장벽에 의해 기판(110)의 전면 쪽으로의 정공 이동을 방해하는 전면 전계 기능을 수행한다. 따라서, 전면 전계부(171)에 의해 기판(110)의 전면 쪽으로 이동하는 정공이 전위 장벽에 의해 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 기판(110)의 후면을 통해 외부 장치로 출력되는 정공의 출력량이 증가하게 되고 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다.

또한, 전면 전계부(171)와 기판(110)과의 이종 접합에 의한 에너지 밴드갭 차이, 즉, 결정질 실리콘과 비결정질 실리콘간의 에너지 밴드갭(energy band gap)로 인해 내부 전위차((built-in potential difference)가 증가하여, 태양 전지(11)의 개방 전압(Voc)이 증가하여, 태양 전지(11)의 필 팩터(fill factor)가 향상된다.

이러한 전면 전계부(171)는 전면 전계 기능뿐만 아니라 전면 버퍼부(191)와 함께 패시베이션 기능을 수행한다. 즉, 이미 기술한 것처럼, 전면 버퍼부(191)의 두께가 매우 얇기 때문에, 전면 버퍼부(191)만으로 안정적인 패시베이션 기능을 수행할 수 없다.

따라서, 전면 버퍼부(191)처럼, 전면 전계부(171) 역시 전면 전계부(171)에 함유된 수소(H)를 이용하여 패시베이션 기능을 수행한다. 이로 인해, 전면 버퍼부(191)와 전면 전계부(171)에 의한 패시베이션 기능에 의해 전하의 손실량은 더욱 감소한다. 이러한 전면 전계부(171)는 필요에 따라 생략 가능하다.

본 예에서, 전면 전계부(171)는 1㎚ 내지 5㎚의 두께를 갖고 약 1.3 내지 1.5의 굴절률을 갖는다.

다음, 전면 전계부(171) 위에 위치한 보조 전계부(181)는 실리콘 산화물(SiOx)로 이루어져 있다.

이러한 보조 전계부(181)는 기판(110)의 극성(예, n형)과 반대 극성의 고정 전하를 갖는다. 따라서, 보조 전계부(181)는 양(+)의 고정 전하(fixed charge)의 특성을 갖고 있다.

이로 인해, n형의 기판(110)에서 소수 캐리어로 작용하는 정공은 보조 전계부(181)와 동일한 극성을 갖고 있으므로, 보조 전계부(181)의 극성에 의해 보조 전계부(181)가 위치한 곳의 반대쪽, 즉, 정공이 출력되는 복수의 에미터부(121)가 위치한 기판(110)의 후면 쪽으로 밀려나게 된다.

따라서, 보조 전계부(181)에 의해, 기판(110)의 전면 쪽으로 이동하는 정공의 양이 감소하여 기판(110)의 전면에서 결함에 의해 손실되거나 재결합에 의해 손실되는 정공의 양이 감소하며, 또한, 정공을 수집하는 복수의 에미터부(121)가 위치한 기판(110)의 후면 쪽으로 이동하는 정공의 양이 증가한다.

이와 같은 보조 전계부(181)의 고정 전하에 의해 원하는 전하, 예를 들어, 정공의 기판(110) 전면으로의 이동을 방해하여, 정공을 수집하고 출력하는 에미터부(121)와 제1 전극(151)이 위치하는 기판(110)의 후면으로 이동하는 정공의 양을 증가시키므로, 보조 전계부(181) 역시 패시베이션 기능을 수행한다.

이러한 보조 전계부(181)의 패시베이션 기능에 의해, 기판(110)의 전면에서 얻어지는 패시베이션 효과는 향상된다.

또한, 보조 전계부(181)에 의해, 그 하부에 위치한 전면 전계부(171)의 두께가 크게 감소한다.

이를 좀더 구체적으로 설명하면 다음과 같다. 보조 전계부(181)가 위치하지 않는 비교예의 태양 전지의 경우 전면 전계부의 두께를 이용하여 기판에서 기판의 전면 쪽으로 이동하는 전하(예, 정공)의 이동을 방해한다. 즉, 전면 버퍼부의 두께가 이미 기술한 것처럼, 1㎚ 내지 5㎚로 매우 얇기 때문에, 기판에서 기판의 전면 쪽으로 이동한 정공은 전면 버퍼부를 통과해 전면 전계부로 이동한다. 이때, 전면 전계부의 두께가 너무 얇으면 전면 전계부로 이동한 정공은 다시 전면 전계부를 통과해 그 위에 위치한 반사 방지부까지 이동하게 된다. 일반적으로 기판의 표면과 같이 전면 전계부, 전면 버퍼부 및 반사 방지부의 표면에도 결함이 많이 발생한다. 따라서, 전하가 전면 전계부에서부터 반사 방지부 쪽으로 이동함에 따라 손실되는 전하의 양은 크게 증가하게 된다.

이러한 이유로 인해, 보조 전계부(181)를 구비하지 않는 비교예의 경우, 전면 버퍼부 위에 위치한 전면 전계부의 두께는 약 10㎚ 이상의 값을 가져야 하고, 이러한 전면 전계부의 두께로 인해, 전면 전계부를 통과하는 전하(예, 정공)의 양을 감소시킨다.

하지만 본 실시예의 경우, 이미 설명한 것처럼, 전면 버퍼부(191)와 전면 전계부(171)뿐만 아니라 보조 전계부(181)에 의해 패시베이션 기능이 행해져, 기판(110)의 전면 쪽으로 이동하는 정공이 기판(110)의 후면 쪽으로 되돌아간다.

이로 인해, 정공이 전면 전계부(171)를 통과하여 보조 전계부(181) 쪽으로 이동하더라고, 이 정공은 보조 전계부(181)의 양(+)의 고정 전하에 의해 기판(110)의 후면 쪽으로 밀리게 된다.

따라서, 정공이 전면 전계부(171)를 통과해도 기판(110)의 전면으로 이동하는 정공의 양은 증가하지 않으므로 전면 전계부(171)의 두께는 비교예의 경우보다 얇아도 된다. 이러한 이유로, 이미 설명한 것처럼 전면 전계부(171)의 두께는 1㎚ 내지 5㎚로서, 비교예의 전면 전계부(171)보다 큰 폭으로 두께가 감소한다.

또한, 정공이 전면 전계부(171)를 비록 통과하더라고 그 위에 절연성을 갖고 정공의 통과가 어려운 두께를 갖고 있는 보조 전계부(181)가 위치하므로, 정공은 보조 전계부(181)를 통과하지 못한다. 본 실시예의 경우, 보조 전계부(181)의 두께는 전면 전계부(171)의 두께보다 두꺼울 수 있고, 예를 들어, 보조 전계부(181)는 2㎚ 내지 10㎚의 두께를 가질 수 있다.

보조 전계부(181)의 두께가 2㎚ 이상일 경우, 전면 전계부(171) 위에 좀더 균일하게 도포되어, 보조 전계부(181)의 균일도가 향상되고, 보조 전계부(181)의 두께가 10㎚ 이하일 경우, 기판(110)으로 입사되는 빛의 투과도에 악영향을 미치지 않고 또한 불필요한 막 증가로 인한 태양 전지(11)의 제조 비용 증가와 제조 시간 증가를 방지한다.

이와 같이, 보조 전계부(181)의 존재로 인해 비정질 실리콘으로 이루어진 전면 전계부(171)의 두께가 크게 감소하므로, 전면 전계부(171)에서 흡수되는 빛의 양이 크게 줄어든다. 즉, 비정질 실리콘 내에 흡수되는 빛의 흡수율은 두께에 지수 함수적으로 증가하기 때문에, 비정질 실리콘의 에너지 밴드갭(약 1.7eV 내지 1.8eV)에 의해 정해진 빛의 파장대에 해당하는 빛이 전면 전계부(171)에서 흡수되는 양은 전면 전계부(171)의 두께 감소로 인해 크게 줄어든다. 이로 인해, 기판(110)으로 입사되는 빛의 양이 증가하여 태양 전지(11)의 효율이 향상된다.

전면 전계부(171)의 두께가 1nm 이상이면 전면 버퍼부(191) 위에 전면 전계부(171)가 좀더 균일하게 도포되고, 전면 전계부(171)의 두께가 5nm 이하이면 전면 버퍼부(191) 내에서 흡수되는 빛의 양을 좀더 감소시킨다.

다음, 텍스처링 표면을 갖는 보조 전계부(181) 위에 위치하는 반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 이러한 반사 방지부(130)는 투명한 물질로 이루어져 있고, 예를 들어, 수소화된 실리콘 질화물(SiNx:H)로 이루어지고, 약 70㎚ 내지 약 80㎚의 두께를 가지며, 약 1.8 내지 2.1의 굴절률을 가질 수 있다.

반사 방지부(130)의 굴절률이 1.8 내지 2.1일 때, 빛의 반사도가 좀더 양호하게 감소한다.

본 실시예의 경우, 공기(굴절률: 1)에 인접한 반사 방지부(130)의 굴절률이 기판(110)(굴절률: 약 3.8)에 인접한 보조 전계부(181)의 굴절률보다 큰 값을 갖고 있지만, 이미 설명한 것처럼, 감소한 전면 전계부(171)의 두께로 인해 전면 전계부(171)에서 흡수되는 빛의 양이 감소하므로, 반사 방지부(130)를 투과하여 기판(110)으로 입사되는 빛의 양은 크게 향상된다.

도 3에 본 실시예에 따라 기판 위에 전면 버퍼부(191), 전면 전계부(171), 보조 전계부(181) 및 반사 방지부(130)를 순차적으로 적층한 후 기판으로 입사한 빛의 투과도와 비교예에 따라 기판 위에 전면 버퍼부(191), 전면 전계부(171) 및 반사 방지부(130)를 순차적으로 적층한 후 기판으로 입사한 빛의 투과도를 측정한 그래프를 도시한다. 이때, 기판을 투과한 빛의 양을 측정하기 위해 기판은 유리 기판을 사용하였고, 이로 인해, 도 3에 도시한 빛의 투과도는 반사 방지부 쪽에서 기판 쪽으로 빛을 조사한 후 유리 기판을 투과한 빛을 이용하여 산출된 값이다.

도 3에서, 그래프 "A"는 본 실시예에 따라 보조 전계부(181)가 존재한 경우 측정한 빛의 투과도이고, 그래프 "B"는 비교예에 따른 보조 전계부(181)가 존재하지 않을 경우 측정한 빛의 투과도이다. 도 3에서, 본 실시예의 경우, 빛의 투과도가 비교예의 경우보다 전체 파장대(예, 약 200㎚ 내지 1200㎚)에서 증가함을 알 수 있었다.

이러한 빛의 투과율 증가는 보조 전계부(181)의 존재로 인해, 전면 전계부(171)의 두께가 크게 감소함에 따라 전면 전계부(171)에서 흡수되는 빛의 양이 크게 감소한 것에 의한 것이라 할 수 있다.

기판(110)의 후면에 위치한 후면 버퍼부(192)는 기판의 후면 전체에 위치하고, 전면 버퍼부(191)와 동일한 물질로 이루어져 있다. 따라서, 후면 버퍼부(192)는 진성 비정질 실리콘으로 이루어지고, 전면 버퍼부(191)와 동일한 두께를 갖는다. 따라서 후면 버퍼부(192) 역시 1㎚ 내지 5㎚의 두께를 갖는다. 이러한 후면 버퍼부(192) 또한 생략 가능하다.

이미 설명한 것처럼, 후면 버퍼부(192)의 두께가 약 1nm 이상이면 기판(110) 후면에 후면 버퍼부(192)가 좀더 균일하게 도포되고, 후면 버퍼부(192)의 두께가 약 5nm 이하이면 기판(110)을 통과한 빛이 후면 버퍼부(192) 내에서 흡수되는 양이 좀더 감소하여 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다.

이러한 후면 버퍼부(192)는 전면 버퍼부(191)와 동일하게 패시베이션 기능을 수행하여, 기판(110)의 후면으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다.

본 실시예와는 달리, 대안적인 실시예에서, 후면 버퍼부(192)는 복수의 에미터부(121) 하부와 복수의 후면 전계부(172) 하부에만 위치하여 인접한 에미터부(121)과 후면 전계부(172) 사이의 기판(110)의 후면 위에는 존재하지 않을 수 있다. 이 경우, 후면 버퍼부(192)의 형성 면적이 감소하므로, 태양 전지(11)의 제조 비용이 좀더 감소한다.

복수의 후면 전계부(172)는 후면 버퍼부(192) 위에 일정한 간격으로 위치하고, 서로 나란히 정해진 방향으로 뻗어 있다. 이러한 복수의 후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역이다.

이러한 복수의 후면 전계부(172)는 n형의 비정질 실리콘(a-Si)으로 이루어져 있으므로, 복수의 후면 전계부(172)는 n+의 도전성 타입을 갖는 비정실 실리콘부이다.

따라서 기판(110)은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체로 이루어져 있고, 복수의 후면 전계부(172)는 비정질 실리콘과 같은 비결정질 반도체로 이루어져 있으므로, 기판(110)과 복수의 후면 전계부(172)는 이종 접합을 형성한다.

이러한 후면 전계부(172)는, 전면 전계부(171)와 유사하게, 기판(110)과 후면 전계부(172)와의 불순물 농도 차이와 에너지 밴드갭 차이로 인한 전위 장벽을 이용하여 후면 전계부(172) 쪽으로 이동하는 정공의 이동을 방해하는 반면, 후면 전계부(172)로의 전자 이동을 가속화시켜, 후면 전계부(172)로의 전자 이동량을 증가시키고 후면 전계부(172) 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키는 후면 전계 기능을 수행한다.

후면 전계부(172) 역시 그 하부에 위치한 후면 버퍼부(192)와 함께 패시베이션 기능을 수행한다. 따라서, 후면 버퍼부(192)와 함께 기판(110)의 표면 및 그 부근에서 소멸되는 전하의 양을 감소시킨다.

각 후면 전계부(172)는 10㎚ 내지 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 좀더 감소시킬 수 있고, 후면 전계부(172)의 두께가 25nm 이하이면 후면 전계부(172) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다.

복수의 에미터부(121)는 후면 버퍼부(192) 위에 일정한 간격으로 위치하고, 서로 나란히 정해진 방향으로 뻗어 있다. 이때, 도 1 및 도 2에 도시한 것처럼, 에미터부(121)과 후면 전계부(172)는 후면 버퍼부(192) 위에서 교대로 위치하며 서로 나란히 정해진 방향으로 뻗어 있다.

각 에미터부(121)는 비정질 실리콘(a-Si)으로 이루어져 있고, 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있다. 따라서, 각 에미터부(121)는 p형의 불순물부인 p형의 비정질 실리콘부이다. 이로 인해, 복수의 에미터부(121)는 기판(110)과 이종 접합뿐만 아니라 p-n 접합을 형성한다.

기판(110)과 에미터부(121)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공은 각각 n형과 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 전자는 후면 버퍼부(192)를 관통하여 복수의 후면 전계부(172) 쪽으로 이동하고, 정공은 후면 버퍼부(192)를 관통하여 복수의 에미터부(121) 쪽으로 이동한다.

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다.

이들 복수의 에미터부(121) 역시 후면 버퍼부(192)와 함께 패시베이션 기능을 수행하여, 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여, 태양 전지(11)의 효율이 향상된다.

복수의 에미터부(121) 위에 위치하는 복수의 제1 보조 전극(161)은 각 에미터부(121)를 따라서 뻗어 있고, 복수의 후면 전계부(172) 위에 위치하는 복수의 제2 보조 전극(162)은 각 후면 전계부(172)를 따라서 뻗어 있다.

이들 제1 및 제2 보조 전극(161, 162)은 투명한 도전성 산화물(transparent conductive oxide, TCO) 등과 같은 도전성이 있는 투명한 물질로 이루어지고, 약 20㎚ 내지 1㎛의 두께를 가질 수 있다.

제1 및 제2 보조 전극(161, 162)의 두께가 약 20㎚ 이상이면 좀더 양호한 크기의 전도도나 접촉 저항을 얻게 되고, 전하의 전송 동작이 좀더 향상될 수 있고, 제1 및 제2 보조 전극(161, 162)의 두께가 약 1㎛이하이면 불필요한 재료의 낭비와 제조 시간을 절감한다.

따라서, 복수의 제1 및 제2 보조 전극(161, 162)은 각각 복수의 에미터부(121)와 복수의 후면 전계부(172)를 통해 기판(110)과 전기적으로 연결된다.

이로 인해, 복수의 제1 및 제2 보조 전극(161, 162)은 복수의 에미터부(121)와 복수의 후면 전계부(172) 쪽으로 각각 이동한 전하, 예를 들어 정공과 전자를 각각 복수의 제1 전극(151)과 복수의 제2 전극(152)으로 전달하고, 기판(110)을 통과한 빛을 기판(110) 쪽으로 반사시켜 기판(110)으로 입사되는 빛의 양을 증가시키는 반사막(reflector)으로서 기능할 수 있다.

이러한 복수의 제1 및 제2 보조 전극(161, 162)에 의해, 복수의 에미터부(121)와 복수의 후면 전계부(172)는 대기 중의 산소나 수분 등으로부터 보호되어, 에미터부(121)와 후면 전계부(172)의 특성 변화가 방지된다.

도 1 및 도 2에서, 복수의 제1 및 제2 보조 전극(161, 162)의 평면 면적은 각각 그 하부에 위치한 에미터부(121) 및 후면 전계부(172)의 평면 면적과 상이하여, 복수의 제1 및 제2 보조 전극(161, 162)은 각각 복수의 에미터부(121) 및 복수의 후면 전계부(172)와 상이한 평면 형상을 갖고 있지만, 각각 복수의 에미터부(121) 및 복수의 후면 전계부(172)와 동일한 평면 형상을 가질 수 있다.

복수의 제1 보조 전극(161) 위에 위치하는 복수의 제1 전극(151)은 복수의 제1 보조 전극(161)을 따라서 길게 연장되어 있고, 복수의 제1 보조 전극(161)과 전기적 및 물리적으로 연결되어 있다.

각 제1 전극(151)은 해당 에미터부(121) 쪽으로 이동하여 제1 보조 전극(161)을 통해 전송되는 전하, 예를 들어, 정공을 수집한다.

복수의 제2 보조 전극(162) 위에 위치하는 복수의 제2 전극(152)은 복수의 제2 보조 전극(162)을 따라서 길게 연장되어 있고, 복수의 제2 보조 전극(162)과 전기적 및 물리적으로 연결되어 있다.

각 제2 전극(152)은 해당 후면 전계부(172) 쪽으로 이동하여 제2 보조 전극(162)을 통해 전송되는 전하, 예를 들어, 전자를 수집한다.

도 1 및 도 2에서, 제1 및 제2 전극(151, 152) 각각은 그 하부에 위치하는 제1 및 제2 보조 전극(161, 162)과 상이한 평면 형상을 가지지만, 이와는 달리 동일한 평면 형상을 가질 수 있다. 이때, 제1 및 제2 보조 전극(161, 162)과 제1 및 제2 전극(151, 152)간의 접촉 면적이 증가할수록 접촉 저항이 감소하여, 전극(151, 152)으로의 전하 전송 효율은 증가한다.

복수의 제1 및 제2 전극(151, 152)은 알루미늄(Al)이나 은(Ag)과 같은 금속 물질을 함유하고 있지만, 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질 또는 이외의 다른 도전성 금속 물질로 이루어질 수 있다.

이처럼, 복수의 제1 및 제2 전극(151, 152)이 금속 물질로 이루어져 있으므로, 복수의 제1 및 제2 전극(151, 152)은 제1 및 제2 보조 전극(161, 162)을 각각 통과한 빛을 기판(110) 쪽으로 반사시킨다.

본 실시예에서, 실리콘과 같은 반도체 물질로 이루어진 복수의 에미터부(121)와 후면 전계부(172) 그리고 금속 물질로 이루어진 복수의 제1 및 제2 전극(151, 152) 사이에 투명한 도전성 물질로 이루어진 복수의 제1 및 제2 보조 전극(161, 162)이 존재하여 접착력(접촉 특성)이 약한 반도체 물질[에미터부(121) 및 후면 전계부(172)]와 금속 물질[즉, 제1 및 제2 전극(151, 152)] 간의 접착력이 향상된다. 이로 인해, 복수의 에미터부(121)와 복수의 제1 전극(151) 사이 그리고 복수의 후면 전계부(172)와 복수의 제2 전극(152) 사이의 접착력이 향상되고, 복수의 에미터부(121)와 복수의 제1 전극(151) 사이 그리고 복수의 후면 전계부(172)와 복수의 제2 전극(152) 사이에 오믹 콘택(ohmic contact)이 형성된다. 따라서, 복수의 에미터부(121)와 복수의 제1 전극(151) 사이 그리고 복수의 후면 전계부(172)와 복수의 제2 전극(152) 사이의 전도도가 향상되어 태양 전지(11)의 직렬 저항이 감소하고, 이로 인해, 복수의 에미터부(121)와 복수의 후면 전계부(172)로부터 각각 복수의 제1 및 제2 전극(151, 152)으로의 전하 전송 효율이 증가하여 필 팩터(fill factor, FF)가 증가하므로 태양 전지(11)의 효율이 향상된다.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(11)는 복수의 제1 전극(151)과 복수의 제2 전극(152)이 입사면의 반대편인 기판(110)의 후면에 위치하고, 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.

태양 전지(11)로 빛이 조사되어 반사 방지부(130), 보조 전계부(181), 전면 전계부(171) 및 전면 버퍼부(191)를 순차적으로 통과한 후 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 복수의 전자와 복수의 정공이 발생한다. 이때, 기판(110)의 표면이 요철면인 텍스처링 표면이므로 기판(110)의 입사 면적이 증가하고 빛 반사도가 감소하여 기판(110)으로 입사되는 빛의 양이 증가하므로 태양 전지(11)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.

기판(110)과 에미터부(121)의 p-n 접합에 의해, 정공은 p형의 도전성 타입을 갖는 에미터부(121) 쪽으로 이동하고 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하며, 이동한 정공과 전자는 각각 제1 및 제2 보조 전극(161, 162)을 통해 제1 전극(151)과 제2 전극(152)으로 각각 전달되어 제1 및 제2 전극(151, 152)에 의해 수집된다. 이러한 제1 전극(151)과 제2 전극(152)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 버퍼부(192, 191)가 위치하므로, 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(11)의 효율이 향상된다. 이때, 후면 버퍼부(192)뿐만 아니라 전면 버퍼부(191)가 결함의 발생 빈도가 높은 기판(110)의 표면에 직접 접해 있으므로, 패시베이션 효과는 더욱더 향상된다.

또한, 기판(110)의 전면과 후면에 위치한 전계부(171, 172)로 인해 전하의 손실량이 더욱 감소하여 태양 전지(11)의 효율은 더욱 향상된다.

그리고 기판(110)과 에미터부(121) 및 전계부(171, 172)간의 이종 접합에 의한 에너지 밴드갭 차이로 인해 높은 개방 전압(Voc)이 얻어진다. 이로 인해, 태양 전지(11)는 동종 접합을 이용한 태양 전지보다 높은 효율이 얻어진다.

또한, 반사 방지부(130)와 전면 전계부(171) 사이에 양(+)의 고정 전하를 갖는 보조 전계부(181)를 위치시켜, 전면 버퍼부(191) 및 전면 전계부(171)를 이용한 패시베이션 기능뿐만 아니라 보조 전계부(181)의 양(+)의 고정 전하를 이용한 패시베이션 기능이 추가로 행해진다. 이로 인해, 비정질 실리콘의 에너지 밴드갭에 의해 많은 빛을 흡수하는 전면 전계부(171)의 두께를 줄이므로, 전면 전계부(171)에서 흡수되는 빛의 양은 크게 감소하고, 태양 전지(11)의 기판(110)으로 입사되는 빛의 양은 크게 증가하게 된다. 따라서 태양 전지(11)에서 출력되는 전하의 양이 증가하여 태양 전지(11)에서 출력되는 전류의 양이 증가한다.

또한, 본 실시예의 경우, 보조 전계부(181)는 약 200℃ 이하의 저온에서 PECVD(plasma enhanced chemical vapor deposition) 등과 같은 막 적층 공정을 이용하여 형성된다. 이처럼, 보조 전계부(181)가 저온에서 형성됨에 따라 기판(110) 위에 형성되어 있는 비정질 실리콘으로 이루어진 막들, 즉, 버퍼부(191, 192) 및 전계부(171, 172) 및 에미터부(121) 중 적어도 하나가 보조 전계부(181)의 형성 공정 중에 손상되거나 열화 되는 것을 방지한다.

또한, 저온에서 보조 전계부(181)를 형성할 경우, 실리콘(Si)과 산소(O)와의 결합이 안정적으로 이루어지지 않은 불안정한 실리콘(Si)(예, non-stoichiometric 실리콘)에 의해, 안정적인 결합을 통해 생성된 이산화 실리콘막(SiO₂) 대신에 일산화 실리콘막(SiO)과 같은 실리콘 산화물의 발생 빈도가 증가한다. 이처럼, 저온 공정으로 보조 전계부(181)가 형성됨에 따라 SiO의 양이 증가하고 이 SiO의 양이 증가할수록 양(+)의 고정 전하의 세기 역시 증가하게 된다. 따라서, 본 실시예의 경우, 보조 전계부(181)의 저온 공정으로 인해, 태양 전지(11)를 보호하고 보조 전계부(181)의 효율 또한 향상시키게 된다.

또한, 본 실시예의 경우, 일산화 실리콘막(SiO)으로 인해 많은 결합을 갖고 있는 보조 전계부(181)가 비정질 실리콘으로 이루어진 전면 버퍼부(191) 위에 바로 위치하지 않고 전면 전계부(171) 위에 위치하므로 보조 전계부(181)의 결함에 의한 전하의 손실량이 감소한다. 즉, 전면 버퍼부(191) 위에 바로 보조 전계부(181)가 위치할 경우, 이미 설명한 것처럼, 전면 버퍼부(191)의 얇은 두께로 인해 전면 버퍼부(191)를 통과한 전하(예, 정공)는 보조 전계부(181)에 존재하는 결함에 의해 손실된다. 하지만, 본 예와 같이, 전면 버퍼부(191)와 보조 전계부(181) 사이에 전면 전계부(171)가 위치하므로, 전면 버퍼부(191)와 전면 전계부(171)를 통과한 정공의 양이 감소하여 보조 전계부(181)의 결함에 의해 손실되는 전하의 양은 크게 줄어든다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

110: 기판 121: 에미터부
130: 반사 방지부 151, 152: 전극
161, 162: 보조 전극 171, 172: 전계부
181: 보조 전계부 191, 192: 버퍼부

Claims

결정질 반도체로 이루어진 기판,
상기 기판의 제1 면에 위치하고, 두께가 1㎚ 내지 5㎚인 진성 비결정질 반도체로 이루어진 제1 버퍼부;
상기 제1 버퍼부 위에 위치하고, 상기 기판의 도전성 타입과 동일한 도전성 타입을 갖는 비결정질 반도체로 이루어진 두께가 1㎚ 내지 5㎚인 제1 전계부,
상기 제1 전계부 위에 위치하고 상기 기판의 도전성 타입과 반대의 고정 전하에 의해 소수성 캐리어의 이동을 제어하며, 두께가 2㎚ 내지 10㎚인 보조 전계부,
상기 보조 전계부 위에 위치하는 반사 방지부,
상기 기판의 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 위치하고, 상기 기판의 도전성 타입과 다른 도전성 타입을 갖는 비결정질 반도체로 이루어진 에미터부,
상기 에미터부 위에 위치하는 제1 전극, 그리고
상기 기판의 상기 제2 면 위에 위치하고 상기 기판과 전기적으로 연결되어 있는 제2 전극
을 포함하는 태양 전지.
제1항에서,
상기 보조 전계부는 상기 기판의 도전성 타입과 반대 극성의 고정 전하를 갖는 태양 전지.
제2항에서,
상기 기판의 도전성 타입이 n형 일 때, 상기 보조 전계부는 양(+)의 고정 전하를 갖는 태양 전지.
제3항에서,
상기 보조 전계부는 실리콘 산화물로 이루어져 있는 태양 전지.
삭제
삭제
삭제
제1항에서,
상기 제1 버퍼부는 비정질 실리콘으로 이루어져 있는 태양 전지
제1항에서,
상기 반사 방지부는 실리콘 질화물로 이루어져 있는 태양 전지.
제1항에서,
상기 반사 방지부는 1.8 내지 2.1의 굴절률을 갖고, 상기 보조 전계부는 1.3 내지 1.5의 굴절률을 갖는 태양 전지.
제1항에서,
상기 기판의 상기 제2 면 위에 위치하고, 상기 기판의 도전성 타입과 동일한 도전성 타입을 갖는 비결정질 반도체로 이루어진 제2 전계부를 더 포함하고,
상기 제2 전극은 상기 제2 전계부 위에 위치하는 태양 전지.
제11항에서,
상기 기판과 상기 에미터부 사이 그리고 상기 기판과 상기 제2 전계부 사이에 위치하고 비결정질 반도체로 이루어진 제2 버퍼부를 더 포함하는 태양 전지.
제12항에서,
상기 제2 버퍼부는 비정질 실리콘으로 이루어져 있는 태양 전지.
제12항에서,
상기 제2 버퍼부는 1㎚ 내지 5㎚의 두께를 갖는 태양 전지.