[go: up one dir, main page]

KR101813517B1 - 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하는 표시 장치 Download PDF

Info

Publication number
KR101813517B1
KR101813517B1 KR1020110031464A KR20110031464A KR101813517B1 KR 101813517 B1 KR101813517 B1 KR 101813517B1 KR 1020110031464 A KR1020110031464 A KR 1020110031464A KR 20110031464 A KR20110031464 A KR 20110031464A KR 101813517 B1 KR101813517 B1 KR 101813517B1
Authority
KR
South Korea
Prior art keywords
signal
sub
gate
vertical start
dimensional image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110031464A
Other languages
English (en)
Other versions
KR20120113839A (ko
Inventor
정용주
나종희
최영민
이재길
윤승국
장지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110031464A priority Critical patent/KR101813517B1/ko
Priority to US13/242,098 priority patent/US8860770B2/en
Priority to EP11191444.6A priority patent/EP2509329A3/en
Priority to JP2011268731A priority patent/JP6081698B2/ja
Priority to CN201210005273.6A priority patent/CN102740090B/zh
Publication of KR20120113839A publication Critical patent/KR20120113839A/ko
Application granted granted Critical
Publication of KR101813517B1 publication Critical patent/KR101813517B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0653—Controlling or limiting the speed of brightness adjustment of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널의 구동 방법은 2차원 영상 모드시 화소부의 복수의 서브 영역들 간에 휘도 차를 갖도록 상기 화소부를 구동한다. 3차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차가 상기 2차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차보다 작도록 상기 화소부를 구동한다. 수신된 영상 신호의 영상 모드를 판단하고, 상기 영상 모드에 따라서 제1 수직개시신호 및 제2 수직개시신호를 생성할 수 있다. 따라서, 저휘도로 구동되는 화소부의 제2 서브 영역을 고휘도로 구동되는 화소부의 제1 서브 영역과 동일한 휘도로 구동시킴으로써 3차원 영상의 휘도를 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하는 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS PERFORMING THE METHOD}
본 발명은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 3차원 영상의 표시 품질을 향상시키기 위한 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 2차원 영상을 표시한다. 최근 게임, 영화 등과 같은 분야에서 3차원 영상에 대한 수요가 증가함에 따라, 상기 액정표시장치를 이용하여 3차원 영상을 표시하고 있다.
일반적으로, 3차원 영상은 사람의 두 눈을 통한 양안시차(binocular parallax)의 원리를 이용하여 입체 영상을 표시한다. 예를 들어, 사람의 두 눈은 일정 정도 떨어져 존재하기 때문에 각각의 눈으로 다른 각도에서 관찰한 영상은 뇌에 입력된다. 상기 입체 영상 표시 장치는 사람의 상기 양안시차를 이용한다.
상기 양안시차를 이용하는 방식으로는, 안경 방식과 비안경 방식(autostereoscopic)이 있다. 상기 안경 방식은 양안에 각기 다른 편광축을 갖는 편광 필터에 의한 수동적(passive) 편광 안경(Polarized Glasses) 방식과, 시간 분할되어 좌안 영상과 우안 영상을 주기적으로 표시하고, 이 주기에 동기된 좌안 셔터와 우안 셔터를 개폐하는 안경을 쓰는 능동적(active) 셔터 안경(Shutter Glasses) 방식 등이 있다.
상기 편광 안경 방식은 좌안 영상과 우안 영상을 분리하기 위해 사용되는 상기 편광 필터에 의해 3차원 영상의 휘도가 저하되는 단점을 가지고 있다. 또한, 상기 셔터 안경 방식은 액정의 응답 속도가 빠를수록 좌안 영상과 우안 영상의 크로스토크가 개선되므로 액정의 응답 속도가 가장 중요하다고 할 수 있다. 상기 액정의 응답 속도 특성은 물리적 한계가 있으며, 이를 극복하기 위해서 백라이트를 스캐닝 구동하여 좌안 영상과 우안 영상의 크로스토크를 개선하는 방안이 적용되고 있다. 그러나 백라이트 스캐닝 구동은 상기 3차원 영상의 휘도를 저하시키는 단점을 가지고 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 3차원 영상의 휘도 및 응답 속도 향상을 위한 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하기 위한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 2차원 영상 모드시 화소부의 복수의 서브 영역들 간에 휘도 차를 갖도록 상기 화소부를 구동한다. 3차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차가 상기 2차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차보다 작도록 상기 화소부를 구동한다.
본 실시예에서, 상기 3차원 영상 모드시 상기 서브 영역들 간의 휘도를 동일하게 구동할 수 있다.
본 실시예에서, 수신된 영상 신호의 영상 모드를 판단하고, 상기 영상 모드에 따라서 제1 수직개시신호 및 제2 수직개시신호를 생성할 수 있다.
본 실시예에서, 상기 2차원 영상 모드시 상기 화소부를 구동하는 단계는, 하이 레벨 및 로우 레벨을 갖는 상기 제1 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성하고, 상기 하이 레벨의 제1 서브 게이트 신호에 응답하여 상기 제1 및 제2 서브 영역에 형성된 제1 액정 커패시터 및 제2 액정 커패시터에 데이터 전압을 충전하고, 하이 레벨 및 로우 레벨을 갖는 상기 제2 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제2 서브 게이트 신호를 생성하고, 상기 하이 레벨의 제2 서브 게이트 신호에 응답하여 상기 제2 액정 커패시터에 충전된 상기 데이터 전압의 일부를 방전한다.
본 실시예에서, 상기 3차원 영상 모드시 상기 화소부를 구동하는 단계는, 하이 레벨 및 로우 레벨을 갖는 상기 제1 수직개시신호를 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성하고, 상기 하이 레벨의 제1 서브 게이트 신호에 응답하여 상기 제1 및 제2 서브 영역에 형성된 제1 액정 커패시터 및 제2 액정 커패시터에 데이터 전압을 충전하고, 로우 레벨의 상기 제2 수직개시신호에 기초하여 로우 레벨의 제2 서브 게이트 신호를 생성하고, 상기 로우 레벨의 제2 서브 게이트 신호에 응답하여 상기 제2 액정 커패시터에 충전된 상기 데이터 전압을 유지할 수 있다.
본 실시예에서, 상기 3차원 영상 모드시 상기 화소부를 구동하는 단계는 좌안용 영상 신호의 프레임 구간과 우안용 영상 신호의 프레임 구간 사이의 블랙 영상 신호의 프레임 구간에서, 상기 화소부에 상기 데이터 전압을 차단할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 패널의 구동 방법은 프레임의 제1 구간 동안, 화소부의 제1 액정 커패시터와 상기 화소부의 제2 액정 커패시터 각각에 데이터 전압을 충전한다. 2차원 영상 모드 또는 3차원 영상 모드에 따라서 상기 프레임의 제2 구간 동안 상기 제2 액정 커패시터에 충전된 데이터 전압을 일부 방전하거나 또는 유지한다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 화소부들을 포함한다. 상기 패널 구동부는 2차원 영상 모드시 제1 휘도를 갖는 제1 서브 영역과 상기 제1 휘도 보다 낮은 제2 휘도를 갖는 제2 서브 영역으로 각 화소부를 분할하여 구동하고, 3차원 영상 모드시 상기 제1 및 제2 서브 영역들이 동일한 휘도를 갖도록 상기 화소부를 구동한다.
본 실시예에서, 상기 화소부는 상기 제1 서브 영역에 형성되고, 제1 스위칭 소자를 통해 데이터 배선과 제n 게이트 배선(n은 자연수)에 연결된 제1 액정 커패시터, 상기 제2 서브 영역에 형성되고, 제2 스위칭 소자를 통해 상기 데이터 배선과 상기 제n 게이트 배선에 연결된 제2 액정 커패시터 및 상기 제2 액정 커패시터 및 제n+1 게이트 배선에 연결되고, 제3 스위칭 소자를 통해 상기 제2 액정 커패시터에 인가되는 전압을 분할하는 다운 커패시터를 포함할 수 있다.
본 실시예에서, 상기 패널 구동부는 수신된 영상 신호의 영상 모드에 따라서 제1 수직개시신호 및 제2 수직개시신호를 생성하는 타이밍 제어부와, 상기 제1 수직개시신호에 기초하여 제1 서브 게이트 신호를 생성하는 제1 서브 게이트 회로 및 상기 제2 수직개시신호에 기초하여 제2 서브 게이트 신호를 생성하는 제2 서브 게이트 회로를 포함하는 게이트 구동부 및 상기 영상 신호를 데이터 전압으로 변환하는 데이터 구동부를 포함할 수 있고, 상기 제1 서브 게이트 신호는 상기 제n 게이트 배선에 제공되고, 상기 제2 서브 게이트 신호는 상기 제n+1 게이트 배선에 제공되고, 상기 데이터 전압은 상기 데이터 배선에 제공될 수 있다.
본 실시예에서, 상기 타이밍 제어부는 상기 2차원 영상 모드시 하이 레벨과 로우 레벨을 갖는 교류 신호인 상기 제1 수직개시신호 및 상기 제2 수직개시신호를 생성하고, 상기 3차원 영상 모드시 하이 레벨 및 로우 레벨을 갖는 교류 신호인 제1 수직개시신호와 로우 레벨의 직류 신호인 제2 수직개시신호를 생성할 수 있다.
본 실시예에서, 상기 제1 서브 게이트 회로는 상기 2차원 영상 모드 및 상기 3차원 영상 모드시, 상기 교류 신호인 상기 제1 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성할 수 있다.
본 실시예에서, 상기 제2 서브 게이트 회로는 상기 2차원 영상 모드시 상기 교류 신호인 상기 제1 수직개시신호를 기초로 하이 레벨 및 로우 레벨을 갖는 제2 서브 게이트 신호를 생성하고, 상기 3차원 영상 모드시 상기 직류 신호인 상기 제2 수직개시신호를 기초로 로우 레벨의 제2 서브 게이트 신호를 생성할 수 있다.
본 발명의 실시예들에 따르면, 저휘도로 구동되는 화소부의 제2 서브 영역을 고휘도로 구동되는 화소부의 제1 서브 영역과 동일한 휘도로 구동시킴으로써 3차원 영상의 휘도를 향상시킬 수 있다. 또한, 블랙 영상 신호의 프레임 구간에 상기 화소부에 데이터 전압을 인가하지 않음으로써 상기 3차원 영상의 응답 속도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 화소부의 등가 회로도이다.
도 3은 도 1의 타이밍 제어부의 입출력 신호들의 타이밍도들이다.
도 4는 도 1에 도시된 게이트 구동부에 대한 블록도이다.
도 5a 및 도 5b는 도 1에 도시된 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다.
도 6은 본 발명의 다른 실시예에 따른 게이트 구동부에 대한 블록도이다.
도 7a 및 도 7b는 도 6에 도시된 게이트 구동부에 따른 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 타이밍 제어부의 입출력 신호들의 타이밍도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 2는 도 1에 도시된 화소부의 등가 회로도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부(500)를 포함한다. 상기 패널 구동부(500)는 타이밍 제어부(200), 데이터 구동부(300) 및 게이트 구동부(400)를 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 정의될 수 있다. 상기 표시 영역(DA)에는 복수의 화소부들이 형성되고, 상기 주변 영역(PA)에는 상기 데이터 구동부(300) 및 상기 게이트 구동부(400)가 칩 형태 또는 테이프 캐리어 패키지 형태로 실장될 수 있다.
상기 패널 구동부(500)는 2차원 영상 모드와 3차원 영상 모드로 상기 표시 패널(100)을 구동한다. 상기 2차원 영상 모드시 상기 패널 구동부(500)는 화소부의 복수의 서브 영역들 간에 휘도 차를 갖도록 상기 표시 패널(100)을 구동하고, 상기 3차원 영상 모드시 상기 패널 구동부(500)는 상기 2차원 영상 모드의 상기 서브 영역들 간의 휘도 차 보다 작은 휘도 차를 갖도록 상기 화소부를 구동한다.
예를 들어, 도 2를 참조하면, 각 화소부(P)는 제1 스위칭 소자(TR1), 제1 액정 커패시터(CLC1) 및 제1 스토리지 커패시터(CST1), 제2 스위칭 소자(TR2), 제2 액정 커패시터(CLC2), 제2 스토리지 커패시터(CST2), 제3 스위칭 소자(TR3) 및 다운 커패시터(Cd)를 포함한다. 상기 화소부(P)의 화소 영역은 상기 제1 액정 커패시터가 형성된 영역에 대응하여 제1 서브 영역(SP1)과 상기 제2 액정 커패시터가 형성된 영역에 대응하여 제2 서브 영역(SP2)으로 이루어진다.
상기 제1 스위칭 소자(TR1)는 제n 게이트 배선(GLn), 데이터 배선(DL) 및 상기 제1 액정 커패시터(CLC1)의 제1 서브 전극에 연결된다. 상기 제2 스위칭 소자(TR2)는 상기 제n 게이트 배선(GLn)(n은 자연수), 상기 데이터 배선(DL) 및 제2 액정 커패시터(CLC2)의 제2 서브 전극에 연결된다. 상기 제3 스위칭 소자(TR3)는 제n+1 게이트 배선(GLn+1), 상기 제2 액정 커패시터(CLC2)의 제2 서브 전극 및 상기다운 커패시터(Cd)의 제1 전극에 연결된다.
한 프레임에서 상기 제n 게이트 배선(GLn)에 하이 레벨의 제1 서브 게이트 신호가 수신되는 구간에서, 상기 제1 및 제2 스위칭 소자들(TR1, TR2)은 턴-온되어 상기 데이터 배선(DL)에 인가된 데이터 전압을 상기 제1 액정 커패시터(CLC1)의 제1 서브 전극 및 상기 제2 액정 커패시터(CLC2)의 제2 서브 전극에 인가한다. 이후, 한 프레임에서 상기 제n+1 게이트 배선(GLn+1)에 하이 레벨의 제2 서브 게이트 신호가 수신되는 구간에서, 상기 제3 스위칭 소자(TR3)는 턴-온 되어 상기 제2 액정 커패시터(CLC2)의 제2 서브 전극에 인가된 상기 데이터 전압은 상기 다운 커패시터(Cd)에 의해 일부분 쉐어링 된다. 이에 따라, 상기 제1 액정 커패시터(CLC1)에는 상기 데이터 전압이 인가되고 상기 제2 액정 커패시터(CLC2)에는 상기 데이터 전압 보다 낮은 로우 전압이 인가된다. 따라서 상기 화소부(P)의 제1 서브 영역(SP1)은 제1 휘도로 구동되고 상기 제2 서브 영역(SP2)은 상기 제1 휘도보다 낮은 제2 휘도로 구동된다. 즉, 상기 화소부(P)는 상기 제1 서브 영역(SP1)은 고휘도로 구동되고, 상기 제2 서브 영역(SP2)은 저휘도로 분할되어 구동된다.
상기 타이밍 제어부(200)는 외부부터 수신된 원시 제어 신호에 기초하여 상기 데이터 구동부(300) 및 상기 게이트 구동부(400)의 구동을 제어하는 타이밍 제어신호를 생성한다. 상기 타이밍 제어부(200)는 영상 신호를 수신하고, 상기 원시 제어 신호에 기초하여 상기 영상 신호를 상기 데이터 구동부(300)에 제공한다.
상기 원시 제어 신호는 수직 동기 신호, 수평 동기 신호, 도트 클럭 신호, 3차원 인에이블 신호를 포함할 수 있다. 상기 3차원 인에이블 신호는 상기 영상 신호가 2차원 영상 신호인 경우 하이 레벨을 갖고, 상기 영상 신호가 3차원 영상 신호인 경우 로우 레벨을 가질 수 있다.
상기 타이밍 제어신호는 제1 수직개시신호(STV1), 제2 수직개시신호(STV2), 제1 클럭 신호(CPV1), 제2 클럭 신호(CPV2), 제3 클럭 신호(CPV3), 제4 클럭 신호(CPV4) 등을 포함할 수 있다. 상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호에 기초하여 상기 제2 수직개시신호(STV2)를 마스킹(masking)한다. 예를 들면, 2차원 영상 모드에서 상기 제2 수직개시신호(STV2)는 프레임 주기의 로우 레벨과 하이 레벨을 갖는 펄스 신호로 생성되고, 3차원 영상 모드에서는 로우 레벨로 유지되는 직류 신호로 생성된다.
상기 데이터 구동부(300)는 상기 타이밍 제어신호에 기초하여 상기 영상 신호를 아날로그 형태의 데이터 전압으로 변환하여 상기 표시 패널(100)에 출력한다. 상기 데이터 전압은 기준 전압(Vocm)에 대해 양극성 또는 음극성을 가질 수 있다.
상기 게이트 구동부(400)는 상기 타이밍 제어신호에 기초하여 복수의 제1 서브 게이트 신호들 및 복수의 제2 서브 게이트 신호들을 생성한다. 상기 게이트 구동부(400)는 상기 제1 수직개시신호, 제1 클럭 신호, 제2 클럭 신호를 이용하여 상기 제1 서브 게이트 신호들을 생성하고, 상기 제2 수직개시신호, 제3 클럭 신호 및 제4 클럭 신호를 이용하여 상기 제2 서브 게이트 신호들을 생성한다. 상기 게이트 구동부는 상기 2차원 영상 모드에서는 하이 레벨 및 로우 레벨을 갖는 상기 제1 및 제2 수직개시신호들에 각각 응답하여 하이 레벨 및 로우 레벨을 갖는 상기 제1 및 제2 서브 게이트 신호들을 생성한다. 상기 3차원 영상 모드에서는 하이 레벨 및 로우 레벨을 갖는 상기 제1 수직개시신호에 응답하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호와 로우 레벨의 상기 제2 수직개시신호에 응답하여 로우 레벨의 제2 서브 게이트 신호들을 생성한다.
도 3은 도 1의 타이밍 제어부의 입출력 신호들의 타이밍도들이다.
도 1 및 도 3을 참조하면, 상기 타이밍 제어부(200)는 3차원 인에이블 신호(3D_En) 및 상기 영상 신호(IN_DATA)를 수신한다.
상기 3차원 인에이블 신호(3D_En)는 상기 타이밍 제어부(200)에 수신되는 상기 영상 신호(IN_DATA)가 2차원 영상인지 또는 3차원 영상인지, 즉 영상 모드를 식별하기 위한 신호이다. 상기 영상 신호(IN_DATA)는 3차원 영상인 경우, 예컨대, 240 Hz의 주파수로 수신된 좌안용 영상 신호(L1), 좌안용 영상 신호(L1), 우안용 영상 신호(R1) 및 우안용 영상 신호(R2)를 포함한다. 여기서는 3차원 영상 모드에서 240 Hz의 주파수로 구동되는 것을 예로 하였으나, 상기 주파수는 120 Hz 이상으로 다양하게 설정될 수 있다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)에 기초하여 현재 수신되는 영상 신호에 해당하는 타이밍 제어신호를 생성한다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)가 로우 레벨인 경우, 상기 영상 신호(IN_DATA)를 2차원 영상 신호로 판단하고, 2차원 영상 모드에 대응하는 타이밍 제어신호를 생성한다. 상기 2차원 영상 모드의 타이밍 제어신호는 제1 수직개시신호(STV1) 및 제2 수직개시신호(STV2)를 포함할 수 있다. 상기 제1 수직개시신호(STV1)는 프레임 주기를 갖는 교류 신호이고, 상기 제2 수직개시신호(STV2)는 상기 제1 수직개시신호(STV1)에 대해 지연차를 갖는 프레임 주기를 갖는 교류 신호이다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)가 하이 레벨인 경우, 상기 영상 신호(IN_DATA)를 3차원 영상 신호로 판단하고, 3차원 영상 모드에 대응하는 타이밍 제어신호를 생성한다. 상기 3차원 영상 모드의 타이밍 제어신호는 제1 수직개시신호(STV1) 및 제2 수직개시신호(STV2)를 포함할 수 있다. 상기 제1 수직개시신호(STV1)는 상기 2차원 영상 모드와 실질적으로 동일한 프레임 주기를 갖는 교류 신호이고, 상기 제2 수직개시신호(STV2)는 로우 레벨로 유지되는 직류 신호이다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)에 기초하여 설정구간 이후부터 240 Hz의 주파수로 상기 좌안용 영상 신호(L1), 좌안용 영상 신호(L1), 우안용 영상 신호(R1) 및 우안용 영상 신호(R2)를 데이터 구동부(300)에 출력한다(OUT_DATA).
도 4는 도 1에 도시된 게이트 구동부에 대한 블록도이다.
도 1 및 도 4를 참조하면, 상기 게이트 구동부(400)는 제1 서브 게이트 회로(410) 및 제2 서브 게이트 회로(420)를 포함한다.
상기 제1 서브 게이트 회로(410)는 복수의 스테이지들을 포함하고, 상기 제1 수직개시신호(STV1), 제1 클럭 신호(CPV1) 및 제2 클럭 신호(CPV2)를 수신한다.
상기 스테이지들(SRC11, SRC12, SRC13,...) 각각은 입력단자(D), 클럭단자(CT) 및 출력단자(Q)를 포함하고, D 플립플롭(D-FF : Data Flip Flop )일 수 있다. 상기 입력단자(D)는 상기 제1 수직개시신호(STV1) 또는 이전 스테이지의 출력신호를 수신한다. 상기 클럭단자(CT)는 상기 제1 클럭 신호(CPV1) 또는 제2 클럭 신호(CPV2)를 수신한다. 예를 들면, 홀수 번째 스테이지(SRC11)는 상기 제1 클럭 신호(CPV1)를 수신하고, 짝수 번째 스테이지(SRC12)는 상기 제2 클럭 신호(CPV2)를 수신한다. 상기 제1 클럭 신호(CPV1) 및 상기 제2 클럭 신호(CPV2)는 지연차를 갖는 서로 다른 신호일 수 있다. 상기 출력단자(Q)는 상기 제1 또는 제2 클럭 신호(CPV1 or CPV2)에 동기된 게이트 신호를 출력한다.
상기 제2 서브 게이트 회로(420)는 복수의 스테이지들(SRC21, SRC22, SRC23,...)을 포함하고, 상기 제2 수직개시신호(STV2), 제3 클럭 신호(CPV3) 및 제4 클럭 신호(CPV4)를 수신한다.
상기 스테이지들(SRC21, SRC22, SRC23,...) 각각은 입력단자(D), 클럭단자(CT) 및 출력단자(Q)를 포함하고, D 플립플롭 일 수 있다.
상기 입력단자(D)는 상기 제2 수직개시신호(STV2) 또는 이전 스테이지의 출력신호를 수신한다. 상기 클럭단자(CT)는 상기 제3 클럭 신호(CPV3) 또는 제4 클럭 신호(CPV4)를 수신한다. 예를 들면, 홀수 번째 스테이지(SRC21)는 상기 제3 클럭 신호(CPV3)를 수신하고, 짝수 번째 스테이지(SRC22)는 상기 제4 클럭 신호(CPV4)를 수신한다. 상기 제3 클럭 신호(CPV3)는 상기 제1 클럭 신호(CPV1)와 지연차를 갖는 서로 다른 신호일 수 있고, 상기 제3 클럭 신호(CPV3) 및 상기 제4 클럭 신호(CPV4)는 지연차를 갖는 서로 다른 신호일 수 있다. 상기 출력단자(Q)는 상기 제3 또는 제4 클럭 신호(CPV3 or CPV4)에 동기된 게이트 신호를 출력한다.
도 5a 및 도 5b는 도 1에 도시된 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다. 도 5a는 2차원 영상 모드시 상기 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이고, 도 5b는 3차원 영상 모드시 상기 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다.
도 2, 도 4 및 도 5a를 참조하면, 상기 2차원 영상 모드시, 상기 타이밍 제어부(200)는 수신된 원신 제어 신호에 기초하여 상기 2차원 영상 모드에 해당하는 타이밍 제어신호를 생성한다. 상기 타이밍 제어신호는 상기 제1 수직개시신호(STV1), 제2 수직개시신호(STV2), 제1 클럭 신호(CPV1), 제2 클럭 신호(CPV2), 제3 클럭 신호(CPV3), 제4 클럭 신호(CPV4), 데이터 인에이블 신호(DE) 등을 생성한다.
상기 타이밍 제어부(200)는 상기 데이터 인에블 신호(DE)에 동기시켜 상기 영상 신호를 1 수평 주기(1H)로 상기 데이터 구동부(300)에 제공한다. 상기 데이터 구동부(300)는 1 수평 주기(1H)로 수신된 상기 영상 신호를 아날로그 형태의 데이터 전압(DATA_V)으로 변환하여 상기 데이터 배선(DL)에 제공한다.
상기 제1 수직개시신호(STV1), 상기 제1 클럭 신호(CPV1) 및 상기 제2 클럭 신호(CPV2)는 상기 제1 서브 게이트 회로(410)에 제공되고, 상기 제2 수직개시신호(STV2), 상기 제3 클럭 신호(CPV3) 및 상기 제4 클럭 신호(CPV4)는 상기 제2 서브 게이트 회로(420)에 제공된다.
예를 들면, 상기 제1 수직개시신호(STV1)는 제1 스테이지(SRC11)의 입력단자(D)에 수신되고, 상기 제1 클럭 신호(CPV1)는 상기 제1 스테이지(SRC11)의 클럭단자(CT)에 수신된다. 상기 제1 스테이지(SRC11)는 상기 제1 수직개시신호(STV1)의 하이 레벨에 응답하여 상기 제1 클럭 신호(CPV1)에 동기된 게이트 신호(G11)를 출력한다. 상기 제1 스테이지(SRC11)의 게이트 신호(G11)는 제2 스테이지(SRC12)의 입력단자(D)에 수신되고, 상기 제2 클럭 신호(CPV2)는 상기 제2 스테이지(SRC12)의 클럭단자(CR)에 수신된다. 상기 제2 스테이지(SRC12)는 상기 게이트 신호(G11)에 응답하여 상기 제2 클럭 신호(CPV2)에 동기된 게이트 신호(G12)를 출력한다. 이와 같은 방식으로 상기 제1 서브 게이트 회로(410)는 게이트 신호들(G11, G12,..)을 순차적으로 출력한다. 상기 게이트 신호들(G11, G12,..) 각각은 상기 제1 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n 게이트 배선(GLn)에 제공된다.
상기 제n 게이트 배선(GLn)과 연결된 상기 제1 서브 영역(SP1)의 제1 스위칭 소자(TR1) 및 상기 제2 서브 영역(SP2)의 제1 스위칭 소자(TR2)는 턴-온 된다. 이에 따라서, 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)에 상기 데이터 배선(DL)에 인가된 상기 데이터 전압이 제공되어 제1 및 제2 액정 커패시터들(CLC1, CLC2)에는 상기 데이터 전압이 충전된다. 즉, 프레임의 제1 구간(I1) 동안 상기 제1 및 제2 액정 커패시터들(CLC1, CLC2)에 상기 데이터 전압이 충전됨으로써 화소부(P)의 상기 제1 서브 영역(SP1) 및 제2 서브 영역(SP2)은 상기 데이터 전압에 해당하는 제1 휘도(H_L)를 갖는다.
이어, 상기 제2 수직개시신호(STV2)는 제1 스테이지(SRC21)의 입력단자(D)에 수신되고, 상기 제3 클럭 신호(CPV3)는 상기 제1 스테이지(SRC21)의 클럭단자(CT)에 수신된다. 상기 제1 스테이지(SRC21)는 상기 제2 수직개시신호(STV2)의 하이 레벨에 응답하여 상기 제3 클럭 신호(CPV3)에 동기된 게이트 신호(G21)를 출력한다. 상기 제1 스테이지(SRC21)의 게이트 신호(G21)는 제2 스테이지(SRC22)의 입력단자(D)에 수신되고, 상기 제4 클럭 신호(CPV4)는 상기 제2 스테이지(SRC22)의 클럭단자(CR)에 수신된다. 상기 제2 스테이지(SRC22)는 상기 게이트 신호(G21)에 응답하여 상기 제4 클럭 신호(CPV4)에 동기된 게이트 신호(G22)를 출력한다. 이와 같은 방식으로 상기 제2 서브 게이트 회로(420)는 게이트 신호들(G21, G22,..)을 순차적으로 출력한다. 상기 게이트 신호들(G21, G22,..) 각각은 상기 제2 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n+1 게이트 배선(GLn+1)에 제공된다.
상기 제n+1 게이트 배선(GLn+1)과 연결된 제3 스위칭 소자(TR3)는 턴-온 된다. 상기 제3 스위칭 소자(TR3)는 턴-온 되어 상기 제2 액정 커패시터(CLC2)의 제2 서브 전극(SE2)에 인가된 상기 데이터 전압은 상기 다운 커패시터(Cd)에 의해 일부분 쉐어링 된다. 이에 따라, 상기 제2 액정 커패시터(CLC2)에는 상기 데이터 전압 보다 낮은 로우 전압이 인가된다. 상기 프레임의 제2 구간(I2) 동안 상기 제2 액정 커패시터(CLC2)에 일부 방전된 데이터 전압이 충전됨에 따라서 상기 화소부(P)의 제2 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 제1 휘도(H_L) 보다 낮은 제2 휘도(L_L)를 갖는다.
도 2, 도 4 및 도 5b를 참조하면, 상기 3차원 영상 모드시, 상기 타이밍 제어부(200)는 수신된 원신 제어 신호에 기초하여 상기 3차원 영상 모드에 해당하는 타이밍 제어신호를 생성한다. 상기 타이밍 제어신호는 제1 수직개시신호(STV1), 제2 수직개시신호(STV2), 제1 클럭 신호(CPV1), 제2 클럭 신호(CPV2), 제3 클럭 신호(CPV3), 제4 클럭 신호(CPV4), 데이터 인에이블 신호(DE) 등을 생성한다. 상기 3차원 영상 모드시, 상기 제2 수직개시신호(STV2)는 로우 레벨을 유지하는 직류 신호이다.
상기 타이밍 제어부(200)는 상기 데이터 인에이블 신호(DE)에 동기시켜 상기 영상 신호를 1 수평 주기(1H)로 상기 데이터 구동부(300)에 제공한다. 상기 데이터 구동부(300)는 1 수평 주기(1H)로 수신된 상기 영상 신호를 아날로그 형태의 데이터 전압(DATA_V)으로 변환하여 상기 데이터 배선(DL)에 제공한다.
상기 제1 수직개시신호(STV1), 상기 제1 클럭 신호(CPV1) 및 상기 제2 클럭 신호(CPV2)는 상기 제1 서브 게이트 회로(410)에 제공되고, 상기 제2 수직개시신호(STV2), 상기 제3 클럭 신호(CPV3) 및 상기 제4 클럭 신호(CPV4)는 상기 제2 서브 게이트 회로(420)에 제공된다.
상기 제1 서브 게이트 회로(410)에 따른 상기 화소부(P)의 동작은 도 5a에서 설명된 바와 실질적으로 동일하므로 반복되는 설명은 생략한다. 결과적으로 상기 화소부(P)의 상기 제1 서브 영역(SP1) 및 제2 서브 영역(SP2)은 상기 데이터 전압에 해당하는 제1 휘도(H_L)를 갖는다.
한편, 상기 로우 레벨의 직류 신호인, 상기 제2 수직개시신호(STV2)에 따른 상기 화소부(P)의 동작은 다음과 같다.
상기 제2 수직개시신호(STV2)는 제1 스테이지(SRC21)의 입력단자(D)에 수신되고, 상기 제3 클럭 신호(CPV3)는 상기 제1 스테이지(SRC21)의 클럭단자(CT)에 수신된다. 상기 제1 스테이지(SRC21)는 로우 레벨의 상기 제2 수직개시신호(STV2)가 인가됨에 따라서, 실질적으로 동작하지 않고 로우 레벨의 게이트 신호(G21)를 출력한다. 상기 제1 스테이지(SRC21)에서 출력된 로우 레벨의 게이트 신호(G21)는 제2 스테이지(SRC22)의 입력단자(D)에 수신되고, 상기 제4 클럭 신호(CPV4)는 상기 제2 스테이지(SRC22)의 클럭단자(CR)에 수신된다. 상기 제2 스테이지(SRC22)는 로우 레벨의 상기 게이트 신호(G21)가 인가됨으로써 실질적으로 동작하지 않고 로우 레벨의 게이트 신호(G22)를 출력한다. 이와 같은 방식으로 순차적으로 출력되는 상기 제2 서브 게이트 회로(420)는 로우 레벨의 게이트 신호들(G21, G22,..)을 출력한다. 상기 로우 레벨의 게이트 신호들(G21, G22,..) 각각은 상기 제2 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n+1 게이트 배선(GLn+1)에 제공된다.
상기 제n+1 게이트 배선(GLn+1)과 연결된 제3 스위칭 소자(TR3)는 상기 로우 레벨의 제2 서브 게이트 신호에 응답하여 턴-오프 된다. 상기 제3 스위칭 소자(TR3)는 턴-오프 됨으로써 상기 제2 액정 커패시터(CLC2)에 충전된 상기 데이터 전압이 상기 다운 커패시터(Cd)에 의해 쉐어링되지 않는다. 이에 따라서, 상기 프레임의 제2 구간(I2) 동안 상기 제2 액정 커패시터(CLC2)에 충전된 상기 데이터 전압이 그대로 유지한다. 상기 화소부(P)의 제2 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 제1 휘도(H_L)와 실질적으로 동일한 휘도를 가질 수 있다.
이상의 실시예에 따르면, 상기 3차원 영상 모드시, 상기 화소부(P)의 제2 액정 커패시터(CLC2)가 방전되지 않으므로, 상기 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 휘도를 유지할 수 있다. 이에 따라서, 3차원 영상의 휘도를 향상시킬 수 있다.
다음의 [표 1]은 3차원 영상이 FHD 240 Hz로 구동되는 표시 패널에서 표시되는 경우의 풀 화이트에 대한 휘도를 측정한 데이터이다.
[표 1]
Figure 112011024839147-pat00001
상기 [표 1]을 참조하면, 제2 수직개시신호(STV2)가 교류 신호인 일반 조건, 즉 2차원 영상 모드시의 제2 수직개시신호(STV2)와 같은 경우, 상기 풀 화이트에 대한 영상의 휘도는 약 520 nit 였다. 반면, 본 실시예에서와 같이, 마스킹되어 제2 수직개시신호가 로우 레벨의 직류 신호인 경우, 상기 풀 화이트에 대한 영상의 휘도는 약 560 nit 였다. 상기 제2 수직개시신호(STV2)가 로우 레벨의 직류 신호인 경우, 상기 화소부(P)의 상기 제2 액정 커패시터(CLC2)에 충전된 데이터 전압이 다운 커패시터에 의해 쉐어링 되지 않으므로 상기 제2 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 휘도를 유지하게 된다. 이에 따라서 3차원 영상에 대한 휘도를 상승시킬 수 있다.
다음의 [표 2]는 3차원 영상이 FHD 240 Hz로 구동되는 표시 패널에서 액정의 라이징(Rising) 및 폴링 타임(Falling Time)을 측정한 데이터이다.
[표 2]
Figure 112011024839147-pat00002
상기 [표 2]의 측정 데이터는 액정 응답 속도를 향상시키기 위한 오버드라이빙 구동 기술이 적용되지 않은 경우이다.
상기 [표 2]를 참조하여, 상기 제2 수직개시신호(STV2)가 교류 신호인 일반 조건의 경우를 살펴보면, 0 계조에서 16 계조로 변화되는 라이징 타임은 25.5 ms 이었고, 16 계조에서 0 계조로 변화되는 폴링 타임은 2.87 ms 이었다. 0 계조에서 24 계조로 변화되는 라이징 타임은 17.3 ms 이었고, 24 계조에서 0 계조로 변화되는 폴링 타임은 2.7 ms 이었다. 0 계조에서 32 계조로 변화되는 라이징 타임은 17.0 ms 이었고, 32 계조에서 0 계조로 변화되는 폴링 타임은 2.9 ms 이었다. 0 계조에서 40 계조로 변화되는 라이징 타임은 17.7 ms 이었고, 40 계조에서 0 계조로 변화되는 폴링 타임은 3.0 ms 이었다. 0 계조에서 48 계조로 변화되는 라이징 타임은 15.0 ms 이었고, 48 계조에서 0 계조로 변화되는 폴링 타임은 3.2 ms 이었다.
한편, 본 실시예에서와 같이, 제2 수직개시신호(STV2)를 마스킹 된 로우 레벨의 직류 신호인 경우를 살펴보면, 0 계조에서 16 계조로 변화되는 라이징 타임은 25.2 ms 이었고, 16 계조에서 0 계조로 변화되는 폴링 타임은 2.7 ms 이었다. 0 계조에서 24 계조로 변화되는 라이징 타임은 16.7 ms 이었고, 24 계조에서 0 계조로 변화되는 폴링 타임은 2.8 ms 이었다. 0 계조에서 32 계조로 변화되는 라이징 타임은 13.9 ms 이었고, 32 계조에서 0 계조로 변화되는 폴링 타임은 3.0 ms 이었다. 0 계조에서 40 계조로 변화되는 라이징 타임은 11.5 ms 이었고, 40 계조에서 0 계조로 변화되는 폴링 타임은 3.1 ms 이었다. 0 계조에서 48 계조로 변화되는 라이징 타임은 9.2 ms 이었고, 48 계조에서 0 계조로 변화되는 폴링 타임은 3.4 ms 이었다.
이와 같이, 본 실시예에 따르면, 액정의 응답속도 측면에서도 효과가 상승되는 것을 확인할 수 있다. 실제 라이징 응답 속도에서 약 17 %의 상승 효과가 나타났다.
도 6은 본 발명의 다른 실시예에 따른 게이트 구동부에 대한 블록도이다.
도 1 및 도 6을 참조하면, 상기 게이트 구동부(600)는 제1 서브 게이트 회로(610) 및 제2 서브 게이트 회로(620)를 포함한다. 상기 제1 및 제2 서브 게이트 회로들(610, 620)은 상기 표시 패널(100)의 주변 영역(PA)에 형성된다. 상기 표시 패널(100)의 표시 영역(DA)에 형성되는 상기 제1, 제2 및 제3 스위칭 소자들(TR1, TR2, TR3)과 동일한 제조 공정에 의해 상기 주변 영역(PA)에 직접 형성된 복수의 트랜지스터들을 포함한다.
상기 제1 서브 게이트 회로(610)는 복수의 스테이지들을 포함하고, 상기 제1 수직개시신호(STV1), 로우 전압(VOFF), 제1 클럭 신호(CK1) 및 제2 클럭 신호(CK2)를 수신한다.
상기 스테이지들(SRC11, SRC12, SRC13,...) 각각은 제1 입력단자(IN1), 제2 입력단자(IN2), 제3 입력단자(IN3), 전압단자(VSS), 출력단자(OT) 및 캐리단자(CR)를 포함할 수 있다. 상기 제1 입력단자(IN1)는 상기 제1 수직개시신호(STV1) 또는 이전 스테이지의 캐리 신호를 수신한다. 상기 제2 입력단자(IN2)는 상지 제1 클럭 신호(CK1) 또는 제2 클럭 신호(CK2)를 수신한다. 예를 들면, 홀수 번째 스테이지(SRC11)는 상기 제1 클럭 신호(CK1)를 수신하고, 짝수 번째 스테이지(SRC12)는 상기 제2 클럭 신호(CK2)를 수신한다. 상기 제1 클럭 신호(CK1) 및 상기 제2 클럭 신호(CK2)는 지연차를 갖는 서로 다른 신호일 수 있다. 상기 제3 입력단자(IN3)는 다음 스테이지의 게이트 신호를 수신한다. 상기 전압단자(VSS)는 게이트 신호의 로우레벨을 정의하는 로우 전압(VOFF)을 수신한다. 상기 출력단자(OT)는 상기 제1 또는 제2 클럭 신호(CK1 or CK2)에 동기된 게이트 신호를 출력한다. 상기 캐리단자(CR)는 상기 게이트 신호에 동기된 캐리 신호를 출력한다.
상기 제2 서브 게이트 회로(620)는 복수의 스테이지들을 포함하고, 상기 제1 수직개시신호(STV1), 로우 전압(VOFF), 제3 클럭 신호(CK3) 및 제4 클럭 신호(CK4)를 수신한다.
상기 스테이지들(SRC21, SRC22, SRC23,...) 각각은 제1 입력단자(IN1), 제2 입력단자(IN2), 제3 입력단자(IN3), 전압단자(VSS), 출력단자(OT) 및 캐리단자(CR)를 포함할 수 있다. 상기 제1 입력단자(IN1)는 상기 제2 수직개시신호(STV2) 또는 이전 스테이지의 캐리 신호를 수신한다. 상기 제2 입력단자(IN2)는 상지 제3 클럭 신호(CK3) 또는 제4 클럭 신호(CK4)를 수신한다. 예를 들면, 홀수 번째 스테이지(SRC21)는 상기 제3 클럭 신호(CK3)를 수신하고, 짝수 번째 스테이지(SRC22)는 상기 제4 클럭 신호(CK4)를 수신한다. 상기 제3 클럭 신호(CK3) 및 상기 제4 클럭 신호(CK4)는 지연차를 갖는 서로 다른 신호일 수 있다. 상기 제3 클럭 신호(CK3) 및 상기 제4 클럭 신호(CK4)는 지연차를 갖는 서로 다른 신호일 수 있다. 상기 제3 입력단자(IN3)는 다음 스테이지의 게이트 신호를 수신한다. 상기 전압단자(VSS)는 게이트 신호의 로우레벨을 정의하는 로우 전압(VOFF)을 수신한다. 상기 출력단자(OT)는 상기 제3 또는 제4 클럭 신호(CK3 or CK4)에 동기된 게이트 신호를 출력한다. 상기 캐리단자(CR)는 상기 게이트 신호에 동기된 캐리 신호를 출력한다.
도 7a 및 도 7b는 도 6에 도시된 게이트 구동부에 따른 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다. 도 7a는 2차원 영상 모드시 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이고, 도 7b는 3차원 영상 모드시 표시 패널의 구동 방법을 설명하기 위한 타이밍도들이다.
도 2, 도 6 및 도 7a를 참조하면, 상기 2차원 영상 모드시, 상기 타이밍 제어부(200)는 수신된 원신 제어 신호에 기초하여 상기 2차원 영상 모드에 해당하는 타이밍 제어신호를 생성한다. 상기 타이밍 제어신호는 상기 제1 수직개시신호(STV1), 제2 수직개시신호(STV2), 제1 클럭 신호(CK1), 제2 클럭 신호(CK2), 제3 클럭 신호(CK3), 제4 클럭 신호(CK4), 데이터 인에이블 신호(DE) 등을 생성한다.
상기 타이밍 제어부(200)는 상기 데이터 인에이블 신호(DE)에 동기시켜 상기 영상 신호를 1 수평 주기(1H)로 상기 데이터 구동부(300)에 제공한다. 상기 데이터 구동부(300)는 1 수평 주기(1H)로 수신된 상기 영상 신호를 아날로그 형태의 데이터 전압(DATA_V)으로 변환하여 상기 데이터 배선(DL)에 제공한다. 상기 데이터 전압(DATA_V)은 기준 전압(Vcom)에 대해 반전된 양극성(+) 또는 음극성(-)의 전압을 가질 수 있다.
상기 제1 수직개시신호(STV1), 상기 제1 클럭 신호(CK1) 및 상기 제2 클럭 신호(CK2)는 상기 제1 서브 게이트 회로(610)에 제공되고, 상기 제2 수직개시신호(STV2), 상기 제3 클럭 신호(CK3) 및 상기 제4 클럭 신호(CK4)는 상기 제2 서브 게이트 회로(620)에 제공된다.
예를 들면, 상기 제1 수직개시신호(STV1)는 제1 스테이지(SRC11)의 제1 입력단자(IN1)에 수신되고, 상기 제1 클럭 신호(CK1)는 상기 제1 스테이지(SRC11)의 제2 입력단자(IN2)에 수신된다. 상기 제1 스테이지(SRC11)는 상기 제1 수직개시신호(STV1)의 하이 레벨에 응답하여 상기 제1 클럭 신호(CK1)에 동기된 하이 전압(VON)의 게이트 신호(G11)를 출력한다. 상기 캐리단자(CR)는 상기 하이 전압(VON)의 게이트 신호(G11)에 동기된 캐리 신호를 출력한다. 제3 입력단자(IN3)는 제2 스테이지(SRC12)의 캐리 신호를 수신하고, 전압 단자(VSS)는 로우 전압(VOFF)을 수신한다. 상기 제1 스테이지(SRC11)는 상기 제3 입력단자(IN3)에 수신된 캐리 신호에 응답하여 상기 하이 전압(VON)의 게이트 신호(G11)를 상기 로우 전압(VOFF)으로 방전한다. 이와 같은 방식으로 상기 제1 서브 게이트 회로(610)는 게이트 신호들(G11, G12,..)을 순차적으로 출력한다. 상기 게이트 신호들(G11, G12,..) 각각은 상기 제1 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n 게이트 배선(GLn)에 제공된다.
상기 제n 게이트 배선(GLn)과 연결된 상기 제1 서브 영역(SP1)의 제1 스위칭 소자(TR1) 및 상기 제2 서브 영역(SP2)의 제1 스위칭 소자(TR2)는 턴-온 된다. 이에 따라서, 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)에 상기 데이터 배선(DL)에 인가된 상기 데이터 전압이 제공되어 제1 및 제2 액정 커패시터들(CLC1, CLC2)에는 상기 데이터 전압이 충전된다. 즉, 프레임의 제1 구간(I1) 동안 상기 제1 및 제2 액정 커패시터들(CLC1, CLC2)에 상기 데이터 전압이 충전됨으로써 상기 화소부(P)의 상기 제1 서브 영역(SP1) 및 제2 서브 영역(SP2)은 상기 데이터 전압에 해당하는 제1 휘도(H_L)를 갖는다.
이어, 상기 제2 수직개시신호(STV2)는 제1 스테이지(SRC21)의 제1 입력단자(IN1)에 수신되고, 상기 제3 클럭 신호(CK3)는 상기 제1 스테이지(SRC21)의 제2 입력단자(IN2)에 수신된다. 상기 제1 스테이지(SRC21)는 상기 제2 수직개시신호(STV2)의 하이 레벨에 응답하여 상기 제3 클럭 신호(CK3)에 동기된 하이 전압(VON)의 게이트 신호(G21)를 출력한다. 상기 캐리단자(CR)는 상기 하이 전압(VON)의 게이트 신호(G21)에 동기된 캐리 신호를 출력한다. 제3 입력단자(IN3)는 제2 스테이지(SRC22)의 캐리 신호를 수신하고, 전압단자(VSS)는 로우 전압(VOFF)을 수신한다. 상기 제1 스테이지(SRC21)는 상기 제3 입력단자(IN3)에 수신된 캐리 신호에 응답하여 상기 하이 전압(VON)의 게이트 신호(G21)를 상기 로우 전압(VOFF)으로 방전한다. 이와 같은 방식으로 상기 제2 서브 게이트 회로(620)는 게이트 신호들(G21, G22,..)을 순차적으로 출력한다. 상기 게이트 신호들(G21, G22,..) 각각은 제2 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n+1 게이트 배선(GLn+1)에 제공된다.
상기 제n+1 게이트 배선(GLn+1)과 연결된 제3 스위칭 소자(TR3)는 턴-온 된다. 상기 제3 스위칭 소자(TR3)는 턴-온되어 상기 제2 액정 커패시터(CLC2)의 제2 서브 전극(SE2)에 인가된 상기 데이터 전압은 상기 다운 커패시터(Cd)에 의해 일부분 쉐어링 된다. 이에 따라, 상기 제2 액정 커패시터(CLC2)에는 상기 데이터 전압 보다 낮은 로우 전압이 인가된다. 상기 프레임의 제2 구간(I2) 동안 상기 제2 액정 커패시터(CLC2)에 일부 방전된 데이터 전압이 충전됨에 따라서 상기 화소부(P)의 제2 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 제1 휘도(H_L) 보다 낮은 제2 휘도(L_L)를 갖는다.
도 2, 도 6 및 도 7b를 참조하면, 상기 3차원 영상 모드시, 상기 타이밍 제어부(200)는 수신된 원신 제어 신호에 기초하여 상기 3차원 영상 모드에 해당하는 타이밍 제어신호를 생성한다. 상기 타이밍 제어신호는 제1 수직개시신호(STV1), 제2 수직개시신호(STV2), 제1 클럭 신호(CK1), 제2 클럭 신호(CK2), 제3 클럭 신호(CK3), 제4 클럭 신호(CK4), 데이터 인에이블 신호(DE) 등을 생성한다. 상기 3차원 영상 모드시, 상기 제2 수직개시신호(STV2)는 로우 레벨을 유지하는 직류 신호이다.
상기 타이밍 제어부(200)는 상기 데이터 인에이블 신호(DE)에 동기시켜 상기 영상 신호를 1 수평 주기(1H)로 상기 데이터 구동부(300)에 제공한다. 상기 데이터 구동부(300)는 1 수평 주기(1H)로 수신된 상기 영상 신호를 아날로그 형태의 데이터 전압(DATA_V)으로 변환하여 상기 데이터 배선(DL)에 제공한다.
상기 제1 수직개시신호(STV1), 상기 제1 클럭 신호(CK1) 및 상기 제2 클럭 신호(CK2)는 상기 제1 서브 게이트 회로(610)에 제공되고, 상기 제2 수직개시신호(STV2), 상기 제3 클럭 신호(CK3) 및 상기 제4 클럭 신호(CK4)는 상기 제2 서브 게이트 회로(620)에 제공된다.
상기 제1 서브 게이트 회로(610)에 따른 상기 화소부(P)의 동작은 도 7a에서 설명된 바와 실질적으로 동일하므로 반복되는 설명은 생략한다. 결과적으로 상기 화소부(P)의 상기 제1 서브 영역(SP1) 및 제2 서브 영역(SP2)은 상기 데이터 전압에 해당하는 제1 휘도(H_L)를 갖는다.
한편, 상기 로우 레벨의 직류 신호인, 상기 제2 수직개시신호(STV2)에 따른 상기 화소부(P)의 동작은 다음과 같다.
상기 제2 수직개시신호(STV2)는 제1 스테이지(SRC21)의 제1 입력단자(IN1)에 수신되고, 상기 제3 클럭 신호(CK3)는 상기 제1 스테이지(SRC21)의 제2 입력단자(IN2)에 수신된다. 상기 제1 스테이지(SRC21)는 로우 레벨의 상기 제2 수직개시신호(STV2)가 인가됨에 따라서, 실질적으로 동작하지 않고 로우 레벨의 게이트 신호(G21) 및 캐리 신호를 출력한다. 상기 제1 스테이지(SRC21)에서 출력된 상기 로우 레벨의 캐리 신호는 제2 스테이지(SRC22)의 제1 입력단자(IN1)에 수신되고, 상기 제4 클럭 신호(CK4)는 상기 제2 스테이지(SRC22)의 제2 입력단자(IN2)에 수신된다. 상기 제2 스테이지(SRC22)는 상기 로우 레벨의 캐리 신호에 응답하여 실질적으로 동작하지 않고 로우 레벨의 게이트 신호(G22) 및 캐리 신호를 출력한다. 이와 같은 방식으로 순차적으로 출력되는 상기 제2 서브 게이트 회로(620)는 로우 레벨의 게이트 신호들(G21, G22,..)을 출력한다. 상기 로우 레벨의 게이트 신호들(G21, G22,..) 각각은 상기 제2 서브 게이트 신호로서, 상기 화소부(P)의 상기 제n+1 게이트 배선(GLn+1)에 제공된다.
상기 제n+1 게이트 배선(GLn+1)과 연결된 제3 스위칭 소자(TR3)는 상기 로우 레벨의 제2 서브 게이트 신호에 응답하여 턴-오프 된다. 상기 제3 스위칭 소자(TR3)는 턴-오프 됨으로써 상기 제2 액정 커패시터(CLC2)에 충전된 상기 데이터 전압이 상기 다운 커패시터(Cd)에 의해 쉐어링되지 않는다. 이에 따라서, 상기 프레임의 제2 구간(I2) 동안 상기 제2 액정 커패시터(CLC2)에 충전된 상기 데이터 전압이 그대로 유지된다. 상기 화소부(P)의 제2 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 제1 휘도(H_L)와 실질적으로 동일한 휘도를 갖는다.
이상의 실시예에 따르면, 상기 3차원 영상 모드시, 상기 화소부(P)의 제2 액정 커패시터(CLC2)가 방전되지 않으므로, 상기 서브 영역(SP2)은 상기 제1 서브 영역(SP1)의 휘도를 유지할 수 있다. 이에 따라서, 3차원 영상의 휘도를 향상시킬 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 타이밍 제어부의 입출력 신호들의 타이밍도들이다.
도 1 및 도 8을 참조하면, 상기 타이밍 제어부(200)는 3차원 인에이블 신호(3D_En) 및 상기 영상 신호(IN_DATA)를 수신한다.
상기 영상 신호(IN_DATA)는 3차원 영상인 경우, 240 Hz의 주파수로 수신된 좌안용 영상 신호(L), 제1 블랙 영상 신호(B1), 우안용 영상 신호(R) 및 제2 블랙 영상 신호(B2)를 포함한다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)에 기초하여 현재 수신되는 영상 신호에 해당하는 타이밍 제어신호를 생성한다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)가 로우 레벨인 경우, 상기 영상 신호(IN_DATA)를 2차원 영상 신호로 판단하고, 2차원 영상 모드에 대응하는 타이밍 제어신호를 생성한다. 상기 2차원 영상 모드의 타이밍 제어신호는 제1 수직개시신호(STV1) 및 제2 수직개시신호(STV2)를 포함할 수 있다. 상기 제1 수직개시신호(STV1)는 프레임 주기를 갖는 교류 신호이고, 상기 제2 수직개시신호(STV2)는 상기 제1 수직개시신호(STV1)에 대해 지연된 프레임 주기를 갖는 교류 신호이다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)가 하이 레벨인 경우, 상기 영상 신호(IN_DATA)를 3차원 영상 신호로 판단하고, 3차원 영상 모드에 대응하는 타이밍 제어신호를 생성한다. 상기 3차원 영상 모드의 타이밍 제어신호는 제1 수직개시신호(STV1) 및 제2 수직개시신호(STV2)를 포함할 수 있다. 상기 제1 수직개시신호(STV1)는 상기 2차원 영상 모드와 실질적으로 동일한 프레임 주기를 갖는 교류 신호이고, 상기 제2 수직개시신호(STV2)는 상기 로우 레벨로 유지되는 직류 신호이다.
상기 타이밍 제어부(200)는 상기 3차원 인에이블 신호(3D_En)에 기초하여 설정구간 이후부터 240 Hz의 주파수로 제N 프레임(F_N)에는 상기 좌안용 영상 신호(L)를 출력하고, 제N+1 프레임(F_N+1)에는 상기 제1 블랙 영상 신호(B1)를 출력하지 않고, 제N+2 프레임(F_N+2)에는 상기 우안용 영상 신호(R)를 출력하고, 제N+3 프레임(F_N+3)에는 상기 제2 블랙 영상 신호(B2)를 출력하지 않는다(OUT_DATA). 여기서는 주파수가 240 Hz 인 경우를 예로 하였으나, 주파수는 240 Hz 이상으로 다양하게 설정될 수 있다.
상기 데이터 구동부(300)는 상기 타이밍 제어부(200)로부터 출력된 영상 신호를 데이터 전압으로 변환하여 상기 표시 패널(100)에 출력한다. 상기 3차원 영상 모드시, 상기 데이터 구동부(300)는 제N 프레임(F_N)에는 상기 좌안용 영상 신호(L)를 데이터 전압으로 변환하여 상기 표시 패널(100)에 출력하고, 제N+1 프레임(F_N+1)에는 상기 표시 패널(100)에 데이터 전압을 출력하지 않는다. 그리고, 상기 데이터 구동부(300)는 제N+2 프레임(F_N+2)에는 상기 우안용 영상 신호(R)를 데이터 전압으로 변환하여 상기 표시 패널(100)에 출력하고, 제N+3 프레임(F_N+3)에는 상기 표시 패널(100)에 데이터 전압을 출력하지 않는다.
상기 게이트 구동부(400)는 앞서 설명된 바와 같이, 상기 2차원 영상 모드에서는 교류 신호인 제1 및 제2 수직개시신호(STV1, STV2)에 이용하여 생성된 1 수평 주기(H1) 동안 하이 레벨을 갖는 제1 서브 게이트 신호 및 제2 서브 게이트 신호를 상기 표시 패널(100)의 상기 화소부(P)에 제공한다. 상기 3차원 영상 모드에서는 교류 신호인 제1 수직개시신호(STV1)에 기초하여 생성된 1 수평 주기(1H) 동안 하이 레벨을 갖는 제1 서브 게이트 신호를 상기 표시 패널(100)의 상기 화소부(P)에 제공하고 반면, 직류 신호인 제2 수직개시신호(STV2)에 기초하여 생성된 로우 레벨을 제2 서브 게이트 신호를 상기 표시 패널(100)의 상기 화소부(P)에 제공한다.
이에 따라서, 상기 화소부(P)는 상기 제N 프레임(F_N) 및 제N+2 프레임(F_N+2)에는 상기 제2 서브 영역(SP2)이 2차원 영상 모드에 비해 고휘도로 구동됨으로써 3차원 영상의 휘도를 향상시킬 수 있다.
또한, 상기 화소부(P)는 상기 제N+1 프레임(F_N+1) 및 제N+3 프레임(F_N+3)에는 블랙 데이터 전압이 제공되지 않으므로, 상기 제N+1 프레임(F_N+1) 및 제N+3 프레임(F_N+3)에 블랙 데이터 전압이 인가되는 경우에 비해 액정의 응답 속도를 향상시킬 수 있다. 예컨대, 상기 제N+1 프레임(F_N+1)에 블랙 데이터 전압이 상기 화소부(P)에 인가되는 경우, 상기 제N 프레임(F_N)에 인가된 데이터 전압에 의해 배열된 상기 액정 분자들이 상기 블랙 데이터 전압에 의해 재배열된다. 이후, 제N+2 프레임(F_N+2)에 우안용 데이터 전압이 인가되면 상기 블랙 데이터 전압에 의해 배열된 상기 액정 분자들이 상기 우안용 데이터 전압에 의해 재배열된다. 이때 액정의 응답 속도(라이징 타임)가 늦어질 수 있다. 따라서, 상기 제N+1 프레임(F_N+1) 및 제N+3 프레임(F_N+3)에 상기 화소부(P)에 상기 블랙 데이터 전압을 제공하지 않음으로써 액정 응답 속도를 향상시킬 수 있다.
이상의 본 발명의 실시예들에 따르면, 화소부의 제1 서브 영역은 상대적으로 고휘도로 구동되고 상기 화소부의 제2 서브 영역은 상대적으로 저휘도로 구동되는 표시 패널에 3차원 영상을 표시하는 경우, 3차원 영상 모드시 저휘도로 구동되는 상기 제2 서브 영역을 상기 제1 서브 영역과 동일한 휘도로 구동시킴으로써 3차원 영상의 휘도 및 응답 속도를 향상시킬 수 있다.
또한, 수신되는 3차원 영상 신호가 좌안용 영상 신호, 우안용 영상 신호 및 블랙 영상 신호를 포함하는 경우, 상기 좌안용 또는 우안용 영상 신호의 프레임 구간에서는 상기 제2 서브 영역을 상기 제1 서브 영역과 동일한 휘도가 되도록 구동시키고, 상기 블랙 영상 신호의 프레임 구간에서는 상기 화소부에 블랙 데이터 전압을 차단시킴으로써 상기 3차원 영상의 휘도 및 응답 속도를 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 패널 200 : 타이밍 제어부
300 ; 데이터 구동부 400, 600 : 게이트 구동부
P : 화소부 SP1, SP2 : 제1 및 제2 서브 영역
410, 610 : 제1 서브 게이트 회로 420, 620 : 제2 서브 게이트 회로
TR1, TR2, TR3 : 제1, 제2 및 제 스위칭 소자들
CLC1, CLC2 : 제1 및 제2 액정 커패시터들
Cd : 다운 커패시터

Claims (23)

  1. 2차원 영상 모드시 화소부의 복수의 서브 영역들 간에 휘도 차를 갖도록 상기 화소부를 구동하는 단계; 및
    3차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차가 상기 2차원 영상 모드시 상기 화소부의 서브 영역들 간의 휘도 차보다 작도록 상기 화소부를 구동하는 단계를 포함하고,
    상기 화소부는
    제1 서브 영역에 형성되고, 제1 스위칭 소자를 통해 데이터 배선과 제n 게이트 배선(n은 자연수)에 연결된 제1 액정 커패시터;
    제2 서브 영역에 형성되고, 제2 스위칭 소자를 통해 상기 데이터 배선과 상기 제n 게이트 배선에 연결된 제2 액정 커패시터; 및
    상기 제2 액정 커패시터 및 제n+1 게이트 배선에 연결되고, 제3 스위칭 소자를 통해 상기 제2 액정 커패시터에 인가되는 전압을 분할하는 다운 커패시터를 포함하는 표시 패널의 구동 방법.
  2. 제1항에 있어서, 상기 3차원 영상 모드시 상기 화소부를 구동하는 단계는
    상기 서브 영역들의 휘도가 동일하도록 상기 화소부를 구동하는 것을 특징으로 하는 표시 패널의 구동 방법.
  3. 제1항에 있어서, 수신된 영상 신호의 영상 모드를 판단하는 단계; 및
    상기 영상 모드에 따라서 제1 수직개시신호 및 제2 수직개시신호를 생성하는 단계를 더 포함하는 표시 패널의 구동 방법.
  4. 제3항에 있어서, 상기 2차원 영상 모드시 상기 화소부를 구동하는 단계는,
    하이 레벨 및 로우 레벨을 갖는 상기 제1 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성하는 단계;
    상기 하이 레벨의 제1 서브 게이트 신호에 응답하여 상기 제1 액정 커패시터 및 상기 제2 액정 커패시터에 데이터 전압을 충전하는 단계;
    하이 레벨 및 로우 레벨을 갖는 상기 제2 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제2 서브 게이트 신호를 생성하는 단계; 및
    상기 하이 레벨의 제2 서브 게이트 신호에 응답하여 상기 제2 액정 커패시터에 충전된 상기 데이터 전압의 일부를 방전하는 단계를 포함하는 표시 패널의 구동 방법.
  5. 제3항에 있어서, 상기 3차원 영상 모드시 상기 화소부를 구동하는 단계는,
    하이 레벨 및 로우 레벨을 갖는 상기 제1 수직개시신호를 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성하는 단계; 및
    상기 하이 레벨의 제1 서브 게이트 신호에 응답하여 상기 제1 액정 커패시터 및 상기 제2 액정 커패시터에 데이터 전압을 충전하는 단계;
    로우 레벨의 상기 제2 수직개시신호에 기초하여 로우 레벨의 제2 서브 게이트 신호를 생성하는 단계; 및
    상기 로우 레벨의 제2 서브 게이트 신호에 응답하여 상기 제2 액정 커패시터에 충전된 상기 데이터 전압을 유지하는 단계를 포함하는 표시 패널의 구동 방법.
  6. 제5항에 있어서, 상기 3차원 영상 모드시 상기 화소부를 구동하는 단계는,
    좌안용 영상 신호의 프레임 구간과 우안용 영상 신호의 프레임 구간 사이의 블랙 영상 신호의 프레임 구간에서, 상기 화소부에 상기 블랙 영상 신호에 대응하는 상기 데이터 전압을 차단하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  7. 프레임의 제1 구간 동안, 화소부의 제1 액정 커패시터와 상기 화소부의 제2 액정 커패시터 각각에 데이터 전압을 충전하는 단계; 및
    2차원 영상 모드 또는 3차원 영상 모드에 따라서 상기 프레임의 제2 구간 동안, 상기 제2 액정 커패시터에 충전된 상기 데이터 전압을 일부 방전하거나 또는 유지하는 단계를 포함하는 표시 패널의 구동 방법.
  8. 제7항에 있어서, 상기 3차원 영상 모드시 좌안용 영상 신호의 프레임 구간과 우안용 영상 신호의 프레임 구간사이의 블랙 영상 신호의 프레임 구간에서, 상기 제1 및 제2 액정 커패시터에 상기 블랙 영상 신호에 대응하는 데이터 전압을 차단하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  9. 복수의 화소부들을 포함하는 표시 패널; 및
    2차원 영상 모드시 제1 휘도를 갖는 제1 서브 영역과 상기 제1 휘도 보다 낮은 제2 휘도를 갖는 제2 서브 영역으로 각 화소부를 분할하여 구동하고, 3차원 영상 모드시 상기 제1 및 제2 서브 영역들이 동일한 휘도를 갖도록 상기 화소부를 구동하는 패널 구동부를 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 화소부는
    상기 제1 서브 영역에 형성되고, 제1 스위칭 소자를 통해 데이터 배선과 제n 게이트 배선(n은 자연수)에 연결된 제1 액정 커패시터;
    상기 제2 서브 영역에 형성되고, 제2 스위칭 소자를 통해 상기 데이터 배선과 상기 제n 게이트 배선에 연결된 제2 액정 커패시터; 및
    상기 제2 액정 커패시터 및 제n+1 게이트 배선에 연결되고, 제3 스위칭 소자를 통해 상기 제2 액정 커패시터에 인가되는 전압을 분할하는 다운 커패시터를 포함하는 표시 장치.
  11. 제10항에 있어서, 상기 패널 구동부는
    수신된 영상 신호의 영상 모드에 따라서 제1 수직개시신호 및 제2 수직개시신호를 생성하는 타이밍 제어부;
    상기 제1 수직개시신호에 기초하여 제1 서브 게이트 신호를 생성하는 제1 서브 게이트 회로 및 상기 제2 수직개시신호에 기초하여 제2 서브 게이트 신호를 생성하는 제2 서브 게이트 회로를 포함하는 게이트 구동부; 및
    상기 영상 신호를 데이터 전압으로 변환하는 데이터 구동부를 포함하고,
    상기 제1 서브 게이트 신호는 상기 제n 게이트 배선에 제공되고, 상기 제2 서브 게이트 신호는 상기 제n+1 게이트 배선에 제공되고, 상기 데이터 전압은 상기 데이터 배선에 제공되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 타이밍 제어부는
    상기 2차원 영상 모드시 하이 레벨과 로우 레벨을 갖는 교류 신호인 상기 제1 수직개시신호 및 상기 제2 수직개시신호를 생성하고,
    상기 3차원 영상 모드시 하이 레벨 및 로우 레벨을 갖는 교류 신호인 제1 수직개시신호와 로우 레벨의 직류 신호인 제2 수직개시신호를 생성하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 2차원 영상 모드시 상기 제1 수직개시신호와 상기 제2 수직개시신호는 지연차를 갖는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 타이밍 제어부는
    제1 클럭 신호 및 상기 제1 클럭 신호와 다른 제2 클럭 신호를 생성하여 상기 제1 서브 게이트 회로에 제공하고,
    제3 클럭 신호 및 상기 제3 클럭 신호와 다른 제4 클럭 신호를 생성하여 상기 제2 서브 게이트 회로에 제공하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제1 서브 게이트 회로는
    상기 2차원 영상 모드 및 상기 3차원 영상 모드시, 상기 교류 신호인 상기 제1 수직개시신호에 기초하여 하이 레벨 및 로우 레벨을 갖는 제1 서브 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서, 상기 제2 서브 게이트 회로는
    상기 2차원 영상 모드시 상기 교류 신호인 상기 제1 수직개시신호를 기초로 하이 레벨 및 로우 레벨을 갖는 제2 서브 게이트 신호를 생성하고,
    상기 3차원 영상 모드시 상기 직류 신호인 상기 제2 수직개시신호를 기초로 로우 레벨의 제2 서브 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치.
  17. 제14항에 있어서, 상기 제1 또는 제2 서브 게이트 신호의 하이 레벨은 상기 제1, 제2, 제3 또는 제4 클럭 신호의 하이 레벨과 동일한 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 제1 및 제2 서브 게이트 회로들 각각에는 오프 전압이 인가되고,
    상기 제1 또는 제2 서브 게이트 신호의 로우 레벨은 상기 오프 전압의 레벨과 동일한 것을 특징으로 하는 표시 장치.
  19. 제11항에 있어서, 상기 타이밍 제어부는 상기 3차원 영상 모드시 좌안용 영상 신호 및 우안용 영상 신호들 각각을 프레임 단위로 수신하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 타이밍 제어부는 상기 3차원 영상 모드시 제N(N은 자연수) 프레임에 좌안용 영상 신호를 수신하고, 제N+1 프레임에 좌안용 영상 신호를 수신하고, 제N+2 프레임에 우안용 영상 신호를 수신하고, 제N+3 프레임에 우안용 영상 신호를 수신하는 것을 특징으로 하는 표시 장치.
  21. 제11항에 있어서, 상기 타이밍 제어부는
    상기 3차원 영상 모드시 좌안용 영상 신호, 우안용 영상 신호 및 블랙 영상 신호 각각을 프레임 단위로 수신하는 것을 특징으로 하는 표시 장치.
  22. 제21항에 있어서, 상기 타이밍 제어부는
    상기 3차원 영상 모드시 제N(N은 자연수)프레임에 좌안용 영상 신호를 수신하고, 제N+1 프레임에 블랙 영상 신호를 수신하고, 제N+2 프레임에 우안용 영상 신호를 수신하고, 제N+3 프레임에 블랙 영상 신호를 수신하는 것을 특징으로 하는 표시 장치.
  23. 제22항에 있어서, 상기 데이터 구동부는 상기 제N+1 프레임 및 상기 제N+3 프레임에서 상기 화소부에 상기 블랙 영상 신호에 대응하는 상기 데이터 전압을 차단하는 것을 특징으로 하는 표시 장치.
KR1020110031464A 2011-04-06 2011-04-06 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 Expired - Fee Related KR101813517B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110031464A KR101813517B1 (ko) 2011-04-06 2011-04-06 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US13/242,098 US8860770B2 (en) 2011-04-06 2011-09-23 Method of driving a display panel and a display apparatus performing the method
EP11191444.6A EP2509329A3 (en) 2011-04-06 2011-11-30 Method of driving a display panel and a display apparatus performing the method
JP2011268731A JP6081698B2 (ja) 2011-04-06 2011-12-08 表示パネルの駆動方法及びそれを実行する表示装置
CN201210005273.6A CN102740090B (zh) 2011-04-06 2012-01-06 驱动显示面板的方法和执行所述方法的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031464A KR101813517B1 (ko) 2011-04-06 2011-04-06 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20120113839A KR20120113839A (ko) 2012-10-16
KR101813517B1 true KR101813517B1 (ko) 2018-01-02

Family

ID=45421848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031464A Expired - Fee Related KR101813517B1 (ko) 2011-04-06 2011-04-06 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Country Status (5)

Country Link
US (1) US8860770B2 (ko)
EP (1) EP2509329A3 (ko)
JP (1) JP6081698B2 (ko)
KR (1) KR101813517B1 (ko)
CN (1) CN102740090B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101194620B1 (ko) * 2004-03-26 2012-10-29 이데미쓰 유니테크 가부시키가이샤 투명 폴리프로필렌계 시트의 제조 방법 및 투명폴리프로필렌계 시트
KR101493555B1 (ko) * 2011-09-07 2015-02-16 엘지디스플레이 주식회사 입체 영상 표시장치
KR102018191B1 (ko) * 2011-11-08 2019-10-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI475533B (zh) * 2012-07-18 2015-03-01 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
US20140035894A1 (en) * 2012-08-03 2014-02-06 Shenzhen China Star Optoelectronics Technology Co. Ltd. Three-Dimension LCD and the Driving Method
CN103439798B (zh) 2013-08-30 2016-04-06 京东方科技集团股份有限公司 立体显示装置驱动方法及设备、立体显示装置及立体眼镜
CN103454823B (zh) * 2013-09-09 2016-01-06 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103760725B (zh) * 2013-12-25 2016-08-17 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板和驱动方法
CN103941442B (zh) * 2014-04-10 2016-07-20 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN104103229B (zh) * 2014-06-30 2016-11-23 上海天马微电子有限公司 Tft阵列基板、显示面板及显示装置
CN104345513B (zh) * 2014-11-17 2018-06-19 深圳市华星光电技术有限公司 一种阵列基板和液晶显示面板及其驱动方法
KR102266133B1 (ko) * 2014-11-17 2021-06-18 삼성디스플레이 주식회사 전계발광 디스플레이 장치, 이를 포함하는 시스템 및 그 구동 방법
KR102486445B1 (ko) 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
KR102519397B1 (ko) * 2016-05-25 2023-04-12 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
CN110379362B (zh) * 2018-08-10 2021-03-30 友达光电股份有限公司 显示装置的驱动方法
US11676521B2 (en) * 2020-06-16 2023-06-13 Xiamen Tianma Micro-Electronics Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204389A (ja) 2009-03-03 2010-09-16 Sony Corp 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514859B (en) 2000-07-04 2002-12-21 Hannstar Display Corp Signal processing method of timing controller for liquid crystal display module
KR100973807B1 (ko) 2003-07-14 2010-08-03 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100961958B1 (ko) 2003-11-10 2010-06-10 삼성전자주식회사 액정 표시 장치의 구동 장치
KR100708838B1 (ko) * 2004-06-30 2007-04-17 삼성에스디아이 주식회사 입체 영상 표시 장치 및 그 구동 방법
KR20060089829A (ko) 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치 및 그 구동 방법
JPWO2007091365A1 (ja) * 2006-02-06 2009-07-02 シャープ株式会社 表示装置、アクティブマトリクス基板、液晶表示装置、テレビジョン受像機
KR20070100537A (ko) * 2006-04-07 2007-10-11 삼성전자주식회사 액정 표시 장치 및 그것의 구동방법
JP2009049751A (ja) * 2007-08-21 2009-03-05 Toshiba Corp 立体画像表示装置
KR101354329B1 (ko) * 2009-04-17 2014-01-22 엘지디스플레이 주식회사 영상표시장치
KR101279120B1 (ko) * 2009-05-15 2013-06-26 엘지디스플레이 주식회사 영상표시장치
US20110234605A1 (en) * 2010-03-26 2011-09-29 Nathan James Smith Display having split sub-pixels for multiple image display functions
WO2012063830A1 (ja) * 2010-11-09 2012-05-18 シャープ株式会社 液晶表示装置、表示装置およびゲート信号線駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204389A (ja) 2009-03-03 2010-09-16 Sony Corp 表示装置

Also Published As

Publication number Publication date
CN102740090A (zh) 2012-10-17
JP6081698B2 (ja) 2017-02-15
US8860770B2 (en) 2014-10-14
EP2509329A2 (en) 2012-10-10
EP2509329A3 (en) 2014-11-05
JP2012220947A (ja) 2012-11-12
KR20120113839A (ko) 2012-10-16
CN102740090B (zh) 2016-02-03
US20120256977A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101813517B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101970537B1 (ko) 표시 장치
CN102855853B (zh) 三维图像显示装置及其驱动方法
JP5685101B2 (ja) 立体映像表示装置
KR101804890B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101738476B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101906402B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101685590B1 (ko) 입체 영상 표시 장치
US9196220B2 (en) Three-dimensional image display apparatus and method of driving the same
KR20100032284A (ko) 입체 영상 표시 방법 및 장치
US9787975B2 (en) Method for displaying stereoscopic image and display apparatus for performing the same
KR20170084293A (ko) 어레이 기판과 액정 디스플레이 패널 및 그 구동 방법
US8854440B2 (en) Three dimensional image display device and a method of driving the same
US8803864B2 (en) Method of driving a display panel and a display apparatus performing the method
US9344709B2 (en) Display control circuit, liquid crystal display device including the same, and display control method
CN102201208B (zh) 液晶显示器及其控制方法
KR101921963B1 (ko) 표시장치 및 이의 구동방법
KR101696255B1 (ko) 액정표시장치 및 그 구동방법
US20130093755A1 (en) Method For Displaying Stereoscopic Image And Corresponding Stereoscopic Image Displaying Device
KR20130014194A (ko) 입체영상 액정표시장치 및 이의 구동방법
KR20130013875A (ko) 입체영상 표시장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20201223

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20201223