[go: up one dir, main page]

KR101813407B1 - 복합 전자 부품 및 그 실장 기판 - Google Patents

복합 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR101813407B1
KR101813407B1 KR1020160152725A KR20160152725A KR101813407B1 KR 101813407 B1 KR101813407 B1 KR 101813407B1 KR 1020160152725 A KR1020160152725 A KR 1020160152725A KR 20160152725 A KR20160152725 A KR 20160152725A KR 101813407 B1 KR101813407 B1 KR 101813407B1
Authority
KR
South Korea
Prior art keywords
capacitor body
composite
width
external electrodes
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160152725A
Other languages
English (en)
Inventor
김호윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160152725A priority Critical patent/KR101813407B1/ko
Priority to US15/436,085 priority patent/US10043613B2/en
Application granted granted Critical
Publication of KR101813407B1 publication Critical patent/KR101813407B1/ko
Priority to US15/880,169 priority patent/US10446322B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 서로 대향하는 제3 및 제4 면, 서로 대향하는 제5 및 제6면을 포함하며, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 외부 전극 및 상기 커패시터 바디의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 외부 전극; 상기 커패시터 바디의 제2 면에서 상기 제1 및 제2 외부 전극 사이에 배치된 방전부; 및 상기 커패시터 바디의 제2 면에서, 상기 제1 및 제2 외부 전극과 상기 방전부 상에 배치된 보호층; 을 포함하는 복합체; 및 상기 복합체의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 도전성 수지층; 및 상기 복합체의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 도전성 수지층; 을 포함하며, 상기 커패시터 바디의 제1 면에 형성된 상기 제1 및 제2 외부 전극의 폭이 상기 제1 및 제2 도전성 수지층에서 커패시터 바디의 제1 면 측에 형성된 부분의 폭 보다 각각 큰 복합 전자 부품 및 그 실장 기판을 제공한다.

Description

복합 전자 부품 및 그 실장 기판 {Composite electronic component and board for mounting the same}
본 발명은 복합 전자 부품 및 그 실장 기판에 관한 것이다.
최근 휴대용 전자기기에서 전도성을 가지는 금속 소재의 케이스를 이용하는 경향이 높아지고 있다. 특히, 심미성과 강도를 향상시키는 등의 목적으로 인해, 최근 휴대용 전자기기의 전면을 금속프레임으로 제조하는 경우가 증가하고 있다.
이에 전자기기의 내부 및 외부에서 전기적 충격을 차단할 필요성이 높아지고 있다. 즉, 외부의 정전기(ESD; Electrostatic discharge)로부터 내부의 전자부품을 보호하거나 또는 내부전원에 의한 사용자의 감전을 방지할 수 있는 수단의 필요성이 더욱 높아지는 실정이다.
한국공개특허 2015-0135909 한국공개특허 2015-0018650 일본공개특허 2016-157896
본 발명의 목적은, 정전기에 대한 내구성이 뛰어난 복합 전자 부품 및 그 실장 기판을 제공하는데 있다.
본 발명의 일 측면은, 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6면을 포함하며, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 외부 전극 및 상기 커패시터 바디의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 외부 전극; 상기 커패시터 바디의 제2 면에서 상기 제1 및 제2 외부 전극 사이에 배치된 방전부; 및 상기 커패시터 바디의 제2 면에서, 상기 제1 및 제2 외부 전극과 상기 방전부 상에 배치된 보호층; 를 포함하는 복합체을 포함하며, 상기 복합체의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 도전성 수지층; 및 상기 복합체의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 도전성 수지층; 을 포함하며, 상기 커패시터 바디의 제1 면에 형성된 상기 제1 및 제2 외부 전극의 폭이 상기 제1 및 제2 도전성 수지층에서 커패시터 바디의 제1 면 측에 형성된 부분의 폭 보다 각각 큰 복합 전자 부품을 제공한다.
본 발명의 일 실시 형태에 따르면, 정전기에 대한 내구성이 뛰어난 복합 전자 부품 및 그 실장 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 복합 전자 부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 X-Y방향 단면도이다.
도 3a 및 도 3b는 도 1에 적용되는 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 4는 본 발명의 일 실시 예에 따른 복합 전자 부품에서 커패시터 바디에 제1 및 제2 외부 전극이 형성된 것을 도시한 사시도이다.
도 5는 도 4에 방전부가 더 형성된 것을 도시한 사시도이다.
도 6은 도 5에 보호층이 더 형성된 것을 도시한 사시도이다.
도 7은 도 1에 도금층이 더 형성된 것을 도시한 사시도이다.
도 8은 도 7의 I-I'선 단면도이다.
도 9는 본 발명의 복합 전자 부품의 도금층이 변형된 다른 실시 예를 도시한 단면도이다.
도 10은 도 7의 복합 전자 부품이이 기판에 실장된 모습을 도시한 단면도이다.
본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
복합 전자 부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
도 1은 본 발명의 일 실시 예에 따른 복합 전자 부품을 개략적으로 도시한 사시도이고, 도 2는 도 1의 X-Y방향 단면도이고, 도 3a 및 도 3b는 도 1에 적용되는 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 4는 본 발명의 일 실시 예에 따른 복합 전자 부품에서 커패시터 바디에 제1 및 제2 외부 전극이 형성된 것을 도시한 사시도이고, 도 5는 도 4에 방전부가 더 형성된 것을 도시한 사시도이고, 도 6은 도 5에 보호층이 더 형성된 것을 도시한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 복합 전자 부품(100)에 있어서, '길이 방향'은 도 1의 'X' 방향, '폭 방향'은 'Y' 방향, '두께 방향'은 'Z' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
한편, 복합 전자 부품(100)의 길이, 폭 및 두께 방향은 후술하는 바와 같이, 커패시터 바디 및 ESD(Electro Static Discharge) 보호 소자의 길이, 폭 및 두께 방향과 동일한 것으로 정의하도록 한다.
또한, 본 발명의 일 실시 예에서, 복합 전자 부품(100)은 Z방향으로 서로 대향하는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 제5 및 제6면(5, 6)을 가질 수 있다. 또한, 복합 전자 부품(100)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 복합 전자 부품(100)의 Z방향의 제1 및 제2 면(1, 2), X방향의 제3 및 제4 면(3, 4), Y방향의 제5 및 제6 면(5, 6)은 후술하는 바와 같이, 커패시터 바디 및 ESD(Electro Static Discharge) 보호 소자의 제1 내지 제6 면과 각각 동일한 방향의 면으로 정의하도록 한다.
한편, 복합 전자 부품(100)은 커패시터와 ESD(Electro Static Discharge) 보호 소자가 결합된 형태로서, 커패시터의 상부에 ESD(Electro Static Discharge) 보호 소자가 결합되어 있는 경우 복합 전자 부품(100)의 하면은 커패시터의 하면으로 정의되며, 복합 전자 부품(100)의 상면은 상기 ESD(Electro Static Discharge) 보호 소자의 상면으로 정의될 수 있다.
도 1 내지 도 도 6을 참조하면, 본 발명의 일 실시 예에 따른 복합 전자 부품(100)은 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하는 커패시터 바디(110), 커패시터 바디(100) 상에 배치된 제1 및 제2 외부 전극(131, 132), 제1 및 제2 외부 전극(131, 132) 사이에 배치된 방전부(140) 및 보호층(150)을 포함하는 복합체를 포함한다.
즉, 상기 복합체는 커패시터 바디(110)와 ESD(Electro Static Discharge) 보호 소자가 결합되어 형성될 수 있으며, 이러한 복합체의 형성 방법은 특별히 제한되지 않는다.
여기서, 상기 ESD 보호 소자란 제1 및 제2 외부 전극(131, 132) 중 커패시터 바디(110)의 제2 면(2)에 형성된 부분과, 방전부(140) 및 보호층(150)을 포함하는 것을 의미한다.
예를 들면, 커패시터 바디(110)의 제2 면(2)에 제1 및 제2 외부 전극(131, 132)의 밴드부, 방전부(140) 및 보호층(150)을 순차적으로 배치하여 상기 복합체를 형성할 수 있다.
즉, 본 실시 예의 복합 전자 부품(100)은 적층형 커패시터와 ESD(Electro Static Discharge) 보호 소자가 결합되고, 제1 및 제2 도전성 수지층(133, 134)을 더 포함하는 것이다.
본 실시 예에서, 적층형 커패시터는 신호 인터페이스(Signal Interface), IC Block 또는 통신 라인(Line)에서 저주파의 노이즈 성분을 필터링하는 역할을 수행할 수 있다.
이하에서는 상기 복합체를 구성하는 커패시터 바디(110)와 ESD(Electro Static Discharge) 보호 소자에 대하여 각각 설명하도록 한다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층하여 형성되며, 커패시터 바디(110)의 내부에는 복수의 제1 및 제2 내부 전극(121, 122)이 유전체층(111)을 사이에 두고 서로 분리되게 번갈아 배치될 수 있다.
이때, 커패시터 바디(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111)끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
또한, 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린 시트를 소성하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서, 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 내부 전극(121)은 커패시터 바디(110)의 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 커패시터 바디(110)의 제4 면(4)을 통해 노출된다.
이러한 제1 및 제2 내부 전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 세라믹 그린 시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법 등을 통하여 도전성 페이스트로 내부 전극을 인쇄하여 형성할 수 있다.
이후, 제1 및 제2 내부 전극(121, 122)이 인쇄된 세라믹 그린 시트를 번갈아 적층하고 소성하여 커패시터 바디(110)를 형성할 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b, 131c)를 포함한다. 제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 형성되고, 제1 내부 전극(121)의 노출된 부분과 접속된다. 제1 밴드부(131b, 131c)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1-2, 5-6)의 일부까지 연장되게 형성된다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b, 132c)를 포함한다. 제2 접속부(132a)는 커패시터 바디(110)의 제4 면(4)에 형성되고, 제2 내부 전극(122)의 노출된 부분과 접속된다. 제2 밴드부(132b, 132c)는 제2 접속부(132a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1-2, 5-6)의 일부까지 연장되게 형성된다.
예컨대, 커패시터 바디(110)의 X방향의 길이가 1mm인 경우, 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제1 면(1)에 형성되는 제1 및 제2 밴드부(131b, 132b)의 X방향의 길이는 각각 100 내지 400㎛일 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다. 또한, 상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
한편, 제1 및 제2 외부 전극(131, 132)을 형성하는 방법은 특별히 제한되지 않으며, 커패시터 바디(110)를 디핑(dipping)하여 형성할 수 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
본 실시 예의 ESD(Electro Static Discharge) 보호 소자는 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131c, 132c) 중 커패시터 바디(110)의 제2 면에 형성된 부분과, 방전부(140) 및 보호층(150)을 포함한다.
이때, 제1 및 제1 외부 전극(131, 132)은 커패시터 바디(110)의 제2 면에 형성된 제1 및 제2 밴드부(131c, 132c)의 X방향의 길이가 커패시터 바디(110)의 제1 면에 형성된 제1 및 제2 밴드부(131b, 132b)의 길이 보다 상대적으로 더 길게 형성될 수 있다.
방전부(140)는 전도성 고분자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 상기 전도성 고분자는 특별히 제한되는 것은 아니나, 예를 들어 실리콘(Silicone)계 수지일 수 있다.
상기 전도성 고분자는 커넥터에서 시스템 또는 IC로 신호가 전달되는 신호 인터페이스(Signal Interface)나 전원단의 IC Block 또는 통신 라인(Line)에서 입력되는 신호 전압이 정격 전압(회로 전압) 수준인 경우에는 부도체의 특성을 가지나, 순간적으로 ESD 등의 과전압이 발생할 경우 도체의 특성을 가진다.
상기 ESD 등의 과전압 발생시 도체의 특성을 갖는 방전부(140)으로 인해 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131c, 132c)가 서로 쇼트(short) 될 수 있다.
이로 인하여, 상기 ESD 등의 과전압은 상기 ESD(Electro Static Discharge) 보호 소자를 통해 접지로 바이패스(by pass)되며, 이로써 상기 신호 인터페이스(Signal Interface)나 IC Block 또는 통신 라인(Line)을 보호할 수 있다.
한편, 본 실시 예에서는, 방전부(140)가 실리콘(Silicone)계 수지인 전도성 고분자를 포함하기 때문에 상기 ESD(Electro Static Discharge) 보호 소자는 커패시터 바디(110)의 외부 면에 결합하여야 하며, 커패시터 바디(110)의 내부에 배치될 수 없다.
그 이유는 상기 실리콘(Silicone)계 수지는 비점(Boiling point)이 커패시터 바디(110)의 소성 온도보다 훨씬 낮기 때문에 커패시터 바디(110)의 내부에 배치될 경우 증발되어 제거될 수 있기 때문이다.
일반적인 EOS(Electrical Overstress) 보호 소자로서 바리스터(Varistor)는 산화아연(Zinc Oxide)을 원료 물질로 하며, 팔라듐(Pd) 또는 은(Ag) 전극이 상기 산화아연(Zinc Oxide)을 사이에 두고 적층 방향으로 대향하며 적층된 형태이다.
그러나, 본 실시 예에 따른 ESD(Electro Static Discharge) 보호 소자는, 제1 및 제2 밴드부(131c, 132c)가 커패시터 바디(110)의 제2 면에서 서로 대향하여 배치되는 ESD(Electro Static Discharge) 써프레서(Suppressor)로서, 상기 바리스터(Varistor)와는 구조 및 작용에 있어 차이가 있다.
본 실시 예에 따르면 상기 ESD(Electro Static Discharge) 보호 소자가 제1 및 제2 밴드부(131c, 132c)와 그 사이에 배치된 방전부(140)에 의해 ESD 등의 과전압을 바이패스 할 수 있으나 바리스터(Varistor)는 정격 전압에 대하여는 절연체로 작용하다가 과전압 발생시 가변저항체로서 작용하여 과전압을 바이패스 한다.
보호층(150)은 상기 ESD(Electro Static Discharge) 보호 소자에 있어서, 제1 및 제2 밴드부(131c, 132c)와 그 사이에 배치된 방전부(140)를 외부의 환경으로부터 보호하는 작용을 하는 구성으로서, 그 재료는 특별히 제한되는 것은 아니다.
또한, 보호층(150)은 상기 ESD(Electro Static Discharge) 보호 소자가 커패시터 바디(110)의 외부 면에 결합하기 때문에 외부 환경으로부터 상기 소자를 보호하기 위하여 필수적인 구성일 수 있다.
제1 도전성 수지층(133)은 상기 복합체의 제3 면(3)에서 제1, 제2, 제5 및 제6 면(1-2, 5-6)의 일부까지 연장되게 형성된다. 또한, 제2 도전성 수지층(134)은 상기 복합체의 제4 면(4)에서 제1, 제2, 제5 및 제6 면(1-2, 5-6)의 일부까지 연장되게 형성된다.
이때, 상기 복합체의 제1 면(1)에 형성된 제1 및 제2 도전성 수지층(133, 134)의 폭(B)이 커패시터 바디(110)의 제1 면(1)에 형성된 제1 및 제2 외부 전극(131, 132)의 폭(A) 보다 각각 작다.
이때, 상기 복합체의 제1 면(1)에 형성된 제1 및 제2 도전성 수지층(133, 134)의 폭을 B라 하고, 커패시터 바디(110)의 제1 면(1)에 형성된 제1 및 제2 외부 전극(131, 132)의 폭을 A라 할 때, 상기 B/A는 0.3 내지 0.98일 수 있다.
상기 B/A가 0.3 미만인 경우, 제1 및 제2 수지층(133, 134) 의 고착력이 저하되어, 보호층(150)의 일부가 커패시터 바디(110)로부터 분리되는 현상이 발생할 수 있다.
상기 B/A가 0.98을 초과하면, 1 GHz에서의 ESR이 200 mΩ을 초과할 수 있고, 제1 및 제2 도전성 수지층(133, 134)에 불에 탄 현상(burnt)이 발생할 수 있다.
본 실시 예의 복합 전자 부품(100)은, 제1 도전성 수지층(133)과 제2 도전성 수지층(134)이 제1 및 제2 외부 전극(131, 132)을 통해 커패시터 바디(110)의 제1 및 제2 내부 전극(121, 122)과 연결되어, 입력 신호의 노이즈 성분을 필터링하는 역할을 수행할 수 있다.
이때, 제1 및 제2 도전성 수지층(133, 134)이 ESD(Electro Static Discharge) 보호 소자의 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131c, 132c) 중 커패시터 바디(110)의 제2 면(2)에 형성된 부분과 연결되어, 정격 전압 이상의 과전압을 바이패스 할 수 있다.
또한, 본 실시 예의 복합 전자 부품(100)은, 제1 및 제2 외부 전극(131, 132)의 하측 제1 및 제2 밴드부(131b, 132b)가 노출된 부분이 실장 면이므로, 복합체의 실장 방향을 눈으로 쉽게 식별할 수 있다.
한편, 도 7 및 도 8에 도시된 바와 같이, 제1 및 제2 도전성 수지층(133, 134)과 제1 및 제2 외부 전극(131, 132) 하부의 제1 및 제2 밴드부(131b, 132b)에서 외부로 노출된 부분에는 도금에 의한 니켈/주석(Ni/Sn) 제1 및 제2 도금층(135, 136)이 더 배치될 수 있다.
이때, 제1 및 제2 도금층(135, 136)은 상기 복합체의 제1 면(1)에 형성된 부분의 X방향의 길이가 상기 복합체의 제2 면(2)에 형성된 부분의 X방향의 길이 보다 더 클 수 있다.
다른 실시 예에서는, 도 9에 도시된 바와 같이, 제1 및 제2 도금층(135', 136')은 상기 복합체의 제1 면(1)에 형성된 부분의 X방향의 길이가 상기 복합체의 제2 면(2)에 형성된 부분의 X방향의 길이와 동일할 수 있다.
실험 예
본 발명의 실시 예와 비교 예에 따른 복합 전자 부품은 커패시터 바디의 길이×폭×높이가 1.0×0.5×0.5(mm)이다. 아래 표 1에서 A는 커패시터 바디의 제1 면에 형성된 제1 및 제2 외부 전극의 제1 및 제2 밴드부의 X방향의 폭이고, B는 제1 및 제2 도전성 수지층에서 커패시터 바디의 제1 면 측에 형성된 부분의 X방향의 폭이다.
표 1은, 각 샘플별로 A와 B의 수치를 변경할 때, 보호층과 커패시터 바디 간의 분리 현상 발생 여부, ESR의 증가 여부 및 도전성 수지 전극층에 불에 탄 현상(burnt)이 발생하는지의 여부를 확인하여 나타낸 것이다.
이때, 보호층과 커패시터 바디 간의 분리 현상 발생 여부를 확인하는 실험은, 600gf/25mm 강도의 테이프(tape)로 테스트하여 보호층이 커패시터 바디로부터 분리되는지 여부를 확인하였다. ESR은 1 GHz에서 측정된 수치가 200 mΩ을 초과하는 경우를 NG로 판단하였다.
도전성 수지 전극층에 불에 탄 현상이 발생하는지의 여부를 확인하는 실험은, 복합 전자 부품에 8kV의 전류를 1초 간격으로 100회 인가한 후 제1 및 제2 도전성 수지층에 burnt 현상이 발생하는지를 눈으로 확인하였다. 이때, Cp[pF]는 100이고, Df는 최대 0.001이고, IR은 최소 1.0E10이다.
# A [um] B [um] B/A 보호층의
분리 여부		 ESR 특성 ESD 내구성
1 301 10 0.03 분리됨 OK OK
2 304 41 0.13 분리됨 OK OK
3 298 69 0.23 분리됨 OK OK
4 300 90 0.30 양호 OK OK
5 298 128 0.43 양호 OK OK
6 310 150 0.48 양호 OK OK
7 305 183 0.60 양호 OK OK
8 304 210 0.69 양호 OK OK
9 298 241 0.81 양호 OK OK
10 301 278 0.92 양호 OK OK
11 304 298 0.98 양호 OK OK
12 302 310 1.03 양호 NG NG
13 298 335 1.12 양호 NG NG
14 299 345 1.15 양호 NG NG
표 1을 참조하면, B/A가 0.3 미만인 샘플 1-3의 경우, 도전성 수지층의 접착이 약해 보호층의 일부가 커패시터 바디로부터 분리되는 현상이 발생되었다. 또한, 도전성 수지층과 외부 전극 간의 접촉성이 저하되어 ESR이 증가될 수 있다.
또한, B/A가 0.98을 초과하는 샘플 12-14의 경우, 1 GHz에서의 ESR이 200 mΩ을 초과하였고, 제1 및 제2 도전성 수지층에 burnt 현상이 발생되었다. 이러한 burnt 현상은 커패시터 바디(110)의 내부에 크랙을 야기하여 복합 전자 부품의 커패시턴스 및 절연 저항 불량을 발생시키는 원인이 된다.
따라서, 보호층과 커패시터 바디의 분리 현상을 방지하면서 ESR 특성 및 ESD 내구성을 안정적으로 확보할 수 있는, B/A의 수치범위는, 0.3 내지 0.98임을 확인할 수 있다.
복합 전자 부품의 실장 기판
도 10은 도 7의 복합 전자 부품이 기판에 실장된 모습을 도시한 단면도이다.
도 10을 참조하면, 본 실시 예에 따른 복합 전자 부품의 실장 기판은 복합 전자 부품(100)이 실장되는 기판(210)과, 기판(210)의 상면에 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 복합 전자 부품(100)은, 제1 및 제2 도전성 수지층(133, 134) 상에 형성된 제1 및 제2 도금층(135, 136)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 기판(210)과 전기적으로 연결될 수 있다.
제1 및 제2 도전성 수지층(133, 134)은, 커패시터 바디(110)의 제2 면(2)에 제1 및 제2 밴드부(131c, 132c), 방전부(140) 및 보호층(150)이 형성된 상태에서 그 위에 도전성 수지 페이스트를 도포하여 형성하는 것이므로, 저온에서 경화가 가능한 Cu 에폭시 또는 Ag 에폭시와 같은 에폭시 계열을 사용해야만 한다.
이에, 제1 및 제2 도전성 수지층(133, 134)의 비저항이 제1 및 제2 외부 전극(131, 132)의 비저항 보다 높아서, 전류 인가시 커패시터의 등가직렬저항(ESR)이 증가하고 도전성 수지층과 외부 전극의 접촉성이 저하되는 문제가 발생할 수 있다. 이는 기판에 실장시 회로 상에서 흐르는 신호 전류의 리플을 증가시키거나 신호의 왜곡을 가져오는 원인이 된다.
본 실시 예에 따르면, 상기 복합체의 제1 면(1)에 형성된 제1 및 제2 도전성 수지층(133, 134)의 X방향의 폭이 커패시터 바디(110)의 제1 면(1)에 형성된 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)의 X방향의 폭 보다 각각 작다.
전류는 저항이 낮은 도선을 우선으로 하여 흐르는 특성이 있으므로, 상기 구조의 경우 솔더(230)가 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)과 직접 접촉하게 되므로 전류 패스(CP)가 제1 및 제2 도전성 수지층(133, 134)이 아닌 외부로 노출된 제1 및 제2 외부 전극(131, 132)으로 흐르게 형성되므로 ESR의 증가를 억제할 수 있다. 또한, 제1 및 제2 도전성 수지층(133, 134)과 제1 및 제2 외부 전극(131, 132)의 계면에서의 접촉성 저하로 인한 전기적 연결성의 불량도 방지할 수 있다.
본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 복합 전자 부품
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
133, 134: 제1 및 제2 도전성 수지층
135, 136: 제1 및 제2 도금층
140: 방전부
150: 보호층
210: 기판
221, 222: 제1 및 제2 전극 패드
230: 솔더

Claims (8)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6면을 포함하며, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디;
    상기 커패시터 바디의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 외부 전극 및 상기 커패시터 바디의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 외부 전극;
    상기 커패시터 바디의 제2 면에서 상기 제1 및 제2 외부 전극 사이에 배치된 방전부; 및
    상기 커패시터 바디의 제2 면에서, 상기 제1 및 제2 외부 전극과 상기 방전부 상에 배치된 보호층; 을 포함하는 복합체; 및
    상기 복합체의 제3 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제1 도전성 수지층; 및 상기 복합체의 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 제2 도전성 수지층; 을 포함하며,
    상기 커패시터 바디의 제1 면에 형성된 상기 제1 및 제2 외부 전극의 폭이 상기 제1 및 제2 도전성 수지층에서 커패시터 바디의 제1 면 측에 형성된 부분의 폭 보다 각각 큰 복합 전자 부품.
  2. 제1항에 있어서,
    상기 커패시터 바디의 제1 면에 형성된 상기 제1 및 제2 외부 전극의 폭을 A라 하고, 상기 제1 및 제2 도전성 수지층에서 커패시터 바디의 제1 면 측에 형성된 부분의 폭을 B라 할 때, B/A가 0.03 내지 0.98인 복합 전자 부품.
  3. 제1항에 있어서,
    상기 제1 및 제2 도전성 수지층과 상기 제1 및 제2 외부 전극의 노출된 부분에 형성되는 제1 및 제2 도금층을 더 포함하는 복합 전자 부품.
  4. 제3항에 있어서,
    상기 제1 및 제2 도금층은, 상기 복합체의 제1 면에 형성된 부분의 폭이 상기 복합체의 제2 면에 형성된 부분의 폭 보다 각각 더 큰 복합 전자 부품.
  5. 제3항에 있어서,
    상기 제1 및 제2 도금층은, 상기 복합체의 제1 면에 형성된 부분의 폭과 상기 복합체의 제2 면에 형성된 부분의 폭이 동일한 복합 전자 부품.
  6. 제1항에 있어서,
    상기 방전부가 전도성 고분자를 포함하는 복합 전자 부품.
  7. 제1항에 있어서,
    상기 보호층이 에폭시계 수지를 포함하는 복합 전자 부품.
  8. 상부에 복수의 전극 패드를 갖는 기판;
    상기 기판 위에 설치된 제1항 내지 제7항 중 어느 한 항의 복합 전자 부품; 및
    상기 전극 패드와 상기 복합 전자 부품을 연결하는 솔더; 를 포함하는 복합 전자 부품의 실장 기판.
KR1020160152725A 2016-11-16 2016-11-16 복합 전자 부품 및 그 실장 기판 Active KR101813407B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160152725A KR101813407B1 (ko) 2016-11-16 2016-11-16 복합 전자 부품 및 그 실장 기판
US15/436,085 US10043613B2 (en) 2016-11-16 2017-02-17 Composite electronic component and board having the same mounted thereon
US15/880,169 US10446322B2 (en) 2016-11-16 2018-01-25 Composite electronic component and board having the same mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160152725A KR101813407B1 (ko) 2016-11-16 2016-11-16 복합 전자 부품 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR101813407B1 true KR101813407B1 (ko) 2017-12-28

Family

ID=60939883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160152725A Active KR101813407B1 (ko) 2016-11-16 2016-11-16 복합 전자 부품 및 그 실장 기판

Country Status (2)

Country Link
US (2) US10043613B2 (ko)
KR (1) KR101813407B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504655B2 (en) * 2016-12-22 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
JP7043743B2 (ja) * 2017-05-29 2022-03-30 Tdk株式会社 積層電子部品
KR102083992B1 (ko) * 2018-08-29 2020-03-03 삼성전기주식회사 전자 부품
KR102163418B1 (ko) * 2018-11-02 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터
JP7070840B2 (ja) * 2019-03-29 2022-05-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102283079B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
US12198856B2 (en) * 2021-08-09 2025-01-14 Samsung Electro-Mechanics Co., Ltd. Electronic component, bonding portion regions thereon, mounted on a board
KR20230089085A (ko) * 2021-12-13 2023-06-20 삼성전기주식회사 적층형 커패시터

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8779599B2 (en) 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
KR102076145B1 (ko) 2013-08-09 2020-02-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
KR101701022B1 (ko) * 2015-01-20 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP2016157896A (ja) 2015-02-26 2016-09-01 パナソニックＩｐマネジメント株式会社 過電圧保護部品および過電圧保護部品用の過電圧保護材料
JP6406191B2 (ja) * 2015-09-15 2018-10-17 Tdk株式会社 積層電子部品

Also Published As

Publication number Publication date
US10043613B2 (en) 2018-08-07
US20180151298A1 (en) 2018-05-31
US10446322B2 (en) 2019-10-15
US20180137979A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
KR101813407B1 (ko) 복합 전자 부품 및 그 실장 기판
JP6657272B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR101912279B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101760877B1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR102084737B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR20160139932A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102016485B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101422934B1 (ko) 적층 세라믹 전자부품
KR101994717B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140071724A (ko) 적층 세라믹 전자부품
KR102516764B1 (ko) 복합 전자 부품
US10504655B2 (en) Composite electronic component and board having the same
KR101843269B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20150019732A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2005260137A (ja) 静電気対策部品
KR101630034B1 (ko) 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
JP2005203479A (ja) 静電気対策部品
KR20170135235A (ko) 복합 전자 부품
KR20190011437A (ko) 복합 전자 부품 및 그 실장 기판
KR101963294B1 (ko) 복합 전자부품 및 그 실장 기판
KR100691156B1 (ko) 적층형 유전체 필터
JP2006313877A (ja) 静電気対策部品
KR20180110438A (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
KR20190012948A (ko) 복합 전자 부품
JP2009212037A (ja) 静電気対策部品およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9