KR101667815B1

KR101667815B1 - 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Info

Publication number: KR101667815B1
Application number: KR1020100014440A
Authority: KR
Inventors: 김선경
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-02-18
Filing date: 2010-02-18
Publication date: 2016-10-19
Anticipated expiration: 2030-02-18
Also published as: JP2011171738A; US20110198642A1; TWI413280B; US8384094B2; EP2362448A1; CN102163674A; JP5479384B2; TW201130159A; CN102163674B; KR20110094810A; EP2362448B1

Abstract

실시예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 활성층; 상기 활성층 아래에 제2 도전형 반도체층; 상기 제2 도전형 반도체층 아래에 반사층; 및 상기 반사층 상에 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이한 비대칭 패턴을 포함한다.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다.

이러한 LED에 의해 방출되는 빛의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 빛의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

최근 발광 다이오드(Light Emitting Diode; LED)는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용되어 지고 있으며, 형광 물질을 이용하거나 다양한 색의 LED를 조합함으로써 효율이 우수한 백색 광을 발광하는 LED도 구현이 가능하다.

한편, LCD 디스플레이 장치는 광원의 편광을 조절하여 다양한 색상을 구현한다. 광원에서 방출된 광은 편광자를 통과하고, 상기 편광자를 통과한 광은 특정 방향의 편광 성분만 갖는다.

일반적으로, 광원은 자발 방출(spontaneous emission) 과정을 통해 방출되므로 무작위적인 편광을 가지며, 따라서, 편광자를 통과한 광원의 세기는 반으로 줄어든다. 따라서, 특정 방향의 편광 성분을 가지는 광을 생성하기 위해서는 광 손실이 불가피하다.

실시예는 새로운 구조를 갖는 발광 소자를 제공한다.

실시예는 특정 방향의 편광 성분이 많이 방출되는 발광 소자를 제공한다.

실시예는 발광 효율이 향상된 발광 소자를 제공한다.

실시예에 따른 발광 소자 제조방법은 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 오믹층을 형성하는 단계; 상기 오믹층 상에 비대칭 패턴을 형성하는 단계; 상기 오믹층 및 상기 비대칭 패턴 상에 반사층을 형성하는 단계; 상기 반사층 상에 제2 전극층을 형성하는 단계; 및 상기 제1 도전형 반도체층에 제1 전극을 형성하는 단계를 포함하고, 상기 비대칭 패턴은 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이하다.

실시예는 새로운 구조를 갖는 발광 소자를 제공할 수 있다.

실시예는 특정 방향의 편광 성분이 많이 방출되는 발광 소자를 제공할 수 있다.

실시예는 발광 효율이 향상된 발광 소자를 제공할 수 있다.

도 1과 도 2는 활성층과 반사층 사이의 거리 변화에 따라 발광 소자에서 방출되는 광의 다이폴 소스(dipole source)의 진동 방향에 따른 감쇠율(Damping Rate)이 변화되는 특성을 설명하는 도면
도 3은 제1 실시예에 따른 발광 소자의 측단면도
도 4는 제2 실시예에 따른 발광 소자의 측단면도
도 5는 제3 실시예에 따른 발광 소자의 측단면도
도 6은 제4 실시예에 따른 발광 소자의 측단면도
도 7 내지 도 9는 실시예들에 따른 발광 소자에서 편광 유도 패턴을 예시한 도면
도 10 내지 도 15는 제1 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 16은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.

실시예들에서는 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 반도체층과, 상기 발광 반도체층의 상측에 배치된 제1 전극과, 상기 발광 반도체층의 하측에 배치된 제2 전극층을 포함하는 수직형 발광 소자가 예시된다.

수직형 발광 소자에서, 상기 제2 도전형 반도체층과 상기 제2 전극층 사이에 반사율이 높은 반사층이 형성되는 경우 발광 효율이 증가되는 장점이 있다.

또한, 상기 반사층이 형성된 수직형 발광 소자에서는 상기 활성층과 상기 반사층 사이의 거리가 매우 가깝기 때문에, 상기 활성층에서 방출되는 광의 파장보다 활성층과 반사층 사이의 거리가 짧다.

따라서, 상기 활성층과 상기 반사층 사이의 거리를 변화시킴에 따라 양자간섭 효과가 발생되어 발광 소자의 광학적 특성이 변화될 수 있다. 예를 들어, 상기 활성층과 상기 반사층 사이의 거리가 변화됨에 따라 발광 소자에서 방출되는 광에서 다이폴 소스(Dipole source)의 감쇠율(Damping rate)이 변화된다.

도 1과 도 2는 활성층과 반사층 사이의 거리 변화에 따라 발광 소자에서 방출되는 광의 다이폴 소스(dipole source)의 진동 방향에 따른 감쇠율(Damping Rate)이 변화되는 특성을 설명하는 도면이다.

여기서, 감쇠율은 발광 소자에서 전자가 에너지를 받을 때부터 빛의 형태로 에너지를 방출할 때까지의 시간의 역수를 의미한다. 감쇠율이 증가되는 경우 다이폴 소스가 빛을 내는 과정으로 진행할 확률이 증가되어 내부 양자 효율이 향상될 수 있다.

도 1과 도 2를 참조하면, 발광 소자에서 방출되는 광의 감쇠율은 상기 활성층과 반사층 사이의 거리(Gap Distance: D)와 발광 소자를 이루는 물질의 굴절율 및 발광 소자에서 방출되는 파장에 관계되어 변화된다.

도 1과 도 2에서 Y축은 감쇠율을 나타내고, 하단의 X축은 상기 활성층과 반사층 사이의 거리(D)를 나타내며, 상단의 X축은 상기 활성층과 반사층 사이의 거리(D)를 λ/n으로 나눈 상대적인 값을 나타낸다. 여기서, λ는 발광 소자에서 방출되는 광의 피크 파장이고, n은 발광 소자를 이루는 물질의 굴절율이다.

즉, 발광 소자를 이루는 물질의 굴절율(n)과 발광 소자에서 방출되는 광의 피크 파장(λ)이 일정하다고 가정하면, 상기 활성층과 반사층 사이의 거리(D)가 변화됨에 따라 발광 소자에서 방출되는 광의 다이폴 소스의 진동 방향에 따른 감쇠율이 변화된다.

도 1과 도 2에서는 450nm의 피크 파장(λ)을 갖는 청색광을 방출하고, 굴절율(n)이 2.46인 GaN 기반 발광 소자가 예시되어 있으며, 상단의 X축에서 1.0의 값은 하단 X축의 188.3nm(=450nm/2.46)에 대응된다.

도 1에 도시된 바와 같이, x-y 평면에 수직으로 진동하는 다이폴 소스의 경우 상기 활성층과 반사층의 거리가 짧을수록 감쇠율이 증가되고, 도 2에 도시된 바와 같이, x-y 평면에 평행하게 진동하는 다이폴 소스의 경우 특정 거리(예를 들어, 50nm)에서 감쇠율이 최대값을 나타낸다.

이와 같이, 수직형 발광 소자에서는 활성층과 반사층 사이의 거리가 발광 소자에서 방출되는 광의 파장보다 짧기 때문에, 상기 활성층과 반사층 사이의 거리 변화에 따라 광학적 특성이 변화될 수 있다.

한편, 도 1과 도 2에서는 상기 활성층과 반사층 사이의 거리(D)를 변화시킴으로써 x-y 평면에 수직으로 진동하는 다이폴 소스와 x-y 평면에 평행하게 진동하는 다이폴 소스의 감쇠율을 변화시킬 수 있는 것을 설명하였으나, 이후 설명되는 실시예에서는 제2 도전형 반도체층과 반사층 사이에 편광 유도 패턴을 형성함으로써 상기 활성층에서 방출되는 광의 x방향으로 진동하는 다이폴 소스와 y방향으로 진동하는 다이폴 소스의 감쇠율을 변화시켜 특정 방향의 편광 성분이 우세한 광이 방출되는 것을 설명하도록 한다.

도 3은 제1 실시예에 따른 발광 소자의 측단면도이다.

도 3을 참조하면, 제1 실시예에 따른 발광 소자는 제2 전극층(10)과, 상기 제2 전극층(10) 상에 형성된 반사층(20)과, 상기 반사층(20) 상에 형성된 비대칭 패턴(80)과, 상기 반사층(20) 및 비대칭 패턴(80) 상에 형성된 오믹층(25)과, 상기 오믹층(25) 상에 형성된 제2 도전형 반도체층(30)과, 상기 제2 도전형 반도체층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제1 도전형 반도체층(50)과, 상기 제1 도전형 반도체층(50) 상에 형성된 제1 전극(70)을 포함한다.

또한, 상기 제1 도전형 반도체층(50) 상에는 언도프트 반도체층(60)이 형성될 수도 있다.

상세히 설명하면, 상기 제2 전극층(10)은 구리(Cu), 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 몰리브덴(Mo), 금(Au), 텅스텐(W) 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나로 형성될 수도 있고, 상기 제1 전극(70)과 함께 상기 활성층(40)에 전원을 제공한다.

상기 반사층(20)은 상기 제2 전극층(10) 상에 형성될 수 있다. 상기 반사층(20)은 부분적으로 상기 오믹층(25)과 접촉할 수 있으며, 반사율이 높은 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.

그리고, 상기 제2 전극층(10)과 상기 반사층(20) 사이에는 두 층 사이의 계면 접합력을 강화시킬 수 있도록 니켈(Ni), 티탄(Ti) 등을 포함하는 접합 금속층(미도시)이 형성될 수도 있다.

상기 비대칭 패턴(80)은 상기 반사층(20) 상에 형성되고, 상기 오믹층(25) 아래에 형성된다. 상기 비대칭 패턴(80)의 측면은 적어도 일부분이 상기 반사층(20)에 의해 둘러싸여 형성될 수도 있다.

상기 비대칭 패턴(80)과 반사층(20)은 편광 유도 패턴(90)을 형성한다.

상기 비대칭 패턴(80)은 상기 반사층(20)과 상이한 굴절률을 갖는 비금속 재질 또는 금속 재질로 형성될 수 있다.

구체적으로 설명하면, 상기 비대칭 패턴(80)은 산화물(Oxide), 질화물(Nitride) 또는 불화물(Flouride) 중 어느 하나의 비금속 재질로 형성될 수 있는데, 예를 들어, ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), MZO(Magnesium-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), RuO_x, IrO_x, ZnO, SiO₂, MgF₂, SOG, TiO₂, Al₂O₃ 또는 Si₃N₄ 중 적어도 하나로 형성될 수 있다.

또는, 상기 비대칭 패턴(80)은 상기 반사층(20)과 상이한 금속 재질, 예를 들어, Ti, Ni, Pt, Ir, Rh 중 적어도 하나로 형성될 수도 있다.

상기 비대칭 패턴(80)이 전기 전도성을 갖는 재질로 형성되는 경우, 상기 비대칭 패턴(80)을 통해 전류가 흐를 수 있으므로, 도 3에 도시된 바와 같이 상기 비대칭 패턴(80)이 소정 간격으로 이격되어 형성되어야만 하는 것은 아니다. 즉, 상기 비대칭 패턴(80)은 상기 제2 도전형 반도체층(30)과 반사층(20) 사이의 전체 영역에 형성될 수도 있으며, 이 경우 상기 비대칭 패턴(80)의 반사층(20)에 대향하는 면에는 상기 비대칭 패턴(80)과 유사한 형태로 돌출된 패턴이 형성될 수도 있다.

상기 반사층(20)과 상기 비대칭 패턴(80)은 발광 소자에서 방출되는 광이 특정 방향의 편광 성분을 많이 갖도록 하는 편광 유도 패턴(90)을 형성한다.

상기 편광 유도 패턴(90)은 상기 비대칭 패턴(80)과 상기 반사층(20)이 이루는 비대칭적인 패턴을 통해 상기 활성층(40)에서 방출되는 광의 편광을 조절한다.

즉, 실시예에 따른 발광 소자는 방출되는 광의 파장보다 짧은 범위에 편광 유도 패턴(90)을 배치함으로서, 자발 방출(spontaneous emission) 과정에 의해 특정 방향의 편광 성분이 우세한 빛이 방출되도록 한다. 이것은 무작위적인 편광을 갖는 광에 편광자를 이용하여 특정 방향의 편광 성분이 우세하도록 하는 것과 상이하다. 즉, 실시예에 따른 편광 유도 패턴(90)은 편광자를 이용하는 것과 달리 편광 선택에 의한 광 효율 감소가 발생되지 않는다.

상기 편광 유도 패턴(90), 즉, 상기 반사층(20) 및 상기 비대칭 패턴(80) 상에는 상기 오믹층(25)이 형성될 수 있다.

상기 오믹층(25)은 상기 제2 전극층(10)과 상기 제2 도전형 반도체층(30) 사이에 오믹 접촉을 형성하여 두 층 사이에 전류가 원활히 흐를 수 있도록 함으로써 상기 발광 소자의 발광 효율을 향상시킬 수 있다.

상기 오믹층(25)은 예를 들어, Ni, Pt, Cr, Ti, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx 또는 RuOx 중 적어도 하나를 포함할 수 있다.

한편, 상기 오믹층(25)이 금속 재질로 형성되는 경우, 상기 오믹층(25)은 1nm 내지 30nm의 두께로 형성될 수 있다. 금속 재질은 얇은 박막인 경우에 투광성을 가지므로, 광이 상기 오믹층(25)에 의해 흡수되어 손실되는 것을 최소화할 수 있기 때문이다. 상기 오믹층(25)이 투광성을 갖는 비금속 재질로 형성되는 경우, 상기 오믹층(25)의 두께는 10nm 내지 300nm 일 수 있다.

상기 오믹층(25) 상에는 상기 제2 도전형 반도체층(30)이 형성될 수 있다. 상기 제2 도전형 반도체층(30)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

상기 제2 도전형 반도체층(30) 상에는 상기 활성층(40)이 형성될 수 있다. 상기 활성층(40)은 예를 들어, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있다.

상기 활성층(40)은 상기 제1 도전형 반도체층(50) 및 제2 도전형 반도체층(30)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 빛을 생성할 수 있다.

상기 활성층(40) 상에는 상기 제1 도전형 반도체층(50)이 형성될 수 있다. 상기 제1 도전형 반도체층(50)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

한편, 상기 제2 도전형 반도체층(30) 아래에 n형 또는 p형 반도체층이 더 형성될 수 있다. 또한 상기 제1 도전형 반도체층(130)이 p형 반도체층이고, 상기 제2 도전형 반도체층(150)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 소자는 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1 도전형 반도체층(50) 상에는 상기 언도프트(Undoped) 반도체층(60)이 형성될 수 있다. 상기 언도프트 반도체층(60)은 상기 제1 도전형 반도체층(50) 및 제2 도전형 반도체층(30)에 비해 전기 전도성이 낮은 반도체층을 의미한다. 예를 들어, 상기 언도프트 반도체층(60)은 Un-doped GaN층이 될 수 있다.

상기 제1 전극(70)은 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있으며, 와이어 등에 의해 외부 전원으로부터 전달받은 전원을 상기 발광 소자에 제공할 수 있다.

도 4는 제2 실시예에 따른 발광 소자를 설명하는 도면이다. 다만, 제2 실시예를 설명함에 있어서 제1 실시예와 중복되는 설명은 생략하도록 한다.

도 4를 참조하면, 제2 실시예에 따른 발광 소자는 제2 전극층(10)과, 상기 제2 전극층(10) 상에 형성된 반사층(20)과, 상기 반사층(20) 상에 돌출 패턴(26)이 형성된 오믹층(25)과, 상기 오믹층(25) 상에 형성된 제2 도전형 반도체층(30)과, 상기 제2 도전형 반도체층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제1 도전형 반도체층(50)과, 상기 제1 도전형 반도체층(50) 상에 형성된 제1 전극(70)을 포함한다.

제2 실시예에 따른 발광 소자에서, 상기 오믹층(25)의 돌출 패턴(26)과 상기 반사층(20)은 편광 유도 패턴(90)을 형성한다.

상기 돌출 패턴(26)은 상기 반사층(20) 방향으로 돌출되며, 소정 간격으로 형성될 수 있다. 즉, 상기 돌출 패턴(26)은 하면 및 측면이 상기 반사층(20)과 대향하도록 형성된다.

상기 돌출 패턴(26)은 예를 들어, 상기 오믹층(25)을 형성한 후 선택적으로 식각하여 형성할 수 있으나, 이에 대해 한정하지는 않는다. 상기 돌출 패턴(26)은 제1 실시예의 비대칭 패턴의 한 종류가 된다.

상기 편광 유도 패턴(90)은 상기 오믹층(25)의 돌출 패턴(26)과, 상기 돌출 패턴(26)과 접하는 금속 거울인 반사층(20)으로 형성된다.

도 5는 제3 실시예에 따른 발광 소자를 설명하는 도면이다. 다만, 제3 실시예를 설명함에 있어서 제1 실시예와 중복되는 설명은 생략하도록 한다.

도 5를 참조하면, 제3 실시예에 따른 발광 소자는 제2 전극층(10)과, 상기 제2 전극층(10) 상에 형성된 반사층(20)과, 상기 반사층(20) 상에 형성된 비대칭 패턴(80)과, 상기 반사층(20) 및 비대칭 패턴(80) 상에 형성된 오믹층(25)과, 상기 오믹층(25) 상에 형성된 제2 도전형 반도체층(30)과, 상기 제2 도전형 반도체층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제1 도전형 반도체층(50)과, 상기 제1 도전형 반도체층(50) 상에 형성된 제1 전극(70)과, 상기 제1 도전형 반도체층(50) 상에 형성된 언도프트 반도체층(60)을 포함한다.

상기 언도프트 반도체층(60)에는 기둥 또는 홀 형태의 광 결정(photonic crystal) 구조(100)가 형성된다. 실시예에서는 홀(61)이 형성된 것이 예시되어 있다.

상기 기둥 또는 홀(61)은 50nm 내지 3000nm의 주기를 갖고 배치되어, 소정의 파장대를 갖는 광을 선택적으로 투과 또는 반사시킴으로써 상기 발광 소자에서 방출되는 광의 추출 효율을 향상시킨다.

또는, 상기 언도프트 반도체층(60)에는 랜덤한 러프니스(roughness)가 예를 들어 습식 식각에 의해 형성될 수도 있으며, 이에 대해 한정하지는 않는다.

한편, 제3 실시예에서는 상기 언도프트 반도체층(60) 상에 상기 광 결정 구조(100)가 형성된 것이 예시되어 있으나, 제2 실시예에 따른 발광 소자에서도 동일하게 적용될 수 있다.

또한, 상기 언도프트 반도체층(60)을 제거하고 상기 제1 도전형 반도체층(50) 상에 상기 광 결정 구조(100)를 형성하는 것도 가능하다. 이것은 제2 실시예의 경우에도 동일하게 적용될 수 있다.

도 6은 제4 실시예에 따른 발광 소자를 설명하는 도면이다. 다만, 제4 실시예를 설명함에 있어서 제1 실시예와 중복되는 설명은 생략하도록 한다.

도 6을 참조하면, 제4 실시예에 따른 발광 소자는 제2 전극층(10)과, 상기 제2 전극층(10) 상에 형성된 반사층(20)과, 상기 반사층(20) 상에 형성된 비대칭 패턴(80)과, 상기 반사층(20) 및 비대칭 패턴(80) 상에 형성된 오믹층(25)과, 상기 오믹층(25) 상에 형성된 전류차단층(CBL, Current Blocking Layer)(28)과, 상기 오믹층(25) 및 상기 전류차단층(28) 상에 형성된 제2 도전형 반도체층(30)과, 상기 제2 도전형 반도체층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제1 도전형 반도체층(50)과, 상기 제1 도전형 반도체층(50) 상에 형성된 제1 전극(70)과, 상기 제1 도전형 반도체층(50) 상에 형성된 언도프트 반도체층(60)을 포함한다.

상기 전류차단층(28)은 상기 제1 전극(70)과 수직 방향으로 적어도 일부가 중첩되도록, 상기 오믹층(25) 및 상기 제2 도전형 반도체층(30) 사이에 형성될 수 있다. 이에 따라, 상기 전류차단층(28)은 상기 제2 전극층(10)과 상기 제1 전극(70) 사이의 최단 경로에 전류가 편중되는 현상을 방지하여, 상기 발광 소자의 전 영역 내에 전류가 골고루 퍼지도록 함으로써 발광 효율의 향상에 기여할 수 있다.

상기 전류차단층(28)은 상기 제2 도전형 반도체층(30)과 쇼트키 접촉을 형성하는 재질, 전기 절연성을 갖는 재질 또는 상기 오믹층(25)에 비해 낮은 전기 전도도를 갖는 재질로 형성될 수 있다. 예를 들어, 상기 전류차단층(28)은 ZnO, SiO₂, SiO_x, SiO_xN_y,Si₃N₄, Al₂O₃ _,TiO_x, Ti, Al, Cr 중 적어도 하나를 포함할 수 있으나, 이에 대해 한정하지는 않는다.

도 7 내지 도 9는 실시예들에 따른 발광 소자에서 편광 유도 패턴을 예시한 도면이다.

도 7 내지 도 9에 도시된 편광 유도 패턴(90)은 x-y 평면 상에서의 형태가 도시된 것으로, 도 3 내지 도 6에 도시된 편광 유도 패턴(90)을 상측 방향에서 바라본 도면이다. 다만, 도 7 내지 도 9에 도시된 편광 유도 패턴(90)은 단지 예시일 뿐, 실시예들에 대해 한정하는 것은 아니다.

또한, 도 7 내지 도 9에서는 제1 실시예에서 설명한 바와 같이 상기 반사층(20) 상에 비대칭 패턴(80)이 형성된 것이 예시되어 있으나, 제2 실시예에서 설명한 바와 같이 상기 반사층(20) 상에 돌출 패턴(26)이 형성된 경우에도 동일하게 적용될 수 있다.

또한, 도 7 내지 도 9의 편광 유도 패턴(90)의 평면 상에서의 형태에서, 상기 반사층(20) 상에 부분적으로 이격되어 비대칭 패턴(80)이 형성된 것이 예시되어 있으나, 상기 비대칭 패턴(80) 상에 부분적으로 이격되어 상기 반사층(20)이 형성되는 것도 가능하다. 따라서, 이러한 경우에 상기 비대칭 패턴(80)의 주기 또는 너비는 상기 반사층(20)의 주기 또는 너비로 대체될 수 있다.

도 7을 참조하면, 상기 편광 유도 패턴(90)은 상기 반사층(20) 상에 상기 비대칭 패턴(80)이 라인(line) 형태로 형성된다.

상기 비대칭 패턴(80)은 제1 방향으로 형성된 라인 형태로 일정 간격 이격되어 복수개가 형성된다. 상기 비대칭 패턴(80)은 제1 방향을 따라 연장되며, 상기 제1 방향과 수직인 제2 방향을 따라 일정 간격 이격되어 배치된다.

예를 들어, 상기 비대칭 패턴(80)은 y 방향으로 연장된 라인 형태로써, x 방향을 따라 이격되어 복수개가 배치될 수 있다.

즉, 상기 비대칭 패턴(80)은 x 방향으로는 주기성이 존재하나, y 방향으로는 주기성이 존재하지 않는다.

도 8을 참조하면, 상기 편광 유도 패턴(90)은 상기 반사층(20) 상에 제1 방향과, 상기 제1 방향과 수직인 제2 방향의 길이가 다른 비대칭 패턴(80)이 형성된다.

예를 들어, 상기 비대칭 패턴(80)은 y 방향의 길이(r_y)가 x 방향의 길이(r_x)보다 크게 형성된다. 도시된 바와 같이, 상기 비대칭 패턴(80)은 y 방향의 길이가 긴 타원 형태로 형성될 수 있으나, 이에 대해 한정하지는 않는다.

도 9를 참조하면, 상기 편광 유도 패턴(90)은 상기 반사층(20) 상에 제1 방향과, 상기 제1 방향과 수직인 제2 방향으로 각각 상이한 주기, 즉 상이한 간격으로 비대칭 패턴(80)이 배치된다.

예를 들어, 상기 비대칭 패턴(80)은 원형 형태로 형성되며, x 방향의 주기(a_x)가 y 방향의 주기(a_y)보다 작게 형성될 수 있다.

즉, 도 7 내지 도 9에 도시된 바와 같은 편광 유도 패턴(90)에서, 상기 비대칭 패턴(80)은 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 배치되며, 상기 제1 방향 또는 제2 방향으로 연장된 라인 형태로 형성되거나, 주기 또는 크기가 상기 제1 방향과 제2 방향에 대해 서로 상이하게 형성된다.

또한, 상기 편광 유도 패턴(90)에서 제1 방향으로 일렬로 배치되는 상기 비대칭 패턴들(80)의 패턴 밀도와, 상기 제2 방향으로 일렬로 배치되는 상기 비대칭 패턴들(80)의 패턴 밀도는 서로 상이할 수도 있다.

또한, 상기 편광 유도 패턴(90)에서 제1 방향으로 일렬로 배치된 비대칭 패턴들(80)의 패턴 밀도와 제2 방향을 따라 일정 간격 이격되어 상기 제1 방향으로 일렬로 배치된 비대층 패턴들(80)의 패턴 밀도는 서로 동일하게 형성될 수도 있다.

또한, 상기 편광 유도 패턴(90)에서 상기 비대칭 패턴(80)은 제1 방향 및 제2 방향으로 일정한 규칙성을 가지며 형성되되, 상기 제1 방향의 규칙성과 제2 방향의 규칙성은 서로 상이하게 형성될 수도 있다.

이하에서는, 제1 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다.

도 10 내지 도 15는 제1 실시예에 따른 발광 소자의 제조방법을 설명하는 도면이다.

도 10을 참조하면, 성장기판(15) 상에 상기 언도프트 반도체층(60), 상기 제1 도전형 반도체층(50), 상기 활성층(40) 및 상기 제2 도전형 반도체층(30)을 순차적으로 성장하여 형성할 수 있다.

상기 성장기판(15)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 층들은 예를 들어, 상기 성장기판(15) 상에 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

한편, 상기 제1 도전형 반도체층(50)과 상기 성장기판(15) 사이에는 격자 상수 차이 완화를 위해 버퍼층(Buffer Layer)(미도시)이 더 형성될 수도 있다.

도 11을 참조하면, 상기 제2 도전형 반도체층(30) 상에 상기 오믹층(25)을 형성할 수 있다.

상기 오믹층(25)은 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착, 스퍼터링 등의 증착 방식에 형성될 수 있다.

도 12를 참조하면, 상기 오믹층(25) 상에 상기 비대칭 패턴(80)을 형성할 수 있다.

상기 비대칭 패턴(80)은 포토리소그래피 공정을 이용해 형성하거나, 증착 방법에 의해 형성될 수 있다.

상기 비대칭 패턴(80)을 포토리소그래피 공정에 의해 형성하는 경우, 먼저 금속층 또는 비금속층을 형성하고, 다음으로, 상기 금속층 또는 비금속층을 식각 공정 등을 통해 선택적으로 제거함으로써 상기 비대칭 패턴(80)을 형성할 수 있다.

또한, 상기 비대칭 패턴(80)을 증착 방법에 의해 형성하는 경우, 먼저 상기 비대칭 패턴(80)에 대응하는 패턴 마스크를 형성한 후, 상기 패턴 마스크를 상기 오믹층(25) 상에 배치한 후 증착을 실시함으로써 상기 비대칭 패턴(80)을 형성할 수 있다.

또한, 금속층 또는 비금속층을 형성한 후, 습식 식각을 이용하여 러프니스 형태로 상기 비대칭 패턴(80)을 형성할 수도 있다.

도 13을 참조하면, 상기 오믹층(25) 및 상기 비대칭 패턴(80) 상에 상기 반사층(20)을 형성하고, 상기 반사층(20) 상에 상기 제2 전극층(10)을 형성할 수 있다.

상기 반사층(20)은 도금 또는 증착되어 형성될 수 있다.

상기 제2 전극층(10)은 도금 또는 증착되어 형성되거나, 미리 시트(sheet) 형태로 준비된 후 상기 반사층(20) 상에 본딩될 수도 있다.

한편, 상기 제2 전극층(10)과 상기 반사층(20) 사이에는 계면 접합력 향상을 위해 접합 금속층(미도시)이 더 형성될 수도 있다.

도 13 및 도 14를 참조하면, 상기 성장기판(15)을 제거할 수 있다.

상기 성장기판(15)은 예를 들어, 레이저 리프트 오프(LLO, Laser Lift Off) 공정에 의해 제거되거나, 식각 공정에 의해 제거될 수 있다.

이때, 상기 성장기판(15)을 제거하는 공정 및 그 후속 공정들은 도 13의 발광 소자의 아랫면에 진행되므로, 도 13의 발광 소자를 180도 뒤집어서 설명한다.

도 14 및 도 15를 참조하면, 상기 제1 도전형 반도체층(50)의 상면이 적어도 일부 노출되도록 식각 공정을 진행한 후, 노출된 상기 제1 도전형 반도체층(50) 상에 상기 제1 전극(70)을 형성함으로써 제1 실시예에 따른 발광 소자를 제공할 수 있다.

도 16은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.

도 16을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 몸체(20)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 실시예들에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.

상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.

상기 제1 전극(31) 및 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 제2 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 전극(31) 또는 제2 전극(32) 상에 설치될 수 있다.

상기 발광 소자(100)는 상기 제1 전극(31) 및 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.

상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

10 : 제2 전극층 20 : 반사층
25 : 오믹층 30 : 제2 도전형 반도체층
40 : 활성층 50 : 제1 도전형 반도체층
70 : 제1 전극 80 : 비대칭 패턴

Claims

제1 도전형 반도체층;
상기 제1 도전형 반도체층 아래에 활성층;
상기 활성층 아래에 제2 도전형 반도체층;
상기 제2 도전형 반도체층 아래에 반사층; 및
상기 반사층 상에 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이한 비대칭 패턴을 포함하고,
상기 반사층과 상기 제2 도전형 반도체층 사이에 오믹층을 포함하고,
상기 오믹층은 상기 제2 도전형 반도체층과 오믹 접촉을 형성하는 금속 재질 또는 비금속 재질을 포함하는 발광 소자.
제 1항에 있어서,
상기 비대칭 패턴은, 상기 제1 방향으로 라인 형태로 형성되어 상기 제2 방향을 따라 이격되어 배치되는 복수 개의 돌출 구조를 포함하는 발광 소자.
제 1항에 있어서,
상기 비대칭 패턴은, 상기 제1 방향의 길이와 상기 제2 방향의 길이가 상이하게 형성되어 상기 제1 방향 및 상기 제2 방향으로 배치되는 복수 개의 돌출 구조를 포함하는 발광 소자.
제 1항에 있어서,
상기 비대칭 패턴은, 상기 제1 방향 및 상기 제2 방향으로 배치되고 상기 제1 방향을 따라 배치되는 주기와 상기 제2 방향을 따라 배치되는 주기가 서로 다른 복수 개의 돌출 구조를 포함하는 발광 소자.
삭제
제 1항 내지 제4 항 중 어느 하나의 항에 있어서,
상기 오믹층은 Ni, Pt, Cr, Ti, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IrOx 또는 RuOx 중 적어도 하나를 포함하는 발광 소자.
제 1항 내지 제4 항 중 어느 하나의 항에 있어서,
상기 오믹층이 금속 재질로 형성되는 경우, 상기 오믹층의 두께는 1nm 내지 30nm인 발광 소자.
제 1항 내지 제4 항 중 어느 하나의 항에 있어서,
상기 오믹층이 비금속 재질로 형성되는 경우, 상기 오믹층의 두께는 10nm 내지 300nm인 발광 소자.
제1 도전형 반도체층;
상기 제1 도전형 반도체층 아래에 활성층;
상기 활성층 아래에 제2 도전형 반도체층;
상기 제2 도전형 반도체층 아래에 반사층; 및
상기 반사층 상에 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이한 비대칭 패턴을 포함하고,
상기 반사층 및 상기 제2 도전형 반도체층 사이에 전류차단층을 포함하는 발광 소자.
제 1항 내지 제4 항 및 제9 항 중 어느 하나의 항에 있어서,
상기 반사층 아래에 제2 전극층 및 상기 제1 도전형 반도체층 상에 제1 전극을 포함하는 발광 소자.
제1 도전형 반도체층;
상기 제1 도전형 반도체층 아래에 활성층;
상기 활성층 아래에 제2 도전형 반도체층;
상기 제2 도전형 반도체층 아래에 반사층; 및
상기 반사층 상에 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이한 비대칭 패턴을 포함하고,
상기 제1 도전형 반도체층 상에 언도프트 반도체층을 포함하는 발광 소자.
제 11항에 있어서,
상기 언도프트 반도체층에 광 결정 구조가 형성된 발광 소자.
제 1항 내지 제4 항, 제9 항, 제11항 및 제12항 중 어느 하나의 항에 있어서,
상기 반사층은 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt) 중 적어도 하나를 포함하는 금속 또는 합금을 포함하는 발광 소자.
제 1항 내지 제4 항, 제9 항, 제11항 및 제12항 중 어느 하나의 항에 있어서,
상기 비대칭 패턴은 상기 반사층과 상이한 굴절률을 갖는 발광 소자.
제 1항 내지 제4 항, 제9 항, 제11항 및 제12항 중 어느 하나의 항에 있어서,
상기 비대칭 패턴은 산화물, 질화물 또는 불화물 중 어느 하나의 재질로 형성된 발광 소자.
제 15항에 있어서,
상기 비대칭 패턴은 ITO, IZO, AZO, MZO, GZO, RuO_x, IrO_x, ZnO, SiO₂, MgF₂, SOG, TiO₂, Al₂O₃ 또는 Si₃N₄ 중 적어도 하나를 포함하는 발광 소자.
제 1항 내지 제4 항, 제9 항, 제11항 및 제12항 중 어느 하나의 항에 있어서,
상기 비대칭 패턴은 상기 반사층과 상이한 금속 재질로 형성된 발광 소자.
제 17항에 있어서,
상기 비대칭 패턴은 Ti, Ni, Pt, Ir, Rh 중 적어도 하나를 포함하는 발광 소자.
제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 형성하는 단계;
상기 제1 도전형 반도체층 상에 오믹층을 형성하는 단계;
상기 오믹층 상에 비대칭 패턴을 형성하는 단계;
상기 오믹층 및 상기 비대칭 패턴 상에 반사층을 형성하는 단계;
상기 반사층 상에 제2 전극층을 형성하는 단계; 및
상기 제1 도전형 반도체층에 제1 전극을 형성하는 단계를 포함하고,
상기 비대칭 패턴은 제1 방향 및 상기 제1 방향에 수직인 제2 방향을 따라 규칙성을 갖고 배치되고, 상기 제1 방향을 따르는 규칙성과 상기 제2 방향을 따르는 규칙성이 서로 상이한 발광 소자 제조방법.