[go: up one dir, main page]

KR101576637B1 - 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법 - Google Patents

고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법 Download PDF

Info

Publication number
KR101576637B1
KR101576637B1 KR1020140089285A KR20140089285A KR101576637B1 KR 101576637 B1 KR101576637 B1 KR 101576637B1 KR 1020140089285 A KR1020140089285 A KR 1020140089285A KR 20140089285 A KR20140089285 A KR 20140089285A KR 101576637 B1 KR101576637 B1 KR 101576637B1
Authority
KR
South Korea
Prior art keywords
silicon
reaction
insulating film
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140089285A
Other languages
English (en)
Inventor
김해원
신창훈
김석윤
정춘식
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020140089285A priority Critical patent/KR101576637B1/ko
Priority to PCT/KR2015/006055 priority patent/WO2016010267A1/ko
Priority to US15/323,295 priority patent/US9818604B2/en
Priority to CN201580037489.2A priority patent/CN106489190B/zh
Priority to JP2017500342A priority patent/JP6371462B2/ja
Priority to TW104121630A priority patent/TWI575603B/zh
Application granted granted Critical
Publication of KR101576637B1 publication Critical patent/KR101576637B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 실시예에 의하면, 사이클릭 박막 증착 방법은, 대상물이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 대상물 상에 실리콘을 증착하는 증착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 산소를 포함하는 제1 반응 소스를 공급하여 증착된 상기 실리콘을 실리콘이 포함되는 산화막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 반복하여 수행하는 산화막 증착 단계; 그리고 상기 챔버의 내부에 질소를 포함하는 제2 반응 소스로부터 생성된 플라즈마를 제공하여 상기 실리콘이 포함되는 산화막을 처리하는 플라즈마 처리 단계를 포함한다.

Description

고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법{METHOD FOR DEPOSITING ON DEEP TREHCN HAVING HIGH ASPECT RATIO}
본 발명은 절연막 증착방법에 관한 것으로, 더욱 상세하게는 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 고집적화 및 고성능화되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 그러나 반도체 소자의 고집적화를 위하여 미세 구조를 실현하기에는 어려움을 겪고 있다.
예를 들어, 미세 구조를 실현하기 위해서는 더 얇은 절연막이 요구되나, 절연막의 두께가 얇게 형성하면 절연 특성 등 막질이 저하되는 문제가 발생하고 있다. 특히, 박막의 두께를 얇게 형성하면서, 고종횡비를 가지는 오목부 전체에 균일한 양질의 절연막을 얻기가 어려워지고 있다.
한국공개특허공보 2005-0060268호 2005.06.22.
본 발명의 목적은 우수한 막질과 스텝 커버리지를 가지는 절연막을 증착할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 기판의 표면에 고종횡비를 가지는 오목부가 형성된 경우에도 오목부의 깊이 방향에 걸쳐서 양질의 절연막을 증착할 수 있는 방법을 제공하는 데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 의하면, 5:1 이상의 종횡비를 갖는 오목부가 형성된 기판에서 상기 오목부 상에 절연막을 증착하는 방법은, 상기 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 절연막 증착 단계; 그리고 RF 전원을 인가하여 상기 챔버의 내부에 플라즈마 분위기를 형성하고 상기 플라즈마 분위기를 이용하여 상기 실리콘이 포함되는 절연막을 치밀하게 만드는 치밀화 단계를 포함하되, 상기 RF 전원의 주파수는 400kHz 내지 2MHz이다.
상기 절연막의 두께가 50Å(옹스트롬)인 경우 상기 치밀화 단계는 2 내지 50초간 수행될 수 있다.
상기 RF 전원의 출력은 100W 내지 3kW이며, 상기 RF 전원의 출력은 상기 RF 전원의 주파수 크기에 비례하도록 조절될 수 있다.
상기 플라즈마 분위기는 CCP 방식에 의해 형성될 수 있다.
상기 제1 반응 소스는 O2, O3, N2, NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다.
상기 치밀화 단계는, Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 주입하여 상기 플라즈마 분위기를 형성할 수 있다.
상기 치밀화 단계는 상기 점화 가스와 함께 H2, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 제2 반응 소스를 더 주입할 수 있다.
상기 반응 단계는, O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 제1 반응 소스로 사용할 수 있다.
상기 절연막 증착 단계는, 상기 챔버의 내부 압력은 0.05 내지 10 Torr이며, 내부 온도는 50 내지 700℃ 일 수 있다.
상기 치밀화 단계는, 상기 챔버의 내부 압력은 0.05 내지 10 Torr이며, 내부 온도는 50 내지 700℃ 일 수 있다.
상기 치밀화 단계 전에, 상기 흡착 단계, 상기 제1 퍼지 단계, 상기 반응 단계 및 상기 제2 퍼지 단계를 3회 내지 50회 반복할 수 있다.
상기 절연막 증착 단계 및 상기 플라즈마 처리 단계를 반복할 수 있다.
상기 치밀화 단계를 통해, 상기 절연막은 300:1 BOE에 대한 150초를 기준으로 습식 에칭률이 열CVD에 의한 절연막에 비해 4배 이하일 수 있다.
본 발명의 일 실시예에 의하면, 우수한 막질과 스텝 커버리지를 가지는 절연막을 형성할 수 있다. 특히, 기판의 표면에 고종횡비를 가지는 오목부가 형성된 경우에도 오목부의 깊이 방향에 걸쳐서 양질의 절연막을 증착할 수 있다.
도 1은 본 발명의 일 실시예에 따른 절연막 증착 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 절연막 증착 방법의 진행과정을 나타내는 다이어그램이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 실리콘층을 형성하는 단계를 나타내는 단면도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 절연막을 형성하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 복수의 절연막을 형성한 모습을 나타내는 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 절연막을 치밀화하는 단계를 나타내는 단면도이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 절연막을 기판의 표면에 형성된 오목부 상에 증착하는 모습을 나타내는 단면도이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따라 오목부 상에 증착된 산화막의 습식 에칭률을 주파수의 크기에 따라 비교한 그래프이다.
도 11은 기판 상에서 플라즈마가 이동하는 양상을 나타내는 단면도이다.
도 12는 플라즈마 생성시 인가되는 RF 전원의 주파수에 따른 이온 에너지를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 12를 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 절연막 증착 방법을 나타내는 흐름도이다. 도 1에 도시한 바와 같이, 반도체 제조장치의 챔버 내부에 기판을 로딩한다(S100). 챔버 내부에 로딩된 기판에 절연막이 증착되며(S200), 절연막을 증착하기 위하여 실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)가 함께 수행된다.
실리콘층을 형성하기 위하여 챔버 내부에 실리콘 전구체를 주입하여, 기판 상에 실리콘이 흡착되도록 할 수 있다(S210). 기판 상에 실리콘층을 형성한 후, 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 수행한다(S220).
이후, 기판 상에 형성된 실리콘층을 반응 소스와 반응시켜, 실리콘이 포함되는 절연막으로 형성하는 반응 단계를 수행한다(S230). 실리콘층을 실리콘이 포함되는 절연막으로 형성하기 위하여, 챔버 내부에 제1 반응 소스를 주입할 수 있다. 제1 반응 소스는 예를 들면 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다.
실리콘이 포함되는 절연막이 실리콘 산화막일 경우, 상기 제1 반응 소스는 O2 또는 O3와 같은 산소 원자를 포함하는 가스, 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)일 수 있다. 실리콘이 포함되는 절연막이 실리콘 질화막일 경우, 상기 제1 반응 소스는 N2 또는 NH3와 같은 질소 원자를 포함하는 가스일 수 있다.
이후, 챔버의 내부에서 반응 부산물과 반응 소스 또는 점화 가스를 제거하는 제2 퍼지 단계를 수행할 수 있다(S240).
실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)는 반복하여 수행될 수 있다(S250). 실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)는 예를 들면, 3 내지 50회 반복하여 수행될 수 있다.
실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)를 포함하는 절연막 증착 단계(S200) 동안에 기판의 온도 및 챔버 내부의 압력을 일정하게 유지할 수 있다. 각 실리콘층을 형성하는 단계(S210)에서는 적어도 1개의 실리콘 원자층이 기판 상에 형성될 수 있다. 예를 들어, 실리콘이 포함되는 절연막은 수 내지 수십Å의 두께를 가지도록 형성될 수 있다. 실리콘이 포함되는 절연막이 형성된 후, 치밀화 단계를 수행한다(S300).
실리콘이 포함되는 절연막을 치밀화하기 위하여, 챔버 내부에 플라즈마 분위기를 형성할 수 있다. 또한 플라즈마 분위기와 함께 추가로 제2 반응 소스를 주입할 수 있다. 제2 반응 소스는 예를 들면 H2, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다. 원하는 두께의 실리콘이 포함되는 절연막을 얻기 위하여, 필요에 따라 절연막 증착 단계(S200) 및 치밀화 단계(S300)는 반복하여 수행될 수 있다(S400). 원하는 두께의 실리콘이 포함되는 절연2막이 형성된 경우, 기판은 챔버로부터 언로딩될 수 있다(S900).
도 2는 본 발명의 일 실시예에 따른 절연막 증착 방법의 진행과정을 나타내는 다이어그램이다. 도 3에 도시한 바와 같이, 실리콘(Si) 전구체의 주입 및 퍼지(purge)와 제1 반응 소스의 주입 및 퍼지가 반복적으로 수행된다. 실리콘(Si) 전구체의 주입 후 퍼지(purge)와 제1 반응 소스의 주입 후 퍼지가 반복적으로 수행된 후, 플라즈마 분위기가 형성된다. 플라즈마 분위기가 형성된 상태에서는 필요에 따라서 제2 반응 소스가 주입될 수 있다.
이와 같이, 실리콘 전구체의 주입 및 퍼지와 제1 반응 소스의 주입 및 퍼지가 반복 수행된 후 플라즈마 분위기가 형성되는 단계까지가 1 사이클로 동작한다. 즉, 실리콘 전구체의 주입 및 퍼지와 반응 소스의 주입 및 퍼지가 반복 수행되어 실리콘이 포함되는 절연막을 형성한 후, 플라즈마 분위기를 형성하여 실리콘이 포함되는 절연막을 플라즈마 처리한다. 또한 전술한 과정을 모두 반복하여, 원하는 두께의 실리콘이 포함되는 절연막을 얻을 수 있다. 따라서, 절연막 증착 방법은 실리콘 전구체의 주입 및 퍼지와 제1 반응 소스의 주입 및 퍼지가 반복적으로 수행될 수 있음은 물론, 실리콘이 포함되는 절연막의 형성과 플라즈마 처리 또한 반복적으로 수행될 수 있다.
도 3a 내지 도 6b는 전술한 내용을 토대로, 본 발명의 실시 예에 따른 절연막 증착 방법을 단계별로 자세히 설명한다. 도 3a 내지 도 6b에 관한 설명에서, 필요한 경우 도 1 및 도 2에 대한 참조 부호가 함께 사용될 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 실리콘층을 형성하는 단계를 나타내는 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 실리콘 전구체를 주입하는 단계를 나타내는 단면도이다.
도 3a를 참조하면, 기판(100)이 로딩된 챔버 내로 실리콘 전구체(50)가 주입된다. 기판(100)은 예를 들면, 실리콘 또는 화합물 반도체 웨이퍼와 같은 반도체 기판을 포함할 수 있다. 또는 기판(100)은 글라스, 금속, 세라믹, 석영과 같은 반도체와 다른 기판 물질 등이 포함될 수 있다. 실리콘 전구체(50)는 예를 들면, BEMAS (bisethylmethylaminosilane), BDMAS (bisdimethylaminosilane), BEDAS, TEMAS (tetrakisethylmethylaminosilane), TDMAS (tetrakisidimethylaminosilane), TEDAS와 같은 아미노계 실란, 또는 HCD(hexachlorinedisilan)와 같은 염화계 실란일 수 있다. 기판(100)이 실리콘 전구체(50)와 반응할 수 있도록, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 3b는 본 발명의 일 실시예에 따른 기판 상에 실리콘층을 형성한 모습을 나타내는 단면도이다. 도 3b를 참조하면, 실리콘 전구체(50) 중 기판(100)과 반응한 것들에 의하여, 기판(100) 상에는 실리콘이 흡착되어 실리콘층(112)이 형성될 수 있다. 실리콘층(112)은 적어도 1개의 실리콘 원자층으로 이루어질 수 있다. 실리콘 전구체(50)는 기판(100)과 반응한 후 반응 부산물(52)을 형성할 수 있다. 또한 실리콘 전구체(50) 중 일부는 기판(100)과 반응하지 않고, 미반응 상태로 남아있을 수 있다.
도 3c는 본 발명의 일 실시예에 따른 제1 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 3c를 참조하면, 기판(100) 상에 실리콘층(112)을 형성한 후, 잔류한 미반응 상태의 실리콘 전구체(50) 및 반응 부산물(52)을 챔버 내부에서 제거하는 퍼지(purge)를 수행할 수 있다. 미반응 실리콘 전구체(50) 및 반응 부산물(52)을 챔버 내부에서 제거하는 퍼지(purge) 단계를 제1 퍼지 단계라 호칭할 수 있다. 제1 퍼지 단계 동안, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다. 즉, 실리콘층(112)을 형성하는 단계와 상기 제1 퍼지 단계 동안에 기판(100)의 온도 및 챔버 내부의 압력을 일정하게 유지할 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 실리콘이 포함되는 절연막을 형성하는 단계를 나타내는 단면도이다. 도 4a는 본 발명의 일 실시예에 따른 반응 소스를 주입하는 단계를 나타내는 단면도이다. 도 4a를 참조하면, 기판(100)이 로딩된 챔버 내로 제1 반응 소스(60)가 주입된다. 제1 반응 소스(60)는 예를 들면, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다. 또는 제1 반응 소스(60)는 예를 들면, O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)일 수 있다. 기판(100)이 제1 반응 소스(60)와 반응할 수 있도록, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 4b는 본 발명의 일 실시예에 따른 기판 상에 실리콘이 포함되는 절연막을 증착한 모습을 나타내는 단면도이다. 도 4b를 참조하면, 제1 반응 소스(60) 중 실리콘층(112)과 반응한 것들에 의하여, 기판(100) 상에는 실리콘이 포함되는 절연막(122a)이 형성될 수 있다. 제1 반응 소스(60)는 실리콘층(112)과 반응한 후 반응 부산물(62)을 형성할 수 있다. 또한, 제1 반응 소스(60) 중 일부는 실리콘층(112)과 반응하지 않고, 미반응 상태로 남아있을 수 있다.
제1 반응 가스(60)로 예를 들어, O2, O3와 같은 산소 원자를 포함하는 가스 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 사용할 경우, 실리콘층(112)은 제1 반응 소스(60)에 포함된 산소 원자와 반응하여 실리콘산화막으로 형성될 수 있다. 또는 제1 반응 소스(60)로 예를 들어, N2 및 NH3와 같은 질소 원자를 포함하는 가스를 사용할 경우, 실리콘층(112)은 제1 반응 가스(60)에 포함된 질소 원자와 반응하여 실리콘질화막으로 형성될 수 있다.
도 4c는 본 발명의 일 실시예에 따른 제2 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 4c를 참조하면, 기판(100) 상에 실리콘이 포함되는 산화막(122a)을 형성한 후, 잔류한 미반응 상태의 제1 반응 소스(60) 및 반응 부산물(62)을 챔버 내부에서 제거하는 퍼지(purge)를 수행할 수 있다. 미반응 상태의 제1 반응 소스(60) 및 반응 부산물(62)을 챔버 내부에서 제거하는 퍼지(purge) 단계를 제2 퍼지 단계라 호칭할 수 있다. 상기 제2 퍼지 단계 동안, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 복수의 실리콘이 포함되는 절연막을 형성한 모습을 나타내는 단면도이다. 도 5를 참조하면, 도 3a 내지 도 4c에서 보인 단계를 반복하여, 복수의 실리콘이 포함되는 절연막(122a, 122b, 122c)이 이루는 절연막층(122)을 형성한다. 절연막층(122)은 수 내지 수십Å의 두께를 가질 수 있다. 절연막층(122)은 3 내지 10개의 실리콘이 포함되는 절연막(122a, 122b, 122c)을 포함하도록, 각 실리콘이 포함되는 절연막(122a, 122b 또는 122c)을 증착하는 과정은 3 내지 50회 반복하여 수행될 수 있다. 이와 같이 절연막층(122)을 복수의 실리콘이 포함되는 절연막들(122a, 122b, 122c)로 형성하면, 절연막층(122)은 우수한 막질과 스텝 커버리지(step coverage)를 가질 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 절연막을 치밀화하는 단계를 나타내는 단면도이다. 도 6a는 본 발명의 실시 예에 따른 절연막층에 플라즈마 분위기를 공급하는 모습을 나타내는 단면도이다. 도 6a를 참조하면, 절연막층(122)이 형성된 기판(100) 상에 플라즈마를 가한다. 즉, 기판(100)이 로딩된 챔버 내부를 플라즈마 분위기로 형성한다. 플라즈마 분위기를 형성하기 위하여, CCP(Capacitively Coupled Plasma, 용량 결합형 플라즈마) 방식이 사용될 수 있으며, CCP 전극(예를 들어, 원형 또는 사각형)은 정합기(matcher)를 통해 RF 전원에 접속된다. RF 전원은 주파수가 400kHz 내지 2MHz이며, 출력 전력이 100W 내지 3kW일 수 있다. 출력 전력은 RF 전원의 주파수 크기에 비례하도록 조절될 수 있다.
플라즈마 분위기를 형성하기 위하여, 예를 들면, Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)가 주입될 수 있다. 이때, 점화 가스는 50 내지 3000sccm의 유량으로 주입될 수 있다. 플라즈마 분위기에서 절연막층(122)을 더욱 치밀하게 하기 위하여, 제2 반응 소스(64)가 추가로 주입될 수 있다. 제2 반응 소스(64)는 예를 들면, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)일 수 있다.
절연막층(122)이 실리콘산화막일 경우, 제2 반응 소스(64)로 예를 들면, O2, O3와 같은 산소 원자를 포함하는 가스, O2 분위기에서 플라즈마를 이용하여 형성된 O2+(산소 양이온) 또는 O*(산소 라디칼), 또는 H2를 사용할 수 있다. 절연막층(122)이 실리콘질화막일 경우, 제2 반응 소스(64)로 예를 들면, N2 및 NH3와 같은 질소 원자를 포함하는 가스를 사용할 수 있다.
도 6b는 본 발명의 일 실시예에 따른 절연막층(122D)을 형성한 모습을 나타내는 단면도이다. 도 6a 및 도 6b를 함께 참조하면, 플라즈마 분위기에서 절연막층(122)은 치밀화(densification)가 이루어져 치밀화된 절연막층(122D)이 형성될 수 있다. 치밀화된 절연막층(122D)을 형성하기 위하여 기판(100)이 로딩된 챔버의 압력을 0.05 내지 10 Torr로 유지할 수 있다. 또한, 절연막층(122)을 플라즈마 분위기에서 처리하여 얻어진 치밀화된 절연막층(122)은 절연 특성 등이 막질이 우수할 수 있다. 특히, 치밀화된 절연막층(112D)이 얇은 두께를 가지도록 형성하여도, 우수한 막질을 가질 수 있다.
예를 들어, 300℃ 정도 또는 650℃ 정도의 저온에서 ALD법을 사용하여 산화막을 증착한 경우, 박막은 열산화막(실리콘 기판을 가열하면서 산화 처리하여 얻어진 산화막)에 비해 에칭률이 높다. 따라서, ALD법에 의해 증착한 실리콘 산화막은 열산화막보다도 막 밀도가 낮다고 할 수 있다. 이와 같은 박막의 막 밀도는 앞서 설명한 치밀화 처리를 통해 향상시킬 수 있다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 절연막을 기판의 표면에 형성된 오목부 상에 증착하는 모습을 나타내는 단면도이며, 앞서 설명한 절연막 증착 방법이 적용될 수 있다.
즉, 기판(W)의 표면에 홈이나 홀 등으로 이루어지는 오목부(10)가 형성되어 있으며, 오목부(10)는 종횡비(aspect ratio, AR = 오목부(10)의 높이(h) : 오목부의 폭(w))를 가진다(도 7a). 예를 들어, 오목부(10)는 깊이가 300nm~10㎛이고 폭이 10~200nm일 수 있다.
기판(W)의 표면에 실리콘 전구체의 성분이 흡착하여 실리콘 흡착층(300)이 생성되며(도 7ba), 이후 제1 반응 소스(60)를 통해 흡착층(300)이 산화 또는 질화되어, 박막 성분인 실리콘 산화막 또는 실리콘 질화막의 분자층이 1층 혹은 복수층 형성되어 반응 생성물인 절연막(301)이 형성된다(도 7c). 절연막(301)에는, 예를 들어 실리콘 전구체에 포함되는 잔류기로 인해, 수분(OH기)이나 유기물 등의 불순물이 남는 경우가 있다.
이후, RF 전원을 통해 고주파 전력을 공급하여 전계 및 자계를 생성하며, 점화가스 또는 제2 반응 소스(64)는 자계에 의해 활성화되어, 예를 들어 이온이나 라디칼 등의 플라즈마가 생성된다. 플라즈마가 기판(W)의 표면에 충돌함으로써 절연막(301)으로부터 수분이나 유기물 등의 불순물이 방출되거나, 절연막(301) 내의 원소가 재배열되어 절연막(301)의 치밀화(고밀도화)가 가능하다.
그러나, 기판의 표면에 큰 종횡비(예를 들어, 5:1 이상)를 갖는 홀이나 홈(trench) 등의 오목부(10)가 형성되어 있는 경우, 오목부(10)의 깊이 방향에 있어 치밀화의 정도가 달라진다. 즉, 종횡비가 큰 오목부(10)가 형성된 경우, 플라즈마(또는 이온)가 오목부 내에 진입하기가 어렵다. 따라서, 오목부(10) 내에서는 바닥면을 향하는 방향으로 치밀화의 정도가 작아진다. 다시 말해, 절연막(301)의 표면과 오목부(10)의 바닥면에서는 양호하게 치밀화 처리가 행해져 치밀한 박막이 형성되는 반면, 오목부(10)의 바닥면을 향하는 방향으로 밀도가 낮은(성긴) 박막이 된다. 따라서, 오목부(10)의 깊이 방향에 따라 치밀한 박막을 형성할 필요가 있다.
도 8 내지 도 10은 앞서 본 발명의 일 실시예에 따라 오목부 상에 증착된 산화막의 습식 에칭률을 주파수의 크기에 따라 비교한 그래프이며, 앞서 설명한 열산화막의 습식 에칭률에 대한 비율로 나타내고 있다.
도 8은 오목부(10)의 종횡비가 10:1인 경우 RF 전원의 주파수에 따른 산화막의 습식 에칭률을 오목부(10)의 깊이에 따라 나타낸다. 먼저, 도 8에 도시한 바와 같이, 산화막의 표면(surface)(깊이가 0인 지점)과 오목부(10)의 바닥면(bottom)(깊이가 최대인 지점), 그리고 종횡비가 2:1인 지점(오목부의 깊이를 10으로 할 때 표면으로부터 깊이가 2인 지점의 내벽)에서는 주파수의 크기(13.56MHz과 2MHz)에 따른 습식 에칭률의 차이가 미미하므로, 각 지점에서 치밀화 처리가 이루어져 절연막이 치밀화되어 있음을 알 수 있다. 그러나, 종횡비가 5:1 및 10:1인 지점에서는 주파수의 크기에 따른 습식 에칭률의 차이가 극명하게 나타나며, 주파수의 크기가 13.56MHz인 경우 치밀화 처리가 이루어지지 않아 절연막의 밀도가 낮음을 알 수 있다. 즉, 종횡비가 5:1 및 10:1인 지점에서, RF 전원의 주파수가 일반적으로 널리 사용되는 13.56MHz인 경우 습식 에칭률이 열산화막에 비해 약 4.8배 정도 높은(나쁜) 반면, RF 전원의 주파수가 2MHz인 경우 습식 에칭률이 열산화막에 비해 약 2.4~5배 정도 높음(나쁨)을 알 수 있다.
도 9는 오목부(10)의 종횡비가 30:1인 경우 RF 전원의 주파수에 따른 산화막의 습식 에칭률을 오목부(10)의 깊이에 따라 나타낸다. 먼저, 도 9에 도시한 바와 같이, 산화막의 표면(surface)(깊이가 0인 지점)과 오목부(10)의 바닥면(bottom)(깊이가 최대인 지점), 그리고 종횡비가 2:1인 지점(오목부의 깊이를 30이라고 할 때 표면으로부터 깊이가 2인 지점의 내벽)에서는 주파수의 크기(13.56MHz과 2MHz)에 따른 습식 에칭률의 차이가 미미하므로, 각 지점에서 치밀화 처리가 이루어져 절연막이 치밀화되어 있음을 알 수 있다. 그러나, 종횡비가 5:1 내지 30:1인 지점에서는 주파수의 크기에 따른 습식 에칭률의 차이가 극명하게 나타나며, 주파수의 크기가 13.56MHz인 경우 치밀화 처리가 이루어지지 않아 절연막의 밀도가 낮음을 알 수 있다. 즉, 종횡비가 5:1 내지 30:1인 지점에서, RF 전원의 주파수가 일반적으로 널리 사용되는 13.56MHz인 경우 습식 에칭률이 열산화막에 비해 약 4.2-9배 정도 높은(나쁜) 반면, RF 전원의 주파수가 2MHz인 경우 습식 에칭률이 열산화막에 비해 약 2.4~3.1배 정도 높음(나쁨)을 알 수 있다.
도 10은 오목부(10)의 종횡비가 30:1인 경우 RF 전원의 주파수가 380kHz인 경우 산화막의 습식 에칭률을 오목부(10)의 깊이에 따라 나타낸다. 도 10에 도시한 바와 같이, RF 전원의 주파수가 380kHz로 2MHz 미만인 경우 오목부(10)의 바닥면에서는 주파수의 크기(380kHz와 2MHz)에 따른 습식 에칭률의 차이가 미미하므로, 치밀화 처리가 이루어져 절연막이 치밀화되어 있음을 알 수 있다. 그러나, 오목부(10)의 바닥면을 제외하고 주파수의 크기에 따른 습식 에칭률의 차이가 극명하게 나타남을 알 수 있으며, 앞서 도 9에 대한 설명과 달리, 산화막의 표면(surface)(깊이가 0인 지점)과 종횡비가 2:1인 지점(오목부의 깊이를 30이라고 할 때 표면으로부터 깊이가 2인 지점의 내벽)에서 조차 치밀화 처리가 이루어지지 않아 절연막의 밀도가 낮음을 알 수 있다.
도 11은 기판 상에서 플라즈마가 이동하는 양상을 나타내는 단면도이며, 도 12는 플라즈마 생성시 인가되는 RF 전원의 주파수에 따른 이온 에너지를 나타내는 그래프이다. 앞서 도 8 내지 도 10을 통해 설명한 치밀화 처리 여부를 이하에서 설명하기로 한다.
앞서 설명한 바와 같이, 플라즈마가 기판(W)의 표면에 충돌함으로써 산화막으로부터 수분이나 유기물 등의 불순물이 방출되거나, 절연막(301) 내의 원소가 재배열되어 산화막의 치밀화(고밀도화)가 가능하다. 그러나, 기판의 표면에 큰 종횡비(예를 들어, 5:1 이상)를 갖는 홀이나 홈(trench) 등의 오목부(10)가 형성되어 있는 경우, 오목부(10)의 깊이 방향에 있어 치밀화의 정도가 달라진다. 즉, 종횡비가 큰 오목부(10)가 형성된 경우, 플라즈마(또는 이온)가 오목부 내에 진입하기가 어렵다. 따라서, 오목부(10) 내에서는 바닥면을 향하는 방향으로 치밀화의 정도가 작아진다. 다시 말해, 절연막(301)의 표면과 오목부(10)의 바닥면에서는 양호하게 치밀화 처리가 행해져 치밀한 박막이 형성되는 반면, 오목부(10)의 바닥면을 향하는 방향으로 밀도가 낮은(성긴) 박막이 된다. 따라서, 오목부(10)의 깊이 방향에 따라 치밀한 박막을 형성할 필요가 있다.
위와 같은 현상은 플라즈마의 직진성으로 인해 발생하는 것으로 생각된다. 즉, 플라즈마의 이동방향과 오목부(10)의 내벽이 나란하므로, 플라즈마와 오목부(10)의 내벽이 서로 충돌할 가능성이 낮다. 또한, 오목부(10)의 바닥면은 플라즈마의 이동방향과 수직한 관계에 있으므로, 오목부(10)의 바닥면은 플라즈마와 충분히 충돌하여 상당한 충돌에너지를 얻을 수 있는 반면, 오목부(10)의 내벽은 플라즈마의 이동방향과 대체로 나란하여 플라즈마가 오목부의 내벽과 충돌하더라도 오목부의 내벽은 플라즈마와 충분히 충돌할 수 없고 상당한 충돌에너지를 얻을 수 없기 때문이다(도 11(a) 참고).
따라서, 플라즈마 내에 포함된 이온이 중성 원자와 1번 이상 충돌하여 이온의 방향이 상당히 바뀌어야, 이온이 오목부(10)의 내벽과 충분히 충돌하여 오목부(10)의 내벽이 상당한 충돌에너지를 얻을 수 있다(도 11(b) 참고). 다만, 이온과 중성 원자의 충돌시, 이온은 자신이 갖고 있는 에너지를 상당히 잃게 되므로, 위와 같이 이온의 방향이 바뀌어 오목부(10)의 내벽과 충돌하더라도 치밀화를 유도할 수 있는 에너지를 갖지 못할 수 있다. 따라서, 최초 생성된 플라즈마의 이온은 일정 수준 이상의 에너지를 갖고 있어야 오목부(10) 내벽의 치밀화를 유도할 수 있다.
도 12에 도시한 바와 같이, RF 전원의 주파수 크기가 작아질수록 이온 에너지의 분포는 커지며, 높은 에너지를 갖는 이온들이 분포된다. 이와 같이 상대적으로 높은 에너지를 갖는 이온들이 오목부(10)의 내벽과 충돌하여 치밀화를 유도할 수 있다. 그러나, 주파수가 너무 낮으면 높은 에너지를 갖는 이온이 생성되더라도 그 수가 감소하므로, 산화막의 치밀화를 유도할 수 없다. 따라서, RF 전원은 주파수가 400kHz 내지 2MHz이어야 하며, 도 8 내지 도 10에 도시한 바와 같이, 오목부(10)의 내벽을 치밀화하여 산화막의 막 밀도를 개선할 수 있다.
한편, RF 전원의 출력 전력은 100W 내지 3kW일 수 있으며, 출력 전력은 RF 전원의 주파수 크기에 비례하도록 조절될 수 있다. 주파수가 낮아질수록 높은 에너지를 갖는 이온들이 분포하므로, RF 전원의 출력 전력이 증가할 경우 오목부(10)의 입구측 모서리 부분에 스퍼터링 효과가 크게 발생하여 오목부(10)의 형상이 훼손되거나 왜곡될 수 있다. 따라서, RF 전원의 출력 전력을 주파수 크기에 비례하여 조절할 필요가 있다.
한편, 본 실시예에서는 용량 결합형 플라즈마(CCP)를 사용하였으나, 이와 달리 유도 결합형 플라즈마(ICP:Inductively coupled plasma)가 사용될 수 있다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
10 : 오목부
50 : 전구체
60 : 제1 반응 소스
52,62 : 반응 부산물
64 : 제2 반응 소스
100 : 기판
112 : 실리콘층
122 : 절연막층
122a,122b,122c : 절연막
300 : 흡착층
301 : 절연막

Claims (9)

  1. 5:1 이상의 종횡비를 갖는 오목부가 형성된 기판에서 상기 오목부 상에 절연막을 증착하는 방법에 있어서,
    상기 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 절연막 증착 단계; 및
    RF 전원을 인가하여 상기 챔버의 내부에 플라즈마 분위기를 형성하고 상기 플라즈마 분위기를 이용하여 상기 실리콘이 포함되는 절연막을 치밀하게 만드는 치밀화 단계를 포함하되,
    상기 치밀화 단계에 있어서, 상기 RF 전원의 주파수는 2MHz인, 절연막 증착 방법.
  2. 제1항에 있어서,
    상기 절연막의 두께가 50Å(옹스트롬)인 경우 상기 치밀화 단계는 2 내지 50초간 수행되는, 절연막 증착 방법.
  3. 제1항에 있어서,
    상기 RF 전원의 출력은 100W 내지 3kW이며,
    상기 RF 전원의 출력은 상기 RF 전원의 주파수 크기에 비례하도록 조절되는, 절연막 증착 방법.
  4. 제1항에 있어서,
    상기 플라즈마 분위기는 CCP 방식에 의해 형성되는, 절연막 증착 방법.
  5. 제1항에 있어서,
    상기 제1 반응 소스는 O2, O3, N2, NH3를 포함하는 군으로부터 선택된 하나 이상의 가스인, 절연막 증착 방법.
  6. 제1항에 있어서,
    상기 치밀화 단계는,
    Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 주입하여 상기 플라즈마 분위기를 형성하는, 절연막 증착 방법.
  7. 제6항에 있어서,
    상기 치밀화 단계는 상기 점화 가스와 함께 H2, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 제2 반응 소스를 더 주입하는, 절연막 증착 방법.
  8. 제1항에 있어서,
    상기 반응 단계는,
    O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 제1 반응 소스로 사용하는, 절연막 증착 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 치밀화 단계를 통해, 상기 절연막은 300:1 BOE에 대한 150초를 기준으로 습식 에칭률이 열CVD에 의한 절연막에 비해 4배 이하인, 절연막 증착 방법.
KR1020140089285A 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법 Active KR101576637B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140089285A KR101576637B1 (ko) 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
PCT/KR2015/006055 WO2016010267A1 (ko) 2014-07-15 2015-06-16 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
US15/323,295 US9818604B2 (en) 2014-07-15 2015-06-16 Method for depositing insulating film on recessed portion having high aspect ratio
CN201580037489.2A CN106489190B (zh) 2014-07-15 2015-06-16 在具有高纵横比的凹陷部上蒸镀绝缘膜的方法
JP2017500342A JP6371462B2 (ja) 2014-07-15 2015-06-16 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
TW104121630A TWI575603B (zh) 2014-07-15 2015-07-03 於具有高長寬比之深溝槽沉積絕緣層之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140089285A KR101576637B1 (ko) 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법

Publications (1)

Publication Number Publication Date
KR101576637B1 true KR101576637B1 (ko) 2015-12-10

Family

ID=54979289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140089285A Active KR101576637B1 (ko) 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법

Country Status (6)

Country Link
US (1) US9818604B2 (ko)
JP (1) JP6371462B2 (ko)
KR (1) KR101576637B1 (ko)
CN (1) CN106489190B (ko)
TW (1) TWI575603B (ko)
WO (1) WO2016010267A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
JP2018117038A (ja) * 2017-01-18 2018-07-26 東京エレクトロン株式会社 保護膜形成方法
JP2018186174A (ja) * 2017-04-25 2018-11-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2022203763A1 (en) * 2021-03-22 2022-09-29 Applied Materials, Inc. Methods and apparatus for processing a substrate

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
KR102362534B1 (ko) * 2014-12-08 2022-02-15 주성엔지니어링(주) 기판 처리방법
KR101960763B1 (ko) * 2016-11-03 2019-03-21 주식회사 유진테크 저온 에피택셜층 형성방법
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
TWI845607B (zh) * 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
SG11202112611PA (en) * 2019-06-06 2021-12-30 Applied Materials Inc Methods of post treating silicon nitride based dielectric films with high energy low dose plasma
US12252782B2 (en) 2019-12-02 2025-03-18 Lam Research Corporation In-situ PECVD cap layer
JP7473892B2 (ja) * 2020-03-10 2024-04-24 株式会社昭和真空 蒸着源
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN119487614A (zh) * 2022-06-27 2025-02-18 朗姆研究公司 含硅层的沉积和蚀刻
CN120359608A (zh) * 2022-12-15 2025-07-22 朗姆研究公司 低k介电间隙填充
WO2025064337A1 (en) * 2023-09-18 2025-03-27 Lam Research Corporation Chemical vapor deposition-enhanced atomic layer deposition

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556291B1 (ko) * 1969-11-26 1980-02-15
JPS4825480A (ko) * 1971-08-04 1973-04-03
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
KR100734748B1 (ko) * 2005-09-08 2007-07-03 주식회사 아이피에스 인시튜 질화물(in-situ nitride) 박막증착방법
US8291857B2 (en) * 2008-07-03 2012-10-23 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP2012079762A (ja) * 2010-09-30 2012-04-19 Mitsubishi Heavy Ind Ltd 絶縁膜形成装置及び方法
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8912101B2 (en) * 2012-03-15 2014-12-16 Asm Ip Holding B.V. Method for forming Si-containing film using two precursors by ALD
JP6040609B2 (ja) * 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
WO2015126590A1 (en) * 2014-02-18 2015-08-27 Applied Materials, Inc. Hermetic cvd-cap with improved step coverage in high aspect ratio structures
US9875888B2 (en) * 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR102671907B1 (ko) 2016-10-31 2024-06-03 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR20240082318A (ko) * 2016-10-31 2024-06-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR102867979B1 (ko) 2016-10-31 2025-10-13 주성엔지니어링(주) 기판처리장치 및 기판처리방법
JP2018117038A (ja) * 2017-01-18 2018-07-26 東京エレクトロン株式会社 保護膜形成方法
JP2018186174A (ja) * 2017-04-25 2018-11-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2022203763A1 (en) * 2021-03-22 2022-09-29 Applied Materials, Inc. Methods and apparatus for processing a substrate

Also Published As

Publication number Publication date
US9818604B2 (en) 2017-11-14
TWI575603B (zh) 2017-03-21
CN106489190A (zh) 2017-03-08
CN106489190B (zh) 2019-06-25
JP6371462B2 (ja) 2018-08-08
WO2016010267A1 (ko) 2016-01-21
US20170148625A1 (en) 2017-05-25
JP2017521865A (ja) 2017-08-03
TW201614727A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
KR101576637B1 (ko) 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
CN113493906B (zh) 形成薄膜的方法
TWI862632B (zh) 使用氟移除形成一結構之方法
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
KR102696249B1 (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
KR102692947B1 (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
TWI474399B (zh) 循環沉積薄膜之方法
JP2024045236A (ja) プラズマ処理装置および基板処理装置
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
CN103026472B (zh) 环状薄膜的沉积方法
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
KR102046163B1 (ko) 반도체 소자의 제조방법
CN114127898B (zh) 以高能量低剂量等离子体后处理氮化硅基的介电膜的方法
KR101576639B1 (ko) 절연막 증착 방법
TW202328486A (zh) 薄膜沉積方法及系統以及根據此方法形成的結構
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
TW202229612A (zh) 在部件的側壁上形成氮化矽的方法及系統
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11