KR101575069B1

KR101575069B1 - 자기적으로 어닐링된 레퍼런스 셀을 통한 mram 감지

Info

Publication number: KR101575069B1
Application number: KR1020147003564A
Authority: KR
Inventors: 하리 엠. 라오; 시아오춘 즈후
Original assignee: 퀄컴 인코포레이티드
Priority date: 2011-07-11
Filing date: 2012-07-11
Publication date: 2015-12-07
Anticipated expiration: 2032-07-11
Also published as: CN103718245B; JP5801483B2; CN103718245A; US20130016553A1; EP2732449A1; US9324404B2; JP2014525110A; US8665638B2; EP2732449B1; WO2013009917A1; US20140126284A1; KR20140037252A

Abstract

자기적으로 어닐링된 레퍼런스 셀들을 이용하여 MRAM(magnetoresistive random access memory) 셀들에 저장된 데이터를 판독/감지하기 위한 시스템들 및 방법이 제공된다. MRAM은 적어도 하나의 자기 저장 셀(506)을 포함하는 레퍼런스 회로(570)를 포함하며, 여기서 MRAM 내의 각각의 자기 저장 셀은 동일한 상태로 프로그래밍된다. 레퍼런스 회로는 자기 저장 셀에 커플링된 로드 엘리먼트를 포함하며, 여기서 상기 로드 엘리먼트(512)는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

Description

자기적으로 어닐링된 레퍼런스 셀을 통한 MRAM 감지{MRAM SENSING WITH MAGNETICALLY ANNEALED REFERENCE CELL}

[0001] 기재된 실시예들은 MRAM(Magnetoresistive Random Access Memory) 셀들을 판독/감지하는 것에 관한 것이다. 보다 구체적으로, 기재된 실시예들은 자기적으로 어닐링된 레퍼런스 MRAM 셀들을 이용하여 MRAM 셀들에 저장된 데이터를 판독/감지하는 것에 관한 것이다.

[0002] MRAM(Magnetoresistive Random Access Memory)은 휘발성 메모리에 비견 가능한 응답(판독/기록) 시간들을 갖는 비-휘발성 메모리 기술이다. 전기 전하들 또는 전류 흐름들로서 데이터를 저장하는 종래의 RAM 기술들과 대조적으로, MRAM은 자기 엘리먼트들을 이용한다. 도 1a 및 도 1b에 예시된 바와 같이, MTJ(Magnetic Tunnel Junction) 저장 엘리먼트(100)는 절연(터널 배리어) 층(120)에 의해 분리되는 2개의 자기층들(110 및 130)로부터 형성될 수 있으며, 이들 각각은 자기장을 보유할 수 있다. 2개의 층들 중 하나(예를 들어, 고정층(110))는 특정한 극성으로 세팅된다. 다른 층(예를 들어, 자유층(130))의 극성(132)은 인가될 수 있는 외부 필드의 극성에 매칭하도록 자유롭게 변한다. 자유층(130)의 극성(132)의 변경은 MTJ 저장 엘리먼트(100)의 저항을 변경할 것이다. 예를 들어, 극성들이 정렬될 때(도 1a(병렬 "P" 자화 저 저항 상태 "0")), 저 저항 상태가 존재한다. 극성들이 정렬되지 않으면(도 1b(반-병렬 "AP" 자화 고 저항 상태 "1")), 고 저항 상태가 존재한다. MTJ(100)의 예시는 단순화되었고 당업자들은 예시된 각각의 층이 당 분야에 알려진 바와 같이 하나 이상의 재료층들을 포함할 수 있다는 것을 인지할 것이다.

[0003] 도 2를 참조하면, 종래의 MRAM의 메모리 셀(200)은 판독 동작을 위해 예시된다. 셀(200)은 트랜지스터(210), 비트 라인(220), 숫자 라인(230) 및 워드 라인(240)을 포함한다. 셀(200)은 MTJ(100)의 전기 저항을 측정함으로써 판독될 수 있다. 예를 들어, 특정한 MTJ(100)는 MTJ(100)를 통해 비트 라인(220)으로부터 전류를 스위칭할 수 있는 연관된 트랜지스터(210)를 활성화(트랜지스터 온(on))함으로써 선택될 수 있다. 터널 자기저항 효과(tunnel magnetoresistive effect)로 인해, MTJ(100)의 전기 저항은 위에서 논의된 바와 같이, 2개의 자기층들(예를 들어, 110, 130)에서 극성들의 배향(orientation)에 기초하여 변경된다. 임의의 특정한 MTJ(100) 내부의 저항은 자유층의 극성으로부터 발생하는 전류로부터 결정될 수 있다. 종래에는, 고정층(110) 및 자유층(130)이 동일한 극성을 갖는 경우, 저항은 로우(low)이고, "0"이 판독된다. 고정층(110) 및 자유층(130)이 반대 극성을 갖는 경우, 저항은 더 높고, "1"이 판독된다.

[0004] 종래의 MRAM과 달리, STT-MRAM(Spin Transfer Torque Magnetoresistive Random Access Memory)은 전자들이 박막(스핀 필터)을 통과할 때 스핀-분극화되는 그 전자들을 이용한다. STT-MRAM은 또한 STT-RAM(Spin Transfer Torque RAM), Spin-RAM(Spin Torque Transfer Magnetization Switching RAM) 및 SMT-RAM(Spin Momentum Transfer)으로서 알려져 있다. 기록 동작 동안, 스핀-분극화된 전자들은 자유층 상에 토크를 가하고, 이는 자유층의 극성을 스위칭할 수 있다. 판독 동작은 앞서 논의된 바와 같이, 전류가 MTJ 저장 엘리먼트의 저항/로직 상태를 검출하는데 이용되는 점에서 종래의 MRAM과 유사하다. 도 3a에서 예시되는 바와 같이, STT-MRAM 비트 셀(300)은 MTJ(305), 트랜지스터(310), 비트 라인(320) 및 워드 라인(330)을 포함한다. 트랜지스터(310)는 전류가 MTJ(305)를 통해 흐르도록 허용하기 위해 판독 및 기록 양자의 동작들에 대해 스위칭 온 되어서, 로직 상태는 판독 또는 기록되게 될 수 있다.

[0005] 도 3b를 참조하면, STT-MRAM 셀(301)의 보다 상세된 도면이 판독/기록 동작들의 추가의 논의를 위해 예시된다. MTJ(305), 트랜지스터(310), 비트 라인(320) 및 워드 라인(330)과 같이 앞서 논의된 엘리먼트들 외에, 소스 라인(340), 감지 증폭기(350), 판독/기록 회로(360) 및 비트 라인 레퍼런스(370)가 예시된다. 위에서 논의된 바와 같이, 판독 동작 동안, 판독 전류가 생성되며, 그 판독 전류는 MTJ(305)를 통해 비트 라인(320)과 소스 라인(340) 사이에 흐른다. 전류가 트랜지스터(310)를 통해 흐르도록 허용될 때, MTJ(305)의 저항(로직 상태)은 비트 라인(320)과 소스 라인(340) 간의 전압 차이에 기초하여 감지될 수 있으며, 그 전압 차이는 레퍼런스(370)에 비교되고, 이어서 감지 증폭기(350)에 의해 증폭된다. 당업자들은 메모리 셀(301)의 동작 및 구성이 당 분야에 알려져 있음을 인지할 것이다. 부가적인 상세들은 예를 들어, M.Hosomi 등에 의한 A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM(IEDM 컨퍼런스(2005)의 회보들)에서 제공되며, 이는 그 전체가 인용에 의해 본원에 포함된다.

[0006] 이제 도 4를 참조하면, 도 3b의 특정한 엘리먼트들의 종래의 구현에 대한 회로도가 예시된다. 특히, 도 4는 MTJ(305) 및 트랜지스터(310)를 포함하는 STT-MRAM 데이터 셀(401) 상의 판독 동작 동안 이용되는 바와 같은 감지 증폭기(350)(전압 감지) 및 레퍼런스(370)(레퍼런스 전류 감지)의 회로 구현들을 예시한다. 도시되는 바와 같이, 레퍼런스 셀(402)은 레퍼런스 MTJ(404) 및 레퍼런스 MTJ(406)를 포함한다. 2개의 레퍼런스 MTJ들(404 및 406)은 판독/기록 동작들의 시작 이전에 각각 "0"(P) 및 "1"(AP) 상태들로 프로그래밍된다. 로드 PMOS 트랜지스터들(410 및 412)은 도 4에서 도시된 바와 같이 각각 2개의 레퍼런스 MTJ들(404 및 406)에 결합되어서, 레퍼런스 전압 "ref_in"이 노드(408)에서 생성된다. 당업자는 레퍼런스 전압(ref_in)이 레퍼런스 MTJ들(404 및 406)에서 프로그래밍된 "0" 및 "1" 상태들에 대응하는 전압들 간의 평균 또는 중간-지점 전압에 대응한다는 것을 인지할 것이다.

[0007] 판독 동작 동안, 데이터 셀(401)에 저장된 데이터 값은 다음과 같이 평가된다. "read_en" 신호가 활성화되어서, 전류는 데이터 전류 감지 회로(460)를 통해 흐르게 된다. 데이터 셀(401)에 대응하는 워드 라인, 비트 라인 및 소스 라인의 활성화는 트랜지스터들(310, 416 및 418)이 턴 온되게 하고 전류가 MTJ(305)를 통해 흐르도록 허용한다. 로드 PMOS(424)는 대응하는 전압(data_in)이 노드(414)에서 생성되는 것을 가능케 한다. 전압(data_in)과 레퍼런스 전압(ref_in)의 비교는 데이터 셀(401)에 저장된 상태/값을 산출하고, 여기서 data_in이 ref_in보다 더 높은 경우, 데이터 셀(401)에 저장된 값이 "1"이라고 결정될 수 있고, data_in이 ref_in보다 낮은 경우, 데이터 셀(401)에 저장된 값이 "0"이라고 결정될 수 있다.

[0008] 레퍼런스 전압(ref_in)과 전압(data_in)의 비교 및 데이터 셀(401)에 저장된 값의 후속 감지는 감지 증폭기(350)에서 수행된다. 한 쌍의 교차-커플링된 인버터들(420 및 422)은 데이터 셀(401)에 저장된 데이터 값에 대응하는 차동 출력들("sao" 및 "saob")를 생성하기 위해 data_in과 ref_in 간의 전압 차이를 증대한다.

[0009] 데이터 셀(401)에 저장된 값을 감지하기 위해 앞서 기술된 종래의 구현은 몇 개의 제한들을 겪는다. 첫째로, 판독 동작들이 데이터 셀(401)과 같은 데이터 셀들 상에서 수행될 수 있기 이전에, 레퍼런스 MTJ들(404 및 406)과 같은 레퍼런스 셀들을 "0" 및 "1" 값들로 프로그래밍하는 것이 필수적이다. 레퍼런스 셀들의 이러한 사전-프로그래밍 또는 준비는 데이터 셀들에 저장된 값의 잘못된 감지를 초래할 수 있는 스턱-엣 폴트들(stuck-at faults)과 같은 몇 개의 에러들을 발생시킬 수 있다. 둘째로, 설계 결함들은 "0" 과 "1" 사이의 중간에 있는 이상적인 경우 값 이외의 값으로 레퍼런스 값(ref_in)의 시프팅을 야기할 수 있어서, 데이터 셀들에 저장된 값을 감지하기 위한 감지 마진(sensing margin)이 악영향을 받을 수 있다. 셋째로, 하나는 "0"으로 프로그래밍되고 다른 하나는 "1"로 프로그래밍되는 2개의 레퍼런스 셀들의 활용은 칩 상의 귀중한 영역을 소비하고 이에 따라 구현하기 비싸게 되게 하는 경향이 있다.

[0010] 이에 따라, MRAM에 대한 종래의 레퍼런스 셀 구현들과 연관되는 상술된 제한들을 방지하기 위한 필요성이 당 분야에 존재한다.

[0011] 본 발명의 예시적인 실시예들은 자기적으로 어닐링된 레퍼런스 MRAM 셀들을 이용하여 MRAM 셀들에 저장된 데이터를 판독/감지하기 위한 시스템들 및 방법에 관한 것이다.

[0012] 예를 들어, 예시적인 실시예는 레퍼런스 회로를 갖는 MRAM(magnetoresistive random access memory)에 관한 것이며, 이는 적어도 하나의 자기 저장 셀 - 상기 MRAM 내의 각각의 자기 저장 셀은 동일한 상태로 프로그래밍됨 - ; 및 상기 자기 저장 셀에 커플링되는 로드 엘리먼트를 포함하고, 상기 로드 엘리먼트는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

[13] 다른 예시적인 실시예는 MRAM(magnetoresistive random access memory)를 위한 레퍼런스 회로를 형성하는 방법에 관한 것이며, 이 방법은 적어도 하나의 자기 저장 셀을 형성하는 단계 - 상기 MRAM 내의 각각의 자기 저장 셀은 동일한 상태로 프로그래밍됨 - ; 및 상기 자기 저장 셀에 로드 엘리먼트를 커플링하는 단계를 포함하고, 상기 로드 엘리먼트는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

[14] 또 다른 예시적인 실시예는 MRAM(magnetoresistive random access memory)를 위한 레퍼런스 회로를 형성하는 방법에 관한 것이며, 이 방법은 적어도 하나의 자기 저장 셀을 형성하기 위한 단계 - 상기 MRAM 내의 각각의 자기 저장 셀은 동일한 상태로 프로그래밍됨 - ; 및 상기 자기 저장 셀에 로드 엘리먼트를 커플링하기 위한 단계를 포함하고, 상기 로드 엘리먼트는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

[15] 추가의 예시적인 실시예는 레퍼런스 회로를 갖는 MRAM(magnetoresistive random access memory)에 관한 것이며, 이는 적어도 하나의 자기 저장 셀을 형성하기 위한 수단 - 상기 MRAM 내의 각각의 자기 저장 셀은 동일한 상태로 프로그래밍됨 - ; 및 상기 자기 저장 셀에 로드 엘리먼트를 커플링하기 위한 수단을 포함하고, 상기 로드 엘리먼트는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

[0016] 첨부 도면들은 본 발명의 실시예들의 설명에 도움을 주도록 제시되며 실시예들의 제한이 아닌 실시예들의 예시를 위해서만 제공된다.

도 1a 및 도 1b는 MTJ(magnetic tunnel junction) 저장 엘리먼트의 예시들이다.
도 2는 판독 동작들 동안 MRAM(Magnetoresistive Random Access Memory) 셀의 예시이다.
도 3a 및 도 3b는 STT-MRAM(Spin Transfer Torque Magnetoresistive Random Access Memory) 셀들의 예시들이다.
도 4는 도 3b의 특정한 엘리먼트들의 종래의 구현에 대한 회로도의 예시이다.
도 5는 예시적인 실시예들에 따라 감지 회로에 대한 단순화된 개략도이다.
도 6은 프로그래밍 가능한 세기를 갖는 PMOS 로드의 예시이다.
도 7은 AP 상태에서 다수의 MRAM 셀들의 커플링으로부터 형성되는 레퍼런스 셀의 예시이다.
도 8은 MRAM(Magnetoresistive Random Access Memory)을 감지하는 방법을 예시하는 흐름도이다.
도 9는 예시적인 실시예들이 적합하게 이용될 수 있는 원격 유닛들을 예시한다.

[0026] 본 발명의 양상들은 다음의 설명 및 본 발명의 특정한 실시예들에 관한 관련된 도면들에서 기재된다. 대안적인 실시예들은 본 발명의 범위로부터 벗어남 없이 창안될 수 있다. 부가적으로, 본 발명의 잘 알려진 엘리먼트들은 본 발명의 관련된 상세들을 모호하게 하지 않도록 상세히 기술되지 않거나 생략될 것이다.

[0027] "예시적인" 이란 단어는 여기서 "예, 경우, 또는 예시로서 작용하는 것"을 의미하도록 이용된다. "예시적인" 것으로서 여기서 기술되는 임의의 실시예는 반드시 다른 실시예들보다 선호되거나 유리한 것으로서 해석되는 것은 아니다. 마찬가지로, "본 발명의 실시예들"이란 용어는 본 발명의 모든 실시예들이 동작의 논의되는 특징, 이점 또는 모드를 포함한다는 것을 요구하는 것은 아니다.

[0028] 여기서 이용되는 용어는 단지 특정한 실시예들을 기술할 목적을 위한 것이며, 본 발명의 실시예들의 제한으로 의도되는 것은 아니다. 여기서 이용되는 바와 같이, 단수 형태들은 문맥이 달리 명확히 표시하지 않으면, 복수 형태들을 또한 포함하도록 의도된다. "포함하다", "포함하는", "구비하다", 및/또는 "구비하는" 이라는 용어들은, 여기서 이용될 때 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹의 부가 또는 존재를 배제하는 것은 아니란 것이 추가로 이해될 것이다.

[0029] 추가로, 다수의 실시예들은 예를 들어, 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 동작들의 시퀀스들의 견지에서 기술된다. 여기서 기술되는 다양한 동작들은 특정한 회로들(예를 들어, 주문형 집적 회로들(ASIC들))에 의해, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 이들 양자의 결합에 의해 수행될 수 있다는 것이 인지될 것이다. 부가적으로, 여기서 기술되는 동작들의 이들 시퀀스는 실행 시에 연관된 프로세서가 여기서 기술되는 기능을 수행하게 할 컴퓨터 명령들의 대응하는 세트를 그 내부에 저장한 임의의 형태의 컴퓨터 판독 가능한 저장 매체 내에서 전체적으로 실현되는 것으로 간주될 수 있다. 따라서 본 발명의 다양한 양상들은 다수의 상이한 형태들로 실현될 수 있으며, 이들 모두는 청구된 청구 대상의 범위 내에 있는 것으로 예견된다. 또한, 여기서 기술된 실시예들 각각에 대해, 임의의 이러한 실시예들의 대응하는 형태는 예를 들어, 기술된 동작을 수행"하도록 구성된 로직"으로서 여기서 기술될 수 있다.

[0030] 예시적인 실시예들은 도 3 내지 도 4에서 레퍼런스(370)와 같은 종래의 레퍼런스 셀들과 연관되는 문제들을 방지한다. 실시예들은 "0" 및 "1" 사이의 중간에 있는 레퍼런스 값을 생성하기 위해 "0" 및 "1" 값들로 프로그래밍되는 한 쌍의 레퍼런스 셀들을 필요로 하는 것으로 제한되지 않는다.

[0031] 예시적인 실시예들은 자기 어닐링(magnetic annealing)이 MTJ들로 하여금 AP(anti-parallel) 상태에 분극되게 한다는 것을 인지한다. 자기 어닐링은 흔히 웨이퍼들이 강한 자기장들의 존재 시에 어닐링되고 냉각되는 MRAM 웨이퍼들의 제조 프로세스의 부분인 프로세스이다. 자기 어닐링의 프로세스 이전에, 웨이퍼들은 실온에 있고, 웨이퍼의 원자의 자기 모멘트들은 잘 정의된 배향 없이 랜덤으로 흩어져 있다. 자기 어닐링의 프로세스 동안, 웨이퍼들은 오븐에 배치되고 강력한 자기장의 영향 하에 있으면서, 400C의 온도까지 가열된다. 이 온도는 약 6시간 동안 유지되고, 이는 인가된 자기장에 기초하여 원자 모멘트들이 원하는 방향으로 배향이 되게 한다. 그 후, 온도는 감소되고 웨이퍼들은 천천히 어닐링/냉각되도록 허용된다. 온도들이 다시 실온으로 감소되면, 원자 모멘트들은 인가된 자기장들에 따라 고정되어서, 자유층들은 고정된 층들의 반대 방향으로 배향되게 된다. 이에 따라, 자기 어닐링 후에, MRAM 웨이퍼들 내의 MTJ 셀들은 일반적으로 AP 상태에서 이용 가능하다.

[0032] 보통, MRAM 웨이퍼들의 제조 이후에 이용 가능한 MTJ 셀들의 원래의(native) 상태는 AP 상태이다. 그러나 MRAM 웨이퍼 내의 모든 MTJ 셀들이 자기 어닐링 이후에 P 상태에서 이용 가능하게 될 수 있도록 제조 프로세스에 대해 적합한 수정들을 가하는 것이 가능하다. 예시적인 실시예들의 설명이 자기 어닐링 이후 AP 상태의 MTJ 셀들에 관하여 여기서 제공되지만, 실시예들은 동일한 상태로 프로그래밍되는 MTJ 셀들에 관한 것일 수 있다는 것이 인지될 것이며, 여기서 상기 동일한 상태는 AP 또는 P일 수 있다.

[0033] 앞서 언급된 바와 같이, AP 상태는 MTJ 셀들에 이진 데이터를 저장하기 위한 "0" 상태로서 흔히 지정된다. 예시적인 실시예들은 레퍼런스 전압 값을 생성하기 위해 그의 원래의 AP/"0" 상태의 단일 MTJ 셀을 활용한다. 실시예들은 "0"과 "1" 사이의 중간에 있는 레퍼런스 전압 레벨로 "0" 상태에 대응하는 전압을 풀업(pull up)하도록 구성되는 프로그래밍 가능한 세기의 PMOS 로드를 포함한다. 레퍼런스는 여기서 "0" 및 "1" 상태들에 대응하는 전압들로 이루어지지만, 실시예들은 특정한 전압 값들로 제한되지 않는다는 것이 이해될 것이다. 일 예로서, "0" 및 "1" 상태들은 각각 접지 전압 및 양의 공급 전압에 대응할 수 있다. 당업자는 "0" 및 "1" 상태들로 적절한 전압 값들을 지정하기 위한 다른 적합한 구현들을 인지할 것이다. 유사한 방식으로 레퍼런스는 레퍼런스 전압이 "0"과 "1" 사이의 중간이 되도록 본 명세서에서 이루어질 것이다. 그러나 알 수 있는 바와 같이, 레퍼런스 전압은 예시적인 실시예들에서, 0.5v의 값으로 제한되는 것으로서 해석되는 것은 아니다. 다른 한편, 레퍼런스 전압은 요구되는 감지 마진들을 보장하면서, 레퍼런스 전압과의 비교들에 기초하여 "0" 또는 "1"로서 데이터의 감지를 가능케 하는 적절한 값이다.

[0034] 도 5를 참조하면, 예시적인 실시예들에 따라, 감지 회로(500)에 대한 단순화된 개략도가 예시된다. 도시된 바와 같이, 레퍼런스 회로(570)는 로드 PMOS(512)와 더불어 그의 원래의 AP/"0" 상태의 단일 레퍼런스 MTJ(506)를 포함한다. MTJ(505)는 판독될 데이터 값을 저장하고, 여기서 이 데이터 값은 AP 또는 P 상태 중 어느 하나에 대응할 수 있다. 데이터 전류 감지 회로(560)는 로드(524) 및 MTJ(505)를 통한 전류의 흐름을 용이하게 하기 위한 트랜지스터(510)를 포함한다. 노드(514)에서의 전압(data_in)은 MTJ(505)에 저장된 데이터 값에 대응한다. 그럼으로서, 노드(508)에서의 전압(ref_in)은 레퍼런스 MTJ(506)의 "0" 상태에 대응할 것이다. 로드 PMOS(512)의 세기는 "0"으로부터 "0"과 "1" 사이의 중간에 있는 원하는 레퍼런스 전압으로 노드(508)에서의 전압(ref_in)을 풀 업하기 위해 조정될 수 있다. 전압 감지 증폭기(550)는 MTJ(505)에 저장된 데이터 값을 결정하고 "data_out"과 동일한 것을 출력하기 위해 노드들(508(data_in) 및 508(ref_in))에서의 전압들을 비교하는데 있어 감지 증폭기(350)(도 4에서 도시된 바와 같음)와 유사하게 동작한다.

[0035] 이제 로드 PMOS(512)의 세기를 알맞게 조정하기 위한 예시적인 실시예들이 기술될 것이다. 하나의 예에서, 노드(508)에서의 레퍼런스 전압은 그의 풀 업 세기를 증가시키기 위해 PMOS(512)를 적절히 재크기조정(resizing)함으로써 "0"으로부터 "0"과 "1" 사이의 중간으로 시프트될 수 있다. 그러나 이러한 방식으로 풀 업 세기(pull up strength)를 정확히 제어하는 것은 어려울 수 있다. 프로세스 변동들은 감지 마진들이 수용 불가능하게 할 수 있다.

[0036] 이제 도 6을 참조하면, 프로그래밍 가능한 세기를 갖는 PMOS 로드에 대한 예시적인 구현이 예시된다. 프로그래밍 가능한 PMOS 로드(512)는 예시되는 바와 같이, 병렬로 연결된 2개 이상의 레그들을 포함한다. 레그들의 서브세트는 원하는 풀 업 세기를 달성하기 위해 인에이블될 수 있다. 각각의 레그는 604a 및 606a와 같이 직렬로 연결된 2개의 PMOS 트랜지스터들을 포함한다. 레그는 604a의 게이트 전압을 제어함으로써 인에이블될 수 있다. 예를 들어,604a의 게이트 전압을 "0" 또는 접지 전압으로 세팅함으로써, 604a는 턴 온 되고, 604a 및 606a의 레그의 결합된 구동 세기는 PMOS 로드(512)의 구동 세기에 기여(contribute)된다. 디코더(602)는 제어 신호들(608)을 디코딩하는데 이용될 수 있으며, 여기서 제어 신호들(608)은 어느 레그들이 턴 온될지를 표시한다. 도 6에서, 쌍들 {604a, 606a}, {604b, 606b}, {604c, 606c}, 및 {604d, 606d}을 포함하는 4개의 레그들이 예시된다. 각각의 레그의 풀 업 세기들이 동일한 경우에, 제어 신호들(608)을 알맞게 프로그래밍하는 것은 1, 2, 3, 또는 4개의 레그들이 인에이블되는지에 기초하여 4개의 이산 풀 업 세기 값들을 제공할 수 있다. 당업자들은 프로그래밍 가능한 PMOS 로드(512)를 구현하기 위해 적합한 변동들을 인지할 것이다.

[0037] 도 6을 계속 참조하면, 노드(508)에서의 레퍼런스 전압("ref_in")은 기술된 바와 같이 로드 PMOS(512)의 구동 세기를 프로그래밍함으로써 "0"과 "1" 사이의 중간의 원하는 전압 값으로 풀 업될 수 있다. 이에 따라, 레퍼런스 전압 및 후속적으로, 감지 마진들은 그의 본래의 AP/"0" 상태의 단일의 레퍼런스 MTJ 셀을 이용함으로써 정밀하게 제어될 수 있다.

[0038] 그러나 프로세스 결함들은 MRAM 웨이퍼들의 제조 동안 MTJ 셀들의 분극에 영향을 줄 수 있다는 것이 가능할 수 있다. 이에 따라, 레퍼런스 MTJ 셀들은 자기 어닐링 후 AP 상태에서 이용 가능하지 않을 수 있다. 이러한 결점들이 예시적인 실시예들에서 발생하는 경우, 레퍼런스 MTJ 셀들은 "모노(mono)" 펄스를 이용함으로써 AP 상태로 쉽게 재프로그래밍될 수 있다. 모노 펄스는 시스템 리셋 신호로부터 유도될 수 있고 레퍼런스 MTJ 셀들로 전달될 수 있어서, 이들은 판독 동작들이 수행되기 이전에 AP 상태로 플래시(flash) 프로그래밍될 수 있다.

[0039] 몇몇 경우들에서, 레퍼런스 MTJ 셀들이 자기 어닐링 이후에 예상되는 AP 상태와 대조적으로 P 상태로 분극될 수 있다는 것이 또한 가능할 수 있다. 레퍼런스 MTJ 셀들은 또한 다른 프로세스 결함들, 스턱-엣 폴트들 등으로 인해 P 상태로 고정될 수 있다. P 상태로 고정되는 레퍼런스 MTJ 셀들을 포함하는 이러한 결점들은 예시적인 실시예들에서 쉽게 검출될 수 있다. 예를 들어, 도 5를 참조하면, 레퍼런스 MTJ 셀(506)이 결점있는 P/"1" 상태로 고정된 경우, 노드(508)에서 생성되는 레퍼런스 전압(ref_in)은 "0"과 "1" 사이의 예상되는 중간 전압보다 훨씬 더 낮게 될 것이다. 사실상, 로드 PMOS 회로들이 프로그래밍되는 방식으로 인해, 레퍼런스 전압(ref_in)은 음(negative), 즉 양자의 "0"과 "1"의 전압값들에 대응하는 전압 값 미만이 될 것이다. 이에 따라 이 레퍼런스 전압(ref_in)이 판독 동작 동안 data_in과 비교될 때, 비교는 "1"의 값이 데이터 셀 MTJ(505)에 저장된 양자의 데이터 값들 "0" 및 "1"에 대해 감지되게 할 것이다. 따라서 레퍼런스 MTJ 셀들이 결점있는 P 상태로 고정되는 스턱-엣 폴트들은 "0" 및 "1"의 알려진 데이터 값들 상에서 판독 동작들을 수행함으로써 유효하게 검출될 수 있다. 이러한 결점들이 발견되는 경우, 이들은 레퍼런스 MTJ 셀을 원하는 AP/"0" 상태로 기록함으로써 쉽게 교정될 수 있다.

[0040] 스턱-엣 폴트들은 데이터 셀들에서 또한 발생할 수 있다. 결점들의 소스가 레퍼런스 셀들 또는 데이터 셀들에 있는지를 결정하기 위해, 데이터 셀들 상의 기록 동작들에 대응하는 기록 전류 패턴들이 관찰될 수 있다. 데이터 기록 전류가 데이터 셀들 상에서 "0" 및 "1"의 기록 동작들을 통해 예상되는 바와 같이 변경되는 경우, 결점은 레퍼런스 셀들에 있다고 결정될 수 있다. 다른 한편, 기록 전류가 데이터 셀들 상에서 "0" 및 "1"의 기록 동작들 사이에서 일정하고 불변인 채로 남아있는 경우, 데이터 셀들은 스턱-엣 폴트들이 가해지고 있다고 결정될 수 있다. 결점있는 셀들이 식별되면, 이들은 올바른 값을 결점있는 셀들에 기록하는 것과 같이 알려진 기법에 의해 교정될 수 있다.

[0041] 예시적인 실시예들이 원래의 AP 상태에서 단일의 레퍼런스 MTJ 셀을 통해 기술되지만, 실시예들은 도 7에서 도시된 바와 같이 커플링되는, AP 상태의 2개 이상의 레퍼런스 MTJ 셀들을 또한 포함할 수 있다. 도 7을 참조하면, 다수의 레퍼런스 MTJ 셀들(706a, 706b, 및 706c)은 레퍼런스(770)를 형성하도록 커플링된다. 레퍼런스(770)는 실질적으로 레퍼런스(370)(도 4에서 도시된 바와 같음)와 같은 종래의 레퍼런스 회로 아키텍처들의 회로 구조를 보유할 수 있다. AP 상태에서 레퍼런스 MTJ 셀들(706a 및 706b)의 병렬 커플링은 P 상태의 레퍼런스 MTJ 셀로서 유효하게 동작한다. 따라서, 레퍼런스(770)는 P 상태의 레퍼런스 MTJ 셀(레퍼런스 MTJ 셀들(706a 및 706b)의 병렬 커플링); 및 AP 상태의 레퍼런스 MTJ 셀(레퍼런스 MTJ 셀(706c))을 유효하게 포함하도록 구성될 수 있다. 이에 따라, 레퍼런스(770)는 레퍼런스(370)와 같은 종래의 레퍼런스 회로들의 동일한 비트셀 풋프린트를 보유하도록 구성될 수 있다. 따라서 예시적인 실시예들은 실질적으로 종래의 레퍼런스 회로들의 비트셀 풋프린트들을 보유하는 레퍼런스 회로들을 구성하기 위해 원래의 AP 상태의 이용 가능한 MTJ 셀들을 이용할 수 있다. 로드 PMOS 트랜지스터들(712a 및 712b)은 요구되는 레퍼런스 전압 값(ref_in)을 생성하기 위해 적절히 크기조절되거나 프로그래밍된다. 당업자들은 레퍼런스 회로(770)의 변동들을 인지할 것이며, 여기서 원래의 AP 상태의 다수의 레퍼런스 MTJ 셀들은 원하는 레퍼런스 전압 값들을 생성하기 위해 로드 PMOS 트랜지스터들에 전기적으로 커플링된다.

[0042] 이에 따라, 예시적인 실시예들은 자기 어닐링 이후 이용 가능한 원래의 AP 상태와 같은 동일한 상태에서 레퍼런스 MTJ 셀들로부터 형성되는, 판독/감지 동작들을 위한 레퍼런스 회로들을 포함한다. 레퍼런스 전압 레벨들은 로드 PMOS 회로들과 같은 로드 엘리먼트들의 구동 세기들을 프로그래밍함으로써 원하는 전압 값들로 정밀하게 제어된다. "0" 및 "1" 상태들로 사전-프로그래밍되는 2개의 레퍼런스 셀들을 포함하는 종래의 레퍼런스 회로들에 비해, 원래의 AP 상태에서 단일의 레퍼런스 MTJ 셀들을 갖는 예시적인 실시예들은 수율, 감지 마진들, 프로세스 변동들에 대한 허용오차 및 시험의 용이함을 개선한다.

[0043] 실시예들은 여기서 기재된 프로세스들, 기능들 및/또는 알고리즘들을 수행하기 위한 다양한 방법들을 포함한다는 것이 인지될 것이다. 예를 들어, 도 8에서 예시된 바와 같이, 실시예는, 레퍼런스 회로를 갖는 MRAM(magnetoresistive random access memory)을 형성하는 단계(블록 802); 레퍼런스 회로에서 적어도 하나의 자기 저장 셀을 형성하는 단계(블록 804) - 각각의 자기 저장 셀은 동일한 상태로 프로그래밍됨 - ; 및 로드 엘리먼트를 자기 저장 셀에 커플링하는 단계(블록 806)를 포함하는 MRAM을 감지하는 방법을 포함할 수 있으며, 상기 로드 엘리먼트는 판독 동작 동안 레퍼런스 전압을 설정하도록 구성된다.

[0044] 당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수 있다는 것을 인지할 것이다. 예를 들어, 위의 설명 전체에 걸쳐서 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 미립자들, 광학 필드들 또는 광학 미립자들 또는 이들의 임의의 결합에 의해 표현될 수 있다.

[0045] 추가로, 당업자들은 여기서 기재되는 실시예들과 관련하여 기술되는 다양한 예시적인 논리적 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들 둘의 결합들로서 구현될 수 있다는 것을 인지할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 그 기능의 견지에서 일반적으로 위에서 설명되었다. 이러한 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 전체 시스템 상에 부과되는 설계 제약들 및 특정한 애플리케이션에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 기술된 기능을 구현할 수 있지만, 이러한 구현 판단들은 본 발명의 범위로부터 벗어나게 하는 것으로서 해석되어선 안 된다.

[0046] 도 9는 본 개시의 실시예가 유리하게 이용될 수 있는 예시적인 무선 통신 시스템(900)을 예시한다. 예시의 목적을 위해, 도 9는 3개의 원격 유닛들(920, 930 및 950) 및 2개의 기지국들(940)을 도시한다. 도 9에서, 원격 유닛(920)은 모바일 전화로서 도시되고, 원격 유닛(930)은 휴대용 컴퓨터로서 도시되고, 원격 유닛(950)은 무선 로컬 루프 시스템에서 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 모바일 전화들, 핸드-헬드 개인 통신 시스템들(PCS) 유닛들, 개인 휴대 정보 단말들과 같은 휴대용 데이터 유닛들, GPS 인에이블 디바이스들, 네비게이션 디바이스들, 셋톱 박스들, 음악 재생기들, 비디오 재생기들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 결합일 수 있다. 도 9가 본 개시의 교시들에 따른 원격 유닛들을 예시하지만, 본 개시는 이들 예시적인 예시된 유닛들로 제한되지 않는다. 본 개시의 실시예들은 시험 및 특징화를 위해 메모리 및 온-칩 회로를 포함하는 액티브 집적 회로를 포함하는 임의의 디바이스에서 적합하게 이용될 수 있다.

[0047] 위에 기재된 디바이스들 및 방법들은 통상적으로 컴퓨터 판독 가능한 매체들 상에 저장된 GDSII 및 GERBER 컴퓨터 파일들로 설계되고 구성된다. 이들 파일들은 결국 이들 파일들에 기초하여 디바이스들을 제조하는 제조 취급자들에 제공된다. 결과적인 물건들은 추후에 반도체 다이로 절단되고 반도체 칩으로 패키징되는 반도체 웨이퍼들이다. 칩들은 이어서 위에서 기술된 디바이스들에서 이용된다.

[0048] 여기서 기재된 실시예들과 관련하여 기술되는 방법들, 시퀀스들 및/또는 알고리즘들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이들 둘의 결합으로 실현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 제거 가능한 디스크, CD-ROM, 또는 당 분야에 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서에 커플링되어서, 프로세서는 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.

[0049] 이에 따라, 본 발명의 실시예는 MRAM 셀들을 감지하기 위한 방법을 실현하는 컴퓨터 판독 가능한 매체들을 포함할 수 있다. 이에 따라, 본 발명은 예시된 예들로 제한되지 않고, 여기서 기술된 기능을 수행하기 위한 임의의 수단이 본 발명의 실시예들에 포함된다.

[0050] 위의 개시가 본 발명의 예시적인 실시예들을 도시하지만, 다양한 변경들 및 수정들이 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 범위로부터 벗어남 없이 여기서 이루어질 수 있다는 것이 주의되어야 한다. 여기서 기술된 본 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정한 순서로 수행될 필요가 없다. 또한, 본 발명의 엘리먼트들이 단수로 기술되거나 청구될 수 있지만, 단수로의 제한이 명시적으로 기술되지 않으면 복수가 예견된다.

Claims

레퍼런스 회로를 갖는 MRAM(magnetoresistive random access memory)으로서, 상기 레퍼런스 회로는,
하나 이상의 자기 저장 셀들 ― 상기 레퍼런스 회로 내의 상기 하나 이상의 자기 저장 셀들의 각각은 동일한 로직 상태로 프로그래밍되고, 상기 동일한 로직 상태는 로직 하이(high) 상태 또는 로직 로우(low) 상태 중 하나임 ― ; 및
상기 하나 이상의 자기 저장 셀들에 전기적으로 커플링되는 하나 이상의 로드 엘리먼트들
을 포함하고,
상기 하나 이상의 로드 엘리먼트들은 판독 동작 동안 그들의 각각의 구동 세기들에 기초하여, 레퍼런스 전압을 설정하도록 구성되는,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
상기 설정된 레퍼런스 전압은,
상기 MRAM의 메모리 엘리먼트에 저장된 값을 판독하기 위해 상기 메모리 엘리먼트의 전압에 비교되는,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
상기 동일한 로직 상태는,
반-병렬 상태(anti-parallel state)인,
레퍼런스 회로를 갖는 MRAM.
제 3 항에 있어서,
상기 반-병렬 상태는,
자기 어닐링 프로세스에 의해 설정되는,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
상기 동일한 로직 상태는,
병렬 상태인,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
상기 하나 이상의 자기 저장 셀들 중 적어도 하나는,
MTJ(Magnetic Tunnel Junction) 셀인,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
상기 하나 이상의 로드 엘리먼트들 중 적어도 하나는,
트랜지스터인,
레퍼런스 회로를 갖는 MRAM.
제 7 항에 있어서,
상기 트랜지스터는,
프로그래밍 가능한 트랜지스터인,
레퍼런스 회로를 갖는 MRAM.
제 8 항에 있어서,
상기 프로그래밍 가능한 트랜지스터는,
병렬로 커플링된 트랜지스터들의 2개 이상의 레그들을 포함하여서, 개별 레그들은 선택적으로 인에이블될 수 있고, 그리고 상기 프로그래밍 가능한 트랜지스터의 구동 세기는 인에이블된 레그들의 수에 비례하는,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
적어도 하나의 반도체 다이에 통합되는,
레퍼런스 회로를 갖는 MRAM.
제 1 항에 있어서,
셋톱 박스, 음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스 내로 통합되는,
레퍼런스 회로를 갖는 MRAM.
MRAM(magnetoresistive random access memory)을 위한 레퍼런스 회로를 형성하는 방법으로서,
하나 이상의 자기 저장 셀들을 형성하는 단계 ― 상기 레퍼런스 회로 내의 상기 하나 이상의 자기 저장 셀들의 각각은 동일한 로직 상태로 프로그래밍되고, 상기 동일한 로직 상태는 로직 하이 상태 또는 로직 로우 상태 중 하나임 ― ; 및
하나 이상의 로드 엘리먼트들을 상기 하나 이상의 자기 저장 셀들에 전기적으로 커플링하는 단계
를 포함하고,
상기 하나 이상의 로드 엘리먼트들은 판독 동작 동안 그들의 각각의 구동 세기들에 기초하여, 레퍼런스 전압을 설정하도록 구성되는,
레퍼런스 회로를 형성하는 방법.
제 12 항에 있어서,
상기 MRAM의 메모리 엘리먼트에 저장된 값을 판독하기 위해 상기 설정된 레퍼런스 전압을 상기 메모리 엘리먼트의 전압에 비교하는 단계
를 더 포함하는,
레퍼런스 회로를 형성하는 방법.
제 12 항에 있어서,
상기 동일한 로직 상태는,
반-병렬 상태(anti-parallel state)인,
레퍼런스 회로를 형성하는 방법.
제 14 항에 있어서,
자기 어닐링 프로세스에 의해 상기 반-병렬 상태를 설정하는 단계
를 포함하는,
레퍼런스 회로를 형성하는 방법.
제 12 항에 있어서,
프로그래밍 가능한 트랜지스터가 병렬로 커플링된 트랜지스터들의 2개 이상의 레그들을 포함하도록 상기 프로그래밍 가능한 트랜지스터로부터 상기 하나 이상의 로드 엘리먼트들 중 적어도 하나를 형성하는 단계를 포함하고, 개별 레그들은 선택적으로 인에이블될 수 있고, 그리고 상기 프로그래밍 가능한 트랜지스터의 구동 세기는 인에이블된 레그들의 수에 비례하는,
레퍼런스 회로를 형성하는 방법.
MRAM(magnetoresistive random access memory)을 위한 레퍼런스 회로를 형성하는 방법으로서,
하나 이상의 자기 저장 셀들을 형성하기 위한 단계 ― 상기 레퍼런스 회로 내의 상기 하나 이상의 자기 저장 셀들의 각각은 동일한 로직 상태로 프로그래밍되고, 상기 동일한 로직 상태는 로직 하이 상태 또는 로직 로우 상태 중 하나임 ― ; 및
하나 이상의 로드 엘리먼트들을 상기 하나 이상의 자기 저장 셀들에 전기적으로 커플링하기 위한 단계
를 포함하고,
상기 하나 이상의 로드 엘리먼트들은 판독 동작 동안 그들의 각각의 구동 세기들에 기초하여, 레퍼런스 전압을 설정하도록 구성되는,
레퍼런스 회로를 형성하는 방법.
제 17 항에 있어서,
상기 MRAM의 메모리 엘리먼트에 저장된 값을 판독하기 위해 상기 설정된 레퍼런스 전압을 상기 메모리 엘리먼트의 전압에 비교하기 위한 단계
를 더 포함하는,
레퍼런스 회로를 형성하는 방법.
제 17 항에 있어서,
상기 동일한 로직 상태는,
반-병렬 상태(anti-parallel state)인,
레퍼런스 회로를 형성하는 방법.
제 19 항에 있어서,
자기 어닐링 프로세스에 의해 상기 반-병렬 상태를 설정하기 위한 단계
를 포함하는,
레퍼런스 회로를 형성하는 방법.
제 17 항에 있어서,
프로그래밍 가능한 트랜지스터가 병렬로 커플링된 트랜지스터들의 2개 이상의 레그들을 포함하도록 상기 프로그래밍 가능한 트랜지스터로부터 상기 하나 이상의 로드 엘리먼트들 중 적어도 하나를 형성하기 위한 단계를 포함하고, 개별 레그들은 선택적으로 인에이블될 수 있고, 그리고 상기 프로그래밍 가능한 트랜지스터의 구동 세기는 인에이블된 레그들의 수에 비례하는,
레퍼런스 회로를 형성하는 방법.
레퍼런스 회로를 갖는 MRAM(magnetoresistive random access memory)으로서, 상기 레퍼런스 회로는,
하나 이상의 자기 저장 수단들 ― 상기 MRAM 내의 상기 하나 이상의 자기 저장 수단들의 각각은 동일한 로직 상태로 프로그래밍되고, 상기 동일한 로직 상태는 로직 하이 상태 또는 로직 로우 상태 중 하나임 ― ; 및
상기 하나 이상의 자기 저장 수단들에 전기적으로 커플링되는 하나 이상의 로드 수단들
을 포함하고,
상기 하나 이상의 로드 수단들은 판독 동작 동안 그들의 각각의 구동 세기들에 기초하여, 레퍼런스 전압을 설정하도록 구성되는,
레퍼런스 회로를 갖는 MRAM.
제 22 항에 있어서,
상기 MRAM의 메모리 엘리먼트에 저장된 값을 판독하기 위해 상기 설정된 레퍼런스 전압을 상기 메모리 엘리먼트의 전압에 비교하기 위한 수단
을 더 포함하는,
레퍼런스 회로를 갖는 MRAM.
제 22 항에 있어서,
상기 동일한 로직 상태는,
반-병렬 상태(anti-parallel state)인,
레퍼런스 회로를 갖는 MRAM.
제 24 항에 있어서,
상기 반-병렬 상태는 자기 어닐링 프로세스에 의해 설정되는,
레퍼런스 회로를 갖는 MRAM.
제 22 항에 있어서,
상기 하나 이상의 로드 수단들 중 적어도 하나는 프로그래밍 가능한 구동 세기를 갖는,
레퍼런스 회로를 갖는 MRAM.
제 22 항에 있어서,
적어도 하나의 반도체 다이에 통합되는,
레퍼런스 회로를 갖는 MRAM.
제 22 항에 있어서,
셋 톱 박스, 음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스 내로 통합되는,
레퍼런스 회로를 갖는 MRAM.