KR101531018B1 - Failure prediction method of power semiconductor device - Google Patents
Failure prediction method of power semiconductor device Download PDFInfo
- Publication number
- KR101531018B1 KR101531018B1 KR1020140088429A KR20140088429A KR101531018B1 KR 101531018 B1 KR101531018 B1 KR 101531018B1 KR 1020140088429 A KR1020140088429 A KR 1020140088429A KR 20140088429 A KR20140088429 A KR 20140088429A KR 101531018 B1 KR101531018 B1 KR 101531018B1
- Authority
- KR
- South Korea
- Prior art keywords
- power semiconductor
- semiconductor device
- drain
- temperature
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/18—Status alarms
- G08B21/182—Level alarms, e.g. alarms responsive to variables exceeding a threshold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Power Conversion In General (AREA)
Abstract
본 발명은 전력반도체소자의 불량 예측 방법에 관한 것으로서, 동작중인 전력반도체소자에 별도의 신호를 인가하지 않고 전력반도체소자의 불량을 예측할 수 있도록 하는 것을 목적으로 하며, 이러한 목적 달성을 위한 본 발명의 실시예에 따르면, 상기 전력반도체소자의 접합부 온도에 대한 드레인저항을 교정하여 온도-드레인저항 관계식을 생성하는 교정단계와; 상기 전력반도체소자의 게이트전류, 드레인전압 및 드레인전류를 측정하는 계측단계; 및 상기 온도-드레인저항 관계식으로부터 상기 전력반도체소자의 접합부 온도를 계산하고 상기 게이트전류와 상기 접합부 온도를 기설정된 기준값과 비교하여 상기 전력반도체소자의 불량 발생 가능성 여부를 출력장치를 통해 경고하는 알림단계;를 포함하는 것을 기술적 요지로 한다.The present invention relates to a method of predicting a failure of a power semiconductor device, and it is an object of the present invention to predict failures of a power semiconductor device without applying a signal to an operating power semiconductor device. According to an embodiment, there is provided a power semiconductor device comprising: a calibration step of calibrating a drain resistance to a junction temperature of the power semiconductor device to generate a temperature-drain resistance relationship; Measuring a gate current, a drain voltage, and a drain current of the power semiconductor device; And a notification step of calculating a junction temperature of the power semiconductor element from the temperature-drain resistance relationship and comparing the gate current and the junction temperature with a predetermined reference value to warn the output device of the possibility of a failure of the power semiconductor element As a technical point.
Description
본 발명은 전력반도체소자의 불량 예측 방법에 관한 것으로서, 더욱 상세하게는 동작 중인 전력반도체소자에서 측정을 위한 별도의 신호를 인가하지 않고 전력반도체소자의 불량을 예측하는 방법에 관한 것이다.The present invention relates to a method for predicting a failure of a power semiconductor device, and more particularly, to a method for predicting failure of a power semiconductor device without applying a separate signal for measurement in an operating power semiconductor device.
전력반도체소자는 큰 전류의 흐름을 제어할 수 있는 반도체로서 MOSFET 및 IGBT와 같은 스위치소자와 다이오드 등으로 구성된다. 이들 소자는 수천 볼트 혹은 수백 암페어의 전류를 흘릴 수 있을 정도로 내구성이 강하지만 부하의 운전조건 혹은 주변환경(진동,열,잡음)에 따라 쉽게 파괴될 수도 있다.Power semiconductor devices are semiconductors capable of controlling the flow of large currents and consist of switch elements such as MOSFETs and IGBTs and diodes. These devices are durable enough to carry currents of several thousand volts or hundreds of amperes, but they can easily be destroyed depending on the operating conditions of the load or the surrounding environment (vibration, heat, noise).
전력반도체소자는 전기에너지를 효율적으로 사용할 수 있게 할 뿐만 아니라 정보통신기술과 융합하여 편리하게 사용할 수 있게 만들기 때문에 최근에는 자동차나 가전 산업 등의 영역에서 폭 넓게 사용되고 있다. 이와 동시에 자동차 산업에서 사용중인 전력반도체소자는 예상치 못한 불량으로 인해 전력변환시스템을 불안정하게 만들어 큰 사고를 발생시킬 수 있는 가능성이 증가하고 있다. 따라서 전력반도체소자의 상태를 모니터링하고 불량을 예측할 수 있는 방법을 개발하는 것이 중요 문제로 대두되고 있다.Power semiconductor devices are widely used in the fields of automobiles and home appliances in recent years because they make it possible to use electric energy efficiently as well as to be easily used by being fused with information communication technology. At the same time, the power semiconductor devices used in the automotive industry are increasingly unlikely to cause unexpected failures, resulting in unstable power conversion systems that can cause major accidents. Therefore, it is important to monitor the state of power semiconductor devices and to develop a method for predicting defects.
도1은 종래기술에 따른 전력반도체소자의 동특성을 측정하기 위한 계측장치의 블록도이다.1 is a block diagram of a measuring device for measuring the dynamic characteristics of a power semiconductor device according to the prior art.
도1을 참조하면, 4개의 전력반도체소자(12,14,16,18) 케이스(10)에 열전도대(32,34,36,38)를 연결하고 측정된 온값은 아날로그-디지털 변환기(50)를 통하여 신호처리를 위한 단말기(70)에 전달하여 온도가 특정값 이상을 넘어가면 알람을 발생시킨다.1, a thermal
그러나, 상기한 종래기술은 전력반도체소자의 케이스 온도만을 측정하기 때문에 돌입전류나 과부하에 기인한 핫스팟(hot spot)으로 인해 발생하는 반도체 접합부의 온도 상승은 측정하기 어려운 문제점이 있다. 도2는 종래기술에 따른 전력반도체소자의 동특성 파형을 나타내는 그래프이며, 도1과 같은 상태에서 RC 사다리형 열회로를 이용하여 모델링하고 그 결과를 보여주고 있다. 즉, 핫스팟이 지속적으로 발생하거나 과도한 경우, 전력반도체소자 칩과 케이스 혹은 기판 사이에 간극이 발생하여 열임피던스를 증가시킨다(high Zth ). 열임피던스가 클 경우 반도체 접합부 온도와 케이스 온도 사이에 큰 괴리가 발생하는데, 이와 같은 괴리는 전력반도체소자의 불량 예측을 힘들게 한다.However, since the conventional technique only measures the case temperature of the power semiconductor device, there is a problem that it is difficult to measure the temperature rise of the semiconductor junction due to the in-rush current or the hot spot caused by the overload. FIG. 2 is a graph showing a dynamic characteristic waveform of a power semiconductor device according to the prior art, and is modeled using an RC ladder type column circuit in the state shown in FIG. 1, and the results are shown. That is, if the hot spot is continuously generated or excessive, a gap is generated between the power semiconductor device chip and the case or the substrate to increase the thermal impedance (high Z th ) . If the thermal impedance is large, there is a large gap between the temperature of the semiconductor junction and the case temperature. Such a disagreement makes it difficult to predict the failure of the power semiconductor device.
종래의 다른 기술로, 전력반도체소자의 문턱전압 또는 내부 바디 다이오드(body diode)를 이용해 온도를 검출하여 불량을 예측하는 방법이 있다. 도3은 종래기술에 따른 피드백을 이용한 전류 파형을 나타내는 그래프이며, 문턱전압 또는 내부 바디 다이오드를 이용해 온도를 검출하는 과정을 설명할 수 있다. 이러한 종래기술은 비교적 정확하게 전력반도체소자의 접합부 온도를 측정할 수 있지만 정확한 온도 검출을 위해 별도의 검출신호(A)를 발생시켜야 하는 문제점이 있다. 뿐만 아니라 ESD(Electro-Static Discharge)에 의해 발생한 불량은 예측이 불가능하다는 문제점이 있다.In another conventional technique, there is a method of detecting a failure by detecting a temperature using a threshold voltage of a power semiconductor device or an internal body diode. FIG. 3 is a graph showing a current waveform using feedback according to the related art, and a process of detecting a temperature using a threshold voltage or an internal body diode can be described. Such a conventional technique can measure the junction temperature of the power semiconductor device relatively accurately, but there is a problem that a separate detection signal A must be generated for accurate temperature detection. In addition, there is a problem that the defects caused by electro-static discharge (ESD) can not be predicted.
종래의 또 다른 기술로, 드레인 저항을 측정하여 온도를 추출하는 방법을 사용하는 방법이 있지만, 온도-드레인 저항을 교정하는데 있어 순간적인 온도 변화를 측정하지 못하고 열적 평형 상태에서의 온도로 교정함으로써 내부 접합부 온도를 정확하게 측정하지 못하는 문제점이 있다. 뿐만 아니라 ESD에 의한 불량 예측은 불가능한 문제점이 있다.Another conventional technique is to use a method of measuring the drain resistance and extracting the temperature. However, by calibrating the temperature-drain resistance to the temperature in the thermal equilibrium state without measuring the instantaneous temperature change, There is a problem that the junction temperature can not be accurately measured. In addition, there is a problem that it is impossible to predict a failure by ESD.
앞선 배경기술에서 도출된 문제점을 해결하기 위한 본 발명의 목적은, 동작중인 전력반도체소자에 별도의 신호를 인가하지 않고 전력반도체소자의 불량을 예측할 수 있도록 하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for predicting a failure of a power semiconductor device without applying a signal to the power semiconductor device in operation.
상기한 목적은, 본 발명의 실시예에 따라, 전력변환시스템에서 동작중인 상태의 전력반도체소자에 대한 불량을 예측하기 위한 방법으로서, 상기 전력반도체소자의 접합부 온도에 대한 드레인저항을 교정하여 온도-드레인저항 관계식을 생성하는 교정단계와; 상기 전력반도체소자의 게이트전류, 드레인전압 및 드레인전류를 측정하는 계측단계; 및 상기 온도-드레인저항 관계식으로부터 상기 전력반도체소자의 접합부 온도를 계산하고 상기 게이트전류와 상기 접합부 온도를 기설정된 기준값과 비교하여 상기 전력반도체소자의 불량 발생 가능성 여부를 출력장치를 통해 경고하는 알림단계;를 포함한다.The above object is achieved by a method for predicting a failure for a power semiconductor device in operation in a power conversion system, comprising: calibrating a drain resistance to a junction temperature of the power semiconductor device, A drain resistance relationship; Measuring a gate current, a drain voltage, and a drain current of the power semiconductor device; And a notification step of calculating a junction temperature of the power semiconductor element from the temperature-drain resistance relationship and comparing the gate current and the junction temperature with a predetermined reference value to warn the output device of the possibility of a failure of the power semiconductor element .
여기서, 상기 교정단계는, 상기 전력반도체소자에 기설정된 펄스를 인가하는 단계와, 상기 전력반도체소자의 드레인전압 및 드레인전류 파형을 측정하는 단계와, 상기 드레인전류 파형의 최고점(peak) 및 상기 드레인전류의 파형이 최고점일 때의 드레인전압을 이용하여 드레인저항을 계산하는 단계 및 상기 전력반도체소자의 외부 온도와 상기 드레인전압을 변화시키며 온도-드레인저항을 추출하는 단계를 포함할 수 있다. 이때, 상기 교정단계에서 상기 온도-드레인저항 관계식은 다음의 수학식
한편, 상기 알림단계에서 계산된 접합부 온도가 기준값 이상이면 상기 전력반도체소자의 접합부 온도가 과열된 것으로 판단하여 상기 출력장치를 통해 제1경고메시지를 출력하고, 상기 알림단계에서 게이트전류가 기준값 이상이면 상기 전력반도체소자의 게이트 절연막이 손상된 것으로 판단하여 상기 출력장치를 통해 제2경고메시지를 출력한다.On the other hand, if the junction temperature calculated in the notification step is greater than or equal to a reference value, it is determined that the junction temperature of the power semiconductor device is overheated and a first warning message is output through the output device. It determines that the gate insulating film of the power semiconductor device is damaged and outputs a second warning message through the output device.
그리고, 상기 계측단계에서 측정된 드레인전압을 기설정된 기준값과 비교하는 드레인전압 비교단계를 더 포함할 수 있으며, 상기 드레인전압이 기준값 이상이면 상기 출력장치를 통해 제3경고메시지를 출력한다.The method may further include a drain voltage comparing step of comparing the drain voltage measured in the measuring step with a predetermined reference value, and if the drain voltage is equal to or greater than the reference value, outputting a third warning message through the output device.
상기한 실시예에 따른 본 발명은, 동작중인 전력반도체소자에 별도의 신호를 인가하지 않고도 전력반도체소자의 불량을 예측할 수 있으므로 전력변환시시틈에서의 신뢰성을 담보할 수 있으며 측정 자동화를 용이하게 구현할 수 있는 효과가 있다.Since the failure of the power semiconductor device can be predicted without applying a separate signal to the power semiconductor device in operation, the reliability according to the present invention can be secured at the time of power conversion and the measurement automation can be easily implemented There is an effect that can be.
도1은 종래기술에 따른 전력반도체소자의 동특성을 측정하기 위한 계측장치의 블록도이고,
도2는 종래기술에 따른 전력반도체소자의 동특성 파형을 나타내는 그래프이고,
도3은 종래기술에 따른 피드백을 이용한 전류 파형을 나타내는 그래프이고,
도4는 본 발명의 실시예에 따른 전력반도체소자의 불량 예측 방법을 설명하기 위한 회로모델이고,
도5는 본 발명이 적용된 full-bridge 모터구동시스템의 일실시예이고,
도6은 본 발명의 실시예에 따라 전력변환시스템에서 동작중인 상태인 전력반도체소자의 게이트전압, 게이트전류, 드레인전류, 드레인전압의 파형을 나타내는 그래프이다.1 is a block diagram of a measuring apparatus for measuring dynamic characteristics of a power semiconductor device according to the prior art,
2 is a graph showing a dynamic characteristic waveform of a power semiconductor device according to the prior art,
3 is a graph showing a current waveform using feedback according to the prior art,
4 is a circuit model for explaining a failure prediction method of a power semiconductor device according to an embodiment of the present invention,
FIG. 5 is an embodiment of a full-bridge motor drive system to which the present invention is applied,
FIG. 6 is a graph showing waveforms of a gate voltage, a gate current, a drain current, and a drain voltage of a power semiconductor device in an operating state in a power conversion system according to an embodiment of the present invention.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다. 한편, 해당 기술분야의 통상적인 지식을 가진자로부터 용이하게 알 수 있는 구성과 그에 대한 작용 및 효과에 대한 도시 및 상세한 설명은 간략히 하거나 생략하고 본 발명과 관련된 부분들을 중심으로 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Brief Description of Drawings FIG. 1 is a block diagram of a computer system according to an embodiment of the present invention; FIG. 2 is a block diagram of a computer system according to an embodiment of the present invention; FIG.
본 발명은 전력변환시스템에서 동작중인 상태의 전력반도체소자에 대한 불량을 예측하기 위한 것이다. 이를 위한 본 발명은, 상기 전력반도체소자의 접합부 온도에 대한 드레인저항을 교정하여 온도-드레인저항 관계식을 생성하는 교정단계와, 상기 전력반도체소자의 게이트전류, 드레인전압 및 드레인전류를 측정하는 계측단계와, 상기 온도-드레인저항 관계식으로부터 상기 전력반도체소자의 접합부 온도를 계산하고 상기 게이트전류와 상기 접합부 온도를 기설정된 기준값과 비교하여 상기 전력반도체소자의 불량 발생 가능성 여부를 출력장치를 통해 경고하는 알림단계를 포함한다.The present invention is for predicting a failure for a power semiconductor device in an operating state in a power conversion system. The present invention provides a power semiconductor device comprising: a calibration step of calibrating a drain resistance with respect to a junction temperature of the power semiconductor device to generate a temperature-drain resistance relationship; a measurement step of measuring a gate current, a drain voltage, Calculating a temperature of the junction of the power semiconductor device from the temperature-drain resistance relationship, comparing the gate current and the junction temperature with a preset reference value, and notifying the output device of the possibility of a failure of the power semiconductor device .
상기 교정단계는 구체적으로, 상기 전력반도체소자에 기설정된 펄스를 인가하는 단계와, 상기 전력반도체소자의 드레인전압 및 드레인전류 파형을 측정하는 단계와, 상기 드레인전류 파형의 최고점(peak) 및 상기 드레인전류의 파형이 최고점일 때의 드레인전압을 이용하여 드레인저항을 계산하는 단계 및 상기 전력반도체소자의 외부 온도와 상기 드레인전압을 변화시키며 온도-드레인저항을 추출하는 단계를 포함할 수 있다. The calibration step may include: applying a predetermined pulse to the power semiconductor device; measuring a drain voltage and a drain current waveform of the power semiconductor device; measuring a peak of the drain current waveform and a drain current waveform of the drain current waveform; Calculating the drain resistance using the drain voltage when the waveform of the current is at its peak, and extracting the temperature-drain resistance by varying the external temperature and the drain voltage of the power semiconductor device.
이를 도4를 참조하여 설명하기로 한다.This will be described with reference to FIG.
본 발명이 적용될 수 있는 전력변환시스템에서 전력반도체소자는 완전히 턴온(trun on)된 상태와 턴오프(turn off)된 상태를 사용한다. 예를 들면, MOSFET의 게이트에 +15V와 0V를 인가하여 턴온과 턴오프를 구현한다. 드레인저항은 측정하려는 전력반도체소자(100)가 완전히 턴온된 상태에서 발생하는 도통저항을 의미하는 것이므로 상기 전력반도체소자(100)의 게이트에 +15V 펄스를 인가하여 측정한다In a power conversion system to which the present invention can be applied, a power semiconductor device uses a fully turned-on state and a turned-off state. For example, + 15V and 0V are applied to the gate of the MOSFET to implement turn-on and turn-off. Since the drain resistance means a conduction resistance generated when the
펄스를 인가하는 이유는 드레인전압을 증가시켜 드레인전류가 증가하게 되면 드레인에서 전력 손실이 커지게 되어 전력반도체소자의 접합부에서 열이 발생하고 이 열은 드레인저항을 증가시켜 드레인전류를 감소(D)시키는 현상이 발생하기 때문이다.The reason why the pulse is applied is that when the drain voltage is increased and the drain current is increased, the power loss at the drain becomes large so that heat is generated at the junction of the power semiconductor device. This heat increases the drain resistance, This is because a phenomenon occurs.
즉, 게이트전압을 인가하고 충분한 시간이 지나면 상기 전력반도체소자(100)의 접합부에서 발생한 열은 드레인전류를 감소시켜 외부와의 열적 평형 상태에 도달하여 부정확한 접합부 온도를 읽을 수 있기 때문이다.That is, after a sufficient time has elapsed after the gate voltage is applied, the heat generated at the junction of the
한편, 상기 접합부에서 발생한 열이 외부와 평형 상태에 이르기 전, 즉 드레인전류가 감소하기 전의 값(P)은 상기 접합부의 온도를 정확하게 반영한 상태라고 가정할 수 있다. 따라서 정확한 접합부 온도를 측정하기 위해서는 상기 P값을 드레인전류로 설정한다.On the other hand, it can be assumed that the value P before the heat generated at the junction reaches the equilibrium state with the outside, that is, before the drain current decreases, reflects the temperature of the junction accurately. Therefore, in order to measure an accurate junction temperature, the P value is set to a drain current.
교정을 위한 단말기(700)는 드레인전압을 인가하기 위해 전원공급장치(900)를 낮은 전압, 바람직하게는 0.1V 이하에서부터 작은 간격, 예를 들어 0.1V 간격으로 인가하고 신호발생기(300)에는 +15V의 펄스, 바람직하게는 100㎲ 미만의 펄스폭을 갖는 펄스를 전력반도체소자에 인가하도록 제어한다. 이때, 전류센서(400)를 통해 드레인전류, 게이트전압 및 드레인전압의 파형을 오실로스코프(500)를 통해 측정한다.The
그리고, 드레인전압을 증가시키면서 드레인전류를 측정하고, 전력반도체소자(100)의 외부에 설치된 히터(200)의 온도를 증가시키면서 온도에 대한 드레인저항을 교정한다. 이때, 드레인저항(rds)은 다음의 수학식1에 곡선맞춤할 수 있다.Then, the drain current is measured while increasing the drain voltage, and the drain resistance with respect to temperature is corrected while increasing the temperature of the
여기서, ai는 맞춤 계수이고, Ti는 온도 변화이다.Where a i is the fit coefficient and T i is the temperature change.
상기와 같은 방법으로 얻어진 드레인저항에 대해 곡선맞춤한 수학식1을 이용하여 동작중인 상태의 전력반도체소자의 불량을 예측하기 위해 도5의 실시예를 참조할 수 있다. 5 can be referred to in order to predict the failure of the power semiconductor device in an operating
도5는 본 발명이 적용된 full-bridge 모터구동시스템의 실시예이다.5 is an embodiment of a full-bridge motor drive system to which the present invention is applied.
도5에 도시된 모터구동시스템은 각 전력반도체소자의 게이트전류를 측정하는 전류계(610,620,630,640)와, 각 전력반도체소자의 드레인전압을 측정하는 전압계(810,820,830)와, 드레인전류를 측정하는 전류계(690)와, 상기 게이트전류와 드레인전압 및 드레인전류를 디지털신호로 변환시키는 디지털변환부(720)와, 상기 디지털신호로부터 전력반도체소자의 접합부 온도를 계산하며 게이트전류 변화 및 접합부 온도 변화를 감지하여 불량을 예측하는 마이컴(740)으로 구성된다.The motor drive system shown in FIG. 5 includes
각 전력반도체소자의 게이트전류, 드레인전압, 및 드레인전류를 측정하는 과정은 full-bridge에 있는 소자 하나에 대해 예를 들어 설명할 수 있다. 도5와 같이 게이트에 인가되는 펄스를 트리거신호로 하여 상기 게이트전류, 드레인전압, 및 드레인전류를 샘플링한다. 게이트전류는 파형을 보고 게이트전압이 +15V 근처의 값들을 측정한다, 바람직하게는 14V 이상의 전압에서 두 포인트 이상의 전류값을 측정한다. 만약 ESD(Electro-Static Discharge)에 의해 게이트 절연막이 손상되었다면 높은 게이트전압에서 게이트전류값이 증가하기 때문에 가능하면 높은 게이트전압에서 게이트전류를 측정하는 것이 유리하다. 드레인전류와 드레인전압을 읽을 때에는 가능하면 전력반도체소자가 턴온된 초기 단계를 읽는 것이 유리하다. 하지만 스위칭이 발생한 직후의 값을 읽을 때에는 스위칭 노이즈에 의한 영향을 받기 때문에 스위칭 직후 최소 10㎲ 이상이 경과한 후 측정하는 것이 바람직하다. 또한 적어도 두 포인트 이상의 전류 및 전압을 측정하는 것이 바람직하다. 이때, 온도가 상승하면 드레인전압은 파선과 같이 증가한다. 드레인전압 및 드레인전류로부터 드레인저항이 계산될 수 있으며, 상기 교정단계에서 얻어진 온도-드레인저항 관계식으로부터 온도를 계산할 수 있게 된다.The process of measuring the gate current, the drain voltage, and the drain current of each power semiconductor device can be exemplified for one element in a full-bridge. As shown in FIG. 5, the gate current, the drain voltage, and the drain current are sampled using a pulse applied to the gate as a trigger signal. The gate current measures the values of the gate voltage near + 15V by looking at the waveform, preferably at more than two points at a voltage above 14V. If the gate insulating film is damaged by ESD (Electro-Static Discharge), it is advantageous to measure the gate current at a higher gate voltage as possible because the gate current value increases at a higher gate voltage. When reading the drain current and the drain voltage, it is advantageous to read the initial stage where the power semiconductor device is turned on when possible. However, when reading the value immediately after switching, it is preferable to measure at least 10 μs immediately after switching because it is affected by switching noise. It is also desirable to measure at least two points of current and voltage. At this time, when the temperature rises, the drain voltage increases as shown by the broken line. The drain resistance can be calculated from the drain voltage and the drain current, and the temperature can be calculated from the temperature-drain resistance relationship obtained in the calibration step.
한편, 상기 알림단계에서 계산된 접합부 온도가 기준값 이상이면 상기 전력반도체소자의 접합부 온도가 과열된 것으로 판단하여 상기 출력장치를 통해 제1경고메시지를 출력하고, 상기 알림단계에서 게이트전류가 기준값 이상이면 상기 전력반도체소자의 게이트 절연막이 손상된 것으로 판단하여 상기 출력장치를 통해 제2경고메시지를 출력한다.On the other hand, if the junction temperature calculated in the notification step is greater than or equal to a reference value, it is determined that the junction temperature of the power semiconductor device is overheated and a first warning message is output through the output device. It determines that the gate insulating film of the power semiconductor device is damaged and outputs a second warning message through the output device.
그리고, 상기 계측단계에서 측정된 드레인전압을 기설정된 기준값과 비교하는 드레인전압 비교단계를 더 포함할 수 있으며, 상기 드레인전압이 기준값 이상이면 상기 출력장치를 통해 제3경고메시지를 출력한다.The method may further include a drain voltage comparing step of comparing the drain voltage measured in the measuring step with a predetermined reference value, and if the drain voltage is equal to or greater than the reference value, outputting a third warning message through the output device.
상기한 제1 내지 제3 경고메시지는 디스플레이 및 사운드 출력 중 적어도 어느 하나를 포함하는 것이며, 각 경고메시지에 적합한 내용이 출력될 수 있도록 한다. The first to third warning messages include at least one of a display and a sound output, and contents suitable for each warning message can be output.
지금까지 설명한 본 발명에 따르면, 동작중인 전력반도체소자에 별도의 신호를 인가하지 않고도 전력반도체소자의 불량을 예측할 수 있으므로 전력변환시스템에서의 신뢰성을 담보할 수 있으며 측정 자동화를 용이하게 구현할 수 있는 효과가 있다.According to the present invention as described above, it is possible to predict the failure of the power semiconductor device without applying a separate signal to the power semiconductor device in operation, so that reliability in the power conversion system can be ensured and measurement automation can be easily implemented .
전술한 내용은 후술할 발명의 청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 상술하였다. 상술한 실시예들은 해당 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상의 범위에서 다양한 수정 및 변경이 가능할 것이다. 이러한 다양한 수정 및 변경 또한 본 발명의 기술적 사상의 범위 내라면 하기에서 기술되는 본 발명의 청구범위에 속한다 할 것이다.The foregoing has outlined rather broadly the features and technical advantages of the present invention in order that the claims of the invention to be described below may be better understood. The embodiments described above are susceptible to various modifications and changes within the technical scope of the present invention by those skilled in the art. These various modifications and changes are also within the scope of the technical idea of the present invention and will be included in the claims of the present invention described below.
100: 전력반도체소자 200: 히터
300: 신호발생기 400: 전류센서
500: 오실로스코프 700: 단말기
900: 전원공급장치100: power semiconductor device 200: heater
300: Signal generator 400: Current sensor
500: Oscilloscope 700: Terminal
900: Power supply
Claims (5)
상기 전력반도체소자의 접합부 온도에 대한 드레인저항을 교정하여 온도-드레인저항 관계식을 생성하는 교정단계;
상기 전력반도체소자의 게이트전류, 드레인전압 및 드레인전류를 측정하는 계측단계; 및
상기 온도-드레인저항 관계식으로부터 상기 전력반도체소자의 접합부 온도를 계산하고 상기 게이트전류와 상기 접합부 온도를 기설정된 기준값과 비교하여 상기 전력반도체소자의 불량 발생 가능성 여부를 출력장치를 통해 경고하는 알림단계;
를 포함하는 것을 특징으로 하는 전력반도체소자의 불량 예측 방법.A method for predicting a failure for a power semiconductor device in operation in a power conversion system,
A calibration step of calibrating a drain resistance with respect to a junction temperature of the power semiconductor device to generate a temperature-drain resistance relationship;
Measuring a gate current, a drain voltage, and a drain current of the power semiconductor device; And
A notification step of calculating a junction temperature of the power semiconductor device from the temperature-drain resistance relationship and comparing the gate current and the junction temperature with a predetermined reference value to warn the output device of the possibility of a failure of the power semiconductor device;
And determining a failure of the power semiconductor device.
상기 교정단계는,
상기 전력반도체소자에 기설정된 펄스를 인가하는 단계와,
상기 전력반도체소자의 드레인전압 및 드레인전류 파형을 측정하는 단계와,
상기 드레인전류 파형의 최고점(peak) 및 상기 드레인전류의 파형이 최고점일 때의 드레인전압을 이용하여 드레인저항을 계산하는 단계 및
상기 전력반도체소자의 외부 온도와 상기 드레인전압을 변화시키며 온도-드레인저항을 추출하는 단계를 포함하는 것을 특징으로 하는 전력반도체소자의 불량 예측 방법.The method according to claim 1,
The calibration step may include:
Applying a predetermined pulse to the power semiconductor device,
Measuring a drain voltage and a drain current waveform of the power semiconductor device;
Calculating a drain resistance using a peak voltage of the drain current waveform and a drain voltage when the waveform of the drain current is at its peak; and
And extracting a temperature-drain resistance by varying the external temperature and the drain voltage of the power semiconductor device.
상기 교정단계에서 상기 온도-드레인저항 관계식은 다음의 수학식
에 곡선맞춤하는 것을 특징으로 하는 전력반도체소자의 불량 예측 방법.The method according to claim 1,
In the calibration step, the temperature-drain resistance relation is expressed by the following equation
Of the power semiconductor device.
상기 알림단계에서 계산된 접합부 온도가 기준값 이상이면 상기 전력반도체소자의 접합부 온도가 과열된 것으로 판단하여 상기 출력장치를 통해 제1경고메시지를 출력하고,
상기 알림단계에서 게이트전류가 기준값 이상이면 상기 전력반도체소자의 게이트 절연막이 손상된 것으로 판단하여 상기 출력장치를 통해 제2경고메시지를 출력하는 것을 특징으로 하는 전력반도체소자의 불량 예측 방법.The method according to claim 1,
If the junction temperature calculated in the notification step is equal to or greater than a reference value, the controller determines that the junction temperature of the power semiconductor device is overheated and outputs a first warning message through the output device,
Wherein the controller determines that the gate insulating film of the power semiconductor device is damaged and outputs a second warning message through the output device if the gate current is equal to or greater than a reference value in the notification step.
상기 계측단계에서 측정된 드레인전압을 기설정된 기준값과 비교하는 드레인전압 비교단계를 더 포함하며,
상기 드레인전압이 기준값 이상이면 상기 출력장치를 통해 제3경고메시지를 출력하는 것을 특징으로 하는 전력반도체소자의 불량 예측 방법.The method according to claim 1,
And a drain voltage comparing step of comparing the drain voltage measured in the measuring step with a preset reference value,
And outputting a third warning message through the output device if the drain voltage is equal to or greater than a reference value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140088429A KR101531018B1 (en) | 2014-07-14 | 2014-07-14 | Failure prediction method of power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140088429A KR101531018B1 (en) | 2014-07-14 | 2014-07-14 | Failure prediction method of power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101531018B1 true KR101531018B1 (en) | 2015-06-24 |
Family
ID=53519664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140088429A Active KR101531018B1 (en) | 2014-07-14 | 2014-07-14 | Failure prediction method of power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101531018B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2574941A (en) * | 2018-06-18 | 2019-12-25 | Rolls Royce Plc | Health monitoring and failure prognosis of power electronics devices |
| CN111060798A (en) * | 2019-12-18 | 2020-04-24 | 中国测试技术研究院流量研究所 | Automatic power aging test system and test method for MOS (metal oxide semiconductor) tube |
| WO2020209526A1 (en) * | 2019-04-10 | 2020-10-15 | 엘에스일렉트릭㈜ | Power device monitoring system and monitoring method |
| WO2024114279A1 (en) * | 2022-12-01 | 2024-06-06 | 上海临港电力电子研究有限公司 | Leakage current correction method and apparatus for power module aging test, and testing system |
| CN118962379A (en) * | 2024-10-21 | 2024-11-15 | 浙江广芯微电子有限公司 | A dynamic evaluation method and system for aging performance of high-voltage silicon carbide MOS |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000017927A1 (en) | 1998-09-18 | 2000-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power converter and application device of the same |
| KR100708307B1 (en) * | 2005-12-05 | 2007-04-17 | 한국전기연구원 | Temperature monitoring system of power semiconductor device and its method |
| JP2008154420A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Mitsubishi-Electric Industrial System Corp | Power converter |
| KR20140054657A (en) * | 2012-10-29 | 2014-05-09 | 한국전기연구원 | Aging apparatus for improve characteristics of the power semiconductors and method thereof |
-
2014
- 2014-07-14 KR KR1020140088429A patent/KR101531018B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000017927A1 (en) | 1998-09-18 | 2000-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power converter and application device of the same |
| KR100708307B1 (en) * | 2005-12-05 | 2007-04-17 | 한국전기연구원 | Temperature monitoring system of power semiconductor device and its method |
| JP2008154420A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Mitsubishi-Electric Industrial System Corp | Power converter |
| KR20140054657A (en) * | 2012-10-29 | 2014-05-09 | 한국전기연구원 | Aging apparatus for improve characteristics of the power semiconductors and method thereof |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2574941A (en) * | 2018-06-18 | 2019-12-25 | Rolls Royce Plc | Health monitoring and failure prognosis of power electronics devices |
| US11248966B2 (en) | 2018-06-18 | 2022-02-15 | Rolls-Royce Plc | Health monitoring and failure prognosis of power electronics devices |
| WO2020209526A1 (en) * | 2019-04-10 | 2020-10-15 | 엘에스일렉트릭㈜ | Power device monitoring system and monitoring method |
| KR20200119641A (en) * | 2019-04-10 | 2020-10-20 | 엘에스일렉트릭(주) | Power device monitoring system and and method for monitoring thereof |
| US11977103B2 (en) | 2019-04-10 | 2024-05-07 | Ls Electric Co., Ltd. | Power device monitoring system and monitoring method |
| KR102722106B1 (en) | 2019-04-10 | 2024-10-28 | 엘에스일렉트릭(주) | Power device monitoring system and and method for monitoring thereof |
| CN111060798A (en) * | 2019-12-18 | 2020-04-24 | 中国测试技术研究院流量研究所 | Automatic power aging test system and test method for MOS (metal oxide semiconductor) tube |
| CN111060798B (en) * | 2019-12-18 | 2021-10-15 | 中国测试技术研究院流量研究所 | Automatic power aging test system and test method for MOS (metal oxide semiconductor) tube |
| WO2024114279A1 (en) * | 2022-12-01 | 2024-06-06 | 上海临港电力电子研究有限公司 | Leakage current correction method and apparatus for power module aging test, and testing system |
| CN118962379A (en) * | 2024-10-21 | 2024-11-15 | 浙江广芯微电子有限公司 | A dynamic evaluation method and system for aging performance of high-voltage silicon carbide MOS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11215657B2 (en) | Real-time online prediction method for dynamic junction temperature of semiconductor power device | |
| EP2882103B1 (en) | Method and apparatus for short circuit protection of power semiconductor switch | |
| EP3049779B1 (en) | Method and apparatus for determining an actual junction temperature of an igbt device | |
| US11480605B2 (en) | Method and apparatus for detecting ageing of a power electronic apparatus comprising a semiconductor component, and power electronic system | |
| KR101531018B1 (en) | Failure prediction method of power semiconductor device | |
| EP3118638B1 (en) | Temperature estimation in power semiconductor device in electric drive system | |
| Baker et al. | Online junction temperature measurement via internal gate resistance during turn-on | |
| Baker et al. | Online junction temperature measurement using peak gate current | |
| Weckbrodt et al. | Monitoring of gate leakage current on SiC power MOSFETs: An estimation method for smart gate drivers | |
| US10955297B2 (en) | Systems and methods for monitoring junction temperature of a semiconductor switch | |
| Hanif et al. | Active power cycling and condition monitoring of IGBT power modules using reflectometry | |
| Heydarzadeh et al. | Bayesian remaining useful lifetime prediction of thermally aged power MOSFETs | |
| Wang et al. | SiC device junction temperature online monitoring | |
| Roy et al. | Aging detection and state of health estimation of live power semiconductor devices using SSTDR embedded PWM sequence | |
| JPWO2015079492A1 (en) | Gate drive circuit and intelligent power module | |
| CN111092563A (en) | Power conversion device and method for diagnosing power conversion device | |
| Chen et al. | Driver Integrated Online R ds-on Monitoring Method for SiC Power Converters | |
| CN112327125B (en) | Method, equipment and storage medium for monitoring thermal resistance state of power semiconductor device crust | |
| Du et al. | A measurement method to extract the transient junction temperature profile of power semiconductors at surge conditions | |
| WO2019198775A1 (en) | Diagnostic device and diagnostic system | |
| Krone et al. | Advanced condition monitoring system based on on-line semiconductor loss measurements | |
| Anderson et al. | Online algorithm for early stage fault detection in IGBT switches | |
| CN106197721A (en) | The method and apparatus that wafer temperature detection and IGBT module temperature detection process | |
| Wang et al. | Investigation of threshold voltage mismatch on junction temperature estimation for multichip sic mosfet power modules | |
| JP7020834B2 (en) | Short circuit detection methods and related controls in electrical networks with IGBT transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140714 |
|
| PA0201 | Request for examination | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150317 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150617 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20150618 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180618 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190611 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190611 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200611 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210614 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220504 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240617 Start annual number: 10 End annual number: 10 |