[go: up one dir, main page]

KR101507228B1 - Fabricating Method of Semiconductor Device and the Semiconductor Device - Google Patents

Fabricating Method of Semiconductor Device and the Semiconductor Device Download PDF

Info

Publication number
KR101507228B1
KR101507228B1 KR1020130071128A KR20130071128A KR101507228B1 KR 101507228 B1 KR101507228 B1 KR 101507228B1 KR 1020130071128 A KR1020130071128 A KR 1020130071128A KR 20130071128 A KR20130071128 A KR 20130071128A KR 101507228 B1 KR101507228 B1 KR 101507228B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
inorganic film
organic film
semiconductor device
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130071128A
Other languages
Korean (ko)
Other versions
KR20140147981A (en
Inventor
엄명철
김도형
고용재
이지창
서영철
서성민
정영석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130071128A priority Critical patent/KR101507228B1/en
Publication of KR20140147981A publication Critical patent/KR20140147981A/en
Application granted granted Critical
Publication of KR101507228B1 publication Critical patent/KR101507228B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는 제조 비용을 줄이고, 서브스트레이트에 대한 결합력을 높일 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스가 개시된다.
일 예로, 반도체 다이의 전면에 관통홀을 형성하고, 상기 관통홀에 절연체를 개재하여 관통 전극을 충진하며, 상기 반도체 다이의 후면을 선택적으로 식각하여 상기 절연체가 노출되도록 하는 선택적 식각 단계; 상기 반도체 다이의 후면을 따라 무기막을 형성하는 무기막 형성 단계; 상기 무기막을 따라 유기막을 형성하는 유기막 형성 단계; 상기 반도체 다이의 후면을 평탄화하여 상기 반도체 다이의 관통 전극을 노출시키는 평탄화 단계를 포함하는 반도체 디바이스의 제조 방법이 개시된다.The present invention discloses a method of manufacturing a semiconductor device and a semiconductor device therefor, which can reduce manufacturing cost and increase bonding force with respect to the substrate.
For example, an optional etching step may include: forming a through hole in a front surface of a semiconductor die, filling the through electrode with an insulator through the through hole, and selectively etching the rear surface of the semiconductor die to expose the insulator; An inorganic film forming step of forming an inorganic film along a back surface of the semiconductor die; An organic film forming step of forming an organic film along the inorganic film; And planarizing the back surface of the semiconductor die to expose the penetrating electrodes of the semiconductor die.

Description

반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스{Fabricating Method of Semiconductor Device and the Semiconductor Device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a semiconductor device,

본 발명은 반도체 디바이스의 제조 방법 및 반도체 디바이스에 관한 것이다.
The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device.

반도체 디바이스 분야에서 관통 전극(Through Silicon Via) 기술이란 반도체 다이에 작은 홀을 형성하고, 여기에 도전체를 충전함으로써 샌드위치 형태로 쌓아 올린 복수의 반도체 다이를 전기적으로 접속하는 3차원 스택 패키지 기술의 일종을 의미한다.Through-silicon Via technology is a type of three-dimensional stack package technology in which a small hole is formed in a semiconductor die, and a plurality of semiconductor dies stacked in a sandwich form are electrically connected by filling a conductor with the hole. .

복수의 반도체 다이를 와이어 본딩 방식으로 접속하는 방식에 비해 배선의 거리를 크게 단축시킬 수 있기 때문에 소자의 고속화, 저소비 전력화, 소형화 등의 측면에서 매우 큰 장점을 갖는다.Compared with a system in which a plurality of semiconductor dies are connected by a wire bonding method, the distance of wirings can be greatly shortened, which is a great advantage in terms of speeding up of devices, lower power consumption, and downsizing.

한편, 이러한 반도체 디바이스의 관통 전극 형성 방법은, 일반적으로 반도체 다이의 전면에 일정 깊이의 홀을 형성하는 단계, 상기 홀에 도전체를 충전하는 단계, 상기 반도체 다이의 후면을 상기 도전체가 노출될 때까지 백그라인딩하는 단계, 상기 반도체 다이의 후면에 질화 실리콘 및 산화 실리콘의 유전층을 형성하는 단계, 상기 유전층의 일부 영역을 제거하여 상기 도전체의 일부 영역만 노출되도록 하는 단계를 포함한다.
[0006] On the other hand, a method of forming a through-hole electrode of a semiconductor device generally includes the steps of forming a hole having a predetermined depth in a front surface of a semiconductor die, filling the hole with a conductive material, Backgrinding the semiconductor die, forming a dielectric layer of silicon nitride and silicon oxide on the backside of the semiconductor die, and removing a portion of the dielectric layer to expose only a portion of the conductor.

본 발명은 제조 비용을 줄이고, 서브스트레이트에 대한 결합력을 높일 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
The present invention provides a method of manufacturing a semiconductor device and a semiconductor device therefor, which can reduce the manufacturing cost and increase the bonding force with respect to the substrate.

본 발명에 따른 반도체 디바이스의 제조 방법은 반도체 다이의 전면에 관통홀을 형성하고, 상기 관통홀에 절연체를 개재하여 관통 전극을 충진하며, 상기 반도체 다이의 후면을 선택적으로 식각하여 상기 절연체가 노출되도록 하는 선택적 식각 단계; 상기 반도체 다이의 후면을 따라 무기막을 형성하는 무기막 형성 단계; 상기 무기막을 따라 유기막을 형성하는 유기막 형성 단계; 상기 반도체 다이의 후면을 평탄화하여 상기 반도체 다이의 관통 전극을 노출시키는 평탄화 단계를 포함할 수 있다.A method of manufacturing a semiconductor device according to the present invention includes the steps of: forming a through hole in a front surface of a semiconductor die; filling a through electrode with an insulating material in the through hole; selectively etching the rear surface of the semiconductor die to expose the insulating material; An optional etch step; An inorganic film forming step of forming an inorganic film along a back surface of the semiconductor die; An organic film forming step of forming an organic film along the inorganic film; And planarizing the back surface of the semiconductor die to expose the penetrating electrode of the semiconductor die.

여기서, 상기 선택적 식각 단계는 상기 반도체 다이의 후면에서 건식 식각 방식으로 통해 이루어질 수 있다.Here, the selective etching step may be performed in a dry etching manner on the rear surface of the semiconductor die.

그리고 상기 무기막 형성 단계는 질화실리콘(SiN)을 통해 상기 무기막을 형성하는 것일 수 있다.The inorganic film forming step may be to form the inorganic film through silicon nitride (SiN).

또한, 상기 유기막 형성 단계는 폴리이미드(Polyimide, PI) 또는 폴리벤조옥사졸(Polybenzoxazole, PBO)를 통해 상기 유기막을 형성하는 것 일 수 있다.Also, the organic film formation step may be to form the organic film through polyimide (PI) or polybenzoxazole (PBO).

또한, 상기 유기막 형성 단계는 코팅 또는 라미네이팅 방법을 통해 이루어질 수 있다.The organic film forming step may be performed by a coating or laminating method.

또한, 상기 유기막 형성 단계는 상기 유기막이 상기 무기막 사이의 영역을 채우도록 형성되는 것일 수 있다.In addition, the organic film formation step may be such that the organic film is formed to fill a region between the inorganic films.

또한, 상기 평탄화 단계는 상기 관통 전극의 사이에 대응되는 영역에만 상기 유기막이 존재하도록 수행되는 것일 수 있다.In addition, the planarizing step may be performed so that the organic layer is present only in a region corresponding to the space between the penetrating electrodes.

또한, 상기 선택적 식각 단계 이전에 상기 반도체 다이의 전면에 접착제를 통해 캐리어를 부착하는 단계가 더 수행되고, 상기 평탄화 단계 이후 상기 캐리어를 분리하는 단계가 더 이루어질 수 있다.
Further, a step of attaching a carrier through an adhesive to the front surface of the semiconductor die before the selective etching step is further performed, and the step of separating the carrier after the planarizing step may be further performed.

더불어, 본 발명에 따른 반도체 디바이스는 반도체 다이의 전후면을 관통하여 노출된 다수의 관통 전극; 상기 관통 전극의 측부를 감싸면서 형성된 절연층; 상기 절연층의 사이에 형성되어, 상기 반도체 다이의 후면으로 노출된 무기막; 및 상기 무기막의 내부에 형성되어, 상기 반도체 다이의 후면으로 노출된 유기막을 포함할 수 있다.In addition, a semiconductor device according to the present invention includes a plurality of through electrodes exposed through the front and rear surfaces of a semiconductor die; An insulating layer formed to surround a side of the penetrating electrode; An inorganic film formed between the insulating layers and exposed to the rear surface of the semiconductor die; And an organic film formed inside the inorganic film and exposed to the back surface of the semiconductor die.

여기서, 상기 무기막은 질화 실리콘(SiN)으로 이루어질 수 있다.Here, the inorganic film may be made of silicon nitride (SiN).

그리고 상기 유기막은 폴리이미드(Polyimide, PI) 또는 폴리벤조옥사졸(Polybenzoxazole, PBO)를 통해 이루어질 수 있다.
The organic layer may be formed of polyimide (PI) or polybenzoxazole (PBO).

본 발명에 의한 반도체 디바이스의 제조 방법은 반도체 다이 후면의 무기막을 형성한 이후, 상대적으로 공정 비용이 낮은 코팅 또는 라미네이팅 방법을 통해 유기막을 형성함으로써, 공정 비용을 줄일 수 있다.The method of manufacturing a semiconductor device according to the present invention can reduce the processing cost by forming an inorganic film on the rear surface of a semiconductor die and then forming an organic film through a coating or laminating method with a relatively low processing cost.

또한, 본 발명에 의한 반도체 디바이스의 제조 방법은 유기막을 통해 서브스트레이트의 (underfill) 또는 NCP(Non-conductive paste)와의 결합력을 높여, 신뢰성을 높일 수 있다.
In addition, the method of manufacturing a semiconductor device according to the present invention can increase the bonding force between a substrate and an NCP (non-conductive paste) through an organic film, thereby enhancing reliability.

도 1은 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.1 is a flow chart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 도 1은 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. 2 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

먼저, 도 1을 참조하면, 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법은 선택적 식각 단계(S1), 무기막 형성 단계(S2), 유기막 형성 단계(S3), 평탄화 단계(S4), 캐리어 분리 단계(S5)를 포함한다. 이하에서는 도 1의 각 단계를 도 2 내지 도 7을 함께 참조하여 설명하도록 한다.
Referring to FIG. 1, a method of fabricating a semiconductor device according to an embodiment of the present invention includes a selective etching step S1, an inorganic film forming step S2, an organic film forming step S3, a planarizing step S4, And a carrier separation step S5. Hereinafter, each step of Fig. 1 will be described with reference to Figs. 2 to 7 together.

먼저, 도 1 및 도 2를 참조하면, 상기 선택적 식각 단계(S1)를 위해 먼저, 반도체 다이(110)의 전면에 관통홀을 형성하고, 관통홀의 내부에 절연체(120), 시드층(130), 관통 전극(140)을 충진한 상태로 구비한다. 여기서, 별도로 도시하지는 않았지만 상기 반도체 다이(110)의 전면에는 상기 관통 전극(140)에 대응되는 위치에 본드 패드가 구비되고, 상기 본드 패드의 가장자리를 감싸는 패시베이션 층이 더 형성되어 있다. 따라서, 상기 관통 전극(140)은 상기 본드 패드에 연결되어, 상기 반도체 다이(110)에 대한 전기적 신호가 입출력될 수 있다.Referring to FIGS. 1 and 2, first, a through hole is formed in a front surface of the semiconductor die 110 for the selective etching step S1, and an insulator 120, a seed layer 130, And the penetrating electrode 140 are filled. Although not shown, a bond pad is provided on the front surface of the semiconductor die 110 at a position corresponding to the penetrating electrode 140, and a passivation layer is formed to surround the edge of the bond pad. Therefore, the penetrating electrode 140 is connected to the bond pad, so that an electrical signal for the semiconductor die 110 can be input / output.

여기서, 상기 반도체 다이(110)의 후면은 상기 절연체(120), 시드층(130) 및 관통 전극(140)에 비해 상대적으로 두껍게 형성되어, 상기 관통홀의 형성시 상기 반도체 다이(110)에 손상이 가는 것을 방지할 수 있다. 또한, 상기 반도체 다이(110)의 전면에는 캐리어(10)가 접착제(20)를 통해 부착되어, 이후 후술할 공정들이 이루어지는 동안 상기 반도체 다이(110)에 충격이 가해지는 것을 방지한다.Here, the rear surface of the semiconductor die 110 is relatively thicker than the insulator 120, the seed layer 130, and the penetrating electrode 140, so that the semiconductor die 110 is damaged when the through- Can be prevented. A carrier 10 is attached to the front surface of the semiconductor die 110 through an adhesive 20 to prevent the semiconductor die 110 from being impacted while processes to be described later are performed.

그리고 도 3에서 보는 것처럼, 상기 선택적 식각 단계(S1)에서는 상기 반도체 다이(110)의 후면을 백그라인딩하여 상기 절연체(120)가 노출되도록 수행한다. 상기 반도체 다이(110)의 후면은 건식 식각(Dry Etch) 방식을 통해 이루어지며, 또는 선택에 따라 화학적 기계 연마(Chemical Mechanical Polishing) 방식을 이용하여 진행하는 것이 가능하다. 이 때, 건식 식각을 이용하는 경우, 재질간 식각률 차이를 이용하여 상기 절연체(120)는 유지한 채, 상기 반도체 다이(110)의 후면만을 식각할 수 있다.
As shown in FIG. 3, in the selective etching step S1, the back surface of the semiconductor die 110 is back-grounded so that the insulator 120 is exposed. The backside of the semiconductor die 110 may be formed by a dry etch process or may be performed using a chemical mechanical polishing process. At this time, when dry etching is used, only the rear surface of the semiconductor die 110 can be etched while maintaining the insulator 120 by using a difference in etching rate between materials.

도 1 및 도 3을 참조하면, 상기 무기막 형성 단계(S2)는 상기 반도체 다이(110)의 후면에 대해 무기막(150)을 형성하는 단계이다. 상기 무기막(150)은 질화 실리콘(SiN)으로 형성될 수 있으며, 상기 무기막(150)의 형성은 PECVD(Plasma Enhanced chemical vapor deposition) 방법을 이용하여 이루어질 수 있다. 상기 무기막(150)은 상기 반도체 다이(110) 및 절연체(120)의 형상을 따라 형성되며, 이에 따라 상기 절연체(120)에 대응된 부분은 다른 부분에 비해 상기 반도체 다이(110)의 후면에서 돌출된다. 또한, 상기 무기막 형성 단계(S2)에서 형성된 무기막(150) 사이의 영역은 이후 이루어지는 유기막 형성 단계(S3)에서의 유기막에 의해 메워지게 된다. 따라서, 상기 무기막(150)은 기존에 비해 상대적으로 얇게 형성될 수 있고, 이에 따라 PECVD 공정에 따른 비용을 절감할 수 있다.
Referring to FIGS. 1 and 3, the inorganic film forming step S2 is a step of forming an inorganic film 150 on the rear surface of the semiconductor die 110. FIG. The inorganic film 150 may be formed of silicon nitride (SiN), and the inorganic film 150 may be formed using a plasma enhanced chemical vapor deposition (PECVD) method. The inorganic film 150 is formed along the shape of the semiconductor die 110 and the insulator 120 so that the portion corresponding to the insulator 120 is formed on the back surface of the semiconductor die 110 Respectively. In addition, the region between the inorganic films 150 formed in the inorganic film formation step S2 is filled with the organic film in the subsequent organic film formation step S3. Accordingly, the inorganic film 150 can be formed to be relatively thin compared to the conventional one, thereby reducing the cost of the PECVD process.

도 1 및 도 4를 참조하면, 상기 유기막 형성 단계(S3)는 상기 반도체 다이(110)의 후면에 유기막(160)을 일괄적으로 형성하는 단계이다.Referring to FIGS. 1 and 4, the organic layer forming step S3 is a step of collectively forming an organic layer 160 on the rear surface of the semiconductor die 110. Referring to FIG.

여기서, 상기 유기막(160)은 폴리이미드(Polyimide, PI) 또는 폴리벤조옥사졸(Polybenzoxazole, PBO)로 이루어질 수 있다. 상기 유기막(160)은 무기막과 비교할 때 이후 반도체 다이(110)가 서브스트레이트에 실장될 때, 둘 사이를 채우는 언더필(underfill) 또는 NCP(Non-conductive paste)와 결합이 용이하다. 따라서, 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법은 반도체 다이(110)의 신뢰성을 높일 수 있다.Here, the organic layer 160 may be formed of polyimide (PI) or polybenzoxazole (PBO). The organic film 160 is easy to be coupled with an underfill or a non-conductive paste (NCP) that fills the semiconductor die 110 when the semiconductor die 110 is mounted on the substrate, as compared with the inorganic film. Therefore, the manufacturing method of the semiconductor device according to the embodiment of the present invention can increase the reliability of the semiconductor die 110. [

또한, 상기 유기막(160)은 무기막에 비해 단순한 방법으로 형성될 수 있다. 보다 구체적으로, 상기 유기막(160)을 형성하는 방법은 코팅(coating) 또는 라미네이션(lamination)이 이용될 수 있다. 상기 방법들은 무기막의 형성시 사용되는 PECVD 방법에 비해 공정이 단순하고, 제조 비용이 낮다. 따라서, 상기 유기막 형성 단계(S3)를 사용한 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법은 제조 단가를 낮출 수 있다. 또한, 상기 유기막(160)은 상기 무기막(150) 사이의 영역을 채우면서 평탄하게 형성된다.
In addition, the organic layer 160 may be formed by a simple method compared to the inorganic layer. More specifically, the organic layer 160 may be formed by coating or lamination. These methods are simpler in process and lower in manufacturing cost than the PECVD method used in formation of an inorganic film. Therefore, the manufacturing method of the semiconductor device according to the embodiment of the present invention using the organic film forming step (S3) can lower the manufacturing cost. In addition, the organic layer 160 is formed to be flat while filling the region between the inorganic layers 150.

도 1 및 도 5를 참조하면, 상기 평탄화 단계(S4)는 상기 반도체 다이(110)의 후면으로부터 평탄화 공정을 수행하는 단계이다. 상기 평탄화는 화학적 기계 연마(Chemical Mechanical Polishing) 방식을 이용하여 수행될 수 있다. 이 때, 상기 평탄화 단계(S4)는 상기 관통 전극(140)이 노출될 때까지 수행된다. 또한, 도 5에서 보듯이 상기 평탄화 단계(S4)가 완료된 이후, 상기 관통 전극(140)에 대응되지 않는 영역에는 무기막(150) 및 상기 무기막(150)의 내부에 형성되고 상기 반도체 다이(110)의 후면으로 노출된 유기막(160)이 위치한 상태가 된다. 따라서, 상술한 것처럼, 상기 유기막(160)이 최종적으로 노출되어, 이후 서브스트레이트의 결합시 언더필 또는 NCP와의 결합이 안정적으로 이루어지도록 할 수 있다.
Referring to FIGS. 1 and 5, the planarization step S4 is a step of performing a planarization process from the rear surface of the semiconductor die 110. FIG. The planarization may be performed using a chemical mechanical polishing method. At this time, the planarization step S4 is performed until the penetrating electrode 140 is exposed. 5, after the planarization step S4 is completed, the inorganic film 150 and the inorganic film 150, which are formed in the inorganic film 150, are formed in a region not corresponding to the penetrating electrode 140, The organic film 160 exposed at the rear surface of the organic film 160 is positioned. Therefore, as described above, the organic film 160 may be finally exposed, so that when the substrate is bonded, underfill or bonding with NCP can be stably performed.

도 1 및 도 6을 참조하면, 상기 캐리어 분리 단계(S5)는 상기 반도체 다이(110)의 전면에 부착된 캐리어(10) 및 접착제(20)를 분리하는 단계이다. 상기 분리는 상기 접착제(20)에 대한 화학적 또는 물리적 제거 방법을 통해 이루어질 수 있다. 따라서, 본 발명의 실시예에 따른 반도체 디바이스(100)가 제조될 수 있다.
Referring to FIGS. 1 and 6, the carrier separation step S5 separates the carrier 10 and the adhesive 20 attached to the front surface of the semiconductor die 110. The separation may be accomplished by chemical or physical removal of the adhesive 20. Thus, the semiconductor device 100 according to the embodiment of the present invention can be manufactured.

이하에서는 본 발명의 실시예에 따른 반도체 디바이스(100)의 구성을 설명하도록 한다.Hereinafter, the configuration of the semiconductor device 100 according to the embodiment of the present invention will be described.

도 6을 다시 참조하면, 본 발명의 실시예에 따른 반도체 디바이스(100)는 반도체 다이(110)를 전후면으로 관통하는 관통 전극(140)을 기준으로, 상기 관통 전극(140)의 둘레에 시드층(130) 및 절연층(120)이 형성된다. 상기 절연층(120)은 상기 관통 전극(140) 각각이 상기 반도체 다이(110)와 전기적으로 분리될 수 있도록 하여, 각각의 전기적 신호가 흐를 수 있도록 한다. 또한, 별도로 도시하지는 않았지만, 상기 반도체 다이(110)의 후면에는 상기 관통 전극(140)에 결합되도록 도전성 범프(electrical conductive bump)가 더 형성되어, 서브스트레이트와 전기적으로 연결되도록 할 수 있다.Referring to FIG. 6, the semiconductor device 100 according to the embodiment of the present invention includes a semiconductor die 110 having a through-hole 140 extending through the semiconductor die 110, A layer 130 and an insulating layer 120 are formed. The insulating layer 120 allows each of the penetrating electrodes 140 to be electrically separated from the semiconductor die 110 so that each electrical signal can flow. Although not shown in the drawing, an electrically conductive bump may be further formed on the rear surface of the semiconductor die 110 so as to be coupled to the penetrating electrode 140 to be electrically connected to the substrate.

또한, 상기 관통 전극(140)이 형성되지 않은 영역에는 상기 반도체 다이(110)의 후면측에 무기막(150)이 형성되고, 상기 무기막(150)의 내부에 유기막(160)이 형성된다. 따라서, 상기 반도체 디바이스(100)의 서브스트레이트 결합시, 상기 유기막(160)은 서브스트레이트를 향하게 되며, 이에 따라 도전성 범프를 감싸는 언더필 또는 NCP와 접하게 된다. 그리고, 상기 유기막(160)은 무기막에 비해 상기 언더필 또는 NCP와 결합력이 높기 때문에, 상기 반도체 디바이스(100)가 안정적으로 서브스트레이트에 결합될 수 있도록 한다.
An inorganic film 150 is formed on the backside of the semiconductor die 110 in an area where the penetrating electrode 140 is not formed and an organic film 160 is formed in the inorganic film 150 . Thus, upon substrate bonding of the semiconductor device 100, the organic film 160 is directed to the substrate, thereby contacting the underfill or NCP surrounding the conductive bump. Since the organic film 160 has a higher bonding force with the underfill or NCP than the inorganic film, the semiconductor device 100 can be stably bonded to the substrate.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
Although the present invention has been described in connection with what is presently considered to be preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

100; 반도체 디바이스 110; 반도체 기판
120; 절연층 130; 시드층
140; 관통 전극 150; 무기막
160; 유기막 10; 캐리어
20; 접착제100; A semiconductor device 110; Semiconductor substrate
120; An insulating layer 130; Seed layer
140; Penetrating electrode 150; Inorganic film
160; Organic film 10; carrier
20; glue

Claims (11)

반도체 다이의 전면에 관통홀을 형성하고, 상기 관통홀에 절연체를 개재하여 관통 전극을 충진하며, 상기 반도체 다이의 후면을 선택적으로 식각하여 상기 절연체가 노출되도록 하는 선택적 식각 단계;
상기 반도체 다이의 후면을 따라 무기막을 형성하는 무기막 형성 단계;
상기 무기막을 따라 유기막을 형성하되, 상기 유기막이 상기 무기막 사이의 영역을 채우도록 형성하는 유기막 형성 단계;
상기 반도체 다이의 후면을 평탄화하여 상기 반도체 다이의 관통 전극을 노출시키는 평탄화 단계를 포함하는 반도체 디바이스의 제조 방법.Selectively etching the rear surface of the semiconductor die to expose the insulator by filling the penetrating electrode with the insulator through the insulator;
An inorganic film forming step of forming an inorganic film along a back surface of the semiconductor die;
An organic film forming step of forming an organic film along the inorganic film so as to fill the region between the inorganic films;
And planarizing the back surface of the semiconductor die to expose the penetrating electrodes of the semiconductor die. 제 1 항에 있어서,
상기 선택적 식각 단계는 상기 반도체 다이의 후면에서 건식 식각 방식으로 통해 이루어지는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the selective etching step is performed in a dry etching manner on the back surface of the semiconductor die. 제 1 항에 있어서,
상기 무기막 형성 단계는 질화실리콘(SiN)을 통해 상기 무기막을 형성하는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the inorganic film forming step forms the inorganic film through silicon nitride (SiN). 제 1 항에 있어서,
상기 유기막 형성 단계는 폴리이미드(Polyimide, PI) 또는 폴리벤조옥사졸(Polybenzoxazole, PBO)를 통해 상기 유기막을 형성하는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the organic film forming step forms the organic film through polyimide (PI) or polybenzoxazole (PBO). 제 1 항에 있어서,
상기 유기막 형성 단계는 코팅 또는 라미네이팅 방법을 통해 이루어지는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the organic film forming step is performed by a coating or laminating method. 삭제delete 제 1 항에 있어서,
상기 평탄화 단계는 상기 관통 전극의 사이에 대응되는 영역에만 상기 유기막이 존재하도록 수행되는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the planarizing step is performed so that the organic film is present only in a region corresponding to between the penetrating electrodes. 제 1 항에 있어서,
상기 선택적 식각 단계 이전에 상기 반도체 다이의 전면에 접착제를 통해 캐리어를 부착하는 단계가 더 수행되고, 상기 평탄화 단계 이후 상기 캐리어를 분리하는 단계가 더 이루어지는 반도체 디바이스의 제조 방법.The method according to claim 1,
Further comprising the step of attaching a carrier through an adhesive to an entire surface of the semiconductor die prior to the selective etching step, and further comprising the step of separating the carrier after the planarizing step. 반도체 다이의 전후면을 관통하여 노출된 다수의 관통 전극;
상기 관통 전극의 측부를 감싸면서 형성된 절연층;
상기 절연층의 사이에 형성되어, 상기 반도체 다이의 후면으로 노출된 무기막; 및
상기 무기막의 내부에 형성되어, 상기 반도체 다이의 후면으로 노출된 유기막을 포함하는 반도체 디바이스.A plurality of penetrating electrodes exposed through the front and rear surfaces of the semiconductor die;
An insulating layer formed to surround a side of the penetrating electrode;
An inorganic film formed between the insulating layers and exposed to the rear surface of the semiconductor die; And
And an organic film formed inside the inorganic film and exposed to the back surface of the semiconductor die. 제 9 항에 있어서,
상기 무기막은 질화 실리콘(SiN)으로 이루어진 반도체 디바이스.10. The method of claim 9,
Wherein the inorganic film is made of silicon nitride (SiN). 제 9 항에 있어서,
상기 유기막은 폴리이미드(Polyimide, PI) 또는 폴리벤조옥사졸(Polybenzoxazole, PBO)를 통해 이루어진 반도체 디바이스.10. The method of claim 9,
Wherein the organic film is made of polyimide (PI) or polybenzoxazole (PBO).
KR1020130071128A 2013-06-20 2013-06-20 Fabricating Method of Semiconductor Device and the Semiconductor Device Active KR101507228B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130071128A KR101507228B1 (en) 2013-06-20 2013-06-20 Fabricating Method of Semiconductor Device and the Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071128A KR101507228B1 (en) 2013-06-20 2013-06-20 Fabricating Method of Semiconductor Device and the Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20140147981A KR20140147981A (en) 2014-12-31
KR101507228B1 true KR101507228B1 (en) 2015-03-31

Family

ID=52676497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071128A Active KR101507228B1 (en) 2013-06-20 2013-06-20 Fabricating Method of Semiconductor Device and the Semiconductor Device

Country Status (1)

Country Link
KR (1) KR101507228B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101688078B1 (en) * 2015-02-02 2017-01-02 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040082297A (en) * 2003-03-17 2004-09-24 세이코 엡슨 가부시키가이샤 Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
US20100096738A1 (en) * 2008-10-16 2010-04-22 Texas Instruments Incorporated Ic die having tsv and wafer level underfill and stacked ic devices comprising a workpiece solder connected to the tsv
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040082297A (en) * 2003-03-17 2004-09-24 세이코 엡슨 가부시키가이샤 Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
US20100096738A1 (en) * 2008-10-16 2010-04-22 Texas Instruments Incorporated Ic die having tsv and wafer level underfill and stacked ic devices comprising a workpiece solder connected to the tsv
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS

Also Published As

Publication number Publication date
KR20140147981A (en) 2014-12-31

Similar Documents

Publication Publication Date Title
US9368474B2 (en) Manufacturing method for semiconductor device
TWI567925B (en) 3d stacked-chip package
US8034713B2 (en) Method for stacking and interconnecting integrated circuits
CN113330557A (en) Bonding structure
US20090209052A1 (en) Process for the collective fabrication of 3d electronic modules
US20140054796A1 (en) Stacked microelectronic packages having patterened sidewall conductors and methods for the fabrication thereof
TW201724418A (en) Method of forming integrated circuit package
CN104576621A (en) Chip stacked semiconductor package and manufacturing method thereof
CN101609828B (en) Semiconductor device and method of manufacturing the same
JP5663607B2 (en) Semiconductor device
CN105097736A (en) 3d chip-on-wafer-on-substrate structure with via last process
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
KR20120112091A (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
JP6341554B2 (en) Manufacturing method of semiconductor device
US9941190B2 (en) Semiconductor device having through-silicon-via and methods of forming the same
US10084004B2 (en) Semiconductor device for optical applications and method of producing such a semiconductor device
JP5377657B2 (en) Manufacturing method of semiconductor device
TWI599007B (en) Electronic monomer and method of fabricating the same
KR101507228B1 (en) Fabricating Method of Semiconductor Device and the Semiconductor Device
CN105428507B (en) Chip-packaging structure and method
JP2004343088A (en) Semiconductor device and its manufacturing method
KR20170040226A (en) Semiconductor structure with multiple active layers in an soi wafer
CN102693923A (en) Semiconductor device wafer bonding method
WO2011148445A1 (en) Semiconductor device and process for production thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130620

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140905

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150226

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150324

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180313

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190313

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200320

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210322

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220321

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230309

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240305

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250304

Start annual number: 11

End annual number: 11