[go: up one dir, main page]

KR101457812B1 - 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 - Google Patents

양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 Download PDF

Info

Publication number
KR101457812B1
KR101457812B1 KR1020130097868A KR20130097868A KR101457812B1 KR 101457812 B1 KR101457812 B1 KR 101457812B1 KR 1020130097868 A KR1020130097868 A KR 1020130097868A KR 20130097868 A KR20130097868 A KR 20130097868A KR 101457812 B1 KR101457812 B1 KR 101457812B1
Authority
KR
South Korea
Prior art keywords
film
electrode
tunneling barrier
layer
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130097868A
Other languages
English (en)
Inventor
황현상
우지용
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130097868A priority Critical patent/KR101457812B1/ko
Priority to US14/229,817 priority patent/US9178023B2/en
Application granted granted Critical
Publication of KR101457812B1 publication Critical patent/KR101457812B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/38—Devices controlled only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H10D48/381—Multistable devices; Devices having two or more distinct operating states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이를 제공한다. 2-단자 스위칭 소자는 제1 전극을 구비한다. 제1 전극 상에 제1터널링 배리어막이 위치한다. 제1 터널링 배리어막 상에 산화물 반도체층이 위치한다. 산화물 반도체층 상에 제2 터널링 배리어막이 위치한다. 제2 터널링 배리어막 상에 제2 전극이 위치한다.

Description

양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 {2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same}
본 발명은 스위칭 소자에 관한 것으로, 보다 상세하게는 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자에 관한 것이다.
현재 저항 변화 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 저항성 메모리 소자들이 연구되고 있다. 상기 차세대 저항성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM; PRAM), 자기저항 메모리 소자(Magnetoresistive Random Access Memory; MRAM) 및 저항 변화 메모리 소자(resistance change RAM; ReRAM)가 있다.
상기 저항성 메모리 소자를 어레이로서 구현하기 위해서는, 메모리 특성을 나타내는 저항성 소자와 더불어서 이 저항성 소자에 전기적으로 연결된 선택 소자를 구비하는 것이 일반적이다. 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다. 그러나, 트랜지스터는 펀치 스루(punch through)와 같은 단채널 효과(short channel effect)로 인해 소자 사이즈 감소에 한계가 있다. 또한, 일반적인 다이오드는 한 방향으로만 전류를 흐르게 하므로(일 예로서, 대한민국 공개특허 제2010-0007926호), 저항성 소자와 같이 양 극성에서 저항 변화 특성을 나타내는 양극성(bipolar) 소자에는 적절하지 않은 단점이 있다. 또한, 트랜지스터의 경우, 게이트 전극의 형성, 소오스/드레인 영역들의 형성, 및 소오스/드레인 전극들을 형성하여야 하므로 고집적화를 위해서는 적절하지 않은 단점이 있다.
본 발명이 해결하고자 하는 과제는 양방향 스위칭 특성을 가지는 2-단자 스위칭 소자 및 단위 셀 내에 하나의 2-단자 스위칭 소자를 포함하여 집적도가 향상된 저항성 메모리 소자 크로스-포인트 어레이의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 2-단자 스위칭 소자를 제공한다. 상기 2-단자 스위칭 소자는 제1 전극을 구비한다. 상기 제1 전극 상에 제1터널링 배리어막이 위치한다. 상기 제1 터널링 배리어막 상에 산화물 반도체층이 위치한다. 상기 산화물 반도체층 상에 제2 터널링 배리어막이 위치한다. 상기 제2 터널링 배리어막 상에 제2 전극이 위치한다.
상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막은 서로에 상관없이 절연성 금속 산화물막 또는 금속 질화물막일 수 있다. 상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막은 서로에 상관없이 SiO2, TiO2, Al2O3, HfO2, Si3N4, WO3, SrTiO3, LaAlO3, Y2O3 및 Ta2O5으로 이루어진 군에서 선택되는 막일 수 있다. 상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막은 서로에 상관없이 2-10nm의 두께를 가질 수 있다.
상기 제1 터널링 배리어막은 TiO2 막일 수 있다. 상기 산화물 반도체층은 산소 공공을 함유하는 금속 산화물막일 수 있다. 상기 산화물 반도체층은 상기 제2 터널링 배리어막에 접하는 계면에서의 산소 공공의 농도가 제1 터널링 배리어막에 접하는 계면에서의 산소 공공의 농도에 비해 높을 수 있다. 나아가, 상기 산화물 반도체층은 산소 공공 농도의 그라데이션(gradation)을 가질 수 있다. 또한, 상기 제2 터널링 배리어막과 상기 산화물 반도체층은 동일한 금속의 산화물막들일 수 있다. 구체적으로, 상기 제2 터널링 베리어막은 Ta2O5이고, 상기 산화물 반도체층은 TaOx(0<x<2.5)일 수 있다.
상기 제1 전극과 상기 제2 전극은 이에 각각 접하는 상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막과의 반응성이 없는 비활성의 금속막들일 수 있다. 구체적으로, 상기 제1 전극과 상기 제2 전극은 Pt막들일 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 2-단자 스위칭 소자의 제조방법을 제공한다. 먼저, 제1 전극을 형성한다. 상기 제1 전극 상에 제1 터널링 배리어막을 형성한다. 상기 제1 터널링 배리어막 상에 금속막을 형성한다. 상기 금속막을 산소처리하여 상기 제1 터널링 배리어막 상에 차례로 적층된 산화물 반도체층과 제2 터널링 배리어막을 형성한다. 상기 제2 터널링 배리어막 상에 제2 전극을 형성한다.
상기 제1 터널링 배리어막은 SiO2, TiO2, Al2O3, HfO2, Si3N4, WO3, SrTiO3, LaAlO3, Y2O3 및 Ta2O5으로 이루어진 군에서 선택되는 절연성 금속산화물막 또는 금속질화물막일 수 있다. 상기 금속막은 Si, Al, Hf, W, Y, SrTi, LaAl 또는 Ta일 수 있다. 상기 제2 터널링 배리어막은 화학양론을 만족하는 금속 산화물막이고, 상기 산화물 반도체층은 산소 공공을 함유하는 금속 산화물막일 수 있다. 상기 산소 처리는 산화성 분위기에서 수행하는 열처리일 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 저항성 메모리 소자 크로스-포인트 어레이를 제공한다. 상기 저항성 메모리 소자 크로스-포인트 어레이는 제1 전극을 구비한다. 상기 제1 전극 상에 스위칭층이 배치된다. 상기 스위칭층은 차례로 배치된 제1 터널링 배리어막, 산화물 반도체층, 및 제2 터널링 배리어막을 구비한다. 상기 스위칭층 상에 제2 전극이 배치된다. 상기 제2 전극 상에 가변 저항층이 배치된다. 상기 가변 저항층 상에 제3 전극이 배치된다.
상기 가변 저항체층은 양극성 가변 저항체층일 수 있다. 상기 제1 터널링 배리어막은 SiO2 막일 수 있다. 상기 제2 터널링 베리어막은 Ta2O5이고, 상기 산화물 반도체층은 TaOx(0<x<2.5)일 수 있다.
본 발명에 따르면, 2-단자 스위칭 소자는 한 쌍의 제1 및 제2 터널링 배리어막들 사이에 배치된 산화물 반도체층을 구비함으로써, 서로 대칭적인 양방향 스위칭 특성을 나타낼 수 있다. 또한, 이러한 2-단자 스위칭 소자를 사용하여 저항성 메모리 소자 크로스-포인트 어레이의 집적도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 스위칭 소자를 설명하기 위한 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스위칭 소자의 제조방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이를 설명하기 위한 단면도로서, 단위 셀에 한정하여 도시한다.
도 4a는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 순방향 쓰기 방법을 설명하기 위한 개략도이다.
도 4b는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 역방향 쓰기 방법을 설명하기 위한 개략도이다.
도 5 및 도 6은 각각 스위칭 소자 제조예 4에 따른 스위칭 소자의 단면을 촬영한 TEM 사진과 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일을 나타낸 그래프이다.
도 7은 스위칭 소자 제조예 4에 따른 스위칭 소자의 전류-전압 특성을 나타낸 그래프이다.
도 8 및 도 9는 각각 스위칭 소자 제조예 4에 따른 스위칭 소자에 인가하는 펄스 전압에 따른 전류변화를 나타낸 그래프와 85℃에서 수행한 열 스트레스 테스트 결과를 나타낸 그래프이다.
도 10은 스위칭 소자 제조예들 1 내지 5에 따른 스위칭 소자들의 오프 전류 대비 온 전류를 나타낸 그래프이다.
도 11은 스위칭 소자 제조예들 1 및 4에 따른 스위칭 소자들의 Ta2O5층(A)과 TaOx층(B)의 XPS 스펙트럼과 TEM 사진이다.
도 12는 스위칭 소자 제조예들 4, 및 6 내지 8에 따른 스위칭 소자들의 전류-전압 특성와 이로부터 얻어진 선택비를 나타낸 그래프이다.
도 13은 스위칭 소자 제조예들 4 및 9에 따른 스위칭 소자들의 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일과 전류-전압 특성을 나타낸 그래프이다.
도 14는 스위칭 소자 제조예들 4, 10 내지 12에 따른 스위칭 소자들의 전류-전압 특성와 이로부터 얻어진 선택비를 나타낸 그래프이다.
도 15는 스위칭 소자 제조예 4에 따른 스위칭 소자의 온도에 따른 전류특성을 나타낸 그래프이다.
도 16은 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이를 나타낸 사진, 전류-전압 그래프, 그리고 특정 전계(0.9V와 1.8V)에서의 전류값을 나타낸 그래프이다.
도 17 및 도 18은 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 단면을 촬영한 SEM 사진과 EDX 라인 스캔 분석 그래프이다.
도 19는 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 전류-전압 그래프이다.
도 20 및 도 21은 각각 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 스위칭/읽기 방해(switching/read disturbance)를 측정한 그래프와 일정전압 스트레스(constant voltage stress)를 측정한 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 또는 옆쪽, 측(부), 측면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 스위칭 소자를 설명하기 위한 사시도이다.
도 1을 참조하면, 2-단자 스위칭 소자는 제1 전극(21), 제1 터널링 배리어막(23), 산화물 반도체층(25a), 제2 터널링 배리어막(25b), 및 제2 전극(27)을 포함한다.
제1 터널링 베리어막(23)과 제2 터널링 배리어막(25b)은 그 양단에 걸리는 전계가 소정 전압 이상일 때 전자를 터널링시킬 수 있는 막들일 수 있다. 제1 터널링 배리어막(23)과 제2 터널링 배리어막(25b)은 각각 약 2-10nm의 두께를 갖고 화학양론을 만족하는 금속 산화물막 또는 금속 질화물막일 수 있다. 구체적으로, 제1 터널링 배리어막(23)과 제2 터널링 배리어막(25b)은 서로에 상관없이 SiO2, TiO2, Al2O3, HfO2, Si3N4, WO3, SrTiO3, LaAlO3, Y2O3 및 Ta2O5으로 이루어진 군에서 선택되는 절연성 금속산화물막 또는 금속질화물막일 수 있다. 제1 터널링 배리어막(23)과 제2 터널링 배리어막(25b)은 서로 동일한 물질막일 수도 있고 서로 다른 물질막일 수도 있다. 일 예로서, 제1 터널링 배리어막(23)은 TiO2막일 수 있고, 제2 터널링 배리어막(25b)은 Ta2O5막일 수 있다.
산화물 반도체층(25a)는 산소 공공을 함유하여 화학양론을 만족시키지 않는 금속 산화물막일 수 있다. 산소 공공을 함유하는 경우 그 농도에 따라 산화물 반도체층(25a)의 전도도가 조절될 수 있다. 산화물 반도체층(25a)은 SiOX(0<x<2), TiOX(0<x<2), AlOX(0<x<1.5), HfOX(0<x<2), WOX(0<x<3), SrTiOX(0<x<3), LaAlOX(0<x<3), YOX(0<x<1.5) 또는 TaOX(0<x<2.5)일 수 있다. 일 예로서, 산화물 반도체층(25a)은 TaOx(0<x<2.5)일 수 있다. 또한, 산화물 반도체층(25a)은 제2 터널링 배리어막(25b)에 접하는 계면에서의 산소 공공의 농도가 제1 터널링 배리어막(23)에 접하는 계면에서의 산소 공공의 농도에 비해 높을 수 있다. 이와 더불어서, 산화물 반도체층(25a) 내에서 산소 공공의 농도는 점차적으로 변화될 수 있다.
일 구체예에서, 제2 터널링 배리어막(25b)과 산화물 반도체층(25a)는 동일한 금속의 산화물막일 수 있고, 나아가 제2 터널링 베리어막(25b)은 화학양론을 만족하는 금속 산화물막일 수 있고, 산화물 반도체층(25a)은 화학양론을 만족하지 않고 산소공공을 함유하는 금속 산화물막일 있다. 일 예로서, 제2 터널링 베리어막(25b)은 Ta2O5일 수 있고, 산화물 반도체층(25a)는 TaOx(0<x<2.5)일 수 있다.
제1 전극(21)과 제2 전극(27)은 금속막 일 예로서, 서로에 상관없이 Al, W, Pt, Ti, TiN, TaN, WN, 및 Cu로 이루어진 군에서 선택되는 금속막일 수 있다. 구체예에서, 제1 전극(21)과 제2 전극(27)은 이에 각각 접하는 제1 및 제2 터널링 배리어막들(23, 25b)과는 반응성이 거의 없는 비활성의 금속막 일 예로서, 약 5eV 내지 6eV의 일함수를 갖는 금속막일 수 있다. 구체적으로, 제1 전극(21)과 제2 전극(27)은 Pt막（일함수 약 5.65eV) 또는 Ir막 (일함수 약 5.27eV)일 수 있다.
제1 전극(21)과 제2 전극(27) 사이에 문턱전압 미만의 전압이 인가될 때에는, 두 층의 터널링 배리어막(23, 25b)을 구비함에 따라 전자의 직접 터널링(direct tunneling) 확률이 줄어들 수 있어 한 층의 터널링 배리어막을 구비한 경우에 비해 오프 전류가 감소될 수 있다. 한편, 제1 전극(21)과 제2 전극(27) 사이에 문턱전압 이상의 전압이 인가될 때 제1 터널링 베리어 절연막(23)과 제2 터널링 배리어 절연막(25b)은 전자를 터널링, 구체적으로 F-N 터널링(Fowler-Nordheim tunneling)에 의해 전자를 터널링시킬 수 있다. 이때, 제1 터널링 베리어 절연막(23)과 제2 터널링 배리어 절연막(25b) 사이에 산화물 반도체층(25a)이 배치됨에 따라, 제1 터널링 베리어 절연막(23)과 제2 터널링 배리어 절연막(25b) 중 어느 하나의 막을 통해 터널링된 전자는 산화물 반도체층(25a) 내에서 전도된 후 제1 터널링 베리어 절연막(23)과 제2 터널링 배리어 절연막(25b) 중 다른 하나의 막을 터널링할 수 있다. 그 결과, 전압 인가 방향에 상관없이 소자가 턴-온될 수 있어 양방향 스위칭을 구현할 수 있으며, 또한 한 층의 터널링 배리어 절연막을 적용한 경우에 비해 온 전류의 감소는 크지 않을 수 있어 선택비가 향상될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스위칭 소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 제1 전극(21) 상에 제1 터널링 배리어 절연막(23)을 형성할 수 있다. 제1 전극(21)은 스퍼터링법을 사용하여 형성할 수 있다. 제1 터널링 배리어 절연막(23)은 원자층 증착법을 사용하여 약 2 내지 10nm의 두께로 형성할 수 있다. 제1 터널링 배리어 절연막(23)은 SiO2, TiO2, Al2O3, HfO2, Si3N4, WO3, SrTiO3, LaAlO3, Y2O3 및 Ta2O5으로 이루어진 군에서 선택되는 절연성 금속산화물막 또는 금속질화물막일 수 있다.
제1 터널링 배리어 절연막(23) 상에 금속막(25)을 형성할 수 있다. 상기 금속막(25)은 Si, Ti, Al, Hf, W, Y, SrTi, LaAl 또는 Ta일 수 있고, 약 10 내지 20nm의 두께로 형성할 수 있다. 상기 금속막(25)은 전이금속막일 수 있다.
도 2b를 참조하면, 금속막(25)을 산소처리할 수 있다. 구체적으로, 금속막(25)이 형성된 결과물을 산화성 분위기 일 예로서, 공기 중 또는 산소 분위기에서 열처리할 수 있다. 그 결과, 금속막(25)은 산화되어 금속 산화물막(25′)으로 변화될 수 있다. 그러나, 금속 산화물막(25′) 내의 산소의 농도는 상부부분이 하부부분에 비해 높을 수 있다. 이때, 금속 산화물막(25′)의 상부부분(25b)은 산소공공을 거의 함유하지 않는 화학양론을 만족하는 막일 수 있고, 하부부분(25a)은 산소공공을 함유하여 화학양론을 만족하지 않는 금속 산화물막일 수 있다. 이 때, 상부부분(25b)은 제2 터널링 배리어막(25b)으로 명명될 수 있고, 하부부분(25a)은 산화물 반도체층(25a)으로 명명될 수 있다. 제2 터널링 배리어막(25b)은 SiO2, TiO2, Al2O3, HfO2, WO3, SrTiO3, LaAlO3, Y2O3 또는 Ta2O5일 수 있고, 산화물 반도체층(25a)은 SiOX(0<x<2), TiOX(0<x<2), AlOX(0<x<1.5), HfOX(0<x<2), WOX(0<x<3), SrTiOX(0<x<3), LaAlOX(0<x<3), YOX(0<x<1.5) 또는 TaOX(0<x<2.5)일 수 있다.
그러나, 이러한 방법에 한정되지 않고 제1 전극(21), 제1 터널링 배리어 절연막(23), 산화물 반도체층(25a), 제2 터널링 배리어 절연막(25b), 및 제2 전극(27)은 서로에 상관없이 스퍼터링법(sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 화학기상증착법(CVD, Chemical Vapor Deposition), 또는 원자층 증착법(ALD, Atomic Layer Deposition)을 사용하여 형성할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이를 설명하기 위한 단면도로서, 단위 셀에 한정하여 도시한다.
도 3을 참조하면, 제1 전극(21)을 형성한다. 제1 전극(21)은 일방향으로 연장되도록 형성될 수 있다. 제1 전극(21) 상에 스위칭층(20), 제2 전극(27), 가변 저항체층(35)을 차례로 형성할 수 있다. 가변 저항체층(35) 상에 제1 전극(21)을 가로지르는 방향으로 연장되는 제2 전극(37)을 형성할 수 있다. 이로써, 제1 및 제3 전극들(21, 37)의 교차지점에 스위칭층(20), 제2 전극(27), 및 가변 저항체층(35)의 적층구조가 배치될 수 있다.
제1 전극(21), 스위칭층(20), 및 제2 전극(27)은 2 단자 스위칭 소자(SD)를 구성할 수 있으며, 또한 제2 전극(27), 가변 저항체층(35), 및 제3 전극(37)은 가변 저항 소자(RM)를 구성할 수 있다. 그러나, 이에 한정되지 않고 제2 전극(27)은 서로 다른 물질층들인 하부 중간 전극(미도시)과 상부 중간 전극(미도시)을 포함할 수 있다. 이 경우, 제1 전극(21), 스위칭층(20), 및 하부 중간 전극(미도시)은 2 단자 스위칭 소자(SD)를 구성할 수 있으며, 또한 상부 중간 전극(미도시), 가변 저항체층(35), 및 제3 전극(37)은 가변 저항 소자(RM)를 구성할 수 있다.
나아가, 제1 전극(21)은 워드라인으로서의 역할을 하거나 제1 전극(21)에 추가의 워드라인이 접속될 수 있다. 또한, 제3 전극(37)은 비트라인으로서의 역할을 하거나 제3 전극(37)에 추가의 비트라인이 접속될 수 있다.
스위칭층(20)의 양단에 위치한 제1 전극(21)과 제2 전극(27)(또는 하부 중간 전극)은 도 1을 참조하여 설명한 제1 전극(21)과 제2 전극(27)에 각각 대응될 수 있다. 또한, 스위칭층(20)은 도 1을 참조하여 설명한 바와 같은 제1 터널링 배리어 절연막(23), 산화물 반도체층(25a), 및 제2 터널링 배리어 절연막(25b)을 구비할 수 있다.
가변 저항체층(35)은 양극성 가변 저항체층일 수 있다. 가변 저항체층(35)을 포함하는 가변 저항 소자(RM)은 자기저항 메모리 소자(MRAM), 구체적으로 스핀전달토크형 자기저항메모리 소자(Spin Transfer Torque MRAM), 상변화 메모리 소자(PRAM), 또는 저항변화 메모리 소자(RRAM)일 수 있다. 가변 저항 소자(RM)가 저항변화 메모리 소자(RRAM)인 경우에, 가변 저항체층(35)은 양극성 가변 저항체층 구체적으로, 양극성 특성을 갖는 저항 변화 메모리층일 수 있다. 일 예로서, 가변 저항체층(35)은 금속산화물막(metal oxide layer), 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막일 수 있다. 금속산화물막은 SiO2, Al2O3, 또는 전이금속 산화물막일 수 있다. 전이금속 산화물막은 HfO2-x, MnO2-x, ZrO2-x, Y2O3-x, TiO2-x, NiO1-y, Nb2O5-x, Ta2O5-x, CuO1-y, Fe2O3-x (일 예로서, 0≤x≤1.5, 0≤y≤0.5) 또는 란타노이드 산화물막(lanthanoids oxide layer)일 수 있다. 란타노이드는 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Sm(Samarium), Gd(Gadolinium), 또는 Dy(Dysprosium)일 수 있다. 칼코게나이드막은 GeSbTe막, GeTeO(예를 들어, Ge2Te2O5)일 수 있고, 페로브스카이트막은 SrTiO3, Cr 또는 Nb 도핑된 SrZrO3막, PCMO(Pr1-XCaXMnO3, 0<X<1)막, 또는 LCMO(La1-XCaXMnO3, 0<X<1, 일 예로서 X는 0.3)막일 수 있다. 또한, 금속 도핑된 고체전해질막은 GeSe 내에 Ag가 도핑된 막 즉, AgGeSe막, HfO2 내에 Cu가 도핑된막 또는 TiO2 내에 Cu가 도핑된막일 수 있다.
일 구체예에서, 가변 저항체층(35)은 금속 도핑된 고체전해질막일 수 있다. 이 경우, 가변 저항 소자(RM)에 셋 전압이 인가될 때 고체전해질막 내에 도핑된 금속이 필라멘트를 형성하여 저저항으로 변화될 수 있다. 또한, 가변 저항 소자(RM)에 리셋 전압이 인가될 때 상기 금속 필라멘트가 파열되면서 고저항으로 변화될 수 있다. 이 경우, 가변 저항체층(35)에 접하는 제3 전극(37)은 고체전해질막 내에 도핑된 금속과 동일한 물질층일 수 있다.
도 4a는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 순방향 쓰기 방법을 설명하기 위한 개략도이다.
도 4a를 참조하면, 다수 개의 제1 데이터 라인들 즉, 워드라인들(Wn, Wn+1, Wn+2, Wn+3)과 이에 교차하는 다수 개의 제2 데이터 라인들 즉, 비트라인들(Bm, Bm+1, Bm+2, Bm+3)이 배치된다. 각 워드라인과 각 비트라인의 교차점에 서로 직렬 연결된 2-단자 스위칭 소자(SD)와 가변 저항 소자(RM)가 배치된다. 상기 2-단자 스위칭 소자(SD)가 상기 워드라인에 접속하고 상기 가변 저항 소자(RM)가 상기 비트라인에 접속하는 것으로 도시하였으나, 이에 한정되지 않고 상기 2-단자 스위칭 소자(SD)와 상기 가변 저항 소자(RM)의 위치는 서로 바뀔 수도 있다.
비트라인들 중 선택된 비트라인(Bm+1)에 1/2Vwrite를 선택되지 않은 비트라인들(Bm, Bm+2, Bm+3)에 그라운드 전압을 인가하고, 워드라인들(Wn, Wn+1, Wn+2, Wn+3) 중 선택된 워드라인(Wn+1)에 -1/2Vwrite를 선택되지 않은 워드라인들(Wm, Wm+2, Wm+3)에 그라운드 전압을 인가한다. 선택된 비트라인(Bm+1)과 선택된 워드라인(Wn+1)의 교차지점에 위치하는 선택된 단위 셀(A)에는 Vwrite가 인가되고, 선택되지 않은 나머지 단위 셀들에는 OV, 1/2 Vwrite, 또는 -1/2 Vwrite가 인가될 수 있다.
Vwrite는 2-단자 스위칭 소자(SD)의 문턱 전압 이상 그리고 가변 저항 소자(RM)의 셋 전압 이상의 값을 가질 수 있으며, 1/2 Vwrite는 저항성 메모리 소자(RM)의 셋 전압 미만의 값을 가질 수 있다. 따라서, 선택된 단위 셀(A)에서만 저항성 메모리 소자(RM)가 선택적으로 저저항 상태(LRS)로 변화될 수 있다. 한편, 선택되지 않은 단위 셀에서는 저항성 메모리 소자(RM)의 상태가 변하지 않고 종전 상태로 유지될 수 있다.
도 4b는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 역방향 쓰기 방법을 설명하기 위한 개략도이다. 본 실시예에 따른 쓰기 방법은 후술하는 것을 제외하고는 도 4a를 참조하여 설명한 순방향 쓰기 방법과 유사하다.
도 4b를 참조하면, 비트라인들 중 선택된 비트라인(Bm+1)에 -1/2Vwrite를 선택되지 않은 비트라인들(Bm, Bm+2, Bm+3)에 그라운드 전압을 인가하고, 워드라인들(Wn, Wn+1, Wn+2, Wn+3) 중 선택된 워드라인(Wn+1)에 1/2Vwrite를 선택되지 않은 워드라인들(Wm, Wm+2, Wm+3)에 그라운드 전압를 전압을 인가한다. 선택된 비트라인(Bm+1)과 선택된 워드라인(Wn+1)의 교차지점에 위치하는 선택된 단위 셀에는 -Vwrite가 인가되고, 선택되지 않은 나머지 단위 셀들에는 OV, 1/2 Vwrite, 또는 -1/2 Vwrite가 인가될 수 있다.
-Vwrite는 2-단자 스위칭 소자(SD)의 역방향 문턱 전압 이하 그리고 저항성 메모리 소자(RM)의 리셋 전압 이하의 값을 가질 수 있다. 따라서, 선택된 단위 셀(A)에서만 저항성 메모리 소자(RM)가 선택적으로 고저항 상태(HRS)로 변화될 수 있다. 한편, 선택되지 않은 단위 셀에서는 저항성 메모리 소자(RM)의 상태가 변하지 않고 종전 상태로 유지될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<실험예들; examples>
<스위칭 소자 제조예들 1 내지 8>
제1 전극인 Pt층을 포함하는 기판 상에 약 100nm의 SiO2층을 형성하였다. SiO2층 내에 약 250nm의 직경을 갖고 제1 전극을 노출시키는 컨택홀을 형성하였다. 컨택홀 내에 TiO2를 원자층 증착법을 사용하여 약 150℃에서 약 4nm증착함으로써 제1 터널링 배리어층을 형성하였다. 제1 터널링 배리어층 상에 Ta층을 스퍼터링법을 사용하여 약 16nm로 증착하였다. Ta층이 형성된 결과물을 300℃의 산소 분위기에서 열처리하였다. 이 후, 제2 전극을 스퍼터링법을 사용하여 형성하였다.
하기 표 1에서 Ta층이 형성된 결과물을 열처리한 시간을 달리하거나 제2 전극 물질을 달리한 스위칭 소자 제조예들의 제조방법에 대해 요약하였다.
스위칭 소자 제조예들 열처리 시간 제2 전극 물질
1 10분 Pt
2 15분
3 20분
4 30분
5 40분
6 30분

 Ni
7 W
8 Ti
<스위칭 소자 제조예 9>
제1 전극인 Pt층을 포함하는 기판 상에 약 100nm의 SiO2층을 형성하였다. SiO2층 내에 약 250nm의 직경을 갖고 제1 전극을 노출시키는 컨택홀을 형성하였다. 컨택홀 내에 TiO2를 원자층 증착법을 사용하여 약 150℃에서 약 4nm증착함으로써 제1 터널링 배리어층을 형성하였다. 제1 터널링 배리어층 상에 Ta2O5층을 스퍼터링법을 사용하여 약 16nm로 형성하였다. 이 후, 제2 전극을 스퍼터링법을 사용하여 형성하였다.
<스위칭 소자 제조예 10>
제1 전극인 Pt층 상에 TiO2층을 형성하는 대신에 원자층 증착법을 사용하여 약 4nm의 HfO2층을 형성한 것을 제외하고는 스위칭 소자 제조예 4와 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
<스위칭 소자 제조예 11>
제1 전극인 Pt층 상에 TiO2층을 형성하는 대신에 원자층 증착법을 사용하여 약 4nm의 Al2O3층을 형성한 것을 제외하고는 스위칭 소자 제조예 4와 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
<스위칭 소자 제조예 12>
제1 전극인 Pt층 상에 TiO2층을 형성하지 않은 것을 제외하고는 스위칭 소자 제조예 4와 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
도 5 및 도 6은 각각 스위칭 소자 제조예 4에 따른 스위칭 소자의 단면을 촬영한 TEM 사진과 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일을 나타낸 그래프이다.
도 5 및 도 6을 참조하면, 산소 분위기에서 열처리된 Ta층은 제2 전극에 인접한 영역의 산소 농도가 제1 터널링 배리어층(TiO2층)에 인접한 영역의 산소 농도에 비해 높음을 알 수 있다. 나아가, 산소 분위기에서 열처리된 Ta층은 제2 전극에 인접한 영역에서 Ta2O5층 즉, 제2 터널 배리어층을, 나머지 영역에서 산소 공공을 함유하여 화학양론을 만족시키지 않는 산화물 반도체층인 TaOx층(0<x<2)을 구비함을 알 수 있다. 한편, Ta2O5층은 약 6nm로 형성되었고, TaOx층은 약 10nm로 형성됨을 알 수 있다.
도 7은 스위칭 소자 제조예 4에 따른 스위칭 소자의 전류-전압 특성을 나타낸 그래프이다. 구체적으로, 15개의 스위칭 소자에 대해 전류-전압 특성을 100 사이클 측정하였다.
도 7을 참조하면, 스위칭 소자 제조예 4에 따른 스위칭 소자는 선택 소자가 나타내는 전형적인 전류-전압 특성을 나타냄을 알 수 있다. 구체적으로, 충분히 높은 전류 밀도(107A/㎠ 이상), 높은 선택비(~107), 및 큰 전압 마진(1.1V 이상)을 나타낸다.
도 8 및 도 9는 각각 스위칭 소자 제조예 4에 따른 스위칭 소자에 인가하는 펄스 전압에 따른 전류변화를 나타낸 그래프와 85℃에서 수행한 열 스트레스 테스트 결과를 나타낸 그래프이다.
도 8 및 도 9를 참조하면, 우수한 펄스 교란 특성(pulse disturbance characteristics)과 높은 온도(85℃)에서도 안정적인 열 스트레스 내구성을 나타내어 우수한 신뢰성을 가짐을 알 수 있다.
도 10은 스위칭 소자 제조예들 1 내지 5에 따른 스위칭 소자들의 오프 전류 대비 온 전류를 나타낸 그래프이고, 도 11은 스위칭 소자 제조예들 1 및 4에 따른 스위칭 소자들의 Ta2O5층(A)과 TaOx층(B)의 XPS 스펙트럼과 TEM 사진이다.
도 10을 참조하면, Ta막의 상부부분을 산화하기 위한 열처리 시간을 증가시킬수록 온전류의 감소보다는 오프전류의 감소가 급격하게 일어나 결과적으로는 선택비가 증가됨을 알 수 있다. 또한, 30분 이상의 열처리 시간에서는 선택비가 더 이상 증가하지 않음도 알 수 있다. 이는 Ta2O5막이 적절한 두께(약 6nm)를 가질 때 양호한 선택비를 나타냄을 위미한다.
도 11을 참조하면, 양호한 선택비를 나타내기 위해서는 Ta막의 상부부분이 서브 옥사이드 상이 없이 충분히 산화되어 화학양론을 만족시키는 막 즉, Ta2O5막으로 변화되어야 함을 알 수 있다.
도 12는 스위칭 소자 제조예들 4, 및 6 내지 8에 따른 스위칭 소자들의 전류-전압 특성와 이로부터 얻어진 선택비를 나타낸 그래프이다.
도 12를 참조하면, 화학적으로 비활성인 전극(일함수가 높은 전극)을 제2 전으로 사용하는 경우 더 높은 선택비를 얻음을 알 수 있다. 이는 화학적으로 비활성인 전극은 산소와의 반응성이 적어 Ta2O5막 내의 산소의 농도를 감소시키지 않음에 따른 것으로 판단되었다. 이러한 결과로부터 제2 전극의 일함수는 5.2eV 이상인 것이 바람직한 것으로 예측되었다.
도 13은 스위칭 소자 제조예들 4 및 9에 따른 스위칭 소자들의 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일과 전류-전압 특성을 나타낸 그래프이다.
도 13을 참조하면, 스퍼터링법을 사용하여 약 16nm의 Ta2O5막을 형성한 경우(스위칭 소자 제조예 9)에 비해, 약 16nm의 Ta막을 형성한 후 이의 표면을 산소 분위기에서 열처리하여 약 6nm의 Ta2O5막/약 10nm의 TaOx막을 형성한 경우 더 높은 선택비를 나타냄을 알 수 있다.
도 14는 스위칭 소자 제조예들 4, 10 내지 12에 따른 스위칭 소자들의 전류-전압 특성와 이로부터 얻어진 선택비를 나타낸 그래프이다.
도 14를 참조하면, 제1 터널링 배리어층을 형성하지 않은 경우(스위칭 소자 제조예 12), 제1 터널링 배리어층으로서 HfO2층을 형성한 경우(스위칭 소자 제조예 10), Al2O3층을 형성한 경우(스위칭 소자 제조예 11), TiO2층을 형성한 경우(스위칭 소자 제조예 4)의 순으로 스위칭 소자의 오프 전류가 감소하며 또한 선택비는 증가하는 것을 알 수 있다. 오프 전류의 감소는 제1 터널링 배리어층의 저항에 기인한 것으로 보인다.
도 15는 스위칭 소자 제조예 4에 따른 스위칭 소자의 온도에 따른 전류특성을 나타낸 그래프이다.
도 15를 참조하면, 제1 전극에 그라운드 전압을 인가한 상태에서 제2 전극에 -0.5V를 인가하는 경우(즉, 음의 바이어스 인가), 온도 변화와 크게 상관없는 터널링 특성을 나타냄을 알 수 있다. 이는 스위칭 소자에 음의 바이어스를 인가하는 경우, 스위칭 소자는 제2 터널링 배리어층(Ta2O5층)을 통한 전자 터널링에 의존하는 전류특성이 나타남을 알 수 있다. 한편, 제1 전극에 그라운드 전압을 인가한 상태에서 제2 전극에 0.5V를 인가하는 경우(즉, 양의 바이어스 인가), 온도 변화에 의존하는 트랩과 관련된 전도 특성을 나타냄을 알 수 있다. 이는 스위칭 소자에 양의 바이어스를 인가하는 경우, 제1 터널링 배리어층(TiO2층) 내의 트랩 사이트들을 통해 전자가 전도됨을 알 수 있다.
<가변 저항 소자 크로스 포인트 어레이 제조예>
스위칭 소자 제조예 4의 제2 전극 상에 Cu가 도핑된 TiO2를 원자층 증착법을 사용하여 약 150℃에서 약 4nm증착함으로써 가변저항체층을 형성하였다. 가변저항체층 상에 제3 전극으로서 Cu층을 스퍼터링법을 사용하여 형성하였다. 이 때, 복수 개의 서로 평행한 제1 전극은 일 방향으로 연장되고 복수 개의 서로 평행한 제3 전극은 제1 전극을 가로지르는 방향으로 연장되며. 제1 전극과 제3 전극이 교차되는 영역에 제1 터널링 배리어층, 산화물 반도체층, 제2 터널링 배리어 절연막, 제2 전극, 가변저항체층이 형성되도록 하였다. 제1 전극과 제3 전극이 교차되는 영역 즉, 셀 영역은 150nm이 폭을 갖도록 형성되었다. 또한, 셀 영역의 개수는 1000개 였다.
도 16은 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이를 나타낸 사진, 전류-전압 그래프, 그리고 특정 전계(0.9V와 1.8V)에서의 전류값을 나타낸 그래프이다.
도 16을 참조하면, 본 크로스 포인트 어레이는 3.5V에서 8×106 A/㎠에 이르는 높은 전류 밀도를 나타냄을 알 수 있다. 이와 더불어서, ~103에 이르는 충분한 선택비를 매우 우수한 균일도로 얻을 수 있었다.
도 17 및 도 18은 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 단면을 촬영한 SEM 사진과 EDX 라인 스캔 분석 그래프이다.
도 17 및 18을 참조하면, Pt/TiO2/TaOx/Ta2O5/Pt/TiO2/Cu 구조를 갖는 소자의 단위 셀이 형성된 것을 확인할 수 있다.
도 19는 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 전류-전압 그래프이다. 도 20 및 도 21은 각각 가변저항 소자 크로스 포인트 어레이 제조예에 따라 제조된 가변저항 소자 크로스 포인트 어레이의 단위 셀의 스위칭/읽기 방해(switching/read disturbance)를 측정한 그래프와 일정전압 스트레스(constant voltage stress)를 측정한 그래프이다.
도 19, 도 20, 및 도 21을 참조하면, 스위칭 소자의 순방향 문턱전압(Vth_1)은 약 0.7V이고, 역방향 문턱전압(Vth_2)은 약 -0.7V임을 알 수 있다. 또한, 가변 저항 소자의 셋 전압은 약 4V이며 리셋 전압은 약 -4V임을 알 수 있다. 이에 따라, 도 4a 및 도 4b를 참조하여 설명한 Vwrite는 셋 전압인 약 4V 정도이고, -Vwrite는 리셋 전압인 약 -4V 정도로 설정될 수 있다. 또한, 선택된 단위 셀의 데이터를 읽기 위해 선택된 단위 셀에 가해지는 전압(Vread)을 약 1.4V 정도로 설정할 때, 오프 전류에 대한 온 전류의 비는 10 이상일 수 있다. 이와 더불어, 스위칭 소자를 포함하는 단위 셀은 0~1V 구간에서는 오프 전류가 100nA 이하로 나타나는 등 매우 양호한 오프 전류 특성을 나타냄을 알 수 있다.
또한, 스위칭/읽기 방해 또는 일정전압 스트레스와 관련된 신뢰성 특성이 매우 양호함을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (21)

  1. 제1 전극;
    상기 제1 전극 상에 위치하는 제1 터널링 배리어막인 TiO2막;
    상기 제1 터널링 배리어막 상에 위치하는 산화물 반도체층인 TaOx(0<x<2.5)막;
    상기 산화물 반도체층 상에 위치하는 제2 터널링 배리어막인 Ta2O5막; 및
    상기 제2 터널링 배리어막 상에 위치하는 제2 전극을 포함하는 2-단자 스위칭 소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막은 서로에 상관없이 2-10nm의 두께를 갖는 2-단자 스위칭 소자.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 산화물 반도체층은 상기 제2 터널링 배리어막에 접하는 계면에서의 산소 공공의 농도가 제1 터널링 배리어막에 접하는 계면에서의 산소 공공의 농도에 비해 높은 2-단자 스위칭 소자.
  8. 제7항에 있어서,
    상기 산화물 반도체층은 산소 공공 농도의 그라데이션(gradation)을 갖는 2-단자 스위칭 소자.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극은 이에 각각 접하는 상기 제1 터널링 배리어막과 상기 제2 터널링 배리어막과의 반응성이 없는 비활성의 금속막들인 2-단자 스위칭 소자.
  12. 제11항에 있어서,
    상기 제1 전극과 상기 제2 전극은 Pt막 또는 Ir막들인 2-단자 스위칭 소자.
  13. 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 제1 터널링 배리어막인 TiO2막을 형성하는 단계;
    상기 제1 터널링 배리어막 상에 금속막인 Ta막을 형성하는 단계;
    상기 금속막을 산소처리하여 상기 제1 터널링 배리어막 상에 차례로 적층된 산화물 반도체층인 TaOx(0<x<2.5)막과 제2 터널링 배리어막인 Ta2O5막을 형성하는 단계; 및
    상기 제2 터널링 배리어막 상에 제2 전극을 형성하는 단계를 포함하는 2-단자 스위칭 소자 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제13항에 있어서,
    상기 산소 처리는 산화성 분위기에서 수행하는 열처리인 2-단자 스위칭 소자 제조방법.
  18. 제1 전극;
    상기 제1 전극 상에 차례로 배치된 제1 터널링 배리어막인 TiO2막, 산화물 반도체층인 TaOx(0<x<2.5)막, 및 제2 터널링 배리어막인 Ta2O5막을 포함하는 스위칭층;
    상기 스위칭층 상에 배치된 제2 전극;
    상기 제2 전극 상에 배치된 가변 저항층; 및
    상기 가변 저항층 상에 배치된 제3 전극을 포함하는 저항성 메모리 소자 크로스-포인트 어레이.
  19. 제18항에 있어서,
    상기 가변 저항체층은 양극성(bipolar) 가변 저항체층인 저항성 메모리 소자 크로스-포인트 어레이.
  20. 제1 전극;
    상기 제1 전극 상에 위치하는 제1 터널링 배리어막;
    상기 제1 터널링 배리어막 상에 위치하는 산화물 반도체층;
    상기 산화물 반도체층 상에 위치하고 상기 제1 터널링 배리어막과 서로 다른 물질막인 제2 터널링 배리어막; 및
    상기 제2 터널링 배리어막 상에 위치하는 제2 전극을 포함하는 2-단자 스위칭 소자.
  21. 제20항에 있어서,
    상기 제1 터널링 배리어막은 TiO2막이고 상기 제2 터널링 베리어막은 Ta2O5막인 2-단자 스위칭 소자.
KR1020130097868A 2013-08-19 2013-08-19 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 Active KR101457812B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130097868A KR101457812B1 (ko) 2013-08-19 2013-08-19 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US14/229,817 US9178023B2 (en) 2013-08-19 2014-03-28 Two terminal switching device having bipolar switching property, method of fabricating the same, and resistive memory cross-point array having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130097868A KR101457812B1 (ko) 2013-08-19 2013-08-19 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이

Publications (1)

Publication Number Publication Date
KR101457812B1 true KR101457812B1 (ko) 2014-11-05

Family

ID=52289265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130097868A Active KR101457812B1 (ko) 2013-08-19 2013-08-19 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이

Country Status (2)

Country Link
US (1) US9178023B2 (ko)
KR (1) KR101457812B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
WO2016122406A1 (en) * 2015-01-26 2016-08-04 Agency for Science,Technology and Research Memory cell selector and method of operating memory cell
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
KR20210061048A (ko) * 2019-11-19 2021-05-27 포항공과대학교 산학협력단 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
KR102447311B1 (ko) * 2015-10-28 2022-09-26 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
AU2016361453B2 (en) * 2015-11-24 2022-05-12 Royal Melbourne Institute Of Technology A memristor device and a method of fabrication thereof
WO2018006131A1 (en) * 2016-07-06 2018-01-11 Rmit University Multifunctional and multi-bit resistive storage memories
KR20190005665A (ko) * 2017-07-07 2019-01-16 에스케이하이닉스 주식회사 저항 변화 메모리 소자
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
KR20110072920A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 저항성 메모리 소자
KR20120046327A (ko) * 2009-09-04 2012-05-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 혼합된-금속-원자가 화합물에 기초한 멤리스터
KR20130066288A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
EP2311094B1 (en) * 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
WO2011052410A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
US8531861B2 (en) * 2010-12-02 2013-09-10 Institute of Microelectronics, Chinese Academy of Sciences One time programming memory and method of storage and manufacture of the same
JP6108858B2 (ja) * 2012-02-17 2017-04-05 株式会社半導体エネルギー研究所 ｐ型半導体材料および半導体装置
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120046327A (ko) * 2009-09-04 2012-05-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 혼합된-금속-원자가 화합물에 기초한 멤리스터
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
KR20110072920A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 저항성 메모리 소자
KR20130066288A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
WO2016122406A1 (en) * 2015-01-26 2016-08-04 Agency for Science,Technology and Research Memory cell selector and method of operating memory cell
US10388371B2 (en) 2015-01-26 2019-08-20 Agency For Science, Technology And Research Memory cell selector and method of operating memory cell
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
KR20210061048A (ko) * 2019-11-19 2021-05-27 포항공과대학교 산학협력단 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이
KR102288253B1 (ko) * 2019-11-19 2021-08-09 포항공과대학교 산학협력단 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Also Published As

Publication number Publication date
US9178023B2 (en) 2015-11-03
US20150048299A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US11043536B2 (en) Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
CN103003971B (zh) 具有包括击穿层的电阻开关层的存储单元
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
EP3178113B1 (en) Fully isolated selector for memory device
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR102071710B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
JP2008016854A (ja) 可変抵抗物質を含む不揮発性メモリ素子
CN102347443A (zh) 非易失性存储元件和包括其的存储装置
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
CN106960856A (zh) 开关器件及包括其的电阻式随机存取存储器
TW201212319A (en) Composition of memory cell with resistance-switching layers
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR102314162B1 (ko) 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
US12426521B2 (en) Selector device comprising polycrystalline metal oxide layer and cross-point memory comprising same
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR20230041501A (ko) 반도체 소자 및 이를 포함한 반도체 장치
KR20120043343A (ko) 정류특성을 가지는 저항변화 메모리
KR102051424B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 제조방법
TWI443820B (zh) 二極體記憶體
KR20120071257A (ko) 오믹 접합층을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 12