[go: up one dir, main page]

KR101358627B1 - 한정 영역 평탄화를 위한 장치 및 방법 - Google Patents

한정 영역 평탄화를 위한 장치 및 방법 Download PDF

Info

Publication number
KR101358627B1
KR101358627B1 KR1020087026846A KR20087026846A KR101358627B1 KR 101358627 B1 KR101358627 B1 KR 101358627B1 KR 1020087026846 A KR1020087026846 A KR 1020087026846A KR 20087026846 A KR20087026846 A KR 20087026846A KR 101358627 B1 KR101358627 B1 KR 101358627B1
Authority
KR
South Korea
Prior art keywords
cation exchange
exchange membrane
semiconductor wafer
wafer
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087026846A
Other languages
English (en)
Other versions
KR20080108335A (ko
Inventor
존 엠 보이드
프리츠 씨 레데커
예즈디 도르디
마이클 라브킨
라리오스 존 데
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20080108335A publication Critical patent/KR20080108335A/ko
Application granted granted Critical
Publication of KR101358627B1 publication Critical patent/KR101358627B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Degasification And Air Bubble Elimination (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

반도체 웨이퍼의 한정 영역 평탄화를 수행하기 위한 근접 헤드 및 관련된 사용 방법이 제공된다. 근접 헤드는 전해질 용액을 유지하도록 정의된 챔버를 포함한다. 캐소드는 상기 전해질 용액에 노출된 상태로 챔버 내부에 배치된다. 양이온 교환 멤브레인은 상기 챔버의 하부 개구 상부에 배치된다. 양이온 교환 멤브레인의 상면은 챔버 내부에 유지되는 전해질 용액에 직접 노출되어 있다. 유체 공급 채널이 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된다. 진공 채널이 양이온 교환 멤브레인의 하면에 인접한 위치에서 흡인력을 제공하여, 유체 공급 채널로부터 배출되는 유체가 양이온 교환 멤브레인의 하면을 통해 흐르도록 정의된다.
Figure R1020087026846
반도체 웨이퍼, 평탄화, 근접 헤드, 양이온 교환 멤브레인, 전해질 용액

Description

한정 영역 평탄화를 위한 장치 및 방법{APPARATUS AND METHOD FOR CONFINED AREA PLANARIZATION}
집적 회로, 메모리 셀 등과 같은 반도체 디바이스의 제조에 있어서, 일련의 제조 동작들은 반도체 웨이퍼 상에 피쳐들을 정의하기 위해 수행된다. 반도체 웨이퍼는 실리콘 기판 상에 정의된 다중 레벨 구조물 형태의 직접 회로 디바이스들을 포함한다. 기판 레벨에서, 확산 영역들을 갖는 트랜지스터 디바이스들이 형성된다. 후속 레벨에 있어서, 금속 배선 (interconnect metalization line) 들이 패터닝되어 트랜지스터 디바이스들에 전기적으로 연결되어 소망의 집적 회로 디바이스를 정의한다. 또한, 패터닝된 도전층들은 유전체 재료에 의해 다른 도전층과 절연된다.
도전성 배선의 제조 시, 금속층은 웨이퍼 상에 퇴적된다. 퇴적된 금속은 대형 영역들보다 더 빠른, 트렌치 영역들 등의 서브 마이크론 피쳐들과 같은 소형 피쳐들 사이에서 웨이퍼 상의 영역들을 충전하게 된다. 소형 피쳐들은 웨이퍼의 상대적으로 큰 영역들을 스패닝할 수 있기 때문에, 이러한 웨이퍼의 큰 영역들이 증가된 토포그래피 (topography) 를 가질 수 있음을 알 수 있다. 증가된 토포그래피 영역들은 감소된 토포그래피 영역들의 평탄화와 함께 평탄화되어야 한다. 웨이퍼의 증가된 토포그래피 영역과 감소된 토포그래피 영역 양자에 대한 동시 평탄화는 문제를 지닌다. 예를 들어, 웨이퍼의 증가된 토포그래피 영역들의 충분한 평탄화를 달성하기 위해, 연장된 오버폴리싱 기간이 요구될 수도 있다. 그러나, 이러한 연장된 오버폴리싱 기간에 웨이퍼의 감소된 토포그래피 영역들이 노출되면, 감소된 토포그래피 영역들로부터 너무 많은 재료의 제거가 야기될 수 있는데, 예를 들어 퇴적된 금속 하부의 배리어층이 원치않게 노출되고/되거나 손상될 수 있다.
일 실시형태에 있어서, 반도체 웨이퍼의 한정 영역 평탄화를 위한 근접 헤드가 개시된다. 상기 근접 헤드는 전해질 용액을 유지하도록 정의된 챔버를 포함한다. 캐소드는 상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된다. 양이온 교환 멤브레인은 상기 챔버의 하부 개구 상부에 배치되어, 상기 양이온 교환 멤브레인의 상면이 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있다. 또한, 근접 헤드는 상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된 유체 공급 채널을 포함한다. 또한, 진공 채널이 상기 양이온 교환 멤브레인의 상기 하면에 인접한 위치에서 흡인력 (suction) 을 제공하여, 상기 유체 공급 채널로부터 배출되는 유체가 상기 양이온 교환 멤브레인의 하면을 통해 흐르도록 정의된다.
다른 실시형태에 있어서, 반도체 웨이퍼의 한정 영역 평탄화를 위한 방법이 개시된다. 상기 방법은 근접 헤드의 양이온 교환 멤브레인이 반도체 웨이퍼의 상면과 대면하도록 상기 반도체 웨이퍼의 상면 위로 상기 반도체 웨이퍼의 상면에 근접하여 상기 근접 헤드를 배치하는 동작을 포함한다. 또한, 상기 방법은 상기 양이온 교환 멤브레인의 상면과 캐소드 사이에 전해질 용액을 배치하는 동작을 포함한다. 상기 방법은 상기 양이온 교환 멤브레인의 저면과 상기 반도체 웨이퍼의 상면 사이에 탈이온수 (deionized water) 를 흐르게 하는 동작을 더 포함한다. 그 후, 상기 반도체 웨이퍼의 상면과 상기 캐소드 사이에 바이어스 전압을 인가하여 상기 반도체 웨이퍼의 상면으로부터 유리된 양이온들이 상기 탈이온수를 통하여, 상기 양이온 교환 멤브레인을 통해 상기 전해질 용액을 통과하여 상기 캐소드로 이동하도록 한다.
다른 실시형태에 있어서, 반도체 웨이퍼의 한정 영역 평탄화를 위한 근접 헤드가 개시된다. 상기 근접 헤드는 전해질 용액을 유지하도록 정의된 챔버를 포함한다. 캐소드는 상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된다. 양이온 교환 멤브레인은 상기 챔버의 하부 개구 상부에 배치되고 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있다. 근접 헤드는 상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된 유체 공급 채널을 더 포함한다. 또한, 진공 채널은 상기 유체 공급 채널로부터 배출되는 유체가 상기 양이온 교환 멤브레인의 하면을 통해 흐르게 되도록 상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 흡인력을 제공하도록 정의된다. 게다가, 전류 측정 디바이스가 상기 양이온 교환 멤브레인을 통해 흐르는 전류를 측정하도록 접속된다. 상기 측정된 전류는 평탄화 종점의 검출을 가능하게 한다.
다른 실시형태에 있어서, 한정 영역 평탄화 공정에서의 평탄화 종점 검출 방법이 개시된다. 상기 방법은 근접 헤드의 양이온 교환 멤브레인이 반도체 웨이퍼의 상면과 대면하도록 상기 반도체 웨이퍼의 상면 위로 상기 반도체 웨이퍼의 상면에 근접하여 상기 근접 헤드를 배치하는 동작을 포함한다. 또한, 상기 방법은 상기 양이온 교환 멤브레인의 상면과 캐소드 사이에 전해질 용액을 배치하는 동작을 포함한다. 상기 방법은 상기 양이온 교환 멤브레인의 저면과 상기 반도체 웨이퍼의 상면 사이에 탈이온수를 흐르게 하는 동작을 더 포함한다. 그 후, 상기 반도체 웨이퍼의 상면으로부터 유리된 양이온들이 상기 탈이온수를 통하여, 상기 양이온 교환 멤브레인을 통해 상기 전해질 용액을 통과하여 상기 캐소드로 이동하도록 상기 반도체 웨이퍼의 상면과 상기 캐소드 사이에 바이어스 전압이 인가된다. 상기 방법은 상기 양이온 교환 멤브레인을 통한 전류의 흐름을 모니터링하여 평탄화 공정의 종점을 검출하는 동작을 더 포함한다. 상기 평탄화 공정의 종점은 상기 모니터링된 전류의 흐름이 레벨-오프로 관찰될 때 발생한다.
다른 실시형태에 있어서, 반도체 웨이퍼의 한정 영역 평탄화를 위한 근접 헤드가 개시된다. 상기 근접 헤드는 전해질 용액을 유지하도록 정의된 챔버를 포함한다. 캐소드는 상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된다. 양이온 교환 멤브레인은 상기 챔버의 하부 개구 상부에 배치되어, 상기 양이온 교환 멤브레인의 상면이 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있도록 한다. 또한, 상기 근접 헤드는 상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된 유체 공급 채널을 포함한다. 상기 유체 공급 채널로부터 배출되는 유체는 상기 양이온 교환 멤브레인의 하면을 통해 흐르도록 한다.
본 발명의 다른 양태 및 이점은 본 발명의 실시예로서 설명되는 첨부 도면들과 함께 다음의 상세한 설명으로부터 더 명백해질 것이다.
도 1은 구리층이 퇴적된 실리콘 기판을 도시하는 간략 개략도이다.
도 2a는 본 발명의 일 실시형태에 따라, 평탄화될 웨이퍼의 상부 및 웨이퍼에 근접하여 위치된 근접 헤드의 수직 단면도를 나타내는 도면이다.
도 2b는 본 발명의 일 실시형태에 따라, 도 2a의 근접 헤드의 수평 단면도를 나타내는 도면이다.
도 2c는 본 발명의 일 실시형태에 따라, 근접 헤드의 외관도를 나타내는 도면이다.
도 2d는 본 발명의 일 실시형태에 따라, 웨이퍼의 한정 영역 평탄화를 가능하게 하는 근접 헤드 전기폴리싱의 기능성을 나타내는 도면이다.
도 2e는 본 발명의 일 실시형태에 따라, 진공 채널을 포함하지 않는 근접 헤드를 나타내는 도면이다.
도 3a 내지 도 3c는 본 발명의 일 실시형태에 따라, 한정 영역 평탄화 공정 시 근접 헤드 아래의 웨이퍼의 이동을 나타내는 일련의 도면들이다.
도 4는 본 발명의 일 실시형태에 따라, 한정 영역 평탄화 공정 시 웨이퍼와 캐소드 사이의 전류 흐름의 챠트를 시간 함수로서 나타내는 도면이다.
도 5는 본 발명의 일 실시형태에 따라, 반도체 웨이퍼의 한정 영역 평탄화 방법의 플로우챠트를 나타내는 도면이다.
다음의 설명에 있어서, 많은 특정 상세들은 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 이 특정 상세들의 일부 또는 전부 없이도 본 발명이 실시될 수 있음은 당업자에게 자명할 것이다. 다른 예시에 있어서, 주지된 공정 동작들은 본 발명을 불필요하게 모호하게 하지 않도록 상세하게 설명되지 않는다.
반도체 웨이퍼 ("웨이퍼") 상에 구리 배선 제조 시, 구리층은 전기도금 (electroplating) 공정을 이용하여 시드/배리어층 상에 퇴적될 수 있다. 전기도금 용액 내의 성분은 서브 마이크론 피쳐들에 대하여 적절한 갭필 (gap fill) 을 제공한다. 하지만, 이러한 서브 마이크론 피쳐들은 벌크 (bulk) 영역들 및 대형 트렌치 영역들, 즉 1 마이크론보다 큰 영역들보다 더 빨리 도금되는 경향이 있다. 일반적으로, 서브 마이크론 영역들은 SRAM (static random access memory) 와 같은 큰 메모리 어레이에서 나타나며, 웨이퍼의 넓은 영역들을 스패닝할 수 있다. 이는 웨이퍼의 넓은 영역들이 평탄화가 요구되는 부가적인 토포그래피를 가지게 할 뿐만 아니라 평탄화가 또한 요구되는 대형 트렌치 영역들을 가지게 함을 알 수 있다.
도 1은 구리층이 퇴적된 실리콘 기판을 도시하는 간략 개략도이다. 구리층 (103) 은 전기도금 공정을 이용하여 웨이퍼 (101) 상부에 배치된 시드/배리어층 (명백한 이유로 도시되지 않음) 상에 퇴적된다. 상술한 바와 같이, 전기도금 용액 내의 성분은 서브 마이크론 트렌치 영역 (105) 과 같은 서브 마이크론 피쳐들에 대하여 우수한 갭필을 제공하지만, 이러한 피쳐들은 벌크 영역들 및 트렌치 영역들 (107 및 109) 보다 더 빠르게 도금되는 경향이 있다. 영역 (111) 에 의해 도시된, 기판의 토포그래피에서의 높은 영역들 또는 "스텝 (step) 들"은, 서브 마이크론 트렌치 영역 (105) 상부에서 야기된다. 이러한 스텝들은 또한 "수퍼필 (superfill)" 영역들로 지칭한다. 수퍼필 영역 (111) 은 필드 영역들 (108) 및 트렌치 영역들 (107 및 109) 보다 더 두꺼운 구리막에 의해 정의된다. 수퍼필 영역 (111) 은 필드 영역들 (108) 및 트렌치 영역들 (107 및 109) 상부의 토포그래피와 함께 평탄화되어야 한다.
현재의 평탄화 기술은 효율적인 방식으로 수퍼필 토포그래피를 취급하기에 적합하지 않다, 즉, 평탄화 기술이 패턴 밀도 및 회로 레이아웃에 민감하다. 보다 상세하게, 화학 기계 연마 (CMP) 공정은 종종 들어오는 웨이퍼 특성에 따라 조정되어야 한다. 이에 따라, 웨이퍼 롯 (lot) 들 내부 또는 웨이퍼 롯들 사이의 변동을 수용하기 위해, CMP 공정에 대한 변경들 (예를 들어, 스텝 시간, 오버폴리싱 시간 또는 종점 알고리즘 변경 등) 이 이루어진다. 또한, CMP 공정에 대해 이러한 변경들이 이루어져 혼성 제품 제조 라인들의 웨이퍼 상에 형성되는 회로 레이아웃들 및 상이한 패턴 밀도들을 수용한다.
수퍼필 영역들을 갖는 토포그래피 상에서 단일 CMP 공정을 수행하고자 하는 경우, 수퍼필 영역 (111) 으로부터 잔류하는 구리를 완전히 제거하기 위해 오버폴리싱이 수행될 때, 트렌치 영역들 (107 및 109) 에 과도한 디싱 (dishing) 및 침식이 발생할 수 있다. 또한, 수퍼필 영역 (111) 의 과잉 구리를 제거하기 위해 CMP 공정이 요구될 뿐만 아니라, 이러한 제거를 웨이퍼의 컨투어 (contour) 를 따르는 방식으로 수행하기 위해서도 CMP 공정이 또한 요구된다. 웨이퍼의 컨투어는 웨이퍼의 실리콘 기판의 고유 파형에 기인한다. 일반적으로, 파형은 대략 0.2 마이크론 내지 0.5 마이크론의 총 두께 변동이다. 현재의 CMP 공정은 수퍼필 영역 토포그래피 및 웨이퍼 컨투어 모두를 적절하게 취급하지 않고, 트렌치 및 필드 영역들에 있어서 다른 토포그래피를 효과적으로 평탄화한다. 또한, CMP 공정의 유해 방출물 (전형적으로, Cu 함유의 알칼리 화학제 (chemistry) 또는 산 및 고형 폐기물) 의 폐기 처리 및 소모 비용이 높다.
본 발명은 폐기물 유출에 있어서 최소의 화학적 유해 방출물을 갖는 전기평탄화를 이용하여 웨이퍼의 한정 영역 평탄화 (CAP) 를 수행하는 장치 및 방법을 제공한다. 더 상세하게, 평탄화될 웨이퍼의 표면과 폐쇄 루프 캐소드 하프 셀 (closed-loop cathode half-cell) 관계를 확립하기 위해 근접 헤드가 사용된다. 도 2a는 본 발명의 일 실시형태에 따라, 평탄화될 웨이퍼 (223) 위로 웨이퍼 (223) 에 근접하여 위치된 근접 헤드 (200) 의 수직 단면도를 나타내는 도면이다. 근접 헤드 (200) 구조물은 전해질 챔버 구조물 (215) 및 주변 구조물 (217) 을 포함한다. 전해질 챔버 구조물 (215) 은 그 내부에 전해질 용액 (211) 을 유지하도록 정의된다. 다양한 실시 형태에 있어서, 전해질 용액 (211) 은 정적이거나 순환될 수 있다. 탈이온수 (deionized water) 공급 채널 (227) 은 전해질 챔버 구조물 (215) 의 대향하는 내부 벽들 사이와 근접 헤드 (200) 의 중앙 근처에 형성된다. 진공 채널 (225) 은 전해질 챔버 구조물 (215) 의 외벽들과 주변 구조물 (217) 사이에 형성된다. 전해질 챔버 구조물 (215) 과 주변 구조물 (217) 은 본질적으로 충분한 기계적 강도 및 계면 재료들과의 충분한 화학적 호환성을 갖는 임의의 재료로 형성될 수 있다.
도 2b는 본 발명의 일 실시 형태에 따라, 도 2a의 근접 헤드 (200) 의 수평 단면도를 나타내는 도면이다. 전해질 챔버 구조물 (215) 은 환형 형상을 갖으며, 이 환형 형상의 전해질 챔버 구조물 (215) 의 중앙 내부에는 탈이온수 공급 채널 (227) 이 정의된 것으로서 도시되어 있다. 주변 구조물 (217) 은 서로 이격된 관계로 전해질 챔버 구조물 (215) 을 둘러싸도록 정의된다. 이에 따라, 주변 구조물 (217) 도 또한 환형 형상이다. 도시된 바와 같이, 진공 채널 (225) 은 전해질 챔버 구조물 (215) 과 주변 구조물 (217) 사이에 정의된다. 진공 채널 (225) 은 전해질 챔버 구조물 (215) 의 주변을 둘러싸고 있음을 알 수 있다.
도 2a를 참조하면, 전해질 챔버 구조물 (215) 의 저부는 일방향 양이온 (cation) 교환 멤브레인 (221) 에 의해 정의된다. 양이온 교환 멤브레인 (221) 은 전해질 챔버 구조물 (215) 내부에 전해질 용액 (211) 을 함유시키도록 기능한다. 일 실시형태에 있어서, 양이온 교환 멤브레인 (221) 은 약 0.050 인치의 두께를 갖도록 정의된다. 동작 시, 탈이온수 (209) 는 화살표 201 로 표시된 바와 같이 탈이온수 공급 채널 (227) 을 통해 공급된다. 공급된 탈이온수 (209) 는 화살표 205 로 표시된 바와 같이, 근접 헤드 (200) 와 웨이퍼 (223) 사이에서, 양이온 교환 멤브레인 (221) 을 지나 진공 채널 (225) 을 통해 흐른다. 일 실시형태에 있어서, 양이온 교환 멤브레인 (221) 은 약 0.25 인치 내지 약 2 인치의 범위 이내의 폭을 갖도록 정의된다. 양이온 교환 멤브레인 (221) 의 폭은 탈이온수 공급 채널 (227) 로부터 탈이온수가 흘러서 진공 채널 (225) 에 도달하는 선형 거리에 대응한다. 탈이온수 (209) 의 실질적으로 전량이 진공 채널 (225) 을 통해 귀환됨으로써, 근접 헤드 (200) 와 웨이퍼 (223) 사이에서 탈이온수 (209) 의 매니스커스 (meniscus) 를 형성함을 알 수 있다. 탈이온수의 매니스커스의 주변은 매니스커스 경계선 (219) 에 의해 정의된다.
캐소드 (213) 는 전해질 챔버 구조물 (215) 내부에 위치된다. 캐소드 (213) 는 바이어스 전압 공급기 (207) 에 전기적으로 연결된다. 탈이온수 (209) 에 대한 노출 시 웨이퍼 (223) 의 표면은 애노드를 나타내며, 바이어스 전압 공급기 (208) 에 전기적으로 연결된다. 웨이퍼 (애노드) 는 캐소드 (213) 에 대하여 포지티브 바이어스 전압으로 유지된다. 이와 같이, 포지티브하게 하전된 이온들은 웨이퍼 (223) 로부터 캐소드 (213) 를 향해 유인되게 된다. 일 실시형태에 있어서, 웨이퍼 (223) 와 캐소드 (213) 사이의 바이어스 전압은 약 10V 내지 약 25V 의 범위 이내로 유지된다.
도 2c는 본 발명의 일 실시형태에 따라, 근접 헤드 (200) 의 외관도를 나타내는 도면이다. 근접 헤드 (200) 는 장치수 (long dimension; LD) 및 단치수 (short dimension; SD) 로 정의된 장방형 형상을 갖는다. 이에 따라, 근접 헤드 (200) 와 웨이퍼 (223) 사이의 탈이온수 (209) 의 메니스커스는 실질적으로 장방형 형상을 갖도록 정의된다. 일 실시형태에 있어서, 근접 헤드 (200) 의 장치수 (LD) 는 웨이퍼 (223) 의 직경을 초과하고, 단치수 (SD) 는 웨이퍼 (223) 의 직경 미만이다. 이에 따라, 근접 헤드 (200) 가 웨이퍼 (223) 의 상면 위로 웨이퍼 (223) 의 상면에 근접하여 단치수 (SD) 의 방향으로 완전히 통과하면, 웨이퍼의 상면 전체가 근접 헤드 (200) 아래의 탈이온수의 메니스커스에 노출되게 된다.
본 명세서에서는 근접 헤드 (200) 가 환형 형상의 전해질 챔버 구조물 (215) 과, 대응하는 환형 형상의 진공 채널 (225) 을 갖는 것으로서 설명되지만, 근접 헤드 (200) 의 다른 실시형태는 전해질 챔버 구조물 (215) 및 진공 채널 (225) 에 대한 다른 기하학적 구성들을 포함할 수 있음을 알 수 있다. 그러나, 근접 헤드 (200) 의 특정 기하학적 구성에 관계없이, 탈이온수는 근접 헤드 (200) 와 웨이퍼 (223) 사이에 확립된 메니스커스 내부에서 양이온 교환 멤브레인 (221) 을 지나서 흐르도록 제어되어야 함을 알 수 있다. 일 실시형태에 있어서, 탈이온수 (209) 는 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이에서 약 100mL/min 내지 약 2000mL/min 의 범위 이내의 속도로 흐른다.
도 2d는 본 발명의 일 실시형태에 따라, 웨이퍼 (223) 의 한정 영역 평탄화를 가능하게 하는 근접 헤드 (200) 의 전기연마 기능성을 나타내는 도면이다. 양이온 교환 멤브레인 (221) 은 양이온들이 이동할 수 있는 채널들의 네트워크를 형성하는 관능기들을 포함하는 폴리머 매트릭스로서 정의된다. 일 실시형태에 있어서, 양이온 교환 멤브레인 (221) 은 술폰산 관능기들을 포함하는 테프론 (teflon) 기재로 정의된다. 일반적으로, 양이온 교환 멤브레인 (221) 은 웨이퍼에 침투할 수 없다. 그러나, 물 분자들은 관능기들의 네트워크를 통해 양이온들과 함께 "드래그 (drag)" 될 수 있다. 양이온 교환 멤브레인 (221) 은 음이온 (anion) 들이 관능기들의 네트워크를 통과하는 것을 방지하면서 양이온들이 관능기들의 네트워크를 통과하도록 한다. 따라서, 양이온 교환 멤브레인 (221) 은 일 방향 양이온 교환 멤브레인이다.
적절한 바이어스 전압의 영향하에서, 양이온들은 양이온 교환 멤브레인 (221) 을 통해 쉽게 이동하게 된다. 이에 따라, 양이온 교환 멤브레인 (221) 은 웨이퍼 (223) 로부터 금속, 예를 들어 구리를 제거하기 위한 전기 평탄화 공정에 사용하기에 적합하다. 특히, 금속 양이온들, 예를 들어 Cu++ 양이온들은 웨이퍼 (223) 와 캐소드 (213) 사이에 인가되는 바이어스 전압의 영향 하에서 웨이퍼 (223), 즉 애노드로부터 캐소드 (213) 로 이동하게 될 수 있다. 도 2d에 도시된 바와 같이, 양이온 교환 멤브레인 (221) 은 탈이온수 (209) 에 의해 웨이퍼 (223) 로부터 이격된다. 이로써, 탈이온수 (209) 는 웨이퍼 (223) 로부터 양이온 교환 멤브레인 (221) 으로, 금속 양이온들, 예를 들어 Cu++ 양이온들의 이송을 위한 매체를 제공한다. 양이온 교환 멤브레인 (221) 에 도달하면, 금속 양이온들은 관능기들의 네트워크를 통과하여 전해질 용액 (211) 에 도달할 수 있다. 전해질 용액 (211) 에 도달하면, 금속 양이온들은 캐소드 (213) 로 이동하여 캐소드 (213) 상에 도금되게 된다.
양이온 교환 통로의 네트워크를 제공하는 것 뿐만 아니라, 양이온 교환 멤브레인 (221) 내부의 관능기들, 예를 들어 술폰산기는, 양이온 교환 멤브레인 (221) 주변 내의 탈이온수 (209) 의 pH를 변형하도록 또한 작용한다. 양이온 교환 멤브레인 (221) 에 의해 pH 가 좌우되는 탈이온수 (209) 의 영역은, 도 2d의 점선에 의해 묘사된 바와 같이, 임계 경계층 (233) 을 나타낸다. 임계 경계층 (233) 내의 탈이온수 (209) 의 pH는 양이온 교환 멤브레인 (221) 의 관능기에 의해 충분히 영향을 받아서, 금속화 토포그래피 (metalized topography, 229) 가 임계 경계층 (233) 에 노출되는 경우, 웨이퍼 (223) 의 상면 상의 금속화 토포그래피 (229) 의 식각을 가능하게 한다. 임계 경계층 (233) 내부의 탈이온수 (209) 상의 양이온 교환 멤브레인 (221) 에 의해 발휘되는 pH 영향은 양이온 교환 멤브레인 (221) 으로부터의 거리 이내로 강하함을 알 수 있다. 이에 따라, 식각 반응은 양이온 교환 멤브레인 (221) 에 더 근접한 임계 경계층 (233) 의 부분들 내에서 더 빠른 속도로 발생하게 된다.
캐소드 (213) 와 애노드, 즉 웨이퍼 (223) 의 표면 상의 금속화 토포그래피 사이에 인가되는 바이어스 전압의 영향 하에서, 임계 경계층 (233) 내의 식각 반응들에서 유리되는 Cu++ 와 같은 금속 양이온들은 2-3 개의 물분자들로 조정되고, 양이온 교환 멤브레인 (221) 을 통해 지향되어 캐소드 (213) 상에 도금되게 된다. 이로써, 양이온 교환 멤브레인 (221) 하부의 임계 경계층에 대한 웨이퍼 (223) 의 금속화 토포그래피 (229) 의 노출은 금속화 토포그래피 (229) 의 평탄화를 가능하게 한다. 웨이퍼 (223) 가 근접 헤드 (200) 및 양이온 교환 멤브레인 (221) 아래를 통과하기 때문에, 웨이퍼 (223) 의 표면 상의 더 높은 토포그래피의 피쳐들은 양이온 교환 멤브레인 (221) 에 더 근접하게 되고, 이에 따라 웨이퍼 (223) 의 표면 상의 더 낮은 토포그래피 피쳐들에 비해 더 높은 속도로 식각되게 된다. 이와 같이, 웨이퍼 (223) 표면 상의 더 높은 토포그래피의 피쳐들의 보다 빠른 식각 속도는 웨이퍼 (223) 의 금속화 토포그래피 (229) 가 실질적인 탑-다운 방식으로 평탄화되도록 한다.
임계 경계층 (233) 에 대한 금속화 토포그래피 (229) 의 노출을 가능하게 하기 위해, 양이온 교환 멤브레인 (221) 을 웨이퍼 (223) 에 충분히 가까운 근접 내에 놓아야 한다. 그러나, 양이온 교환 멤브레인이 웨이퍼 (223) 에 너무 가까이 놓여지게 되면, 양이온 교환 멤브레인이 웨이퍼 (223) 로 유인되게 되고 웨이퍼 (223) 에 부착되게 된다. 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 직접적인 접촉은, 양이온 교환 멤브레인 (221) 의 관능기들, 예를 들어 술폰산기들이 웨이퍼 (223) 로부터 금속을 너무 빠르게 식각하여, 접촉 영역들에서 물의 탈수를 야기시키고 기판으로 양이온 교환 멤브레인을 흡입시켜, 웨이퍼 (223) 의 손상을 유발하기 때문에 바람직하지 않다. 또한, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 물리적인 접촉은 양이온 교환 멤브레인 (221) 및/또는 웨이퍼 (223) 를 물리적으로 손상시킬 수도 있다. 양이온 교환 멤브레인 (221) 이 웨이퍼 (223) 에 부착되지 않는 것을 확실하게 하기 위해, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이에 최소 거리 (Dmin) 가 유지되어야 한다.
양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 최소 거리 (Dmin) 를 유지하기 위한 필요성과 함께, 임계 경계층 (233) 에 웨이퍼 (223) 의 표면을 노출시키는 것이 또한 필요하다. 웨이퍼 (223) 를 평탄화하기 위해 요구되는 임계 경계층 (233) 의 두께는 약 0.1 또는 0.01 마이크론일 수도 있다. 근접 헤드 (200) 와 웨이퍼 (223) 사이의 물리적인 이격을 마이크론의 몇분의 1 내로 제어하는 것은 실행하기에 간단하지 않다. 게다가, 양이온 교환 멤브레인 (221) 이 웨이퍼 (223) 에 가까워질수록 식각 속도가 증가하기 때문에, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 이격 거리의 균일성을 제어하는 것이 또한 필요하다. 이에 따라, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 이격 거리는 웨이퍼 (223) 에 전체에 걸쳐 컨투어 변동, 바람직하게 자기 제어방식에 적합하게 되도록 할 필요가 있다.
근접 헤드 (200) 와 웨이퍼 (223) 사이의 물리적인 이격을 제어하는 것과 관련된 한계에도 불구하고, 양이온 교환 멤브레인 (221) 의 기계적 특성들은 실질적으로 균일한 방식으로 임계 경계층 (233) 에 대한 웨이퍼 (223) 노출을 가능하게 한다. 보다 상세하게, 근접 헤드 (200) 는 웨이퍼 (223) 에 충분히 가까운 근접 내에 위치될 수 있어, 웨이퍼 (223) 를 향해 제어된 양이온 교환 멤브레인 (221) 의 가요성 (flexing) 이, 양이온 교환 멤브레인 (221) 을 웨이퍼 (223) 에 접촉하도록 하지 않고, 임계 경계층 (233) 에 대한 웨이퍼 (223) 의 노출을 가능하게 한다. 양이온 교환 멤브레인 (221) 을 통해 흐르는 탈이온수 (209) 에 의해 야기되는 베르누일 효과 (Bernoulli effect) 와 함께 전해질 용액 (211) 의 압력 (P) 은 양이온 교환 멤브레인이 거리 (d) 를 통하여 웨이퍼 (223) 를 향해 가요되도록 할 수 있다.
근접 헤드 (200) 는 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이에서 탈이온수 (209) 의 메니스커스를 실질적으로 고정된 두께로 유지할 수 있다. 일 실시형태에 있어서, 근접 헤드 (200) 와 웨이퍼 (223) 사이의 물리적인 이격은 약 0.5mm 내지 약 2mm 범위 이내가 되도록 제어된다. 상술한 바와 같이, 탈이온수 (209) 는 근접 헤드 (200) 의 중앙 근처에서 공급 채널 (227) 로부터 전달되어 양이온 교환 멤브레인 (221) 을 통해 근접 헤드 (200) 주변 근처에서 진공 채널 (225) 로 흐른다. 양이온 교환 멤브레인 (221) 을 통한 탈이온수 (209) 의 흐름에 의해 야기되는 베르누일 효과는 양이온 교환 멤브레인 (221) 이 웨이퍼 (223) 를 향해 가요되도록 한다. 탈이온수 (209) 의 흐름에 의해 야기되는 양이온 교환 멤브레인 (221) 의 가요량은 탈이온수의 유속에 따른다. 이에 따라, 탈이온수 (209) 의 유속은 양이온 교환 멤브레인 (221) 의 가요 거리 (d) 를 제어하기 위해 사용될 수 있다. 전해질 용액 (211) 의 압력 (P) 은 또한 양이온 교환 멤브레인 (221) 의 가요 거리 (d) 에 영향을 미친다.
상기한 바에 의하면, 근접 헤드 (200) 와 웨이퍼 (223) 사이의 물리적인 이격은 임계 경계층 (233) 의 두께에 대하여 조악한 방식으로 제어될 수 있다. 그 후, 전해질 용액 (211) 의 압력 (P) 과 탈이온수 (209) 의 유속은 양이온 교환 멤브레인 (221) 의 가요 거리 (d) 의 미세 제어를 제공하도록 조정될 수 있어, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 이격 거리가 미세하게 제어된다. 일 실시형태에 있어서, 전해질 용액 (211) 의 압력 (P) 은 약 0 psig 내지 약 10 psig 의 범위 이내로 유지된다.
컨투어, 즉 웨이퍼 (223) 의 고유 파형은 임계 경계층 (233) 의 두께를 초과할 수도 있다고 생각할 수 있다. 그러나, 가요에 대한 양이온 교환 멤브레인 (221) 의 능력은 양이온 교환 멤브레인 (221) 이 웨이퍼 (223) 의 컨투어에 합치하게 하여, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이에 균일한 이격 거리가 유지된다. 즉, 전해질 용액 (211) 의 압력 (P) 과 탈이온수 (209) 의 유속에 의해 제공된 제어와 함께 양이온 교환 멤브레인 (221) 의 가요성은, 근접 헤드 (200) 와 웨이퍼 (223) 가 서로에 대하여 이동할 때 양이온 교환 멤브레인 (221) 이 웨이퍼 (223) 의 컨투어를 따르도록 한다.
도 3a 내지 도 3c는 본 발명의 일 실시형태에 따라, 한정 영역 평탄화 공정 시 근접 헤드 (200) 아래의 웨이퍼 (223) 의 이동을 나타내는 일련의 도면들이다. 이와 같이, 도 3a 내지 도 3c 의 실시형태는 웨이퍼 (223) 가 방향 (301) 으로 근접 헤드 (200) 아래를 통과하는 동안 정지되어 있는 근접 헤드 (200) 를 묘사한다. 그러나, 본 발명은 정지 근접 헤드 (200) 및 이동 웨이퍼 (223) 를 갖는 것에 한정되지 않음을 알 수 있다. 다른 실시형태에 있어서, 웨이퍼 (223) 는 정지될 수 있고 근접 헤드 (200) 가 이동할 수 있다. 또 다른 실시형태에 있어서 웨이퍼 (223) 와 근접 헤드 (220) 모두가 서로에 대해 이동할 수 있다.
도 3a 내지 도 3c 에 대하여, 양이온 교환 멤브레인 (221) 아래의 임계 경계층 (233) 에 의해 점유되는 레벨 내에 있는 토포그래피의 피쳐 (303) 에 대해 유의해야 한다. 도 3a는 임계 경계층 (233) 을 통하여 토포그래피의 피쳐 (303) 가 통과하기 바로 전에 위치된 근접 헤드 (200) 를 나타낸다. 도 3b는 토포그래피의 피쳐 (303) 가 양이온 교환 멤브레인 (221) 아래의 임계 경계층 (233) 내에 있도록 위치된 근접 헤드 (200) 를 나타낸다. 도 3c는 토포그래피의 피쳐 (303) 가 평탄화되도록 임계 경계층 (233) 을 통하여 토포그래피의 피쳐 (303) 가 통과하기 바로 전에 위치된 근접 헤드 (200) 를 나타낸다.
웨이퍼 (223) 표면 상의 금속화 토포그래피 (229) 와 전해질 용액 (211) 내의 캐소드 (213) 사이에 정의된 폐쇄 루프 캐소드 하프-셀은, 바이어스 전압 (231/207) 의 영향 하에서 금속 양이온들이 토포그래피의 피쳐 (303) 로부터 양이온 교환 멤브레인 (221) 을 통해 캐소드 (213) 를 통과할 때, 금속 양이온, 예를 들어 Cu++ 를 도금하도록 기능한다. 웨이퍼 (223) 와 양이온 교환 멤브레인 (221) 사이의 거리는 탈이온수 (209) 의 유속 및 전해질 용액 (211) 의 압력 (P) 에 의해 제어된다. 근접 헤드 (200) 에 대한 웨이퍼 (223) 의 상대 속도는 소망의 평탄화 양을 제공하도록 설정된다. 보다 상세하게, 식각 속도와 함께 임계 경계층에 대한 토포그래피의 피쳐 (303) 의 노출 기간은, 토포그래피의 피쳐 (303) 가 근접 헤드 (200) 아래에서, 즉 임계 경계층 (233) 을 통해 통과하는 동안 얼마나 많이 제거되는지를 결정한다. 식각 속도는 임계 경계층 (233) 내의 탈이온수의 pH 및 인가된 바이어스 전압 (231/207) 의 함수이다. 임계 경계층 (233) 내의 탈이온수의 pH는 양이온 교환 멤브레인 (221) 의 조성에 의해, 즉 양이온 교환 멤브레인 (221) 내의 관능기에 의해 설정된다.
근접 헤드 (200) 아래로 웨이퍼 (223) 가 통과하는 동안, 웨이퍼 (223) 의 상면 상의 금속화 토포그래피 (229) 는 하나 이상의 전극에 전기적으로 연결된다. 일 실시형태에 있어서, 2 개의 전극들이 웨이퍼 (223) 의 상면 상에서 금속화 토포그그래피 (229) 를 콘택하기 위해 사용된다. 이러한 2개의 전극들의 각각은 웨이퍼 (223) 에 전기적으로 연결하기 위해 그리고 웨이퍼 (223) 로부터 전기적으로 분리하기 위해 이동되도록 정의된다. 웨이퍼 (223) 에 연결 및 웨이퍼 (223) 로부터 분리하기 위한 2개의 전극들의 이동은 다수의 방식으로 수행될 수 있음을 알 수 있다. 예를 들어, 일 실시형태에 있어서, 2개의 전극들은 웨이퍼 (223) 와 정렬된 평면에서 선형으로 이동될 수 있다. 다른 실시형태에 있어서, 충분히 연장된 형상을 갖고 웨이퍼 (223) 와 동일 평면 배열로 배향되는 2개의 전극들은 웨이퍼 (223) 와 콘택하도록 회전 방식으로 이동될 수 있다.
또한, 2개의 전극들의 형상은 다수의 방식으로 정의될 수 있음을 알 수 있다. 예를 들어, 일 실시형태에 있어서, 2개의 전극들은 실질적으로 장방형 형상일 수 있다. 다른 실시형태에 있어서, 2개의 전극들의 각각은 웨이퍼 (223) 주변의 만곡을 따르도록 정의된 웨이퍼 콘택 에지를 가질 수 있다. 또 다른 실시형태에 있어서, 2개의 전극들은 C 형상일 수 있다. 본 실시형태의 2개의 전극들은 독립적으로 제어될 수 있음을 알 수 있다.
본 실시형태에 있어서, 웨이퍼 (223) 는 근접 헤드 (200) 의 장치수 (LD) 가 2개의 전극들 사이에서 연장하는 가상선에 실질적으로 수직이 되도록 근접 헤드 (200) 아래를 통과하도록 이루어진다. 웨이퍼 (223) 가 근접 헤드 (200) 아래에서 이동할 때, 근접 헤드 (200) 로부터 더 멀리있는 전극은 웨이퍼 (223) 의 상면 상의 금속화 토포그래피 (229) 에 전기적으로 연결되도록 제어된다. 또한, 웨이퍼 (223) 가 근접 헤드 (200) 아래에서 이동할 때, 근접 헤드 (200) 에 더 가까운 전극은 웨이퍼 (223) 의 상면 상의 금속화 토포그래피 (229) 로부터 전기적으로 분리되도록 제어된다. 상술한 방식으로 웨이퍼 (223) 에 2 개의 전극들을 연결하는 것은 임계 경계층 (233) 에 대한 노출 시 웨이퍼 (223) 의 일부에 존재하는 전류 분포가 최적화되도록 할 수 있다. 또한, 상술한 방식으로 웨이퍼 (223) 에 2개의 전극을 연결하는 것은, 탈이온수 (209) 의 매니스커스가 통과할 때 각각의 전극이 웨이퍼 (223) 로부터 분리되도록 할 수 있다.
본 발명은 단일 근접 헤드 (200) 의 사용에 대해 설명하였지만, 다른 실시형태는 다수의 근접 헤드 (200) 를 사용할 수도 있음을 알 수 있다. 예를 들어, 근접 헤드 (200) 아래에서 웨이퍼 (223) 의 통과 속도를 증가시키는 것이 바람직한 경우, 다수의 근접 헤드 (200) 는 백-투-백 방식으로 위치될 수 있어 충분한 평탄화를 가능하게 한다. 게다가, 근접 헤드 (200) 다음에 린싱 및 건조 동작을 수행하도록 정의된 다른 근접 헤드가 뒤따를 수 있다. 또한, 일 실시형태에 있어서, 본 발명의 근접 헤드 (200) 에 의해 제공된 한정 영역 평탄화는 웨이퍼 (223) 상에 잔류하는 금속, 예를 들어 Cu 의 균일한 (평탄화된) 층을 달성하기 위해 사용될 수 도 있다. 이러한 균일한 층은 일부 실시형태에 있어서 약 1000 옴스트롱 내지 2000 옴스트롱일 수도 있다. 그 후, 균일한 (평탄화된) 금속층을 갖는 웨이퍼 (223) 는 별도의 최종 식각 공정을 통해 잔류 금속의 필요한 두께가 명확해지도록 공정처리될 수 있다.
본 발명의 근접 헤드 (200) 에 의해 제공된 한정 영역 평탄화 공정은, 웨이퍼 (223) 에, 종래의 화학 기계 연마 (CMP) 공정에 있어서의 통상적인 기계적 압력/응력을 가하는 것을 필요로 하지 않음을 알 수 있다. 게다가, 본 발명에 있어서 근접 헤드 (200) 의 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 이격 거리는 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 상대 속도에 의존하지 않음을 알 수 있다. 오히려, 본 발명에 있어서, 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 이격 거리는 양이온 교환 멤브레인 (221) 과 웨이퍼 (223) 사이의 탈이온수 (209) 의 유속에 의해서 그리고 양이온 교환 멤브레인 (221) 뒤의 전해질 용액 (211) 의 압력 (P) 에 의해서 제어된다. 이로써, 경계층이 형성되고 일반적으로 헤드 대 웨이퍼의 상대 속도가 독립적으로 유지되며, 그 후 제거 속도가 경계층 두께 제어와 관계없이 웨이퍼에 대한 헤드의 상주 시간에 의해 제어될 수 있다.
경계층은 물을 제거하기 위해 진공 리턴 라인을 사용하지 않고 양이온 교환 멤브레인 전체에 걸쳐 물을 밀어넣음으로써 형성될 수 있음을 알 수 있다 (즉, 물은 범람될 수 있고 오버플로우는 공정 챔버 내의 드레인에 모일 수 있다). 도 2e는 본 발명의 일 실시형태에 따라 진공 채널을 포함하지 않는 근접 헤드 (200A) 를 나타내는 도면이다. 도 2a에 관하여 이미 설명된 근접 헤드 (200) 의 피쳐들은, 진공 리턴 채널 (225) 을 제외하고, 도 2e 의 근접 헤드 (200A) 에 또한 포함된다. 도 2e의 실시형태에 있어서, 탈이온수 (209) 는 양이온 교환 멤브레인 (221) 을 통해 웨이퍼 (223) 위로 흐르며, 마침내 웨이퍼 (223) 의 에지로부터 떨어져 수집 수단으로 흐른다.
근접 헤드 (200) 에 대하여 상술한 바와 같이, 한정 영역 평탄화 공정 시, 웨이퍼 (223) 로부터 캐소드 (213) 로의 양이온들의 흐름은 측정가능한 전류를 생성한다. 그리하여, 이 전류는 웨이퍼 (223) (애노드) 로부터 캐소드 (213) 로 흐른다. 전류 측정 디바이스는 웨이퍼 (223) 와 캐소드 (213) 사이에 연결되어 웨이퍼 (223) 로부터 캐소드 (213) 로 흐르는 전류를 측정할 수 있다. 웨이퍼 (223) 로부터 캐소드 (213) 로 흐르는 전류는 임계 경계층 (233) 과 웨이퍼 (223) 표면 상의 금속화 토포그래피 (229) 사이의 워킹 접촉 영역 (working contact area) 의 함수임을 알 수 있다. 워킹 접촉 영역은 임계 경계층 (233) 내부의 금속화 토포그래피 (229) 의 영역을 나타낸다. 이에 따라, 워킹 접촉 영역은 양이온들, 예를 들어 Cu++ 가 제거된 금속화 토포그래피 (229) 의 영역을 나타낸다.
한정 영역 평탄화 공정 시, 금속화 토포그래피 (229) 의 더 높은 부분이 제거, 즉 평탄화됨에 따라, 워킹 접촉 영역은 증가, 즉, 임계 경계층 (233) 내부의 웨이퍼 표면 영역이 증가하게 된다. 이에 따라, 금속화 토포그래피 (229) 의 더 높은 부분들이 제거됨에 따라, 웨이퍼 (223) 와 캐소드 (213) 사이의 금속 양이온들의 흐름이 증가하게 된다. 이러한 금속 양이온들의 증가된 흐름은 웨이퍼 (223) 로부터 캐소드 (213) 로 흐르는 전류의 측정가능한 증가를 나타낸다. 마침내, 웨이퍼가 평탄화되는 경우, 워킹 접촉 영역은 실질적으로 일정하게 된다. 워킹 접촉 영역이 실질적으로 일정하게 되는 경우, 웨이퍼 (223) 로부터 캐소드 (213) 로의 금속 양이온들의 흐름은 실질적으로 일정하게 된다, 즉, 웨이퍼 표면의 각 부분은 금속 양이온들의 흐름과 동등하게 하는데 기여한다. 이에 따라, 워킹 접촉 영역이 실질적으로 일정하게 되는 경우, 웨이퍼 (223) 와 캐소드 (213) 사이의 전류의 흐름은 실질적으로 일정하게 된다. 이로써, 웨이퍼 (223) 와 캐소드 (213) 사이의 전류의 레벨링-오프는 웨이퍼 (223) 가 평탄화되는 표시이다. 이에 따라, 웨이퍼 (223) 와 캐소드 (213) 사이의 전류는 평탄화 공정의 종점을 검출하기 위해 모니터링될 수 있다.
도 4는 본 발명의 일 실시형태에 따라 한정 영역 평탄화 공정 시, 웨이퍼 (223) 와 캐소드 (213) 사이에 흐르는 전류의 챠트를 시간의 함수로서 나타내는 도면이다. 설명을 용이하게 하기 위해, 웨이퍼 (223) 와 캐소드 (213) 사이에 흐르는 전기적 흐름 (electric current) 은 "전류(current)" 로서 지칭하게 된다. 한정 영역 평탄화 공정의 시작부터, 전류는 웨이퍼가 평탄화됨에 따라 안정적으로 증가한다. 상술한 바와 같이, 전류에서의 안정적인 증가는, 금속화 토포그래피 (229) 의 더 높은 부분이 평탄화됨에 따라 임계 경계층 (233) 에 대한 더 많은 금속화 토포그래피 (229) 의 노출에 기인한다.
금속화 토포그래피 (229) 가 평탄화된 상태에 접근할 때, 전류는 레벨 오프하기 시작한다. 웨이퍼 (223) 가 실질적으로 평탄화되는 경우, 웨이퍼 표면의 각 부분은 임계 경계층 (233) 에 실질적으로 동일한 방식으로 노출되게 된다. 이로써, 웨이퍼 (223) 가 실질적으로 평탄화되는 경우, 전류는 도 4의 곡선 상에서 위치 (401) 로 표시되는 바와 같이 레벨 오프하게 된다. 위치 (401) 는 한정 영역 평탄화 공정의 종점을 나타낸다. 한정 영역 평탄화 공정이 위치 (401) 에 대응하는 시간 이상으로 지속하는 경우, 전류는 실질적으로 레벨을 유지하게 된다. 그러나, 마침내, 웨이퍼 (223) 로부터 금속이 충분히 제거되어, 이전에 존재하는 금속화 토포그래피 (229) 하부의 전기적으로 비전도성층이 노출되게 된다. 전기적으로 비전도성층이 노출될 때, 전류는 도 4의 곡선 상의 위치 (403) 로 표시된 바와 같이 강하하게 된다. 이와 같이, 위치 (403) 는 한정 영역 평탄화 공정의 돌파점을 나타낸다.
일 실시형태에 있어서, 한정 영역 평탄화 공정은 돌파점에 도달할 때까지 지속될 수 있다. 그러나, 다른 실시형태에 있어서, 한정 영역 평탄화 공정은 평탄화 종점에 도달할 때까지 지속될 수 있다. 금속화 토포그래피 (229) 는 탑-다운 방식으로 제거되기 때문에, 평탄화 종점에 도달되는 경우, 일반적으로 웨이퍼 표면 상에 금속의 평탄화층이 잔류하게 되는 것이 예상된다. 한정 영역 평탄화 공정의 평탄화 종점에 도달되면, 웨이퍼 (223) 는 별도의 최종 식각 공정, 예를 들어 습식 세정 식각 공정 또는 플라즈마 에치백 공정이 수행되어, 웨이퍼 표면 상에 존재하는 잔류 금속의 요구된 두께를 균일하게 제거할 수 있다.
도 5는 본 발명의 일 실시형태에 따라 반도체 웨이퍼의 한정 영역 평탄화 방법의 플로우 챠트를 나타내는 도면이다. 도 5의 방법은 도 2a 내지 도 4에 대하여 상술한 근접 헤드 (200) 를 사용하여 도 5의 방법이 수행되도록 의도함을 알 수 있다. 그 방법은 양이온 교환 멤브레인이 반도체 웨이퍼의 상면과 대면하도록 반도체 웨이퍼의 상면 위로 반도에 웨이퍼의 상면에 근접하여 근접 헤드를 배치하기 위한 동작 (501) 을 포함한다. 동작 (503) 에 있어서, 전해질 용액은 캐소드와 양이온 교환 멤브레인의 상면 사이에 배치된다. 동작 (505) 은 양이온 교환 멤브레인의 저면과 반도체 웨이퍼의 상면 사이에서 탈이온수가 흐르도록 수행된다. 그 방법은 반도체 웨이퍼의 상면과 캐소드 사이에 바이어스 전압을 인가하기 위한 동작 (507) 을 더 포함하여, 반도체 웨이퍼의 상면으로부터 유리된 양이온들이 탈이온수를 통하여, 양이온 교환 멤브레인을 지나 전해질 용액을 통해 캐소드로 이동하는데 영향을 미친다.
일 실시형태에 있어서, 탈이온수의 유속은 반도체 웨이퍼의 상면과 접촉하지 않고 베르누이 힘의 영향하에서 반도체 웨이퍼의 상면을 향해 양이온 교환 멤브레인이 가요되도록 제어된다. 양이온 교환 멤브레인의 가요는 양이온 교환 멤브레인의 저면, 즉 상술한 임계 경계층 (233) 에 근접한 탈이온수의 pH 변경 영역이, 웨이퍼의 상면과 접촉하도록 한다. 탈이온수의 pH 변경 영역이 반도체 웨이퍼의 상면으로부터 양이온들이 유리되도록 하는 것을 알 수 있다.
그 방법은, 반도체 웨이퍼의 상면 상에 존재하는 금속화 토포그래피가 실질적으로 균일한 탑-다운 방식으로 제거되도록 근접 헤드 아래에서 반도체 웨이퍼를 스캐닝하는 동작 (509) 을 더 포함한다. 또한, 그 방법은 평탄화 종점을 검출하는 공정을 포함할 수 있다. 평탄화 종점 검출 공정은 양이온 교환 멤브레인 을 통한 전류의 흐름을 모니터링하는 것을 포함한다. 평탄화 종점은 양이온 교환 멤브레인을 통해 전류의 모니터링된 흐름의 레벨링-오프에 대응한다. 양이온 교환 멤브레인을 통한 전류의 흐름은 반도체 웨이퍼의 상면과 캐소드 사이의 전류를 측정함으로써 모니터링됨을 알 수 있다.
이 발명은 몇몇 실시형태들에 의해 설명되었지만, 당업자가 상기 명세서를 읽고 도면을 연구하면 발명의 다양한 변경, 부가, 치환 및 등가물들을 실현할 수 있음을 알 수 있다. 따라서, 본 발명은 본 발명의 진정한 사상 및 범위 내에 포함되는 이러한 모든 변경, 부가, 치환 및 등가물을 포함하는 것으로 의도된다.

Claims (21)

  1. 전해질 용액을 유지하도록 정의된 챔버;
    상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된 캐소드;
    상기 챔버의 하부 개구 상부에 배치된 양이온 교환 멤브레인으로서, 상기 양이온 교환 멤브레인의 상면은 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있는, 상기 양이온 교환 멤브레인;
    상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된 유체 공급 채널; 및
    상기 양이온 교환 멤브레인의 상기 하면에 인접한 위치에서 흡인력 (suction) 을 제공하여, 상기 유체 공급 채널로부터 배출되는 유체가 상기 양이온 교환 멤브레인의 하면을 통해 흐르도록 정의된 진공 채널을 포함하는, 한정 영역 평탄화를 위한 근접 헤드.
  2. 제 1 항에 있어서,
    상기 챔버는 환형 형상이고, 상기 유체 공급 채널은 상기 챔버의 중앙 내부에 정의되며, 상기 진공 채널은 환형 형상이며 상기 챔버를 둘러싸도록 정의된, 한정 영역 평탄화를 위한 근접 헤드.
  3. 제 1 항에 있어서,
    상기 양이온 교환 멤브레인은 벌크 유체 한정을 제공하면서 상기 양이온 교환 멤브레인을 통해 양이온이 흐르도록 하고 상기 양이온 교환 멤브레인을 통해 음이온이 흐르는 것을 차단하도록 정의된, 한정 영역 평탄화를 위한 근접 헤드.
  4. 제 1 항에 있어서,
    상기 양이온 교환 멤브레인은 양이온들이 이동할 수 있는 채널들의 네트워크를 형성하는 관능기들을 포함하는 폴리머 매트릭스로서 정의된, 한정 영역 평탄화를 위한 근접 헤드.
  5. 제 1 항에 있어서,
    상기 양이온 교환 멤브레인은, 상기 양이온 교환 멤브레인의 하면 아래에 임계 경계층이 형성되도록, 상기 양이온 교환 멤브레인의 하면을 통해 흐르게 되는 상기 유체의 pH에 국부적으로 영향을 미칠 수 있으며,
    상기 임계 경계층은, 상기 임계 경계층에 노출되어 위치되는 경우 양이온들이 애노드 재료로부터 유리되도록 할 수 있는, 한정 영역 평탄화를 위한 근접 헤드.
  6. 제 1 항에 있어서,
    상기 양이온 교환 멤브레인은, 상기 양이온 교환 멤브레인의 하면을 통한 상기 유체의 유속에 응답하여 또한 상기 전해질 용액에 의해 상기 양이온 교환 멤브레인의 상면 상에 가해지는 압력에 응답하여 제어가능한 가요성이 되도록 정의되 는, 한정 영역 평탄화를 위한 근접 헤드.
  7. 근접 헤드의 양이온 교환 멤브레인이 반도체 웨이퍼의 상면과 대면하도록 상기 반도체 웨이퍼의 상면 위로 상기 반도체 웨이퍼의 상면에 근접하여 상기 근접 헤드를 배치하는 단계;
    상기 양이온 교환 멤브레인의 상면과 캐소드 사이에 전해질 용액을 배치하는 단계;
    상기 양이온 교환 멤브레인의 저면과 상기 반도체 웨이퍼의 상면 사이에 탈이온수 (deionized water) 를 흐르게 하는 단계; 및
    상기 반도체 웨이퍼의 상면으로부터 유리된 양이온들이 상기 탈이온수를 통하여, 상기 양이온 교환 멤브레인을 통해 상기 전해질 용액을 통과하여 상기 캐소드로 이동하게 하도록 상기 반도체 웨이퍼의 상면과 상기 캐소드 사이에 바이어스 전압을 인가하는 단계를 포함하는, 반도체 웨이퍼의 한정 영역 평탄화 방법.
  8. 제 7 항에 있어서,
    상기 탈이온수를 흐르게 하는 단계는 상기 반도체 웨이퍼의 상면과 접촉하지 않고 베르누이 힘 (Bernoulli force) 의 영향 하에서 상기 반도체 웨이퍼의 상면을 향해 상기 양이온 교환 멤브레인이 가요성이 되도록 상기 탈이온수의 유속을 제어하는 단계를 포함하는, 반도체 웨이퍼의 한정 영역 평탄화 방법.
  9. 제 8 항에 있어서,
    상기 양이온 교환 멤브레인의 가요성은 상기 양이온 교환 멤브레인의 저면에 근접한 상기 탈이온수의 pH 변경 영역이 상기 웨이퍼의 상면과 접촉하도록 하며,
    상기 탈이온수의 pH 변경 영역은 상기 양이온들이 상기 반도체 웨이퍼의 상기 상면으로부터 유리되도록 하는, 반도체 웨이퍼의 한정 영역 평탄화 방법.
  10. 제 7 항에 있어서,
    상기 바이어스 전압을 인가하는 단계 이후에, 상기 반도체 웨이퍼의 상면 상에 존재하는 금속화 토포그래피가 실질적으로 균일한 탑-다운 방식으로 제거되도록 상기 근접 헤드 아래의 상기 반도체 웨이퍼를 스캐닝하는 단계를 더 포함하는, 반도체 웨이퍼의 한정 영역 평탄화 방법.
  11. 전해질 용액을 유지하도록 정의된 챔버;
    상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된 캐소드;
    상기 챔버의 하부 개구 상부에 배치되고 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있는 양이온 교환 멤브레인;
    상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하도록 정의된 유체 공급 채널;
    상기 유체 공급 채널로부터 배출되는 유체가 상기 양이온 교환 멤브레인의 하면을 통해 흐르게 되도록 상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 흡인력을 제공하도록 정의된 진공 채널; 및
    상기 양이온 교환 멤브레인을 통해 흐르는 전류를 측정하도록 연결된 전류 측정 디바이스를 포함하는, 한정 영역 평탄화를 위한 근접 헤드.
  12. 제 11 항에 있어서,
    상기 양이온 교환 멤브레인은, 상기 양이온 교환 멤브레인의 하면 아래에 임계 경계층이 형성되도록, 상기 양이온 교환 멤브레인의 하면을 통해 흐르게 되는 상기 유체의 pH에 영향을 미칠 수 있으며,
    상기 임계 경계층은, 상기 임계 경계층에 노출되어 위치되는 경우 양이온들이 애노드 재료로부터 유리되도록 할 수 있는, 한정 영역 평탄화를 위한 근접 헤드.
  13. 제 12 항에 있어서,
    상기 캐소드와 상기 애노드 재료 사이에 연결된 바이어스 전압 공급기를 더 포함하고,
    상기 바이어스 전압 공급기는, 상기 애노드 재료로부터 유리된 양이온들이 상기 양이온 교환 멤브레인을 통해 상기 전해질 용액을 통과하여 상기 캐소드로 이동하게 하도록 제어되기 위해 정의되는, 한정 영역 평탄화를 위한 근접 헤드.
  14. 제 13 항에 있어서,
    상기 양이온 교환 멤브레인을 통한 상기 양이온들의 이동은, 상기 전류 측정 디바이스에 의해 측정되는 전류 흐름을 나타내는, 한정 영역 평탄화를 위한 근접 헤드.
  15. 제 11 항에 있어서,
    상기 근접 헤드는, 반도체 웨이퍼의 상면 위로 상기 반도체 웨이퍼의 상면에 근접하여 위치되어, 상기 유체 공급 채널로부터 배출되는 상기 유체가 상기 반도체 웨이퍼의 상면과 상기 양이온 교환 멤브레인의 하면 사이에서 흐르게 되도록 정의되는, 한정 영역 평탄화를 위한 근접 헤드.
  16. 제 15 항에 있어서,
    상기 양이온 교환 멤브레인은 상기 반도체 웨이퍼의 상면을 향한 방향으로 제어가능한 가요성이 되도록 정의되는, 한정 영역 평탄화를 위한 근접 헤드.
  17. 근접 헤드의 양이온 교환 멤브레인이 반도체 웨이퍼의 상면과 대면하도록 상기 반도체 웨이퍼의 상면 위로 상기 반도체 웨이퍼의 상면에 근접하여 상기 근접 헤드를 배치하는 단계;
    상기 양이온 교환 멤브레인의 상면과 캐소드 사이에 전해질 용액을 배치하는 단계;
    상기 양이온 교환 멤브레인의 저면과 상기 반도체 웨이퍼의 상면 사이에 탈이온수 (deionized water) 를 흐르게 하는 단계;
    상기 반도체 웨이퍼의 상면으로부터 유리된 양이온들이 상기 탈이온수를 통하여, 상기 양이온 교환 멤브레인을 통해 상기 전해질 용액을 통과하여 상기 캐소드로 이동하게 하도록 상기 반도체 웨이퍼의 상면과 상기 캐소드 사이에 바이어스 전압을 인가하는 단계; 및
    평탄화 공정의 종점을 검출하기 위해 상기 양이온 교환 멤브레인을 통한 전류의 흐름을 모니터링하는 단계를 포함하는, 한정 영역 평탄화 공정에서의 평탄화 종점 검출 방법.
  18. 제 17 항에 있어서,
    상기 평탄화 공정의 종점은 상기 양이온 교환 멤브레인을 통한 모니터링된 전류의 흐름의 레벨링 오프 (leveling-off) 에 대응하는, 한정 영역 평탄화 공정에서의 평탄화 종점 검출 방법.
  19. 제 17 항에 있어서,
    상기 양이온 교환 멤브레인을 통한 전류의 흐름은, 상기 반도체 웨이퍼의 상면과 상기 캐소드 사이의 전류를 측정함으로써 모니터링되는, 한정 영역 평탄화 공정에서의 평탄화 종점 검출 방법.
  20. 제 17 항에 있어서,
    상기 바이어스 전압을 모니터링하는 단계 이후 및 상기 전류의 흐름을 모니터링하는 단계 이전에, 상기 반도체 웨이퍼의 상면 상에 존재하는 금속화 토포그래피가 실질적으로 균일한 탑-다운 방식으로 제거되도록 상기 근접 헤드 아래의 상기 반도체 웨이퍼를 스캐닝하는 단계를 더 포함하는, 한정 영역 평탄화 공정에서의 평탄화 종점 검출 방법.
  21. 전해질 용액을 유지하도록 정의된 챔버;
    상기 전해질 용액에 노출된 상태로 상기 챔버 내부에 배치된 캐소드;
    상기 챔버의 하부 개구 상부에 배치된 양이온 교환 멤브레인으로서, 상기 양이온 교환 멤브레인의 상면이 상기 챔버 내부에 유지되는 상기 전해질 용액에 직접 노출되어 있는, 상기 양이온 교환 멤브레인; 및
    상기 양이온 교환 멤브레인의 하면에 인접한 위치에서 유체를 배출하여, 유체 공급 채널로부터 배출되는 유체가 상기 양이온 교환 멤브레인의 하면을 통해 흐르도록 정의되는 상기 유체 공급 채널을 포함하는, 한정 영역 평탄화를 위한 근접 헤드.
KR1020087026846A 2006-03-31 2007-03-27 한정 영역 평탄화를 위한 장치 및 방법 Expired - Fee Related KR101358627B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/395,881 US7396430B2 (en) 2006-03-31 2006-03-31 Apparatus and method for confined area planarization
US11/395,881 2006-03-31
PCT/US2007/007903 WO2007123677A2 (en) 2006-03-31 2007-03-27 Apparatus and method for confined area planarization

Publications (2)

Publication Number Publication Date
KR20080108335A KR20080108335A (ko) 2008-12-12
KR101358627B1 true KR101358627B1 (ko) 2014-02-04

Family

ID=38557102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087026846A Expired - Fee Related KR101358627B1 (ko) 2006-03-31 2007-03-27 한정 영역 평탄화를 위한 장치 및 방법

Country Status (7)

Country Link
US (2) US7396430B2 (ko)
JP (1) JP5020313B2 (ko)
KR (1) KR101358627B1 (ko)
CN (2) CN101872721B (ko)
MY (2) MY144403A (ko)
TW (1) TWI356450B (ko)
WO (1) WO2007123677A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1311147B1 (it) * 1999-11-04 2002-03-04 Edk Res Ag Macchina per pulizia localizzata con cella, elettrolitica e/o adultrasuoni, di decapaggio e/o lucidatura
US8323460B2 (en) * 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
US9044774B2 (en) * 2007-12-18 2015-06-02 Intermolecular, Inc. Vented combinatorial processing cell
ITMI20100407A1 (it) 2010-03-12 2011-09-13 Rise Technology S R L Cella foto-voltaica con regioni di semiconduttore poroso per ancorare terminali di contatto
US10692735B2 (en) * 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN108161216A (zh) * 2018-01-02 2018-06-15 青岛理工大学 一种具有双流道的激光化学复合加工装置
CN108115234A (zh) * 2018-01-02 2018-06-05 青岛理工大学 一种具有双流道的激光电化学复合加工装置
EP3993951A4 (en) * 2019-07-01 2023-08-09 Axus Technology, LLC TEMPERATURE CONTROLLED SUBSTRATE CARRIER AND POLISHING COMPONENTS
US11043407B2 (en) * 2019-08-15 2021-06-22 Canon Kabushiki Kaisha Planarization process, apparatus and method of manufacturing an article
CN111975145B (zh) * 2020-08-18 2022-09-02 大连理工大学 一种抽吸式管电极微细深孔电解加工装置及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002910A (ja) 2002-05-30 2004-01-08 Ebara Corp 電解加工方法及び装置
JP2004335783A (ja) 2003-05-08 2004-11-25 Sharp Corp ウェット洗浄処理装置およびウェット洗浄処理方法
JP2005206916A (ja) 2004-01-26 2005-08-04 Alps Electric Co Ltd めっき用ノズルおよびめっき装置ならびにめっき方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103636A (en) * 1997-08-20 2000-08-15 Micron Technology, Inc. Method and apparatus for selective removal of material from wafer alignment marks
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
JP2001064799A (ja) * 1999-08-27 2001-03-13 Yuzo Mori 電解加工方法及び装置
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
KR20040104545A (ko) * 2002-03-25 2004-12-10 가부시키 가이샤 에바라 세이사꾸쇼 전해가공장치 및 전해가공방법
CN1463647A (zh) * 2002-06-17 2003-12-31 朱志明 一种牙刷
JP2007510065A (ja) * 2003-10-31 2007-04-19 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 膜介在電解研磨
EP1718787A2 (en) * 2004-02-23 2006-11-08 E.I. Du Pont De Nemours And Co. Apparatus adapted for membrane mediated electropolishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002910A (ja) 2002-05-30 2004-01-08 Ebara Corp 電解加工方法及び装置
JP2004335783A (ja) 2003-05-08 2004-11-25 Sharp Corp ウェット洗浄処理装置およびウェット洗浄処理方法
JP2005206916A (ja) 2004-01-26 2005-08-04 Alps Electric Co Ltd めっき用ノズルおよびめっき装置ならびにめっき方法

Also Published As

Publication number Publication date
TWI356450B (en) 2012-01-11
CN101872721A (zh) 2010-10-27
CN101872721B (zh) 2012-07-18
JP2009532578A (ja) 2009-09-10
TW200807546A (en) 2008-02-01
CN101454105B (zh) 2013-07-10
WO2007123677A2 (en) 2007-11-01
US7598175B2 (en) 2009-10-06
CN101454105A (zh) 2009-06-10
US20080227369A1 (en) 2008-09-18
KR20080108335A (ko) 2008-12-12
US20070227656A1 (en) 2007-10-04
MY147290A (en) 2012-11-30
JP5020313B2 (ja) 2012-09-05
US7396430B2 (en) 2008-07-08
WO2007123677A3 (en) 2008-11-20
MY144403A (en) 2011-09-15

Similar Documents

Publication Publication Date Title
KR101358627B1 (ko) 한정 영역 평탄화를 위한 장치 및 방법
US6447668B1 (en) Methods and apparatus for end-point detection
KR100780071B1 (ko) 전기화학적 기계식 증착 방법 및 장치
US6395152B1 (en) Methods and apparatus for electropolishing metal interconnections on semiconductor devices
KR100741197B1 (ko) 도전층을 도금 및 평탄화하기 위한 양극조립체
US6720263B2 (en) Planarization of metal layers on a semiconductor wafer through non-contact de-plating and control with endpoint detection
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US6776693B2 (en) Method and apparatus for face-up substrate polishing
US7136173B2 (en) Method and apparatus for end-point detection
KR20030093294A (ko) 전기화학적 프로세스 동안의 입자 축적을 피하는 방법 및장치
KR20160009571A (ko) 기판의 처리 방법 및 템플릿
US7901550B2 (en) Plating apparatus
US20090095634A1 (en) Plating method
EP1231300B1 (en) Plating method and device, and plating system
US7648616B1 (en) Apparatus and method for semiconductor wafer electroplanarization
US20090020437A1 (en) Method and system for controlled material removal by electrochemical polishing
JP2006312780A (ja) めっき装置及びめっき方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20170118

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20190111

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200128

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200128