[go: up one dir, main page]

KR101259999B1 - 반도체 기판 및 그 제조방법 - Google Patents

반도체 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101259999B1
KR101259999B1 KR1020110053952A KR20110053952A KR101259999B1 KR 101259999 B1 KR101259999 B1 KR 101259999B1 KR 1020110053952 A KR1020110053952 A KR 1020110053952A KR 20110053952 A KR20110053952 A KR 20110053952A KR 101259999 B1 KR101259999 B1 KR 101259999B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
semiconductor
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110053952A
Other languages
English (en)
Other versions
KR20120122839A (ko
Inventor
시로 사카이
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011100321A external-priority patent/JP5875249B2/ja
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110053952A priority Critical patent/KR101259999B1/ko
Priority to PCT/KR2011/005019 priority patent/WO2012148039A1/en
Priority to US14/114,124 priority patent/US9299779B2/en
Publication of KR20120122839A publication Critical patent/KR20120122839A/ko
Application granted granted Critical
Publication of KR101259999B1 publication Critical patent/KR101259999B1/ko
Priority to US14/997,198 priority patent/US20160133792A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

이종재료의 기판 상에 형성한 평탄하면서 얇은 반도체 기판으로, 이종재료의 기판으로부터 용이하게 박리할 수 있는 반도체 기판, 반도체 장치 및 이들의 제조방법이 제공된다. 이 반도체 기판은, 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 가지는 기판과, 상기 기판의 제1 면에 형성한 제1 반도체층을 가진다. 또 상기 복수의 반구 모양의 돌출부의 표면적의 합계와 상기 제1 면의 비율이 1 이상이다.

Description

반도체 기판 및 그 제조방법{SEMICONDUCTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은, 반도체 기판, 반도체 장치 및 이들의 제조방법에 관한 것이다. 특히 사파이어 기판으로부터의 질화갈륨층의 리프트오프 방법에 관한 것이며, 이 리프트오프 방법을 적용하는 반도체 기판, 반도체 장치 및 이들의 제조방법에 관한 것이다.
질화갈륨(GaN)계 반도체를 사용한 발광다이오드(이하, LED로 칭함)는, 신호기나 액정 패널의 백라이트 등 여러가지 기기에 이용되고 있다.
질화갈륨(GaN) 기판의 제조는 매우 어렵고 고비용이기 때문에 LED나 레이저다이오드 등의 반도체 디바이스는 사파이어 등의 이종기판 상에 GaN층을 성장시켜 제조하는 경우가 많다. 비특허문헌 1에서는 석영기판 위, W, Mo, Ta 및 Nb의 고융점 금속기판 위 및 Si 기판 위에 각각 플라즈마 분자선 에피택시(plasma assisted molecular beam epitaxy)를 사용하여 GaN을 결정성장시킨 예를 보여주고 있다.
그러나 GaN층과 기판 사이의 격자부정합 및 열팽창계수의 불일치가 발생하여, 고전위밀도나 결함의 증대를 가져와 LED 발광성능의 향상을 방해한다. GaN 기판용으로 성장시킨 GaN 벌크결정을 GaN 기판으로써 박리하기 위해 기계 연마나 레이저 박리 등이 사용되나, 실용적인 크기의 GaN 기판을 재현성 좋게 얻는 것은 매우 어렵다. 나아가 사파이어 기판은, GaN 기판에 비해 열전도율이 낮아, 디바이스의 열방열성도 저하시킨다. 또 사파이어기판에 얇은 GaN층을 형성한 경우, 사파이어기판으로부터 GaN층을 박리하는 것은 매우 어렵다.
　1. "Polycrystalline GaN for light emitter and field electron emitter applications" S. Hasegawa, S. Nishida, T. Yamashita, H. Asahi, Thin Solid Films 487 (2005) 260-267.
본 발명은 상술한 문제를 해결하기 위한 것으로, 이종재료의 기판 위에 형성한 평탄하고 얇은 반도체 기판으로서, 이종재료의 기판으로부터 용이하게 박리할 수 있는 반도체 기판, 반도체 장치 및 이들의 제조방법을 제공하는 것을 과제로 한다.
본 발명의 일 실시형태에 따르면, 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 가지는 기판과, 상기 기판의 제1 면에 형성한 제1 반도체층을 가지는 반도체 기판이 제공된다.
상기 반도체 기판에 있어서, 상기 복수의 반구 모양의 돌출부의 표면적의 합계와 상기 제1 면의 비가 1 이상일 수 있다.
상기 반도체 기판에 있어서, 상기 반구 모양의 돌출부의 저면의 폭이 5 um 이하일 수 있다.
상기 반도체 기판에 있어서, 상기 기판이 사파이어 기판이고, 상기 제1 반도체층이 질화갈륨층일 수 있다.
상기 반도체층에 있어서, 상기 제1 반도체층의 상기 제1 면과는 반대측인 제2 면에 형성한 제2 반도체층과, 상기 제1 반도체층과 상기 제2 반도체층의 일부에 형성된 소정 형상의 패턴을 가지는 공동부를 가질 수 있다.
상기 반도체 기판에 있어서, 상기 소정 형상의 패턴은 상기 소정 간격의 폭을 가지며, 상기 복수의 반구 모양의 돌출부의 간격에 상당하는 상기 제1 반도체층의 제2 면의 위치에 상기 공동부가 배치될 수 있다.
상기 반도체 기판에 있어서, 상기 소정 형상의 패턴은 제1 방향을 긴 변으로 하는 직사각형 형상을 가지며, 상기 제1 방향과 직교하는 제2 방향으로 복수 배치되어 상기 공동부를 형성할 수 있다.
상기 반도체 기판에 있어서, 상기 제1 방향이 상기 제1 반도체층의 {1-100} 방향 또는 상기 {1-100} 방향과 동등한 방향일 수 있다.
또 본 발명의 일 실시형태에 따르면, 제1 면에 소정 간격으로 배치한 복수의 곡면형상의 오목부을 가지는 기판과, 상기 기판의 제1 면에 형성한 제1 반도체층을 가지는 반도체 기판이 제공된다.
상기 반도체 기판에 있어서, 상기 곡면형상의 오목부 입구의 폭이 5uｍ 이하일 수 있다.
상기 반도체 기판에 있어서, 상기 기판이 사파이어 기판이고, 상기 제1 반도체층이 질화갈륨층일 수 있다.
또 본 발명의 일 실시형태에 의하면, 기판의 제1 면에 소정 간격으로 복수의 반구 모양의 돌출부를 형성하고, 상기 기판의 제1 면에 제1 반도체층을 형성하는 반도체 기판의 제조방법이 제공된다.
상기 반도체 기판의 제조방법에 있어서, 상기 복수의 반구 모양의 돌출부를 형성하는 것은, 상기 기판의 제1 면을 에칭함으로써 수행될 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 복수의 반구 모양의 돌출부의 표면적의 합계와 상기 제1 면의 비가 1 이상이 되도록, 상기 기판의 제1 면에 상기 반구 모양의 돌출부를 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 반구 모양의 돌출부 저면의 폭이 5uｍ 이하가 되도록, 상기 기판의 제1 면에 상기 반구 모양의 돌출부를 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 제1 반도체층은 유기금속기상성장법을 이용하여 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 기판이 사파이어 기판이고 상기 제1 반도체층이 질화갈륨층일 수 있다.
상기 반도체 기판의 제조방법에 있어서, 형성한 상기 제1 반도체층을 상기 기판으로부터 박리할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 제1 반도체층의 상기 제1 면과는 반대측인 제2 면에 소정 형상의 패턴을 가지는 금속 재료층을 형성하고, 유기금속기상성장법을 이용하여 상기 제2 면에 제2 반도체층을 형성하여, 상기 금속 재료층과 접하는 제1 반도체층에 공동부를 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 금속 재료층은 탄탈, 티탄 또는 크롬으로 형성될 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 복수의 반구 모양의 돌출부의 간격에 상당하는 상기 제1 반도체층의 제2 면의 위치에, 상기 소정 간격의 폭을 가지는 상기 소정 형상의 패턴으로 상기 금속 재료층을 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 소정 형상의 패턴은 제1 방향을 긴 변으로 하는 직사각형 형상을 가지며, 상기 제1 방향과 직교하는 제2 방향으로 복수 배치되어 상기 금속 재료층을 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 제1 방향이 상기 제1 반도체층의 {1-100} 방향 또는 상기 {1-100} 방향과 동등한 방향이 되도록 상기 소정 형상의 패턴의 상기 금속 재료층을 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 제1 반도체층에 형성된 상기 공동부를 사용하여 상기 기판을 박리하여, 상기 제1 반도체층 및 상기 제2 반도체층으로 형성된 반도체 기판을 제조할 수 있다.
또 본 발명의 일 실시형태에 따르면, 기판의 제1 면에 소정 간격으로 복수의 곡면 형상 오목부를 형성하고, 상기 기판의 제1 면에 제1 반도체층을 형성하는 반도체 기판의 제조방법이 제공된다.
상기 반도체 기판의 제조방법에 있어서, 상기 곡면 형상의 오목부 입구의 폭이 5uｍ 이하가 되도록, 상기 기판의 제1 면에 상기 곡면형상의 오목부를 형성할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 상기 기판이 사파이어 기판이고, 상기 제1 반도체층이 질화갈륨층일 수 있다.
상기 반도체 기판의 제조방법에 있어서, 형성한 상기 제1 반도체층을 상기 기판으로부터 박리할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 레이저 리프트오프법을 이용하여 상기 제1 반도체층을 상기 기판으로부터 박리할 수 있다.
상기 반도체 기판의 제조방법에 있어서, 기계 박리법을 이용하여 상기 제1 반도체층을 상기 기판으로부터 박리할 수 있다.
또한 본 발명의 일 실시형태에 따르면, 상기의 반도체 기판들 중 어느 하나의 반도체 기판으로부터 박리한 상기 제1 반도체층과, 상기 제1 반도체층 상에 형성된 제1 화합물 반도체층과, 상기 제1 화합물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 화합물 반도체층을 가지는 반도체 장치가 제공된다.
또 본 발명의 일 실시형태에 따르면, 상기의 반도체 기판들 중 어느 하나의 반도체 기판으로부터 박리한 상기 제2 반도체층과, 상기 제2 반도체층 상에 형성된 제1 화합물 반도체층과, 상기 제1 화합물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 화합물 반도체층을 가지는 반도체 장치가 제공된다.
또한 본 발명의 일 실시형태에 따르면, 상기의 반도체 기판들 중 어느 하나의 반도체 기판의 상기 제1 반도체층으로부터 상기 기판을 박리하고, 상기 제1 반도체층 상에 제1 화합물 반도체층을 형성하고, 상기 제1 화합물 반도체층 상에 활성층을 형성하고, 상기 활성층 상에 제2 화합물 반도체층을 형성하는 반도체 장치의 제조방법이 제공된다.
또한 본 발명의 일 실시형태에 따르면, 반도체 기판의 상기 제2 반도체층으로부터 상기 기판을 박리하고, 상기 제2 반도체층 상에 제1 화합물 반도체층을 형성하고, 상기 제1 화합물 반도체층 상에 활성층을 형성하고, 상기 활성층 상에 제2 화합물 반도체층을 형성하는 반도체 장치의 제조방법이 제공된다.
본 발명에 따르면, 이종재료의 기판 위에 형성한 평탄하며 얇은 반도체 기판으로, 이종재료의 기판에서 박리하기 쉬운 반도체 기판, 반도체 장치 및 이들의 제조방법이 제공된다.
도 1은　본 발명의 일 실시형태에 따른 적층 기판(100)을 나타내는 모식도이며, (a)는 적층 기판(100)의 평면도, (b)는 (a)의 동그라미로 둘러싸인 일부분의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 반구 모양의 돌출부(11)의 배치 패턴을 설명하는 모식도이다.
도 3a는 본 발명의 일 실시형태에 따른 반도체 기판(100)의 제조공정을 나타내는 모식도이다.
도 3b는 본 발명의 일 실시형태에 따른 반도체 기판(100)의 제조공정을 나타내는 모식도이다.
도 4는 본 발명의 일 실시형태에 따른 반도체 기판(200)의 모식도이며, (a)는 반도체 기판(200)의 평면도, (b)는 (a)의 파선부의 반도체 기판(200)의 단면도이다.
도 5a는 본 발명의 일 실시형태에 따른 반도체 기판(200)의 제조공정을 나타내는 모식도이다.
도 5b는 본 발명의 일 실시형태에 따른 반도체 기판(200)의 제조공정을 나타내는 모식도이다.
도 6은 본 발명의 일 실시형태에 따른 반도체 기판(300)의 모식도이며, (a)는 반도체 기판(300)의 평면도, (b)는 (a)의 파선부의 반도체 기판(300)의 단면도이다.
도 7a는 본 발명의 일 실시형태에 따른 반도체 기판(300)의 제조공정을 나타내는 모식도이다.
도 7b는 본 발명의 일 실시형태에 따른 반도체 기판(300)의 제조공정을 나타내는 모식도이다.
도 8은 본 발명의 일 실시형태에 따른 반도체 기판(400)의 모식도이며, (a)는 반도체 기판(400)의 평면도, (b)는 (a)의 파선부의 반도체 기판(400)의 단면도이다.
도 9a는 본 발명의 일 실시형태에 따른 반도체 기판(400)의 제조공정을 나타내는 모식도이다.
도 9b는 본 발명의 일 실시형태에 따른 반도체 기판(400)의 제조공정을 나타내는 모식도이다.
도 10은 본 발명의 일 실시형태에 따른 반도체 기판(500)의 모식도이며, (a)는 반도체 기판(500)의 평면도, (b)는 (a)의 파선부의 반도체 기판(500)의 단면도이다.
도 11a는 본 발명의 일 실시형태에 따른 반도체 기판(500)의 제조공정을 나타내는 모식도이다.
도 11b는 본 발명의 일 실시형태에 따른 반도체 기판(500)의 제조공정을 나타내는 모식도이다.
도 12는 본 발명의 일 실시형태에 따른 반도체 장치(1000)의 부분단면도이다.
도 13은 본 발명의 일 실시형태에 따른 반도체 장치(2000)의 단면도이다.
도 14는 본 발명의 일 실시형태에 따른 반도체 장치(3000)의 단면도이다.
아래에 본 발명의 반도체 기판, 반도체 장치 및 이들의 제조방법에 대해, 첨부한 도면을 참조하여 상세하게 설명한다. 본 발명의 반도체 기판, 반도체 장치 및 이들 제조방법은, 이하에서도 나타난 실시형태 및 실시예의 기재내용에 한정하여 해석되는 것은 아니다. 또한 본 실시형태 및 후술한 실시예에서 참조하는 도면에 있어서, 동일부분 및 동일한 기능을 가지는 부분에는 동일한 부호를 붙이고, 그 반복설명은 생략한다.
앞서 기술한 바와 같이, 종래에는 이종재료의 기판 위에 형성한 얇은 반도체 기판을 기판으로부터 박리하기 어려웠다. 예를 들어 10 uｍ정도의 GaN층을 사파이어기판 위에 형성한 경우, 응력만으로 GaN층을 사파이어 기판에서 박리하기 어려워, 종래에는 100 uｍ정도의 GaN층을 형성할 필요가 있었다. 본 발명자들은 특정 패턴을 가지는 사파이어 기판인 PSS 기판을 사용하여, 유기금속기상성장법(이하, MOCVD로 칭함)에 의해 GaN층을 형성함으로써, 10 uｍ 정도의 GaN층을 형성하는 경우에도 기판으로부터 격리가 가능하다는 결과를 얻었다.
　
(실시형태 1)
도 1은, 본 발명의 일 실시형태에 따른 반도체 기판(100)의 모식도이다. 도 1 (a)는 반도체 기판(100)의 평면도이며, 도 1 (b)는 도 1 (a)의 파선부의 반도체 기판(100)의 단면도이다. 반도체 기판(100)은, PSS 기판(110)(이하, 기판(110)으로 칭함)과 제1 반도체층(20)을 가진다. 본 실시형태에 있어서, 기판(110)과 제1 반도체층(20)은 조성이 다르며, 제1 반도체층(20)으로는 GaN을 사용하나, 본 발명은 이에 한정되지 않고, LED에 적용 가능한 조성이면 어느 것이든 된다. 제1 반도체층(20)을 형성하기 위한 기판(110)의 제1 면(10a)인 c면에는, 저면의 폭(w)을 가지는 복수의 반구 모양의 돌출부(11)가 소정 간격(i)으로 배치된다. 여기에서 간격(i)은, 2개의 반구 모양의 돌출부(11) 사이의 최단거리를 의미한다.
도 2는, 본 실시형태에 따른 반구 모양의 돌출부(11)의 배치패턴을 설명하는 모식도이다. 반구 모양의 돌출부(11)의 저면을 반경이 w/2인 원형 모양으로 할 때, 1변의 길이가 w+i인 정삼각형인 꼭지점에, 반구 모양의 돌출부(11)의 중심이 배치된다. 즉, 본 실시형태에 따른 반구 모양의 돌출부(11)의 배치패턴은, 이 3개의 반구 모양의 돌출부(11)의 배치를 기판(110)의 제1 면(10a)의 제1 방향과, 제1 방향과 직교하는 제2 방향으로 반복하는 것에 의해 구성된다.
기판(110)의 c면에서는, 기판(110)과 제1 반도체층(20)은 결합력이 커서 박리하기 어렵다. 한편, 반구 모양의 돌출부(11)의 곡면에서는, 제1 반도체층(20)은 기판(110)에 단지 놓여있는 정도이기 때문에 기판(110)과 제1 반도체층(20)의 결합력은 극히 작아 박리하기 쉽다. 따라서 본 실시형태는 기판(110)의 c면(10a)에 반구 모양의 돌출부(11)를 소정 간격(i)으로 배치함으로써 기판(110)으로부터 제1 반도체층(20)을 박리하기 쉽도록 하는 것이다. 여기서, 반구 모양의 돌출부(11)의 표면적과 기판(110)의 c면의 면적에 대해 주목하면, 본 실시형태에 따른 기판(110)은 기판(110)의 c면의 면적에 대한 반구 모양의 돌출부(11)의 표면적의 합계의 비가 1 이상인 것이 바람직하다. 이러한 반구 모양의 돌출부(11)의 표면적의 합계와 기판(110)의 c면과의 비를 가지는 기판(110)은, 형성한 제1 반도체층(20)을 쉽게 박리할 수 있다.
본 실시형태에 있어서는, 상술한 비가 되도록, 기판(110)의 c면의 면적, 반구 모양의 돌출부(11)의 저면의 폭(w), 간격(i)를 임의로 설정할 수 있다. 여기서, 본 실시형태에 따른 반구 모양의 돌출부(11)의 저면의 폭은, 5 uｍ 이하가 바람직하다. 반구 모양의 돌출부(11)의 저면의 폭을 5 uｍ 이하로 하면, 기판(110)으로부터 제1 반도체층(20)이 박리하기 쉬워진다. 이러한 반구 모양의 돌출부(11)의 패턴은, 기판을 에칭함에 따라 형성할 수 있는데, 예를 들어, 포토리소그래피를 적용할 수 있다. 포토리소그래피는 패턴 형성에 범용되는 기술이나, 양질의 정도를 가지는 패턴을 형성하는 한계는 일반적으로 1 uｍ로 되어 있다. 따라서 본 실시형태에 따른 반구 모양의 돌출부(11)의 패턴을 기판(110)에 형성하는 경우, 간격(i)은 1 uｍ 이상이 바람직하다. 예를 들어, 도 1에 나타난 기판(110)에 있어, 2개의 반구 모양의 돌출부(11) 사이의 간격(i)을 1 uｍ로 하면, 반구 모양의 돌출부(11)의 저면의 폭(w)을 3 uｍ으로 함에 따라 상술한 비의 패턴을 형성할 수 있다.
아래에 본 실시형태에 따른 반도체 기판(100)의 제조방법에 대해 설명한다. 도 3a 및 도 3b는, 반도체 기판(100)의 제조공정을 나타내는 모식도이다. 기재(10)를 준비하고(도 3a (a)), 기재(10)를 에칭하여 상술한 반구 모양의 돌출부(11)의 패턴을 기판(110)의 c면에 형성한다(도 3a (b)). 앞서 기술한 바와 같이, 본 실시형태에 따른 기판(110)의 패턴형성에는 포토리소그래피를 이용할 수 있다. 본 실시형태에 따른 기판(110)은 기판(110)의 c면의 면적에 대한 반구 모양의 돌출부(11)의 표면적의 합계 비가 1 이상이 되도록 기판(110)의 c면(10a)에 반구 모양의 돌출부(11)를 소정 간격(i)으로 배치한다. 이러한 패턴을 배치함으로써 후술한 박리공정에서 기판(110)으로부터 제1 반도체층(20)을 박리하기 쉬워진다.
에칭하여 반구 모양의 돌출부(11)의 패턴을 형성한 기판(110)의 상면(c면)에 제1 반도체층(20)을 형성한다.(도 3a (c)) 제1 반도체층(20)의 형성에는, 유기금속기상성장법(이하, MOCVD로 칭함)을 적용할 수 있다. 제1 반도체층(20)을 형성하는 조건은, 이용하는 재료나 형성하는 층의 두께에 따라 임의로 설정하는 것이 가능하다. 제1 반도체층(20)의 형성은, 제1 반도체층(20)의 상면(제1 면인 기판(110)의 c면과는 반대측인 제2 면)이 평탄해질 때까지 행한다. 예를 들면, 앞서 예시한 바와 같은 간격(i)을 1 uｍ, 반구 모양의 돌출부(11)의 저면의 폭(w)을 3 uｍ로 하여, 반구 모양의 돌출부(11)의 패턴을 기판(110)에 형성하는 경우, 제1 반도체층(20)은 10 uｍ 정도의 두께로 하면 평탄화할 수 있다. 이렇게 하여 본 실시형태에 따른 반도체 기판(100)을 제조할 수 있다.
얻어진 반도체 기판(100)은, 기판(110)을 용이하게 박리할 수 있다. 반도체 기판(100)의 제1 반도체층(20)의 상면에 접착층(180)을 통하여 제2 기판(170)을 붙인다(도 3b (d)). 제2 기판(170)으로는, 예를 들면, 실리콘(Si) 기판이나 탄화실리콘(SiC) 기판 및 금속 등을 들 수 있다. 또 접착층(180)으로는, 예를 들면, 갈륨(Ga), 인듐(In), 알루미늄(Al), 금(Au) 및 금과 주석(Sn)의 합금 및 반도체 제조분야에서 공지된 접착제 등을 들 수 있다.
제2 기판(170)을 붙인 반도체 기판(100)으로부터 기판(110)을 박리한다(도 3b (e)). 기판(110)으로부터 제1 반도체층(20)을 박리하는 방법으로는, 예를 들면 레이저 리프트오프법을 이용할 수 있다. 이렇게 제조된 반도체 기판(101)은, 반구 모양의 돌출부(11)와 접한 부위에서 제1 반도체층(20)이 오목부를 가진다. 이러한 오목부를 제1 반도체층(20)에 가지는 반도체 기판(101)을 사용하여 LED와 같은 반도체 장치를 제조하면, 빛의 추출 효율이 2배 정도 되는 뛰어난 반도체 장치를 얻을 수 있다.
또한 반도체 기판(101)은, 연마법을 이용하여 제1 반도체층(20)을 평탄화할 수도 있다(도 3b (f)). 본 실시형태에 있어서는, 레이저 리프트오프법을 이용하지 않고 기계 박리법을 이용하여 기판(110)으로부터 제1 반도체층(20)을 박리해도 된다. 이렇게 하여 평탄하고 얇은 반도체 기판(105)을 얻을 수 있다.
이상에서 설명한 바와 같이, 본 실시형태에 따르면, 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 가지는 기판에, 제1 반도체층을 형성함으로써, 평탄하며 얇은 반도체 기판이면서 기판으로부터 용이하게 박리할 수 있는 반도체 기판을 제공할 수 있다.
(실시형태 2)
실시형태 1에 있어서는, 반구 모양의 돌출부를 가지는 기판에 제1 반도체층을 형성하는 예를 설명했으나, 본 실시형태에 있어서는 제1 반도체층의 상면(제1 면인 기판(110)의 c면과는 반대측인 제2 면)에 소정형상의 패턴을 가지는 금속 재료층을 형성하고, MOCVD를 사용하여 제2 반도체층을 형성함으로써, 제1 반도체층에 공동부를 형성하는 예에 대해 설명한다. 본 실시형태에서 설명하는 반도체 기판은 제1 반도체층을 10 uｍ보다도 얇게 형성하는 경우에, 기판으로부터 제1 반도체층을 용이하게 박리할 수 있다.
도 4는 본 발명의 일 실시형태에 따른 반도체 기판(200)의 모식도이다. 도 4 (a)는 반도체 기판(200)의 평면도, 도 4 (b)는 도 4 (a)의 파선부의 반도체 기판(200)의 단면도이다. 반도체 기판(200)은 기판(210), 제1 반도체층(220), 제2 반도체층(240) 및 공동부(250)를 가진다. 본 실시형태에 있어서, 기판(210)과 제1 반도체층(220)은 조성이 다르며, 제1 반도체층(220)으로는 GaN를 사용하나, 본 발명은 이에 한정하지 않고, LED에 적용 가능한 조성이면 무엇이든 상관없다. 또한, 제2 반도체층(240)은 제1 반도체층(220)과 같은 조성이지만, 다른 조성이어도 된다. 반도체 기판(100)에 대해서 설명한 것처럼, 반도체 기판(200)에 있어서도, 제1 반도체층(220)을 형성하기 위한 기판(210)의 제1 면인 c면에는, 저면의 폭(w)을 가지는 복수의 반구 모양의 돌출부(21)가 소정 간격(i)으로 배치된다.
제1 반도체층(220)과 제2 반도체층(240)의 반구 모양의 돌출부(21)을 에워싸는 위치에 공동부(250)가 형성된다. 본 실시형태에 있어서, 공동부(250)는 2개의 반구 모양의 돌출부(21)의 간격(i)에 상당하는 위치에 형성된다. 도 4 (a)에서 나타나듯이, 본 실시형태에 따른 공동부(250)는, 중심이 반구 모양의 돌출부(21)의 중심과 일치하며 벌집 구조의 단면과 같이 기판(210)의 제1 면인 c면을 충전하도록 배치되는 육각형 패턴의 꼭지점에 배치되는 패턴을 가진다. 이 밖의 구성은 반도체 기판(100)과 같으므로, 상세한 설명은 생략한다.
아래에 본 실시형태에 따른 반도체 기판(200)의 제조방법에 대해 설명한다. 도 5a 및 도 5b는, 반도체 기판(200)의 제조공정을 보여주는 모식도이다. 도 5a (a)~도 5a (c)의 공정은 반도체 기판(100)과 같으므로, 상세한 설명은 생략한다. 형성한 제1 반도체층(220)의 상면에 소정 형상의 패턴을 가지는 금속 재료층(230)을 형성한다. (도 5a (d)). 금속 재료층(230)에 있어서, 원주 모양의 금속 재료는 소정 간격(i)과 같은 폭(저면의 폭)을 가진다. 금속 재료층(230)으로는 제1 반도체층(220)을 구성하는 원소와 반응하는 금속을 사용한다. 예를 들어, 제1 반도체층(220)이 GaN인 경우에는 탄탈, 티탄 또는 크롬을 금속 재료층(230)으로 적절하게 사용할 수 있다. 금속 재료층(230)의 형성에는, 전자빔 증착(이하 EB 증착으로 칭함) 및 리프트오프법을 적절하게 이용할 수 있다. 본 실시형태에 있어서 간격(i)과 같은 폭(저면의 폭)을 가지는 원주상의 금속 재료층(230)을, 반구 모양의 돌출부(21)를 에워싸도록 반구 모양의 돌출부(21)의 간격에 상당하는 위치에 배치한다. 또한 금속 재료층(230)에 있어서 저면의 원의 중심이 육각형의 꼭지점에 배치되는 패턴을 형성하도록 금속 재료를 배치한다.
다음으로 제2 반도체층(240)을 형성한다. 제2 반도체층(240)의 형성에는 MOCVD를 사용한다. 제2 반도체층(240)을 형성하는 조건은, 이용하는 재료나 형성하는 층의 두께에 따라 임의로 설정 가능하다. 제2 반도체층(240)을 형성할 때에 제1 반도체층(220)을 구성하는 원소와 금속 재료층(230)이 반응하여, 금속 재료층(230)의 저면과 접하는 제1 반도체층(220)의 일부가 분해하고, 공동부(250)가 형성된다(도 5a (e)). 예를 들어, 제1 반도체층(220)이 GaN이고, 금속 재료층(230)이 탄탈인 경우, 제1 반도체층(220)을 구성하는 질소가 탄탈과 반응하여 질화탄탈(TaN)로 되는 것에 의해 GaN이 분해하여 금속 재료층(230)의 저면과 접하는 제1 반도체층(220)의 일부에 공동부(250)이 형성된다. 이때, 제1 반도체층(220)의 상면 및 금속 재료층(230)의 측면에는 제2 반도체층(240)이 형성된다.
공동부(250)이 형성된 후에 금속 재료층(230)을 제거한다. 금속 재료층(230)은, 예를 들면 Ta로 형성되는 경우에는, 불화수소(이하, HF로 칭함)를 사용한 에칭에 의해 제거할 수 있다. HF에 의한 에칭은 예를 들면 50%의 HF 수용액에 공동부(250)가 형성된 반도체 기판을 침지함으로써 행할 수 있다. 반도체 기판을 침지하는 시간은, 예를 들면, 24시간 정도이다. 본 실시형태에 있어서는 일례로 HF를 사용한 에칭에 대해 설명했으나, 금속 재료층(230)이 에칭되고 또 제1 반도체층(220) 및 제2 반도체층(240)이 녹지 않는 용액을 사용할 수 있다. 금속 재료층(230)을 제거한 후에 제2 반도체층(240)을 더 성장시켜, 본 실시형태에 따른 반도체 기판(200)을 제조할 수 있다(도 5b (f)).
얻어진 반도체 기판(200)은, 기판(210)을 쉽게 박리할 수 있다. 반도체 기판(200)의 제1 반도체층(220)의 상면에 접착층(180)을 개재하여 제2 기판(170)을 붙인다(도 5b (g)). 제2 기판(170) 및 접착층(180)은, 실시형태 1과 같으므로 상세한 설명은 생략한다. 반도체 기판(200)은, 반구 모양의 돌출부(21)로부터 쉽게 박리되고, 공동부(250)의 저부 부근에서 찢어져, 기판(210)을 용이하게 박리할 수 있다(도 5b (h)). 기판(210)으로부터 제1 반도체층(220) 및 제2 반도체층(240)을 박리하는 방법으로는, 예를 들면, 레이저 리프트오프법을 이용할 수 있다. 이렇게 제조된 반도체 기판(201)은 반구 모양의 돌출부(21)와 접한 부위에서 제1 반도체층(220)이 오목부를 가진다. 이러한 오목부를 제1 반도체층(220)에 가지는 반도체 기판(201)을 사용하여 LED와 같은 반도체 장치를 제조하면, 빛의 추출 효율이 2배 정도 되는 뛰어난 반도체 장치를 얻을 수 있다.
또, 반도체 기판(201)은, 연마법을 이용하여 제1 반도체층(220)을 평탄화할 수 있다(도 5b (i)). 본 실시형태에 있어서는, 레이저 리프트오프법을 이용하지 않고, 기계 박리법을 이용하여 기판(210)에서 제1 반도체층(220)을 박리해도 된다. 이렇게 하여 평탄하며 얇은 반도체 기판(205)를 얻을 수 있다.
본 실시형태에 있어서, 제1 반도체층을 10 uｍ 보다도 얇게 형성하는 경우에는, 예를 들면, 도 4에 나타난 기판(210)에 있어서, 저변의 폭이 1 uｍ인 반구 모양의 돌출부(21)를 기판(210)에 형성하면 된다. 제1 반도체층(220)을 2 uｍ 성장시킨 후에 1 uｍ의 폭을 가지는 금속 재료를 배치한 금속 재료층(230)을 형성하고, 합계로 제2 반도체층(240)을 3 uｍ 성장시킴으로써, 표면이 평탄한 반도체 기판(200)을 형성할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따르면 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 가지는 기판에 제1 반도체층을 형성하고, 제1 반도체층의 제2 면에 배치된 소정 형상의 패턴을 가지는 금속 재료층을 형성하고, 제2 면에 제2 반도체층을 형성함으로써, 금속 재료층과 접하는 제1 반도체층에 공동부가 형성된다. 기판에 형성한 반구 모양의 돌출부와, 제1 반도체층에 형성된 공동부를 사용하여, 평탄하고 얇은 반도체 기판이면서 기판으로부터 용이하게 박리할 수 있는 반도체 기판을 제공할 수 있다. 제1 반도체층을 10um보다 얇게 형성한 경우에도, 기판으로부터 제1 반도체층을 쉽게 박리할 수 있다.
(실시형태 3)
실시형태 2에 있어서는, 원주 모양의 금속 재료를 반구 모양의 돌출부를 에워싸도록 반구 모양의 돌출부의 간격에 상당하는 위치에 배치함으로써 공동부를 형성하는 예를 설명했으나, 본 실시형태에 있어서는 소정 형상의 패턴이 제1 방향을 긴 변으로 하는 직사각형 형상을 가지며, 제1 방향과 직교하는 제2 방향으로 복수 배치되어 금속 재료층을 형성하는 예에 대해 설명한다. 본 실시형태에 있어서 설명하는 반도체 기판은, 제1 반도체층을 10 um보다 얇게 형성하는 경우에, 기판에서 제1 반도체층을 용이하게 박리할 수 있다.
도 6은, 본 발명의 일 실시형태에 따른 반도체 기판(300)의 모식도이다. 도 6 (a)는 반도체 기판(300)의 평면도, 도 6 (b)는 도 6 (a)의 파선부의 반도체 기판(300)의 단면도이다. 반도체 기판(300)은, 기판(210), 제1 반도체층(320), 제2 반도체층(340) 및 공동부(350)를 가진다. 본 실시형태에 있어서 기판(210)과 제1 반도체층(320)은 조성이 다르며, 제1 반도체층(320)으로는 GaN를 사용하나, 본 발명에서는 이에 한정하지 않고 LED에 적용가능한 조성이면 무엇이든 괜찮다. 또 제2 반도체층(340)은 제1 반도체층(320)과 같은 조성이지만, 다른 조성이어도 된다. 반도체 기판(100)에 대해 설명한 것처럼 반도체 기판(300)에 있어서도, 제1 반도체층(320)을 형성하기 위한 기판(210)의 제1 면인 c면에는, 저면의 폭(w)을 가지는 복수의 반구 모양의 돌출부(21)가 소정 간격(i)으로 배치된다.
제1 반도체층(320)과 제2 반도체층(340)은, 제1 방향을 긴 변으로 하는 직사각형 형상을 가지며, 제1 방향과 직교하는 제2 방향으로 복수 배치된 공동부(350)가 형성된다. 반도체 기판(300)에 있어서, 그 외의 구성은, 반도체 기판(100) 또는 반도체 기판(200)과 같으므로 상세한 설명은 생략한다.
이하에, 본 실시형태에 따른 반도체 기판(300)의 제조방법에 대해 설명한다. 도 7a 및 도 7b는 반도체 기판(300)의 제조공정을 나타내는 모식도이다. 도 7a (a) ~ 도 7a (c)의 공정은 반도체 기판(100)과 같기 때문에 상세한 설명은 생략한다. 형성한 제1 반도체층(320)의 상면에 소정 형상의 패턴을 갖는 금속 재료층(330)을 형성한다(도 7a (d)). 금속 재료층(330)의 형성에는 EB 증착 및 리프트오프법을 적절히 이용할 수 있다. 본 실시형태에 있어서, 금속 재료층(330)은 제1 반도체층(320)의 {1-100} 방향, 또는 {1-100} 방향과 동등한 방향을 긴 변으로하는 직사각형 형상의 금속 재료를, {1-100} 방향 또는 {1-100} 방향과 동등한 방향과 직교하는 방향, 및 동등한 방향에 스트라이프 모양으로 복수 배치한다. 예를 들어, 실시형태 1에 나타낸 바와 같은 간격(i)을 1 um, 반구 모양의 돌출부(21)의 저면의 폭(w)을 3um로 하여 반구 모양의 돌출부(21)의 패턴을 기판(210)에 형성하는 경우, 예를 들면 탄탈(Ta)이면 50 nm 두께 정도, 5 um 폭의 직사각형 형상의 금속 재료를 5 um 간격으로 스트라이프 모양으로 배치한다. 덧붙여, 금속 재료층(330)의 막 두께는 이용하는 금속 재료에 따라 다르고, 가능한 범위에서 두껍게 형성하면 좋다.
다음으로 MOCVD를 사용하여 제2 반도체층(340)을 형성한다. 제2 반도체층(340)을 형성하는 조건은, 이용하는 재료나 형성하는 층의 두께에 따라 임의로 설정 가능하다. 제2 반도체층(340)을 형성할 때, 제1 반도체층(320)을 구성하는 원소와 금속 재료층(330)이 반응하여, 금속 재료층(330)의 저면에 접하는 제1 반도체층(320)의 일부가 분해하고, 공동부(350)가 형성된다(도 7a (e)).
본 실시형태에 있어서는, 금속 재료층(330)의 긴 변을 제1 반도체층(320)의 {1-100} 방향 또는 {1-100} 방향과 동등한 방향과 일치시키는 것에 의해, 제1 반도체층(320)의 상면에 제2 반도체층(340)을 형성할 때, 제1 반도체층(320)을 구성하는 원소와 금속 재료층(330)의 반응이 촉진되고, 금속 재료층(330)의 저면과 접하는 제1의 반도체층(320)의 분해가 촉진된다. 이것은, 기판에 평행한 방향으로의 성장 속도가 금속 재료층(330)의 제2 방향으로의 성장 속도보다 빠르기 때문이다. 따라서, 공동부(350)가 제1 반도체층(320)에 효율 좋게 형성되어 바람직하다. 금속 재료층(330)에 적용되는 금속에 대해서는 금속 재료층(230)과 같기 때문에 상세한 설명은 생략한다.
공동부(350)가 형성된 후에 금속 재료층(330)을 제거한다. 금속 재료층(330)은 실시형태 2에서 설명한 금속 재료층(230)과 동일하게 제거할 수 있기 때문에, 상세한 설명은 생략한다. 금속 재료층(330)을 제거한 후에 제2 반도체층(340)을 더 성장시켜, 본 실시형태에 따른 반도체 기판(300)을 제조할 수 있다(도 7b (f)).
얻어진 반도체 기판(300)은, 기판(210)을 용이하게 박리할 수 있다. 반도체 기판(300)의 제2 반도체층(340)의 상면에 접착층(180)을 통해 제2 기판(170)을 붙인다(도 7b (g)). 제2 기판(170) 및 접착층(180)은, 실시형태 1과 같으므로 상세한 설명은 생략한다. 반도체 기판(300)은 반구 모양의 돌출부(21)로부터 쉽게 분리되고, 공동부(350)의 저부 부근에서 찢어져, 기판(210)을 쉽게 박리할 수 있다(도 7b (h)). 기판(210)으로부터 제1 반도체층(320) 및 제2 반도체층(340)을 박리하는 방법으로는, 예를 들면 레이저 리프트오프법을 이용할 수 있다. 이처럼 제조된 반도체 기판(301)은, 반구 모양의 돌출부(21)와 접한 부위에 제1 반도체층(320)이 오목부를 가진다. 이러한 오목부를 제1 반도체층(320)에 가지는 반도체 기판(301)을 사용하여 LED와 같은 반도체 장치를 제조하면, 빛의 추출 효율이 2배 정도로 뛰어난 반도체 장치를 얻을 수 있다.
또, 반도체 기판(301)은, 기계 박리법을 이용하여 제1 반도체층(320)을 평탄화할 수 있다(도 7b (i)). 본 실시형태에 있어서는, 레이저 리프트오프법을 이용하지 않고, 연마법을 이용하여 기판(210)으로부터 제1 반도체층(320)을 박리해도 된다. 이렇게 하여, 평탄하면서도 얇은 반도체 기판(305)을 얻을 수도 있다.
본 실시형태에 있어서 제1 반도체층을 10um보다도 얇게 형성하는 경우에는, 예를 들면, 도 6에 도시한 기판(210)에 있어서, 저면의 폭이 1um인 반구 모양의 돌출부(21)를 기판(210)에 형성하면 된다. 제1 반도체층(320)을 2um 성장시킨 후에, 1 um의 폭을 가지는 금속 재료를 배치한 금속 재료층(330)을 형성하고, 제2 반도체층(340)을 3um 성장시킴으로써 표면이 평탄한 반도체 기판(300)을 형성할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 갖는 기판에 제1 반도체층을 형성하고, 제1 반도체층의 {1-100} 방향 또는 {1-100} 방향과 동등한 방향을 긴 변으로 하는 직각형 형상의 금속 재료를 제1 방향과 직교하는 제2 방향으로 복수 배치하는 것에 의해 금속 재료층을 형성하고, 제2 면에 제2의 반도체층을 형성하는 것에 의해 금속 재료층과 접하는 제1 반도체층에 공동부가 형성된다. 기판에 형성한 반구 모양의 돌출부와, 제1 반도체층에 형성된 공동부를 이용하여 평탄하며 얇은 반도체 기판이면서 기판으로부터의 박리가 쉬운 반도체 기판을 제공할 수 있다. 제1 반도체층을 10 um보다 얇게 형성하는 경우에도 기판으로부터 제1 반도체층을 쉽게 박리할 수 있다.
(실시형태 4)
상술한 실시형태 1~3에 있어서는, 반구 모양의 돌출부를 가지는 기판에 제1 반도체층을 형성하는 예를 설명했으나, 본 실시형태에 있어서는 제1 면에 소정 간격으로 배치한 복수의 곡면형상의 오목부를 가지는 기판에 제1 반도체층을 형성하는 예에 대해 설명한다.
도 8은, 본 발명의 일 실시형태에 따른 반도체 기판(400)의 모식도이다. 도 8 (a)는 반도체 기판(400)의 평면도, 도 8 (b)는 도 8 (a)의 파선부의 반도체 기판(400)의 단면도이다. 반도체 기판(400)은, PSS 기판(410)(이하, 기판(410)으로 칭함)과 제1 반도체층(420)을 가진다. 본 실시형태에 있어서 기판(410)과 제1 반도체층(420)은 조성이 다르며, 제1 반도체층(420)으로는 GaN를 사용하나, 본 발명은 이에 한정하지 않고, LED에 적용 가능한 조성이면 무엇이든 괜찮다. 제1 반도체층(420)을 형성하기 위한 기판(410)의 제1 면(10a)인 c면에는, 복수의 곡면형상의 오목부(460)가 소정 간격(i)으로 배치된다. 여기에서 간격(i)은, 2개의 곡면형상의 오목부(460) 사이의 최단거리를 의미한다. 본 실시형태에 있어서는 기판(410)의 c면에 곡면형상의 오목부(460)의 배치패턴을 기판의 제1 면에 소정 간격으로 형성함으로써, 기판(410)으로부터 제1 반도체층(420)을 박리하기 쉽게 한다.
기판(410)의 c면에서는 기판(410)과 제1 반도체층(420)은 결합력이 크므로 박리하기 어렵다. 한편, 곡면형상의 오목부(460)의 곡면에서는, 제1 반도체층(420)은 기판(410)에 단지 올려져 있는 정도이므로 기판(410)과 제1 반도체층(420)의 결합력은 극히 작아, 박리하기 쉽다. 따라서, 본 실시형태에 있어서는 기판(410)의 c면(10a)에 곡면형상의 오목부(460)을 소정 간격(i)으로 배치함으로써, 기판(410)으로부터 제1 반도체층(420)을 박리하기 쉽도록 한다. 도 8에 있어서는 곡면형상의 오목부(460)를 반구형상의 오목부로 나타냈으나, 본 실시형태에 따른 곡면형상의 오목부(460)는 평탄한 저면을 갖지 않으면 되고, 임의 형상을 적용할 수 있다. 예를 들어 유발형상이나 원추형상이어도 된다.
예를 들어, 도 8과 같이 곡면형상의 오목부(460)를 반구형상의 오목부로 하는 경우에는, 본 실시형태에 따른 기판(410)은, 기판(410)의 c면 면적에 대한 곡면형상의 오목부(460)의 표면적의 합계의 비가 1 이상인 것이 바람직하다. 이러한 곡면형상의 오목부(460)의 표면적의 합계와 기판(410)의 c면과의 비를 가지는 기판(410)은, 형성한 제1 반도체층(420)을 용이하게 박리할 수 있다. 곡면형상의 오목부(460)의 입구를 반경이 w/2가 되도록 할 때, 1 변의 길이가 w+i인 정삼각형의 꼭지점에 곡면형상의 오목부(460)의 중심이 배치된다. 즉, 본 실시형태에 따른 곡면형상의 오목부(460)의 배치패턴은 이 3개의 곡면형상의 오목부(460)의 배치를 기판(410)의 제1 면(10a)의 제1 방향과 제1 방향과 직교하는 제2 방향으로 반복함으로써 구성된다. 본 실시형태에 있어서는 상술한 비가 되도록 기판(410)의 c면의 면적, 곡면형상의 오목부(460)의 입구의 폭(w), 간격(i)을 임의로 설정할 수 있다.
여기에서, 본 실시형태에 따른 곡면형상의 오목부(460)의 입구의 폭은, 5 um이하가 바람직하다. 곡면형상의 오목부(460)의 입구의 폭을 5 um 이하로 하면, 기판(410)으로부터 제1 반도체층(420)을 박리하기 쉬워진다. 이러한 곡면형상의 오목부(460)의 패턴은, 기재(10)를 에칭함으로써 형성할 수 있는데, 예를 들면 포토리소그래피를 적용할 수 있다. 포토리소그래피는 패턴형성에 범용되는 기술이나, 양질의 정도를 가지는 패턴을 형성하는 한계는, 일반적으로 1 um로 되어 있다. 따라서, 본 실시형태에 따른 곡면형상의 오목부(460)의 패턴을 기판(410)에 형성하는 경우, 간격(i)는 1um 이상으로 하는 것이 바람직하다. 예를 들면, 도 8에 나타난 기판(410)에 있어서, 간격(i)을 1um로 하면, 곡면형상의 오목부(460)의 입구의 폭(w)을 3um으로 함으로써 상술한 비의 패턴을 형성할 수 있다.
아래에 본 실시형태에 따른 반도체 기판(400)의 제조방법에 대해 설명한다. 도 9a 및 도 9b는, 반도체 기판(400)의 제조공정을 나타내는 모식도이다. 기재(10)를 준비하고(도 9a (a)), 기재(10)를 에칭하여 상술한 곡면형상의 오목부(460)의 패턴을 기판(410)의 c면에 형성한다(도 9 A (b)). 상술한 바와 같이, 본 실시형태에 따른 기판(410)의 패턴 형성으로는 포토리소그래피를 사용할 수 있다. 본 실시형태에 따른 기판(410)은, 기판(410)의 c면의 면적에 대한 곡면형상의 오목부(460)의 표면적의 합계의 비가 1 이상이 되도록, 기판(410)의 c면(10a)에 곡면형상의 오목부(460)를 소정 간격(i)으로 배치한다. 이러한 패턴을 배치함으로써, 후술하는 박리공정에 있어서 기판(410)으로부터 제1 반도체층(420)을 박리하기 쉽게 할 수 있다.
에칭하여 곡면형상의 오목부(460)의 패턴을 형성한 기판(410)의 상면(c면)에 제1 반도체층(420)을 형성한다(도 9a (c)). 제1 반도체층(420)의 형성에는, MOCVD를 적용할 수 있다. 제1 반도체층(420)을 형성하는 조건은, 이용하는 재료나 형성하는 층의 두께에 따라 임의로 설정 가능하다. 제1 반도체층(420)의 형성은, 제1 반도체층(420)의 상면(제1 면인 기판(410)의 c면과는 반대측인 제2 면)이 평탄해질 때까지 행한다. 예를 들면, 앞서 예시한 바와 같은 간격(i)을 1um, 곡면형상의 오목부(460)의 입구의 폭(w)을 3um로 하여 곡면형상의 오목부(460)의 패턴을 기판(410)에 형성하는 경우, 제1 반도체층(420)은 10um 정도의 두께로 하면 평탄화할 수 있다. 이렇게 하여 본 실시형태에 따른 반도체 기판(400)을 제조할 수 있다.
얻어진 반도체 기판(400)은, 기판(410)을 용이하게 박리할 수 있다. 반도체 기판(400)의 제1 반도체층(420)의 상면에 접착층(180)을 개재하여 제2 기판(170)을 붙인다(도 9b (d)). 제2 기판(170) 및 접착층(180)은 실시형태 1과 같으므로 상세 설명은 생략한다. 이렇게 준비한 반도체 기판(400)은, 기판(410)을 용이하게 박리할 수 있다(도 9b (e)). 기판(410)으로부터 제1 반도체층(420)을 박리하는 방법으로는, 예를 들면 레이저 리프트오프법을 이용할 수 있다. 이렇게 제조한 반도체 기판(401)은 곡면형상의 오목부(460)와 접한 부위에서 제1 반도체층(420)이 돌출부를 가진다. 이러한 돌출부를 제1 반도체층(420)에 가지는 반도체 기판(401)을 사용하여 LED와 같은 반도체 장치를 제조하면, 빛의 추출 효율이 2배 정도 뛰어난 반도체 장치를 얻을 수 있다.
또한 반도체 기판(401)은, 연마법을 이용하여 평탄화할 수 있다(도 9b (f)). 본 실시형태에 있어서는 레이저 리프트오프법을 이용하지 않고, 기계 박리법을 사용하여 기판(410)으로부터 제1 반도체층(420)을 박리해도 된다. 이렇게 하여 평탄하면서도 얇은 반도체 기판(405)을 얻을 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따르면 제1 면에 소정 간격으로 배치한 복수의 곡면형상의 오목부를 가지는 기판에, 제1 반도체층을 형성함으로써, 평탄하고 얇은 반도체 기판이면서 기판으로부터 박리가 용이한 반도체 기판을 제공할 수 있다.
(실시형태 5)
상술한 실시형태 4에 있어서는, 곡면형상의 오목부를 가지는 기판에 제1 반도체층을 형성하는 예를 설명했으나, 본 실시형태에 있어서는 제1 면에 소정 간격으로 배치한 복수의 홈부를 가지는 기판에 제1 반도체층을 형성하는 예에 대해 설명한다.
도 10은, 본 발명의 일 실시형태에 따른 반도체 기판(500)의 모식도이다. 도 10 (a)는 반도체 기판(500)의 평면도이며, 도 10 (b)는 도 10 (a)의 파선부의 반도체 기판(500)의 단면도이다. 반도체 기판(500)은, PSS 기판(510)(이하, 기판(510)으로 칭함)과 제1 반도체층(520)을 가진다. 본 실시형태에 있어서 기판(510)과 제1 반도체층(520)은 조성이 다르며, 제1 반도체층(520)으로는 GaN이 사용되나, 본 발명은 이에 한정하지 않고, LED에 적용 가능한 조성이면 무엇이든 괜찮다. 제1 반도체층(520)을 형성하기 위한 기판(510)의 제1 면(10a)인 c면에는, 소정 폭(w)의 홈부(560)가 소정 간격(i)으로 복수 배치된다. 본 실시형태에 있어서는 기판(510)의 c면에 홈부(560)의 배치패턴을 기판 제1 면에 소정 간격으로 형성함으로써, 기판(510)으로부터 제1 반도체층을 박리하기 쉽도록 한다.
본 실시형태에 따른 홈부(560)는, 폭(w)을 충분히 좁게 하여 홈부(560)의 저면(c면)에 제1 반도체층(520)이 성장하지 않도록 한다. 또 도 10에서 나타낸 것처럼, 본 실시형태에 따른 홈부(560)의 상부에 있어서, 공동부(555)는, 기판(510)의 c면과 접하는 제1 반도체층(520)의 제1 면과는 반대측인 제2 면 방향으로 들어간다. 이 공동부(555)의 들어간 부분은, 기판(510)의 c면상에 성장한 제1 반도체층이 서서히 c면과 평행한 방향으로 성장함으로써 발생한다.
여기에서 본 실시형태에 따른 홈부(560)의 폭(w)은 5um 이하가 바람직하다. 홈부(560)의 폭(w)을 5um 이하로 하면, 홈부(560)의 저면에 제1 반도체층(520)이 성장하지 않고 공동부(555)가 형성되어, 기판(510)으로부터 제1 반도체층(520)이 박리하기 쉬워진다. 홈부(560)의 폭(w)이 5um 이상이면, 홈부(560)의 저면에 제1 반도체층(520)이 성장하여, 기판(510)으로부터 제1 반도체층(520)이 박리하기 어려워진다. 또 이러한 홈부(560)의 패턴은, 기재(10)를 에칭함으로써 형성할 수 있는데, 예를 들면, 포토리소그래피를 적용할 수 있다. 포토리소그래피는 패턴형성에 범용되는 기술이지만, 양질의 정도를 가지는 패턴을 형성하는 한계는 일반적으로 1 um로 되어 있다. 따라서, 본 실시형태에 따른 홈부(560)의 패턴을 기판(510)에 형성하는 경우, 폭(w)은 1um 이상으로 하는 것이 바람직하다.
아래에, 본 실시형태에 따른 반도체 기판(500)의 제조방법에 대해 설명한다. 도 11a 및 도 11b는, 반도체 기판(500)의 제조공정을 나타내는 모식도이다. 기재(10)를 준비하고(도 11a (a)), 기재(10)를 에칭하여, 상술한 홈부(560)의 패턴을 기판(510)의 c면에 형성한다(도 11a (b)). 상술한 것처럼, 본 실시형태에 따른 기판(510)의 패턴형성에는 포토리소그래피를 이용할 수 있다. 본 실시형태에 따른 기판(510)은, 폭(w)의 홈부(560)를 소정 간격(i)으로 배치한다. 상술한 바와 같이 본 실시형태에 따른 홈부(560)의 폭(w)은, 5um 이하가 적당하다. 다음 공정의 MOCVD를 500 Torr 이상에서 실시하는 경우에는, 폭(w)을 2um 이하로 하는 것이 바람직하다. 이러한 패턴을 배치함으로써 후술하는 박리공정에 있어서 기판(510)으로부터 제1 반도체층(520)을 박리하기 쉽도록 할 수 있다.
에칭하여 홈부(560)의 패턴을 형성한 기판(510)의 상면(c면)에 제1 반도체층(520)을 형성한다(도 11a (c)). 제1 반도체층(420)의 형성에는 MOCVD를 적용할 수 있다. 제1 반도체층(520)을 형성하는 조건은 이용하는 재료나 형성하는 층의 두께에 따라 임의로 설정 가능하다. 제1 반도체층(520)의 형성은, 제1 반도체층(520)의 상면(제1 면인 기판(510)의 c면과는 반대측인 제2 면)이 평탄해질 때까지 행한다. 이렇게 하여 본 실시형태에 따른 반도체 기판(500)을 제조할 수 있다.
얻어진 반도체 기판(500)은, 기판(510)을 용이하게 박리할 수 있다. 반도체 기판(500)의 제1 반도체층(520)의 상면에 접착층(180)을 개재하여 제2 기판(170)을 붙인다(도 5b(d)). 제2 기판(170) 및 접착층(180)은 실시형태 1과 같으므로 상세한 설명은 생략한다. 반도체 기판(500)은 기판(510)을 용이하게 박리할 수 있다(도 11b (d)). 기판(510)으로부터 제1 반도체층(520)을 박리하는 방법으로는 예를 들면 레이저 리프트오프법을 사용할 수 있다. 이렇게 제조된 반도체 기판(501)은 홈부(560)와 접한 부위에서 제1 반도체층(520)이 오목부를 가진다. 이러한 오목부를 제1 반도체층(520)에 가지는 반도체 기판(501)을 사용하여 LED와 같은 반도체 장치를 제조하면, 빛의 추출 효율이 2배 정도 뛰어난 반도체 장치를 얻을 수 있다.
또 반도체 기판(501)은 연마법을 이용하여 평탄화할 수 있다(도 11b (f)). 본 실시형태에 있어서는 레이저 리프트오프법을 이용하지 않고, 기계 박리법을 이용하여 기판(510)으로부터 제1 반도체층(520)을 박리해도 된다. 이렇게 하여 평탄하면서도 얇은 반도체 기판(505)을 얻을 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따르면 소정 폭을 가지는 홈부(560)를 제1 면에 소정 간격으로 배치한 기판에 제1 반도체층을 형성함으로써, 평탄하고 얇은 반도체 기판이면서 기판으로부터 박리하기 쉬운 반도체 기판을 제공할 수 있다.
(반도체 장치)
상술한 실시형태에 따른 반도체 기판(100~500)을 사용하여 반도체 장치, 특히 LED를 제조할 수 있다. 아래에는, 일례로, 반도체 기판(105)을 사용한 반도체 장치(1000)에 대해 설명한다. 도 12는 본 실시형태에 따른 반도체 장치(1000)의 단면도이다. 반도체 장치(1000)는, 반도체 기판(105)의 제1 반도체층(20)의 면에 오믹 콘택층(1110)을 배치하고, 제2 기판의 면에 오믹 콘택층(1130)을 배치한다.
오믹 콘택층(1110)은, 예를 들면 10nm의 티탄(Ti)층, 10nm의 Al층, 10um의 Al층을 적층함으로써 형성할 수 있다. 또 오믹 콘택층(1130)은, 예를 들면 제2 기판(170)이 Si 기판일 때, 50nm의 Au층과 50nm의 Sb층으로 형성할 수 있다. 접착층(180)은, 예를 들면 3um의 Au층으로 형성된다. 여기에서 제1 반도체층(20)과 접착층(180)의 사이에는, 도시하지 않으나, 10nm의 Au층과 10nm의 니켈(Ni)층에 의한 오믹 콘택층이 형성된다. 제1 반도체층(20)의 오믹 콘택층(1110)측은 N형 반도체이며, 제1 반도체층(20)의 접착층(180)측은 P형 반도체이다.
또한, N형 반도체와 P형 반도체 사이에 활성층이 위치할 수 있다. 이들 N형 반도체, 활성층 및 P형 반도체는 제2 기판을 부착하기 전에 미리 형성될 수 있다.
이상과 같이, 반도체 기판(105)을 사용하여 반도체 장치(1000)를 제조함으로써, LED 제조비용을 저감할 수 있다. 또한 본 실시형태에 있어서는 반도체 기판(100)으로부터 형성한 반도체 기판(105)에 반도체 장치(1000)를 제조하는 예를 설명했으나, 반도체 장치(1000)는, 반도체 기판(200~500) 및 이들로부터 격리한 기판, 평탄화한 기판의 어느 것이든 적절하게 사용할 수 있다.
한편, 반도체 기판에서 제1 반도체층(20) 또는 제2 반도체층(240)을 박리한 후, 상기 제1 반도체층을 성장기판으로 사용하여 반도체 장치를 제조할 수 있다.
도 13은 본 발명의 일 실시형태에 따른 반도체 장치(2000)를 설명하기 위한 단면도이다. 제1 반도체층(20)은 반도체 기판(100)에서 박리한 반도체층이다. 상기 제1 반도체층 상에 제1 화합물 반도체층(930), 활성층(950) 및 제2 화합물 반도체층(970)이 위치한다. 상기 제1 반도체층(20)의 아래면에 오믹 콘택층이 형성되고, 상기 제2 화합물 반도체층(970) 상에 오믹 콘택층이 위치할 수 있다. 여기서, 상기 제1 화합물 반도체층(930)과 상기 제1 반도체층(20)은 동일한 도전형을 가질 수 있다.
상기 반도체 장치(2000)는 반도체 기판(100)에서 제1 반도체층(20)을 박리한 후, 상기 제1 반도체층(20) 상에 제1 화합물 반도체층(930)을 형성하고, 상기 제1 화합물 반도체층 상에 활성층(950)을 형성하고, 상기 활성층 상에 제2 화합물 반도체층(970)을 형성하여 제조될 수 있다.
본 실시형태에 있어서, 반도체 기판(100)으로부터 박리한 제1 반도체층(20) 상에 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층을 형성하여 반도체 장치(2000)를 형성한 것에 대해 설명하였으나, 반도체 기판(400 또는 500)에서 박리한 제1 반도체층(420 또는 520) 상에 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층을 형성하여 반도체 장치(2000)를 형성할 수 있으며, 또한, 반도체 기판(200 또는 300)에서 박리한 제2 반도체층(240 또는 340) 상에 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층을 형성하여 반도체 장치(2000)를 형성할 수 있다.
10: 기재, 10a: c면, 11: 반구 모양의 돌출부, 20: 제1 반도체층, 21: 반구 모양의 돌출부, 100: 반도체 기판, 101: 반도체 기판, 105: 반도체 기판, 110: 기판, 170: 제2기판, 180: 접착층, 200: 반도체 기판, 201: 반도체 기판, 205: 반도체 기판, 210: 기판, 220: 제1 반도체층, 230: 금속 재료층, 240: 제2 반도체층, 250: 공동부, 300: 반도체 기판, 301: 반도체 기판, 305: 반도체 기판, 320: 제1 반도체층, 330: 금속 재료층, 340: 제2 반도체층, 350: 공동부, 400: 반도체 기판, 401: 반도체 기판, 405: 반도체 기판, 410: 기판, 420: 제1 반도체층, 460: 곡면형상의 오목부, 500: 반도체 기판, 501: 반도체 기판, 505: 반도체 기판, 510: 기판, 520: 제1 반도체층, 555: 공동부, 560: 홈부, 1000: 반도체 장치, 1110, 1130: 오믹 콘택층, 930: 제1 화합물 반도체층, 950: 활성층, 970: 제2 화합물 반도체층

Claims (34)

  1. 제1 면에 소정 간격으로 배치한 복수의 반구 모양의 돌출부를 가지는 기판과,
    상기 기판의 제1 면에 형성한 제1 반도체층과,
    상기 제1 반도체층의 상기 제1 면과는 반대측인 제2 면에 형성한 제2 반도체층과,
    상기 제1 반도체층과 상기 제2 반도체층의 일부에 형성된 소정 형상의 패턴을 가지는 공동부를 가지는 반도체 기판.
  2. 청구항 1에 있어서, 상기 복수의 반구 모양의 돌출부의 표면적의 합계와 상기 제1 면의 비가 1 이상인 반도체 기판.
  3. 청구항 2에 있어서, 상기 반구 모양의 돌출부의 저면의 폭이 5um 이하인 반도체 기판.
  4. 청구항 1 내지 3중 어느 한 항에 있어서, 상기 기판이 사파이어 기판이고, 상기 제1 반도체층이 질화갈륨층인 반도체 기판.
  5. 삭제
  6. 청구항 1에 있어서, 상기 소정 형상의 패턴은 상기 소정 간격의 폭을 가지고,
    상기 복수의 반구 모양의 돌출부의 간격에 상당하는 상기 제1 반도체층의 제2 면의 위치에 상기 공동부가 배치된 반도체 기판.
  7. 청구항 1에 있어서, 상기 소정 형상의 패턴은 제1 방향을 긴 변으로 하는 직사각형 형상을 가지고, 상기 제1 방향과 직교하는 제2 방향으로 복수 배치되어 상기 공동부를 형성하는 반도체 기판.
  8. 청구항 7에 있어서, 상기 제1 방향이 상기 제1 반도체층의 {1-100} 방향 또는 상기 {1-100} 방향과 동등한 방향인 반도체 기판.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판의 제1 면에 소정 간격으로 복수의 반구 모양의 돌출부를 형성하고,
    상기 기판의 제1 면에 제1 반도체층을 형성하고,
    상기 제1 반도체층의 상기 제1 면과는 반대측인 제2 면에, 소정 형상의 패턴을 가지는 금속 재료층을 형성하고,
    유기금속기상성장법을 이용하여 상기 제2 면에 제2 반도체층을 형성하여, 상기 금속 재료층과 접하는 상기 제1 반도체층에 공동부를 형성하는 것을 포함하는 반도체 기판의 제조방법.
  13. 청구항 12에 있어서, 상기 복수의 반구 모양의 돌출부를 형성하는 것은, 상기 기판의 제1 면을 에칭하는 것에 의해 행해지는 반도체 기판의 제조방법.
  14. 청구항 13에 있어서, 상기 복수의 반구 모양의 돌출부의 표면적의 합계와 상기 제1 면의 비가 1 이상이 되도록 상기 기판의 제1 면에 상기 반구 모양의 돌출부를 형성하는 반도체 기판의 제조방법.
  15. 청구항 14에 있어서, 상기 반구 모양의 돌출부의 저면의 폭이 5um 이하가 되도록 상기 기판의 제1 면에 상기 반구 모양의 돌출부를 형성하는 반도체 기판의 제조방법.
  16. 청구항 15에 있어서, 상기 제1 반도체층은 유기금속기상성장법을 이용하여 형성하는 반도체 기판의 제조방법.
  17. 청구항 16에 있어서, 상기 기판이 사파이어 기판이고, 상기 제1 반도체층이 질화갈륨층인 반도체 기판의 제조방법.
  18. 청구항 12 내지 17중 어느 한 항에 있어서, 형성한 상기 제1 반도체층을 상기 기판으로부터 박리하는 반도체 기판의 제조방법.
  19. 삭제
  20. 청구항 12에 있어서, 상기 금속 재료층은 탄탈, 티탄 또는 크롬으로 형성되는 반도체 기판의 제조방법.
  21. 청구항 20에 있어서, 상기 복수의 반구 모양의 돌출부의 간격에 상당하는 상기 제1 반도체층의 제2 면의 위치에, 상기 소정 간격의 폭을 가지는 상기 소정 형상의 패턴으로 상기 금속 재료층을 형성하는 반도체 기판의 제조방법.
  22. 청구항 20에 있어서, 상기 소정 형상의 패턴은 제1 방향을 긴 변으로 하는 직사각형 형상을 가지며, 상기 제1 방향과 직교하는 제2 방향으로 복수 배치되어 상기 금속 재료층을 형성하는 반도체 기판의 제조방법.
  23. 청구항 22에 있어서, 상기 제1 방향이 상기 제1 반도체층의 {1-100} 방향 또는 상기 {1-100} 방향과 동등한 방향이 되도록 상기 소정 형상의 패턴의 상기 금속 재료층을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  24. 청구항 12, 청구항 17, 및 청구항 20 내지 23 중의 어느 한 항에 있어서, 상기 제1 반도체층에 형성된 상기 공동부를 사용하여 상기 기판을 박리하여, 상기 제1 반도체층 및 상기 제2 반도체층으로 형성된 반도체 기판을 제조하는 것을 반도체 기판의 제조방법.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 청구항 18에 있어서, 레이저 리프트오프법을 이용하여 상기 제1 반도체층을 상기 기판으로부터 박리하는 반도체 기판의 제조방법.
  30. 청구항 18에 있어서, 기계 박리법을 이용하여, 상기 제1 반도체층을 상기 기판으로부터 박리하는 반도체 기판의 제조방법.
  31. 청구항 1 내지 3의 어느 한 항의 반도체 기판으로부터 박리한 상기 제1 반도체층과,
    상기 제1 반도체층 상에 형성된 제1 화합물 반도체층과,
    상기 제1 화합물 반도체층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 제2 화합물 반도체층을 가지는 반도체 장치.
  32. 청구항 1, 및 청구항 6 내지 8의 어느 한 항의 반도체 기판으로부터 박리한 상기 제2 반도체층과,
    상기 제2 반도체층 상에 형성된 제1 화합물 반도체층과,
    상기 제1 화합물 반도체층 상에 형성된 활성층과,
    상기 활성층 위에 형성된 제2 화합물 반도체층을 가지는 반도체 장치.
  33. 청구항 1 내지 3의 어느 한 항의 반도체 기판의 상기 제1 반도체층으로부터 상기 기판을 박리하고,
    상기 제1 반도체층 위에 제1 화합물 반도체층을 형성하고,
    상기 제1 화합물 반도체층 상에 활성층을 형성하고,
    상기 활성층 상에 제2 화합물 반도체층을 형성하는 반도체 장치의 제조방법.
  34. 청구항 1, 및 청구항 6 내지 8의 어느 한 항의 반도체 기판의 상기 제2 반도체층으로부터 상기 기판을 박리하고,
    상기 제2 반도체층 상에 제1 화합물 반도체층을 형성하고,
    상기 제1 화합물 반도체층 상에 활성층을 형성하고,
    상기 활성층 상에 제2 화합물 반도체층을 형성하는 반도체 장치의 제조방법.
KR1020110053952A 2011-04-28 2011-06-03 반도체 기판 및 그 제조방법 Active KR101259999B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110053952A KR101259999B1 (ko) 2011-04-28 2011-06-03 반도체 기판 및 그 제조방법
PCT/KR2011/005019 WO2012148039A1 (en) 2011-04-28 2011-07-08 Semiconductor substrate and method of fabricating the same
US14/114,124 US9299779B2 (en) 2011-04-28 2011-07-08 Semiconductor substrate and method of fabricating the same
US14/997,198 US20160133792A1 (en) 2011-04-28 2016-01-15 Semiconductor substrate and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011100321A JP5875249B2 (ja) 2011-04-28 2011-04-28 半導体基板、半導体装置及びその製造方法
JPJP-P-2011-100321 2011-04-28
KR1020110053952A KR101259999B1 (ko) 2011-04-28 2011-06-03 반도체 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120122839A KR20120122839A (ko) 2012-11-07
KR101259999B1 true KR101259999B1 (ko) 2013-05-06

Family

ID=47072538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110053952A Active KR101259999B1 (ko) 2011-04-28 2011-06-03 반도체 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US9299779B2 (ko)
KR (1) KR101259999B1 (ko)
WO (1) WO2012148039A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2015025631A1 (ja) * 2013-08-21 2015-02-26 シャープ株式会社 窒化物半導体発光素子
CN114613844B (zh) * 2022-03-14 2023-09-15 中国工程物理研究院电子工程研究所 一种纳米空气沟道电子器件的小型化阵列化制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010831A1 (fr) 2001-07-24 2003-02-06 Nichia Corporation Dispositif electroluminescent a semi-conducteur presentant un substrat irregulier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677683B1 (ko) 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
JP3471700B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
KR100631981B1 (ko) 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
KR101316115B1 (ko) * 2007-03-29 2013-10-11 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
KR101338698B1 (ko) 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
TW201003980A (en) 2008-07-14 2010-01-16 Huga Optotech Inc Substrate for making light emitting element and light emitting element using the same
KR101009651B1 (ko) 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101178505B1 (ko) * 2009-11-03 2012-09-07 주식회사루미지엔테크 반도체 기판과 이의 제조 방법
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010831A1 (fr) 2001-07-24 2003-02-06 Nichia Corporation Dispositif electroluminescent a semi-conducteur presentant un substrat irregulier

Also Published As

Publication number Publication date
US20160133792A1 (en) 2016-05-12
US20140042493A1 (en) 2014-02-13
KR20120122839A (ko) 2012-11-07
US9299779B2 (en) 2016-03-29
WO2012148039A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
EP2826892B1 (en) Method for preparing composite substrate for gan growth
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
US8420439B2 (en) Method of producing a radiation-emitting thin film component and radiation-emitting thin film component
JP5706919B2 (ja) 半導体基板の製造方法
CN113921380B (zh) 制造纳米棒的方法以及通过该方法制造的纳米棒
JP2010232625A (ja) 貼り合わせ基板の製造方法
KR101255489B1 (ko) 반도체 소자와 반도체 소자의 제조 방법
JP4866935B2 (ja) 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
CN107624197A (zh) 通过预图案化台面进行的减轻应变的外延剥离
KR101636715B1 (ko) GaN성장용 복합기판
WO2012098964A1 (ja) 発光素子と発光素子および半導体素子の製造方法
KR20080088278A (ko) 수직형 발광 다이오드 제조방법
KR101259999B1 (ko) 반도체 기판 및 그 제조방법
KR101652919B1 (ko) 금속 확산 방지 보호층을 구비한 복합기판
KR101749694B1 (ko) 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
JP5875249B2 (ja) 半導体基板、半導体装置及びその製造方法
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
US12132142B2 (en) Method of manufacturing semiconductor element, and semiconductor element body
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR101761833B1 (ko) 반도체 기판, 그 제조 방법, 반도체 디바이스 및 그 제조 방법
KR20120088613A (ko) 반도체기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110603

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120830

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130425

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130426

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20160331

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170308

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20180313

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210407

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220329

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240326

Start annual number: 12

End annual number: 12