[go: up one dir, main page]

KR101163816B1 - 플라즈마 처리 방법 및 장치 - Google Patents

플라즈마 처리 방법 및 장치 Download PDF

Info

Publication number
KR101163816B1
KR101163816B1 KR1020087006948A KR20087006948A KR101163816B1 KR 101163816 B1 KR101163816 B1 KR 101163816B1 KR 1020087006948 A KR1020087006948 A KR 1020087006948A KR 20087006948 A KR20087006948 A KR 20087006948A KR 101163816 B1 KR101163816 B1 KR 101163816B1
Authority
KR
South Korea
Prior art keywords
silicon
plasma
gas
film
exposed surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087006948A
Other languages
English (en)
Other versions
KR20080058349A (ko
Inventor
마사루 사사키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080058349A publication Critical patent/KR20080058349A/ko
Application granted granted Critical
Publication of KR101163816B1 publication Critical patent/KR101163816B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

선택적 플라즈마 처리 방법은, 플라즈마 처리 장치의 처리실 내에서, 표면에 실리콘과 질화실리콘층을 가지는 피 처리체에 대하여 산소함유 플라즈마를 작용시켜 실리콘을 선택적으로 산화 처리하여, 형성되는 실리콘 산화막의 막두께에 대하여, 질화실리콘층 안에 형성되는 실리콘산질화막의 막두께의 비율이, 20% 이하가 되도록 한다.

Description

플라즈마 처리 방법 및 장치{PLASMA PROCESSING METHOD AND APPARATUS}
본 발명은, 플라즈마를 이용하여 반도체 기판 등의 피 처리체를 처리하여, 실리콘 산화막이나 실리콘 질화막을 선택적으로 형성하는 선택적 플라즈마 처리 방법에 관한 것이다.
각종 반도체 장치의 제조과정에서는, 예컨대 트랜지스터의 게이트 절연막 등을 비롯한 각종 용도에 이용하기 위해서, 실리콘 산화막이나 실리콘 질화막이 형성된다. 실리콘 산화막이나 실리콘 질화막을 형성하는 방법으로서는, CVD(Chemical Vapor Deposition)에 의해 실리콘 산화막이나 실리콘 질화막을 퇴적시키는 방법 외에, 예컨대, 일본 특허공개2000-260767호 공보, 일본 특허공개2003-115587호 공보에서는, 플라즈마 처리에 의해서 실리콘을 산화 처리 또는 질화 처리하여 실리콘 산화막이나 실리콘 질화막을 형성하는 방법이 제안되어 있다.
상기와 같이 반도체 장치의 제조과정에서는, 플라즈마를 이용하여 실리콘을 산화 처리하는 공정, 또는 질화 처리하는 공정이 되풀이하여 행해지기 때문에, 기판 상에는, 산화나 질화의 대상이 되는 실리콘(층) 외에, 그 이전의 공정에서 형성된 실리콘 산화막이나 실리콘 질화막 등의 재료막이 혼재하고 있는 것이 통상적이다. 이와 같이 여러 종류의 막이 혼재한 상황 하에서, 플라즈마 산화 처리나 플라즈마 질화 처리를 하면, 예컨대 이미 형성된 실리콘 질화막(Si3N4)이 그 후의 플라즈마 산화 처리에 의해서 산화되어 실리콘 산질화막이 되거나, 실리콘 산화막(SiO2 막)이 마찬가지로 그 후의 플라즈마 질화 처리에 의해서 질화되어 실리콘 산질화막이 되거나 하는 일이 있다.
그러나, 반도체 장치의 제조 프로세스 상, 목적으로 하는 실리콘 이외의 재료막이 산화되거나 질화되면, 예컨대 후속 공정의 에칭에 의해서 재료막을 제거하는 경우에, 다른 막과의 에칭 선택비가 달라져 버리기 때문에, 공정의 수가 증가하거나, 원료에 대한 제품의 수율이 저하하거나 하는 등, 바람직하지 못한 영향이 발생하는 경우가 있다.
본 발명의 목적은, 표면에 실리콘과, 질화실리콘층 또는 산화실리콘층이 노출된 피 처리체에 대하여, 플라즈마를 이용하여, 산화실리콘층 또는 질화실리콘층에 대하여 높은 선택성을 가지고 실리콘을 산화 처리 또는 질화 처리할 수 있는 선택적 플라즈마 처리 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점은, 플라즈마 처리 장치의 처리실 내에서, 표면에 실리콘과 질화실리콘층을 가지는 피 처리체에 대하여 산소함유 플라즈마를 작용시켜 상기 질화실리콘층에 대하여 상기 실리콘을 선택적으로 산화 처리하고, 실리콘 산화막을 형성하는 선택적 플라즈마 처리 방법으로서,
산화 처리에 의해 형성되는 상기 실리콘 산화막의 막두께에 대하여, 상기 질화실리콘층 안에 형성되는 실리콘 산질화막의 막두께의 비율이, 20% 이하인 것을 특징으로 하는, 선택적 플라즈마 처리 방법을 제공한다.
상기 제 1 관점에 있어서, 상기 산소함유 플라즈마는, 복수의 슬롯을 가지는 평면안테나로 상기 처리실 내에 마이크로파를 도입하여 형성되는 마이크로파여기 고밀도 플라즈마인 것이 바람직하다.
본 발명의 제 2 관점은, 플라즈마 처리 장치의 처리실 내에서, 실리콘 노출면과 질화실리콘 노출면을 가지는 피 처리체에 대하여 산소함유 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 산화막의 막두께에 대하여, 상기 질화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 20% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 우세적으로 산화 처리하는, 선택적 플라즈마 처리 방법을 제공한다.
본 발명의 제 3 관점은, 플라즈마 처리 장치의 처리실 내에서, 표면에 실리콘과 산화실리콘층을 가지는 피 처리체에 대하여 질소 함유 플라즈마를 작용시켜 상기 산화실리콘층에 대하여 상기 실리콘을 선택적으로 질화 처리하고, 실리콘 질화막을 형성하는 선택적 플라즈마 처리 방법으로서,
질화 처리에 의해 형성되는 상기 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘층 안에 형성되는 실리콘 산질화막의 막두께의 비율이, 25% 이하인 것을 특징으로 하는, 선택적 플라즈마 처리 방법을 제공한다.
상기 제 3 관점에 있어서, 상기 질소 함유 플라즈마는, 복수의 슬롯을 가지는 평면안테나로 상기 처리실내에 마이크로파를 도입하여 형성되는 마이크로파여기 고밀도 플라즈마인 것이 바람직하다.
본 발명의 제 4 관점은, 플라즈마 처리 장치의 처리실 내에서, 실리콘 노출면과 산화실리콘 노출면을 가지는 피 처리체에 대하여 질소 함유 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 25% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 우세적으로 질화 처리하는, 선택적 플라즈마 처리 방법을 제공한다.
상기 제 1 내지 제 4 관점에 있어서는, 처리압력이, 400 Pa 이상인 것이 바람직하고, 400 Pa～1333 Pa인 것이 보다 바람직하다.
본 발명의 제 5 관점은, 피 처리체를 탑재하는 탑재대를 구비한 진공배기 가능한 처리실과, 상기 처리실 내에서, 실리콘 노출면과 질화실리콘 노출면을 가지는 피 처리체에 대하여 산소함유 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 산화막의 막두께에 대하여, 상기 질화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 20% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 우세적으로 산화 처리하는, 선택적 플라즈마 처리 방법이 실행되도록 제어하는 제어부를 구비한 것을 특징으로 하는, 플라즈마 처리 장치를 제공한다.
삭제
삭제
본 발명의 제 6 관점은, 피 처리체를 탑재하는 탑재대를 구비한 진공배기 가능한 처리실과, 상기 처리실 내에서, 실리콘 노출면과 산화실리콘 노출면을 가지는 피 처리체에 대하여 질소 함유 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 25% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 우세적으로 질화 처리하는, 선택적 플라즈마 처리 방법이 행하여지도록 제어하는 제어부를 구비한 것을 특징으로 하는, 플라즈마 처리 장치를 제공한다.
삭제
삭제
본 발명에 의하면, 표면에 실리콘과, 질화실리콘(SiN)층 또는 산화실리콘(SiO2)층을 가지는 피 처리체에 대하여, 플라즈마를 이용하여, 높은 선택성을 가지고 실리콘을 산화 처리 또는 질화 처리할 수 있다.
즉, 피 처리체 상에, 목적으로 하는 실리콘 이외의 질화막이나 산화막이 존재하는 경우라도, 실리콘을 우세적으로 산화 처리 또는 질화 처리할 수 있기 때문에, 프로세스에의 영향을 최소한으로 하여, 효과적인 처리가 가능해진다.
도 1은 본 발명에 이용 가능한 플라즈마 산화 처리 장치의 일례를 나타내는 개략단면도이고,
도 2는 평면안테나부재의 설명을 위한 도면이고,
도 3a는 선택적 플라즈마 산화 처리의 실험모델의 구조를 설명하는 도면이며, 플라즈마 산화 처리를 실행하고 있는 상태를 나타내고,
도 3b는 선택적 플라즈마 산화 처리의 실험모델의 구조를 설명하는 도면이며, 플라즈마 산화 처리 후의 상태를 나타내고,
도 4a는 플라즈마 산화 처리에 있어서의 처리압력과 산화막 두께비(SiN 상(上)/Si 상)의 관계를 나타내는 그래프이고,
도 4b는 플라즈마 산화 처리에 있어서의 H2O2비와 산화막 두께비(SiN 상/Si 상)의 관계를 나타내는 그래프이고,
도 5a는 본 발명의 선택적 플라즈마 산화 처리를 풀 실리사이드화 프로세스에 적용한 경우에 있어서의 플라즈마 산화 처리 전의 상태를 설명하는 도면이고,
도 5b는 본 발명의 선택적 플라즈마 산화 처리를 풀 실리사이드화 프로세스에 적용한 경우에 있어서의 플라즈마 산화 처리 후의 상태를 설명하는 도면이고,
도 6은 본 발명에 이용 가능한 플라즈마 질화 처리 장치의 일례를 나타내는 개략단면도이고,
도 7a는 플라즈마 질화 처리에 있어서의 막두께와 N 도스량(dosage)의 관계를 나타내는 그래프이고,
도 7b는 플라즈마 질화 처리에 있어서의 N2 유량비율과 N 도스량의 관계를 나타내는 그래프이고,
도 8a는 본 발명의 선택적 플라즈마 질화 처리의 적용예를 설명하는 도면이며, 플라즈마 질화 처리 전의 상태를 나타내고,
도 8b는 본 발명의 선택적 플라즈마 질화 처리의 적용예를 설명하는 도면이며, 플라즈마 질화 처리를 실행하고 있는 상태를 나타내고,
도 8c는 본 발명의 선택적 플라즈마 질화 처리의 적용예를 설명하는 도면이며, 플라즈마 질화 처리 후의 상태를 나타내고,
도 9는 처리압력과 플라즈마의 이온에너지의 관계를 나타내는 그래프이고,
도 10a는 본 발명의 선택적 플라즈마 산화 처리의 별도의 적용예를 설명하는 도면이며, 기판 표면에 실리콘 질화막을 퇴적한 상태를 나타내고,
도 10b는 본 발명의 선택적 플라즈마 산화 처리의 별도의 적용예를 설명하는 도면이며, 실리콘 질화막을 패턴 형성한 상태를 나타내고,
도 10c는 본 발명의 선택적 플라즈마 산화 처리의 별도의 적용예를 설명하는 도면이며, 트렌치를 형성한 상태를 나타내고,
도 10d는 본 발명의 선택적 플라즈마 산화 처리의 별도의 적용예를 설명하는 도면이며, 트렌치 내에 선택적으로 실리콘 산화막을 형성한 상태를 나타내고,
도 11a는 본 발명의 선택적 플라즈마 산화 처리의 다른 별도의 적용예를 설명하는 도면이며, 기판 표면에 질화실리콘층을 퇴적한 상태를 나타내고,
도 11b는 본 발명의 선택적 플라즈마 산화 처리의 다른 별도의 적용예를 설명하는 도면이며, 질화실리콘층을 패턴 형성한 상태를 나타내고,
도 11c는 본 발명의 선택적 플라즈마 산화 처리의 다른 별도의 적용예를 설명하는 도면이며, 트렌치 내면을 플라즈마 산화 처리하고 있는 상태를 나타내고,
도 11d는 본 발명의 선택적 플라즈마 산화 처리의 다른 별도의 적용예를 설명하는 도면이며, 선택적으로 실리콘 산화막을 형성한 상태를 나타낸다.
이하, 적절히 첨부 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다. 도 1은, 본 발명의 플라즈마 산화 처리 방법에 적합하게 이용 가능한 플라즈마 산화 처리 장치의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 산화 처리 장치(100)는, 복수의 슬롯을 가지는 평면안테나, 특히 RLSA(Radial Line S1ot Antenna; 방사상라인슬롯안테나)로 처리실 내에 마이크로파를 도입하여 플라 즈마를 발생시키는 것에 의해, 고밀도이며 저전자온도의 마이크로파여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 산화 처리 장치로 구성되어 있고, 1×1010~5×1012/cm3의 플라즈마 밀도로, 또한 0.7～2 eV의 저전자온도의 플라즈마에 의한 처리가 가능하다.
따라서, 각종 반도체 장치의 제조과정에 있어서의 실리콘 산화막의 형성 등의 목적으로 적합하게 이용 가능한 것이다.
상기 플라즈마 산화 처리 장치(100)는, 기밀하게 구성되고, 접지된 대략 원통형상의 챔버(1)를 가지고 있다. 챔버(1)의 저벽(底壁)(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 저벽(1a)에는 이 개구부(10)와 연통하여, 아래쪽을 향해서 돌출하는 배기실(11)이 마련되어 있다. 이 배기실(11)은, 배기관(23)을 거쳐서 배기 장치(24)에 접속되어 있다.
챔버(1) 내에는 피 처리 기판인 실리콘 웨이퍼(이하, 단지「웨이퍼」라고 적는다)(W)를 수평으로 지지하기 위한 AlN 등의 세라믹으로 이루어지는 탑재대(2)가 마련되어 있다. 이 탑재대(2)는, 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장하는 원통 형상의 AlN 등의 세라믹으로 이루어지는 지지부재(3)에 의해 지지되어 있다. 탑재대(2)에는, 그 가장자리부를 커버하고, 웨이퍼(W)를 가이드하기 위한 커버링(4)이 마련되어 있다. 이 커버링(4)은, 예컨대 석영, AlN, Al2O3, SiN 등의 재질로 구성된 부재이다.
탑재대(2)에는 저항가열형 히터(5)가 매립되어 있고, 이 히터(5)는 히터 전원(5a)으로부터 급전되는 것에 의해 탑재대(2)를 가열하여, 그 열로 피 처리 기판인 웨이퍼(W)를 가열한다. 또한, 탑재대(2)에는, 열전쌍(TC)(6)이 설치되어 있고, 웨이퍼(W)의 가열온도를, 예컨대 실온으로부터 900℃까지의 범위에서 온도 제어가 가능하게 되어 있다. 탑재대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지핀(도시하지 않음)이 탑재대(2)의 표면에 대하여 돌출 및 함몰 가능하게 마련되어 있다.
챔버(1)의 내주(內周)에는, 석영으로 이루어지는 원통 형상의 라이너(7)가 마련되어, 챔버구성재료에 의한 금속오염을 방지하고 있다. 또한, 탑재대(2)의 외주측에는, 챔버(1) 내를 균일하게 배기하기 위한 다수의 관통개구(8a)를 구비한 배플 플레이트(8)가 고리형상으로 마련되어 있다. 이 배플 플레이트(8)는, 복수의 지주(9)에 의해 지지되어 있다.
챔버(1)의 측벽에는 고리형상을 이루는 가스도입부(15)가 마련되어 있고, 이 가스도입부(15)에는 가스 공급계(16a)가 접속되어 있다. 또한, 가스도입부는 노즐 형상 또는 샤워 형상으로 배치하여도 좋다. 가스 공급계(16a)는, 예컨대 Ar 가스 공급원(17a), O2 가스 공급원(18a) 및 H2 가스 공급원(19a)을 가지고 있고, Ar 가스, O2 가스 및 H2 가스가, 각각 가스라인(20)을 거쳐서 가스도입부(15)에 이르고, 가스도입부(15)로부터 챔버(1) 내에 도입된다. 가스라인(20)의 각각에는, 매스플로우컨트롤러(21) 및 그 전후의 개폐밸브(22)가 마련되어 있다. 또한, Ar 가스를 대신하여, 예컨대 Kr 가스, Xe 가스, He 가스 등의 희가스를 이용할 수도 있다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속진공 펌프를 포함하는 전술한 배기 장치(24)가 접속되어 있다. 그리고 이 배기 장치(24)를 작동시키는 것에 의해 챔버(1) 내의 가스가, 배플 플레이트(8)를 거쳐서 배기실(11)의 공간(11a) 내로 균일하게 배출되고, 배기관(23)을 거쳐서 배기된다. 이에 의해 챔버(1) 내는 소정의 진공도, 예컨대 0.133 Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는, 플라즈마 산화 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반출입을 행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부에는 고리 형상의 어퍼 플레이트(27)가 접합된다. 어퍼 플레이트(27)의 내주 하부는, 내측의 챔버 내 공간을 향해서 돌출하고, 고리 형상의 지지부(27a)를 형성하고 있다. 이 지지부(27a) 상에, 유전체, 예컨대 석영이나 Al2O3, AIN 등의 세라믹으로 이루어고, 마이크로파를 투과하는 마이크로파 투과판(28)이 밀봉 부재(29)를 통해 기밀하게 마련되어 있다. 따라서, 챔버(1) 내는 기밀하게 유지된다.
투과판(28)의 위쪽에는, 탑재대(2)와 대향하도록, 원판 형상의 평면안테나부재(31)가 마련되어 있다. 또한, 평면안테나부재의 형상은, 원판 형상에 한하지 않고, 예컨대 사각판 형상이라도 좋다. 이 평면안테나부재(31)는 챔버(1)의 측벽상단에 걸려 있다. 평면안테나부재(31)는, 예컨대 표면이 금 또는 은도금된 동판 또는 알루미늄판으로 이루어 지고, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파방사공(32)이 소정의 패턴으로 관통하여 형성된 구성으로 되어있다.
마이크로파방사공(32)은, 예컨대 도 2에 도시하는 바와 같이 긴 홈 형상을 이루고, 전형적으로는 인접하는 마이크로파방사공(32)끼리가「T」자 형상으로 배치되고, 이들 복수의 마이크로파방사공(32)이 동심원 형상으로 배치되어 있다. 마이크로파방사공(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정되고, 예컨대 마이크로파방사공(32)의 간격은, λg/4, λg/2 또는 λg가 되도록 배치된다. 또한, 도 2에 있어서, 동심원 형상으로 형성된 인접하는 마이크로파방사공(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파방사공(32)은, 원형 형상, 원호 형상 등의 다른 형상이어도 좋다. 또한, 마이크로파방사공(32)의 배치형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대, 나선 형상, 방사상으로 배치할 수도 있다.
이 평면안테나부재(31)의 상면에는, 진공보다도 큰 유전율을 가지는 지파재(遲波材)(33)가 마련되어 있다. 이 지파재(33)는, 진공 속에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 가지고 있다. 또한, 평면안테나부재(31)와 투과판(28)의 사이, 또한, 지파재(33)와 평면안테나부재(31)의 사이는, 각각 밀착시켜도 이간시켜도 좋지만, 밀착시키는 것이 바람직하다.
챔버(1)의 상면에는, 이들 평면안테나부재(31) 및 지파재(33)를 덮듯이, 예컨대 알루미늄이나 스테인리스강 등의 금속재로 이루어지는 쉴드덮개체(34)가 마련 되어 있다. 챔버(1)의 상면과 쉴드덮개체(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 쉴드덮개체(34)에는, 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통과시켜 흘리는 것에 의해, 쉴드덮개체(34), 지파재(33), 평면안테나부재(31), 투과판(28)을 냉각하게 되어 있다. 또한, 쉴드덮개체(34)는 접지되어 있다.
쉴드덮개체(34)의 위벽의 중앙에는, 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는, 매칭 회로(38)를 거쳐서 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다. 이에 의해, 마이크로파 발생 장치(39)에서 발생한, 예컨대 주파수 2.45 GHz의 마이크로파가 도파관(37)을 거쳐서 상기 평면안테나부재(31)에 전파되게 되어 있다. 마이크로파의 주파수로서는, 8.35 GHz, 1.98 GHz 등을 이용할 수도 있다.
도파관(37)은, 상기 쉴드덮개체(34)의 개구부(36)로부터 위쪽으로 연장하는 단면원형 형상의 동축도파관(37a)과, 이 동축도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평 방향으로 연장하는 직사각형 도파관(37b)을 가지고 있다. 직사각형 도파관(37b)과 동축도파관(37a) 사이의 모드 변환기(40)는, 직사각형 도파관(37b) 내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 가지고 있다. 동축도파관(37a)의 중심에는 내도체(內導體)(41)가 연장되어 있고, 내도체(41)는, 그 하단부에 있어서 평면안테나부재(31)의 중심에 접속 고정되어 있다. 이에 의해, 마이크로파는, 동축도파관(37a)의 내도체(41)를 거쳐서 평면안테나부재(31)로 방사상으로 효율적으로 균일하게 전파된다.
플라즈마 산화 처리 장치(100)의 각 구성부는, CPU를 구비한 프로세스 컨트 롤러(50)에 접속되어 제어되는 구성으로 되어있다. 프로세스 컨트롤러(50)에는, 공정 관리자가 플라즈마 산화 처리 장치(100)를 관리하기 위해서 커맨드의 입력조작 등을 행하는 키보드나, 플라즈마 산화 처리 장치(100)의 가동상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는, 플라즈마 산화 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라서, 유저 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 불러내어 프로세스 컨트롤러(50)에 실행시킴으로써 프로세스 컨트롤러(50)의 제어 하에서, 플라즈마 산화 처리 장치(100)에서 소망하는 처리가 행하여진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예컨대 CD-ROM, 하드디스크, 플렉시블디스크, 플래쉬 메모리 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예컨대 전용회선을 통해 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
이와 같이 구성된 RLSA 방식의 플라즈마 산화 처리 장치(100)에 있어서는, 웨이퍼(W)의 실리콘(다결정 실리콘 또는 단결정 실리콘)을 선택적으로 산화하여 실리콘 산화막을 형성하는 처리를 행할 수 있다. 이하, 그 순서에 대하여 설명한다.
우선, 게이트밸브(26)를 열어 반입출구(25)로부터 실리콘 표면 및 질화실리콘 표면을 가지는 웨이퍼(W)를 챔버(1) 내에 반입하고, 탑재대(2) 상에 탑재한다. 그리고, 가스 공급계(16a)의 Ar 가스 공급원(17a), O2 가스 공급원(18a) 및 H2 가스 공급원(19a)으로부터, Ar 가스, O2 가스 및 H2 가스를 소정의 유량으로 가스도입부(15)를 통해 챔버(1) 내에 도입한다.
구체적으로는, 예컨대 Ar 등의 희가스유량을 100～3000 mL/min(sccm), O2 가스유량을 5～500 mL/min(sccm), H2 가스유량을 5～500 mL/mm2(sccm)로 설정하고, 챔버 내를 400 Pa 이상(3 Torr 이상), 바람직하게는 400 Pa～1333 Pa(3 Torr～10 Torr)의 처리압력으로 조정하고, 웨이퍼(W)의 온도를 250～800℃, 바람직하게는 400～600℃ 정도로 가열한다. 이 때, 처리압력이 400 Pa 미만에서는, 플라즈마의 이온에너지, 이온밀도 및 전자온도가 비교적 높아지기 때문에, 후기의 실시예에 도시하는 바와 같이, 웨이퍼(W) 상에 이미 존재하는 실리콘 질화막(Si3N4)에 대한 실리콘의 산화의 선택성을 충분히 얻을 수 없다.
다음으로, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 거쳐 도파관(37)으로 이끌고, 직사각형 도파관(37b), 모드 변환기(40), 및 동축도파관(37a)을 순차적으로 통과시켜 내도체(41)를 통해 평면안테나부재(31)에 공급하고, 평면안테나부재(31)의 마이크로파방사공(32)으로부터 투과판(28)을 거쳐서 챔버(1) 내에 있어서의 웨이퍼(W)의 위쪽공간으로 방사시킨다. 마이크로파는, 직사각형 도파관(37b) 내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축도파관(37a) 내를 평면안테나부재(31)를 향해서 전파되어 간다. 이 때의 마이크로파 파워는, 예컨대 500～4000 W로 할 수 있다.
평면안테나부재(31)로부터 투과판(28)을 거쳐 챔버(1)에 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되고, Ar 가스, O2 가스 및 H2 가스가 플라즈마화한다. 또한, 이 경우 Ar 가스와 O2 가스만을 공급하여 플라즈마화하더라도 좋다. 이 산소함유 플라즈마는, 마이크로파가 평면안테나부재(31)의 다수의 마이크로파방사공(32)으로부터 방사되는 것에 의해, 대략 1×1010～5×1012/cm3의 고밀도이고, 또한 웨이퍼(W) 근방에서는, 대략 1.2 eV 이하의 저전자온도 플라즈마가 된다. 이러한 고압 상태에서 형성되는 고선택성 산소함유 플라즈마는, 이온 성분이 적기 때문에, 이온 등에 의한 플라즈마 대미지가 작은 것이다. 그리고 Ar/O2/H2 플라즈마 안의 활성종, 주로 O 래디컬의 양이 제어되고 있는 것에 의해, 질화실리콘을 산화하지 않고, 실리콘 안에 선택적으로 산소가 도입되어, 실리콘원자와 활성된 산소래디컬이 반응하여 실리콘 표면에 균일하게 SiO2 막이 형성된다.
본 실시형태에서는, 플라즈마 산화 처리 장치(100)를 이용하여, 실리콘(다결정 실리콘 또는 단결정 실리콘) 표면과 질화실리콘 표면을 가지는 웨이퍼(W)에 대하여, 플라즈마에 의해 산화 처리하여 실리콘 표면에 실리콘 산화막의 형성을 실행하는 플라즈마 처리에 있어서, 처리압력을 400 Pa 이상, 바람직하게는 400～1333 Pa로 하는 것에 의해, 고선택성플라즈마를 생성하여, 웨이퍼(W) 상에 존재하는 실리콘 질화막(Si3N4)에 대하여 높은 선택성을 가지고(즉, 실리콘 질화막을 산화시키지 않는 것이 바람직하다), 실리콘을 산화시킬 수 있다.
이상과 같이 하여, 질화실리콘 표면을 질화하지 않고, 단결정 실리콘이나 다결정 실리콘의 표면에, 양질의 실리콘 산화막을 높은 선택성을 가지고 형성할 수 있다. 따라서, 본 실시형태의 플라즈마 산화 처리 방법은, 각종 반도체 장치의 제조에 있어서, 실리콘 산화막을 형성하는 경우에 이용 가능하다.
다음으로, 본 발명의 선택적 플라즈마 산화 처리에 관한 실시예에 대하여 설명하겠다.
도 3a에 도시하는 바와 같이, Si 기판(110) 상에 패터닝된 질화실리콘(Si3N4)층(111)이 형성되어, 실리콘 표면과 질화실리콘 표면을 가지는 피 처리체에 대하여, 도 1의 플라즈마 산화 처리 장치(100)를 이용하여, 압력을 변화시켜 실리콘을 플라즈마 산화 처리했다. 도 3b는, 플라즈마 산화 처리 후의 Si 기판(110) 상에 형성된 SiO2 막(112)과, Si3N4 층(111) 표면에 형성된 SiON 막(113)을 나타내고 있다. 또한, 도 4a, 도 4b는, 플라즈마 산화 처리 후의 Si 기판(110) 상에 형성된 SiO2 막(112)의 막두께에 대한, Si3N4 층(111) 표면에 형성된 SiON 막(113)의 막두께의 비율을 조사한 결과를 나타내고 있다.
플라즈마 산화 처리의 조건으로서는, 처리 가스로서, Ar과 O2, 또는 Ar과 O2와 H2를 포함하는 가스계를 이용했다. H2/O2의 비율로서는, H2/O2=0이고 가스유량은 Ar/O2=1000/500 mL/min(sccm), H2/O2=0.5이고 가스유량은 Ar/O2/H2=1000/100/50 mL/min(sccm), H2/O2=2이고 가스유량은 Ar/O2/H2=1000/100/200 mL/min(sccm), H2/O2=3이고 가스유량은 Ar/O2/H2=1000/100/300 mL/min(sccm)로 했다.
처리압력은, 6.7 Pa(50 mTorr), 66.7 Pa(500 mTorr), 400 Pa(3 Torr), 666.6 Pa(5 Torr)로 했다. 처리온도는 400℃, 마이크로파 파워는 3.4 kW로 하고, 실리콘 기판 상에 4 nm의 두께의 실리콘 산화막을 형성할 수 있는 조건에서 플라즈마 산화 처리를 실시했다.
도 4a, 도 4b로부터, H2/O2 비율에 관계없이, 처리압력이 고압이 됨에 따라, Si 기판(110) 상의 SiO2 막(112)의 막두께에 대한 Si3N4 층(111)상의 SiON 막(113)의 막두께의 비율이 저하하고, 고선택성이 얻어지고 있는 것을 알 수 있다. 특히 처리 가스의 H2/O2비가 2 이상의 경우에는, 처리압력이 400 Pa를 상회하면, Si 기판(110) 상의 SiO2 막(112)의 막두께에 대한 Si3N4 층(111) 상의 SiON 막(113)의 막두께의 비율이 20%를 하회하여, 웨이퍼(W) 상의 실리콘은 산화시키지만, Si3N4 층(111)은 거의 산화시키지 않는 처리가 가능해지는 것이 표시되었다. 따라서, 처리 가스로서 Ar과 O2와 H2를 이용하는 것이 바람직하고, 400 Pa 이상의 처리압력에서 H2/O2비를 1.5 이상으로 하는 것이 보다 바람직하고, 2 이상으로 하는 것이 바람직한 것이 확인되었다. 또한, 처리 가스로서 Ar과 O2만을 이용하면, 처리압력이 높 아짐에 따라서 산화레이트가 저하하고, 실용상 충분한 두께로 성막을 할 수 없게 되기 때문에 수소를 병용하는 것이 바람직하다.
또한, 데이터는 나타내지 않지만, 열산화 처리에 있어서도, Si3N4 층(111)은 거의 산화되지 않고 실리콘을 산화하는 것이 가능하다. 그러나, 열산화 처리의 경우에는, 900℃ 이상의 고온에서 실행되기 때문에 서멀 버짓(thermal budget)이 커짐과 동시에, 열응력에 의해 웨이퍼(W)(Si 기판)에 왜곡 등이 발생하는 등의 문제가 있어, 400℃ 정도의 낮은 온도에서 선택적으로 산화 처리를 실행하는 것이 가능한 본 발명의 선택적 플라즈마 산화 처리가 유리하다.
다음으로, 본 발명의 플라즈마 산화 처리의 바람직한 적용례에 대하여, 도 5a 및 도 5b를 참조하면서 설명한다. 여기서는, 트랜지스터의 메탈 게이트 전극 형성에 있어서의 풀 실리사이드화 프로세스에 있어서 본 실시형태의 플라즈마 산화 처리 방법을 적용한 예를 설명한다. 풀 실리사이드화 프로세스는, 실리사이드 게이트 전극을 형성하는 방법이며, 게이트 전극으로서 금속을 퇴적하는 대신에, 다결정 실리콘을 퇴적하여, 에칭 등에 의해 전극 형상을 형성한 후에, 상부로부터 금속을 확산시켜 게이트 절연막 경계면까지 실리사이드화 반응을 일으키게 하는 방법이다.
도 5a에 나타내는 대로, Si 기판(201) 상에는, 게이트 절연막(202), 폴리 실리콘층(203), 및 Si3N4 막(204)이 이 순서대로 적층되고, 또한 절연층의 사이드월(206)가 형성되어 있다. 풀 실리사이드화를 행할 때는, Si3N4 막(204)을 웨트 에칭 또는 드라이 에칭에 의해 선택적으로 제거하고, 폴리 실리콘층(203) 상에 Ni 등의 메탈을 확산하여 실리사이드화한다.
도 5a에 나타내는 바와 같은 게이트 구조(200)를 바탕으로, 메탈 게이트 전극을 형성하는 과정에서는, 플라즈마 산화 처리 장치(100)를 이용하여 인접하는 게이트 구조(200)의 사이에, 희생막으로서의 SiO2 막(207)을, 플라즈마 산화 처리하여 형성한다. 그런데, 게이트 구조(200)를 형성한 후에 플라즈마 산화 처리를 하기 때문에, 보호막(Cap 막)인 Si3N4 막(204)이 산화되고, 도 5b에 도시하는 바와 같이 표면에 SiON 막(205)이 형성되어 버린다.
Si3N4 막(204)은, 풀 실리사이드화 전에 제거할 필요가 있지만, Si3N4 막(204)이 산화되어 표면에 SiON 막(205)이 형성되어 버리면, 예컨대 열인산용액을 이용하는 웨트 에칭 등의 방법으로 SiN 막(204)을 제거하는 것이 곤란하게 된다. 또한, 풀 실리사이드화 전에, 예컨대 불산(hydrofluoric acid)을 이용하는 웨트 에칭으로 SiON 막(205)을 제거하려고 하면, 모처럼 플라즈마 산화 처리에 의해 형성한 SiO2 막(207)도 에칭되어 제거 혹은 막두께가 감소해 버릴 우려가 있다.
이상과 같은 이유 때문에, 플라즈마 산화 처리 장치(100)를 이용하여 질화규소와 실리콘이 노출된 기판의 Si 표면에 SiO2 막(207)을 형성하는 경우에는, 가능한 한 Si3N4 막(204)이 산화되지 않는 조건에서 Si 기판(201)을 산화하는 것이 바람직하다. 본 발명의 플라즈마 산화 처리 방법에 의하면, 플라즈마 산화 처리 장치(100)를 이용하여 처리압력을 예컨대 400 Pa 이상으로 제어하는 것에 의해, 도 4a에 나타낸 바와 같이 Si 기판(201)과 Si3N4 막(204)의 산화(34)비율을 높은 선택성으로 제어할 수 있기 때문에, Si 기판(201)은 산화하지만, Si3N4 막(204)은 거의 산화하지 않는 처리가 가능하게 된다. 구체적으로는, SiO2 막(207)의 막두께에 대한 SiON 막(205)의 막두께의 비율이 20% 이하의 고선택 산화 처리가 가능하고, 바람직하게는 H2/O2비가 3 이상에 있어서 동비율을 10% 이하로 할 수 있다. 따라서, 본 발명의 플라즈마 산화 처리 방법은, 풀 실리사이드화 프로세스에 있어서, Si3N4 막은 산화하지 않고 SiO2 막을 선택적으로 형성할 때에 유리하게 이용할 수 있다.
도 6은, 실리콘 산화막에 대하여 실리콘에 선택적인 질화 처리를 하는 본 발명의 선택적 플라즈마 처리 방법에 적합하게 이용 가능한 플라즈마 질화 처리 장치(101)의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 질화 처리 장치(101)는, 처리 가스의 공급계가 다른 점 이외에는 도 1의 플라즈마 산화 처리 장치(100)와 동일한 구성이기 때문에, 차이점에 대해서만 설명을 하고, 동일한 구성에 대해서는 같은 부호를 부여하여 설명을 생략한다.
플라즈마 질화 처리 장치(101)에 있어서, 가스 공급계(16b)는, 예컨대 Ar 가스 공급원(17b) 및 N2 가스 공급원(18b)을 가지고 있고, Ar 가스 및 N2 가스가, 각각 가스 라인(20)을 통해 가스도입부(15)에 이르고, 가스도입부(15)로부터 챔버(1) 내에 도입된다. 가스라인(20)의 각각에는, 매스플로우컨트롤러(21) 및 그 전후의 개폐밸브(22)가 마련되어 있다. 또한, 플라즈마 질화 처리 장치(101)에 있어서는, Ar 가스 대신에, 예컨대 Kr 가스, Xe 가스, He 가스 등의 희가스를 이용할 수 있다. 또한, N2 가스 대신에, 예컨대 NH3 가스, N2와 H2의 혼합 가스, 히드라진 등의 질소 함유 가스를 이용할 수 있다.
본 발명 방법에서 사용하는 RLSA 방식의 플라즈마 질화 처리 장치(101)에 있어서는, 웨이퍼(W)의 실리콘(다결정 실리콘 또는 단결정 실리콘) 표면과 산화실리콘 표면에 대하여, 산화실리콘 표면을 질화하지 않고, 실리콘 표면을 선택적으로 질화하여 실리콘 질화막을 형성하는 처리를 할 수 있다. 이하, 그 순서에 대하여 설명한다.
우선, 게이트밸브(26)를 열어 반입출구(25)로부터 실리콘 표면 및 산화실리콘 표면을 가지는 웨이퍼(W)를 챔버(1) 내에 반입하고, 탑재대(2) 상에 탑재한다. 그리고, 가스 공급계(16b)의 Ar 가스 공급원(17b) 및 N2 가스 공급원(18b)으로부터, Ar 가스 및 N2 가스를 소정의 유량으로 가스도입부(15)를 통해 챔버(1) 내에 도입한다.
구체적으로는, 예컨대 Ar 등의 희가스유량을 100～3000 mL/min(sccm), N2 가스유량을 5～500 mL/min(sccm)으로 설정하고, 챔버 내를 400 Pa 이상(3 Torr 이상), 바람직하게는 400 Pa～1333 Pa(3 Torr～10 Torr)의 처리압력으로 조정하고, 웨이퍼(W)의 온도를 250～800℃, 바람직하게는 400～600℃ 정도로 가열한다. 이 때, 처리압력이 400 Pa 미만의 저압에서는, 후기의 실시예에 도시하는 바와 같이, 이온 에너지, 이온밀도 및 전자온도가 비교적 높아지기 때문에, 웨이퍼(W) 상에 이미 존재하는 실리콘 산화막(SiO2)에 대한 실리콘에의 질화의 선택성을 충분히 얻을 수 없다.
다음으로, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 거쳐 도파관(37)으로 이끌고, 직사각형 도파관(37b), 모드 변환기(40), 및 동축도파관(37a)을 순차적으로 통과시켜 내도체(41)를 통해 평면안테나부재(31)에 공급하고, 평면안테나부재(31)의 마이크로파방사공(32)으로부터 투과판(28)을 거쳐서 챔버(1) 내에 있어서의 웨이퍼(W)의 위쪽공간으로 방사시킨다. 마이크로파는, 직사각형 도파관(37b) 내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축도파관(37a) 내를 평면안테나부재(31)를 향해서 전파되어 간다. 이 때의 마이크로파 파워는, 예컨대 500～4000 W로 할 수 있다.
평면안테나부재(31)로부터 투과판(28)을 거쳐 챔버(1)에 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되고, Ar 가스 및 N2 가스가 플라즈마화한다. 이 질소 함유 플라즈마는, 마이크로파가 평면안테나부재(31)의 다수의 마이크로파방사공(32)으로부터 방사되는 것에 의해, 대략 1×1010～5×1012/cm3의 고밀도이고, 또한 웨이퍼(W) 근방에서는, 대략 1.2 eV 이하의 저전자온도 플라즈마가 된다. 이러한 고압 상태에서 형성되는 고선택성의 질소 함유 플라즈마는, 이온 성분이 적고 이온에너지가 작기 때문에, 이온 등에 의한 플라즈마 대미지가 작은 것이다. 그리고, Ar/N2 플라즈마 안의 활성종, 주로 N 래디컬의 양을 제어하는 것에 의해, 산화실리콘을 질화하지 않고 선택적으로 실리콘 안에 질소가 도입되어, 실리콘 표면에 균일하게 Si3N4 막(34)이 형성된다.
본 실시형태에서는, 플라즈마 질화 처리 장치(101)를 이용하여, 실리콘(다결정 실리콘 또는 단결정 실리콘) 표면과 산화실리콘 표면을 가지는 웨이퍼(W)를 플라즈마에 의해 질화 처리하여 실리콘 표면에 실리콘 질화막의 형성을 실행하는 플라즈마 처리에 있어서, 처리압력을 400 Pa 이상, 바람직하게는 400～1333 Pa로 하는 것에 의해, 고선택성 플라즈마를 생성하여 웨이퍼(W) 상에 존재하는 실리콘 산화막(SiO2)에 대하여 높은 선택성을 가지고(즉, 실리콘 산화막을 거의 질화시키지 않고), 실리콘을 질화시킬 수 있다.
이상과 같이 하여, 산화실리콘 표면을 산화하지 않고, 단결정 실리콘이나 다결정 실리콘의 표면에, 양질의 실리콘 질화막을 높은 선택성을 가지고 형성할 수 있다. 따라서, 본 실시형태의 플라즈마 질화 처리 방법은, 각종 반도체 장치의 제조에 있어서, 실리콘 질화막을 형성하는 경우에 이용 가능하다.
다음으로, 도 6에 나타내는 플라즈마 질화 처리 장치(101)를 이용하여, WVG(Water Vapor Generator) 장치를 이용하여 열산화 처리하는 것에 의해 형성한 SiO2 막(막두께 4nm)에 대하여, 압력을 변화시켜 플라즈마 질화 처리를 실시했다. 그 결과를 도 7a에 나타낸다. 도 7a의 종축은, 플라즈마 질화 처리 후의 열 산화막 안의 N 도스량을 나타내고, 횡축은, 실리콘 기판 상의 질화막두께(굴절율 2.0)를 나타내고 있다.
본 시험에서는, 처리 가스로서, Ar과 N2를 포함하는 가스계를 이용했다. 처리 가스의 비율은, Ar/N2=1000/100 mL/min(sccm)으로 했다. 처리압력은, 6.7 Pa(50 mTorr), 133.3 Pa(1 Torr) 또는 400 Pa(3 Torr)으로 했다. 처리온도는 400℃ 또는 600℃, 마이크로파 파워는 3.4 kW로 했다.
도 7a에 의해, 처리압력 400 Pa의 경우는, 플라즈마 질화 처리의 처리온도에 관계없이, 동압력이 6.7 Pa나 133.3 Pa일 때와 비교해서, SiO2 막 안의 N 도스량이 적은 것이 표시되었다. 또한, 이 경향은, 질화막 두께의 증가에 따라 현저해졌다. 이것에 의해, 플라즈마 질화 처리 장치(101)를 이용하여 질화 처리를 할 때에, 400 Pa 이상의 고압 조건을 채용하는 것에 의해, 웨이퍼 상에 존재하는 SiO2 막으로의 N의 도입을 억제할 수 있는 것을 알 수 있었다.
다음으로, 도 6에 나타내는 플라즈마 질화 처리 장치(101)를 이용하여, SiO2 막에 대하여, 처리 가스유량 및 압력을 변화시켜 플라즈마 질화 처리를 실시했다. 그 결과를 도 7b에 나타낸다. 도 7b의 종축은, 플라즈마 질화 처리 후의 열 산화막 안의 N2 도스량을 나타내고, 횡축은, 전(全) 처리 가스안의 N2 유량비율(%)을 나타내고 있다.
본 시험에서는, 처리 가스로서, Ar 과 N을 포함하는 가스계를 이용했다. 처리 가스의 비율은, Ar/N=1152/48 mL/min(sccm), 1000/200 mL/min(sccm) 또는 900/300 mL/min(sccm)으로 했다. 처리압력은, 13.3 Pa, 26.7 Pa, 400 Pa, 533 Pa 또는 800 Pa로 했다. 처리온도는 400℃ 또는 500℃로, 마이크로파 파워는 2.0 kW로 했다.
도 7b에 의해, 처리 가스 안의 N 비율이 높은 쪽이 SiO2 막 안으로의 N 도스량이 낮아져, 선택성을 높게 할 수 있는 것을 알 수 있다. 특히 N 도스량을 3×1015(atoms/cm2) 이하로 하기 위해서는, 처리 가스 안의 N2 유량비율을 8% 이상 50% 이하로 하는 것이 바람직하다.
다음으로, 본 발명의 플라즈마 질화 처리가 바람직한 적용예에 대하여, 도 8a～도 8c를 참조하면서 설명한다. 도 8a～도 8c는, 실리콘 표면과 실리콘 산화막 표면을 가지는 피 처리체에 대하여, 플라즈마 질화 처리를 행하는 공정을 도시한 도면이다. 도 8a에 도시하는 바와 같이, Si 기판(210) 상에는, 실리콘 산화막(SiO2)(211)이 형성되고, 그 위에 패터닝된 폴리 실리콘층(212)이 형성되어 있다.
도 8b는, 도 6에 나타내는 것과 동일한 구성의 플라즈마 질화 처리 장치(101)를 이용하여, 폴리 실리콘층(212)의 표면에 플라즈마 질화 처리를 하고 있는 모양을 나타내고 있다. 플라즈마 질화 처리에 의해서, 도 8c에 도시하는 바와 같이, 폴리 실리콘층(212)의 표면에는 실리콘 질화막(Si3N4)(213)이 형성된다. 그런데, 종래의 플라즈마 질화 처리 방법에서는, 이온에너지가 높은 플라즈마로 질화되기 때문에, 실리콘 산화막(211)의 표면이 질화되어 SiON 막(214)이 형성되어 버린 다. 이 SiON 막(214)의 형성을 가능한 한 피하기 위해서는, 폴리 실리콘층(212)만을 선택적으로 질화하고, 실리콘 산화막(211)을 질화하지 않는 조건에서 질화 처리를 하는 것이 바람직하다.
그래서, 플라즈마 질화 처리 장치(101)를 사용하여, 본 발명의 플라즈마 질화 처리 방법을 실시하고, 폴리 실리콘층(212)의 표면에 형성된 Si3N4 막(213)의 막두께와, 실리콘산화막(211) 표면에 형성된 SiON 막(214)의 막두께를 비교했다. 이 시험에서는, 처리 가스로서 Ar과 N2를 유량비(Ar/N2)=1000/100 mL/min(sccm)로 이용하고, 처리압력은 6.7 Pa(50 mTorr) 또는 400 Pa(3 Torr)로 했다. 처리온도는 400℃, 마이크로파 파워는 3.4 kW로 했다.
처리압력이 6.7 Pa의 저압 처리의 경우는, 폴리 실리콘층(212) 표면의 Si3N4 막(213)의 막두께는 1.6 nm 이었던 데 반하여, 실리콘 산화막(211) 표면의 SiON 막(214)의 막두께는 1.3 nm이었다. 이에 반하여, 처리압력이 400 Pa의 고압 처리의 경우는, 폴리 실리콘층(212) 표면의 Si3N4 막(213)의 막두께는, 마찬가지로 1.6 nm이었던 것에 반하여, 실리콘 산화막(211) 표면의 SiON 막(214)의 막두께는 0.4 nm이었다. Si3N4 막(213)의 막두께(34)에 대한 SiON 막(214)의 막두께의 비율은, 처리압력이 6.7 Pa의 경우는 약 81%이며, 처리압력이 400 Pa의 경우는 약 25%가 되었다. 이 결과로부터, 처리압력이 높은 쪽이 폴리 실리콘층(212)을 선택적으로 질화 처리할 수 있는 것이 확인되었다. 특히 400 Pa～1333 Pa의 처리압력에서는, Si3N4 막(213)의 막두께에 대한 SiON 막(214)의 막두께의 비율을 25% 이하로 억제할 수 있기 때문에, 높은 선택성을 가지고 우세적으로 폴리 실리콘층(212)을 질화 처리할 수 있는 것이 표시되었다. 또한, 전 가스유량에 대한 N2의 유량비는, 0.08 이상 0.5 이하로 하는 것이 바람직하다.
본 발명의 플라즈마 질화 처리 방법에 의하면, 플라즈마 질화 처리 장치(101)를 이용하여 처리압력을 예컨대 고압의 400 Pa～1333 Pa로 제어하는 것에 의해, 폴리 실리콘층(212)과 실리콘 산화막(211)(SiO2)의 질화비율을 제어할 수 있기 때문에, 폴리 실리콘층(212)은 산화하지만, 실리콘 산화막(211)은 거의 질화하지 않는 처리가 가능하게 된다. 구체적으로는, 형성되는 Si3N4 막(213)의 막두께에 대한 SiON 막(214)의 막두께의 비율을, 25% 이하로 하는 것이 가능하고, 바람직하게는 10% 이하로 할 수 있다. 따라서, 본 발명의 플라즈마 질화 처리 방법은, 반도체디바이스의 질화 프로세스에 있어서, Si3N4 막(213)을 선택적으로 형성할 때에 유리하게 이용할 수 있다.
이상과 같이, 플라즈마 산화 처리 장치(100)를 이용하는 플라즈마 처리 또는 플라즈마 질화 처리 장치(101)를 이용하는 플라즈마 처리 시에, 처리압력을 400 Pa 이상, 바람직하게는 400 Pa～1333 Pa로 하는 것에 의해, 표면에 실리콘과, 질화실리콘(Si3N4)층 혹은 산화실리콘(SiO2)층이 노출된 기판(웨이퍼(W))에 대하여, 산화 처리 또는 질화 처리에 의해, 질화실리콘을 산화하지 않고, 또는, 산화실리콘을 질화하지 않고, 높은 선택성을 가지고 실리콘을 우세적으로 산화 처리 또는 질화 처리하는 것이 가능하게 된다. 이러한 선택적 플라즈마 처리가 가능하게 되는 이유로서, 처리압력을 제어하는 것에 의해, 플라즈마의 이온에너지를 저감할 수 있는 것을 들 수 있다.
도 9에, 플라즈마의 이온에너지와 처리압력의 관계를 측정한 결과를 나타낸다. 이 시험에서는, 직경 300 mm의 평면안테나부재(31)를 구비한 플라즈마 질화 처리 장치(101)에 있어서, 처리 가스로서 Ar과 N2를 유량비(Ar/N2)=1000/40으로 이용하여, 마이크로파 파워 2 kW로 질소 함유 플라즈마를 생성시켰다. 도 9로부터, 압력과 이온에너지의 사이에는 명확하게 상관관계가 있고, 압력에 반비례하여 이온에너지가 저하하는 것을 알 수 있다.
플라즈마를 이용하여 실리콘을 산화 처리 또는 질화 처리하는 경우에는, Si-Si 결합의 결합에너지(2.3 eV)를 넘는 에너지를 공급하는 것이 필요하게 된다. 플라즈마 산화 처리나 플라즈마 질화 처리의 경우, 이 에너지는 플라즈마의 이온에너지로서 공급된다. 한편, Si-O 결합의 결합에너지는 4.6 eV이며, Si-N 결합의 결합에너지는 3.5 eV이다.
따라서, 플라즈마의 이온에너지가 3.5 eV를 넘는 플라즈마 산화 처리에서는, 실리콘이 산화되는 것뿐만 아니라, 웨이퍼(W) 상에 존재하고 있는 Si-N 결합도 절단되어 Si-O 결합이 형성된다. 즉, Si3N4 막이 산화되어 SiON 막이 형성되어 버린다. 그러나, 플라즈마의 이온에너지가 3.5 eV 미만이면, Si3N4 막의 산화는 일어나 기 어렵고, 실리콘이 선택적으로 산화된다.
또한, 플라즈마의 이온에너지가 4.6 eV를 넘는 플라즈마 질화 처리에서는, 실리콘이 질화되는 것뿐만 아니라, 웨이퍼(W) 상에 존재하고 있는 Si-0 결합도 절단되어 Si-N 결합이 생성된다. 즉, SiO2 막이 질화되어 SiON 막이 형성되어 버린다. 그러나, 플라즈마의 이온에너지가 4.6 eV 미만이면, SiO2 막의 질화는 일어나기 어렵고, 실리콘이 선택적으로 질화된다.
이와 같이 본 발명에서는, 플라즈마 처리 시의 처리압력을 조정하는 것에 의해, 플라즈마의 이온에너지와 래디컬의 양을 제어하여, 높은 선택성을 갖고 실리콘을 선택적으로 산화 처리 또는 질화 처리할 수 있다. 그리고, 복수의 슬롯(마이크로파방사공(32))을 가지는 평면안테나부재(31)로 마이크로파를 도입하여 플라즈마를 여기시키는 방식의 플라즈마 산화 처리 장치(100) 및 플라즈마 질화 처리 장치(101)에서는, 기판(웨이퍼(W)) 근방의 플라즈마의 전자온도가 낮고, 압력에 의한 이온에너지의 제어성이 우수하기 때문에, 본 발명의 선택적 플라즈마 처리에 있어서 특히 유리하게 이용할 수 있다.
도 10a～도 10d 및 도 11a～도 11d는, 본 발명의 선택적 플라즈마 처리 방법의 다른 별도의 실시형태를 나타내고 있다.
도 10a～도 10d는, 본 발명의 선택적 플라즈마 처리를, 실리콘 기판에 형성한 트렌치의 내벽 산화막을 형성할 때에 적용한 예이다. 도 10a에 도시하는 바와 같이, 실리콘 기판(220) 상에는, 실리콘 산화막(221)이 형성되고, 그 위에, 예를 들면 열 CVD법에 의해 퇴적된 실리콘 질화막(222)이 형성되어 있다. 다음으로, 실리콘 질화막(222) 상에 레지스트(도시하지 않음)를 도포하고, 포토리소그래피(photolithography) 기술에 의해 노광, 현상(現像)하여 레지스트를 패터닝하고, 소자분리 영역 패턴에 대응한 개구를 가지는 레지스트 패턴을 형성한 후, 이 레지스트 패턴을 마스크로서 이방성 에칭을 하는 것에 의해, 도 10b에 도시하는 바와 같이, 실리콘 질화막(222)을 패터닝한다. 또한, 레지스트 패턴은 제거한다.
다음으로, 실리콘 질화막(222)을 마스크로서, 실리콘 산화막(221) 및 실리콘 기판(220)을 에칭하여, 도 10c에 도시하는 바와 같이, 트렌치(223)를 형성한다. 그리고, 이 트렌치(223)의 내벽면에, 플라즈마 산화 처리 장치(100)를 이용하여, 상기와 동일한 본 발명의 처리 조건에서 플라즈마 산화 처리를 한다. 이 때, 처리압력을 제어하는 것에 의해, 트렌치(223) 내에 노출한 실리콘은 산화되지만, 실리콘 질화막(222)은 산화되지 않는 선택적 플라즈마 산화 처리가 가능하게 된다. 이에 의해, 도 10d에 도시하는 바와 같이, 트렌치(223) 내에만 선택적으로 실리콘 산화막(224)을 형성할 수 있다. 또한, 산화 처리 후에, 실리콘 산화막(224) 표면을 질화 처리하여, 산(酸)질화막으로 하여도 좋다.
도 11a～도 11d는, 본 발명의 선택적 플라즈마 처리를, 실리콘 기판에 형성한 트렌치의 내벽 산화막을 형성할 때에 적용한 별도의 예를 나타내고 있다. 우선, 도 11a에 도시하는 바와 같이, 실리콘 기판(230)을 열산화하는 것에 의해, 그 위에 실리콘 산화막(SiO2)(231)이 형성된다. 다음으로, CVD(화학기상성장;Chemical Vapor Deposition) 장치를 이용하는 것에 의해, 실리콘 산화막(231)의 위에, 폴리 실리콘층(232)을 형성한 후, 또한, 그 위에, 질화실리콘(Si3N4)층(233)이 형성된다.
다음으로, 도시하지 않는 레지스트를 질화실리콘층(233)의 위에 도포한 후, 포토리소그래피기술에 의해 레지스트를 패터닝하여, 레지스트 마스크(도시하지 않음)를 형성한다. 이 레지스트 마스크를 마스크로서 이용하여, 이방성 에칭을 실행하는 것에 의해, 도 11b와 같이, 질화실리콘층(233)이 패터닝된다.
계속해서, 레지스트 마스크를 제거한 후, 패터닝된 질화실리콘층(233)을 하드 마스크로서 이용하여, 반응성 이온 에칭을 실행하는 것에 의해, 폴리 실리콘층(232)과 실리콘 산화막(231)을, 실리콘 기판(230)이 노출할 때까지 제거하고, 또한, 반응성 이온 에칭을 실행하는 것에 의해, 실리콘 기판(230)에 트렌치(224)를 형성한다.
다음으로, 도 11c에 도시하는 바와 같이, 도 1의 플라즈마 산화 처리 장치(100)를 이용하여 트렌치(224)의 내벽면을 상기와 동일한 본 발명의 처리 조건에서 플라즈마 산화 처리한다. 이 때, 처리압력을 제어하는 것에 의해, 트렌치(224) 내에 노출한 실리콘 및 폴리 실리콘층(232)의 노출면은 산화되지만, 실리콘 질화막(233)은 산화되지 않는 선택적 플라즈마 산화 처리가 가능하게 된다. 이에 의해, 도 11d에 도시하는 바와 같이, 트렌치(224) 내 및 폴리 실리콘층(232)에만 선택적으로 실리콘 산화막(225)을 형성할 수 있다. 또한, 산화 처리 후에, 실리콘 산화막(225) 표면을 질화 처리하여, 산질화막으로 하여도 좋다.
이상, 본 발명의 실시형태를 설명했만, 본 발명은 상기 실시형태에 제약되지 않고, 여러가지 변형이 가능하다.
예를 들면, 상기 실시형태에서는 RLSA 방식의 플라즈마 산화 처리 장치(100) 및 플라즈마 질화 처리 장치(101)를 이용했지만, 예컨대 리모트 플라즈마방식, ICP 플라즈마방식, ECR 플라즈마방식, 표면 반사파 플라즈마방식, 마그네트론 플라즈마방식 등의 플라즈마 처리 장치이더라도 좋다. 또한, 이들 플라즈마방식에서는 이온에너지가 크기 때문에, 펄스 형상 플라즈마나 플라즈마 차폐판(遮蔽板)을 이용하여 이온에너지를 저감한 플라즈마를 이용하는 것이 바람직하다.
또한, 상기 실시형태에서는 피 처리체로서 반도체 웨이퍼에 대하여 산화 처리와 질화 처리를 행하는 예를 들었지만, 이에 한하는 것이 아니고, 예컨대 피 처리체가 액정 표시 디스플레이(LCD)에 대표되는 플랫 패널 디스플레이(FPD)용의 유리 기판인 경우에도 응용 가능하고, 또한 피 처리체가 화합물 반도체 등인 경우에도 응용할 수 있다.
본 발명의 선택적 플라즈마 처리 방법은, 각종 반도체 장치의 제조과정에 있어서 적합하게 이용 가능하다.

Claims (21)

  1. 플라즈마 처리 장치의 처리실 내에서, 표면에 실리콘과 질화실리콘층을 가지는 피처리 기판에 대하여, Ar 가스와 O2 가스와 H2 가스의 플라즈마를 작용시켜 상기 질화실리콘층에 대하여 상기 실리콘을 선택적으로 산화 처리하여, 실리콘 산화막을 형성하는 플라즈마 처리 방법으로서,
    상기 산화 처리는, 그 처리압력을 400 Pa～1333 Pa로 하고, 상기 H2/O2비를 1.5 이상으로 해서 행하고,
    상기 산화 처리에 의해 형성되는 상기 실리콘 산화막의 막두께에 대하여, 상기 질화실리콘층 안에 형성되는 실리콘 산질화막의 막두께의 비율이, 20% 이하로 되도록 실리콘을 선택적으로 산화 처리하는 것을 특징으로 하는
    플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 Ar 가스와 O2 가스와 H2 가스의 플라즈마는, 복수의 슬롯을 가지는 평면안테나로 상기 처리실 내에 마이크로파를 도입하여 형성되는 마이크로파 여기 고밀도 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
  3. 삭제
  4. 삭제
  5. 플라즈마 처리 장치의 처리실 내에서, 실리콘 노출면과 질화실리콘 노출면을 가지는 피처리 기판에 대하여, Ar 가스와 O2 가스와 H2 가스를 이용하여 그 처리 압력이 400 Pa～1333 Pa에서, 상기 H2/O2비를 1.5 이상으로 해서 생성한 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 산화막의 막두께에 대하여, 상기 질화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 20% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 선택적으로 산화 처리하는 것을 특징으로 하는
    플라즈마 처리 방법.
  6. 플라즈마 처리 장치의 처리실 내에서, 표면에 실리콘과 산화실리콘층을 가지는 피처리 기판에 대하여, Ar 가스와 질소 함유 가스의 플라즈마를 작용시켜 상기 산화실리콘층에 대하여 상기 실리콘을 선택적으로 질화 처리하여, 실리콘 질화막을 형성하는 플라즈마 처리 방법으로서,
    상기 질화 처리는, 그 처리압력을 400 Pa～1333 Pa에서 행하고,
    상기 질화 처리에 의해 형성되는 상기 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘층 안에 형성되는 실리콘 산질화막의 막두께의 비율이, 25% 이하로 되도록 실리콘을 선택적으로 질화 처리하는 것을 특징으로 하는
    플라즈마 처리 방법.
  7. 제 6 항에 있어서,
    상기 Ar 가스와 질소 함유 가스의 플라즈마는, 복수의 슬롯을 가지는 평면안테나로 상기 처리실내에 마이크로파를 도입하여 형성되는 마이크로파 여기 고밀도 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
  8. 삭제
  9. 삭제
  10. 플라즈마 처리 장치의 처리실 내에서, 실리콘 노출면과 산화실리콘 노출면을 가지는 피처리 기판에 대하여, Ar 가스와 질소 함유 가스를 이용하여 그 처리 압력을 400 Pa～1333 Pa에서 생성한 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 25% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 선택적으로 질화 처리하는
    플라즈마 처리 방법.
  11. 삭제
  12. 실리콘 노출면과 산화실리콘 노출면을 가지는 피처리 기판을 반입하는 챔버와,
    상기 챔버 내에 마련되고, 상기 피처리 기판을 지지하여 가열하는 탑재대와,
    상기 챔버 내에 Ar 가스와 질소 함유 가스를 공급하는 가스 도입부와,
    상기 챔버 내에 상기 Ar 가스와 질소 함유 가스의 플라즈마를 생성하는 플라즈마 생성 수단과,
    상기 챔버 내를 배기하는 배기 장치가 접속하는 배기관과,
    상기 챔버 내에, 상기 가스 도입부로부터 Ar 가스와 질소 함유 가스를 공급하고, 처리 압력을 400 Pa～1333 Pa로 하여, 상기 플라즈마 생성 수단에 의해 상기 Ar 가스와 질소 함유 가스의 플라즈마를 생성하고, 상기 실리콘 노출면과 산화실리콘 노출면을 가지는 피처리 기판에 대하여 상기 Ar 가스와 질소 함유 가스의 플라즈마를 작용시키는 것에 의해, 상기 실리콘 노출면에 형성되는 실리콘 질화막의 막두께에 대하여, 상기 산화실리콘 노출면에 형성되는 실리콘 산질화막의 막두께의 비율이 25% 이하가 되도록, 상기 실리콘 노출면의 실리콘을 선택적으로 질화 처리가 행해지도록 제어하는 제어부
    를 구비한 것을 특징으로 하는 플라즈마 처리 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 12 항에 있어서,
    상기 플라즈마 생성 수단은, 상기 챔버 내에 마이크로파를 도입하는 복수의 슬롯을 가지는 평면 안테나를 갖는 것을 특징으로 하는 플라즈마 처리 장치.
  18. 제 1 항 또는 제 5 항에 있어서,
    상기 Ar 가스 유량은 100～3000㎖/min, 상기 O2 가스 유량은 5～500㎖/min, 상기 H2 가스 유량은 5～500㎖/min의 범위로 설정되는 것을 특징으로 하는 플라즈마 처리 방법.
  19. 제 7 항 또는 제 10 항에 있어서,
    상기 질소 함유 가스는 N2 가스이며, 상기 Ar 가스 유량은 100～3000㎖/min, 상기 N2 가스 유량은 5～500㎖/min의 범위로 설정되는 것을 특징으로 하는 플라즈마 처리 방법.
  20. 제 7 항 또는 제 10 항에 있어서,
    상기 질소 함유 가스는, N2 가스, NH3 가스, N2와 H2의 혼합 가스 및 히드라진 중 적어도 하나인 것을 특징으로 하는 플라즈마 처리 방법.
  21. 제 7 항 또는 제 10 항에 있어서,
    상기 질소 함유 가스는 N2 가스이며, 상기 Ar 가스 중의 상기 N2 가스의 유량 비율은, 8% 이상 50% 이하인 것을 특징으로 하는 플라즈마 처리 방법.
KR1020087006948A 2005-09-22 2006-09-21 플라즈마 처리 방법 및 장치 Expired - Fee Related KR101163816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005275874 2005-09-22
JPJP-P-2005-00275874 2005-09-22
PCT/JP2006/318730 WO2007034871A1 (ja) 2005-09-22 2006-09-21 選択的プラズマ処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014602A Division KR101172997B1 (ko) 2005-09-22 2006-09-21 플라즈마 처리 장치

Publications (2)

Publication Number Publication Date
KR20080058349A KR20080058349A (ko) 2008-06-25
KR101163816B1 true KR101163816B1 (ko) 2012-07-09

Family

ID=37888914

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087006948A Expired - Fee Related KR101163816B1 (ko) 2005-09-22 2006-09-21 플라즈마 처리 방법 및 장치
KR1020117014602A Expired - Fee Related KR101172997B1 (ko) 2005-09-22 2006-09-21 플라즈마 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117014602A Expired - Fee Related KR101172997B1 (ko) 2005-09-22 2006-09-21 플라즈마 처리 장치

Country Status (6)

Country Link
US (1) US7811945B2 (ko)
JP (1) JP5078617B2 (ko)
KR (2) KR101163816B1 (ko)
CN (1) CN100587923C (ko)
TW (1) TWI415187B (ko)
WO (1) WO2007034871A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10144664B4 (de) 2001-09-11 2005-06-09 GSF-Forschungszentrum für Umwelt und Gesundheit GmbH Vacciniavirus MVA-E3L-Knock-Out-Mutanten und Verwendung hiervon
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
KR101464209B1 (ko) 2010-11-04 2014-11-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
JP2012216633A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
KR101993070B1 (ko) * 2015-02-02 2019-06-25 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법 및 기록 매체
JP6928763B2 (ja) * 2015-11-03 2021-09-01 東京エレクトロン株式会社 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7111819B2 (ja) * 2018-01-15 2022-08-02 アプライド マテリアルズ インコーポレイテッド 遠隔プラズマによる酸化へのアルゴン添加
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
US20240363359A1 (en) * 2023-04-27 2024-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Stealth Patterning Formation for Bonding Improvement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193409A (ja) * 2002-12-12 2004-07-08 Tokyo Electron Ltd 絶縁膜の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009985B1 (ko) 1993-08-30 1996-07-25 서울대학교 공과대학 교육연구재단 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP4712994B2 (ja) * 2001-03-22 2011-06-29 東京エレクトロン株式会社 プラズマ処理装置及び方法
TWI243422B (en) * 2002-03-26 2005-11-11 Hitachi Int Electric Inc Semiconductor device producing method and semiconductor producing device
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193409A (ja) * 2002-12-12 2004-07-08 Tokyo Electron Ltd 絶縁膜の形成方法

Also Published As

Publication number Publication date
KR20110091553A (ko) 2011-08-11
US7811945B2 (en) 2010-10-12
US20080176413A1 (en) 2008-07-24
CN100587923C (zh) 2010-02-03
KR20080058349A (ko) 2008-06-25
CN101080810A (zh) 2007-11-28
TWI415187B (zh) 2013-11-11
KR101172997B1 (ko) 2012-08-09
TW200713449A (en) 2007-04-01
JPWO2007034871A1 (ja) 2009-03-26
JP5078617B2 (ja) 2012-11-21
WO2007034871A1 (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
US7811945B2 (en) Selective plasma processing method
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
KR100945322B1 (ko) 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
KR100874517B1 (ko) 플라즈마 처리 방법
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101123538B1 (ko) 석영제부재

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

A201 Request for examination
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

A107 Divisional application of patent
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150703

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150703

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000