KR101163797B1

KR101163797B1 - 과열 방지 디바이스 및 이것을 구비하는 전기 장치

Info

Publication number: KR101163797B1
Application number: KR1020067011121A
Authority: KR
Inventors: 다까시 하스누마; 다까시 사또
Original assignee: 타이코 일렉트로닉스 레이켐 케이. 케이.
Priority date: 2003-11-07
Filing date: 2004-11-02
Publication date: 2012-07-09
Anticipated expiration: 2024-11-02
Also published as: CN1879274B; WO2005046017A1; CN1879274A; US8174811B2; EP1681753B1; JPWO2005046017A1; US20070210893A1; EP1681753A4; EP1681753A1; KR20060124614A

Abstract

2차 전지의 과열을 효과적으로 방지할 수 있는 과열 방지 디바이스를 제공한다. 과열 방지 디바이스(20)에서, 온도에 따라 저항이 변화되는 가변 저항 소자(11)를 전기 장치(1)의 소정의 개소에 열적으로 결합시켜 배치하고, 인가 전압에 따라 전류 제어하는 스위칭 소자(15)를 전기 장치(1)에 흐르는 전류를 제어하도록 하여 설치한다. 가변 저항 소자(11)는 전기 장치(1)의 소정의 개소가 고온 상태로 되었을 때에 스위칭 소자(15)의 인가 전압을 변화시켜 전기 장치(1)에 흐르는 전류를 차단한다.

2차 전지, 가변 저항 소자, 스위칭 소자, 저항기, PTC 소자

Description

과열 방지 디바이스 및 이것을 구비하는 전기 장치{OVERHEAT PROTECTION DEVICE AND ELECTRICAL SYSTEM HAVING SAME}

본 발명은 전기 장치, 예를 들면 2차 전지의 과열을 방지하기 위한 과열 방지 디바이스에 관한 것으로, 보다 상세하게는, PTC 소자 등의 온도에 따라 저항이 변화하는 가변 저항 소자를 이용한 과열 방지 디바이스에 관한 것이다. 또한, 본 발명은 이러한 과열 방지 디바이스를 구비하는 전기 장치에 관한 것이다.

또한, 「PTC 소자」란, 전기/전자 회로 기술의 분야에서 알려져 있는 바와 같이, 플러스의 온도 계수(Positive Temperature Coefficient)를 갖는 서미스터를 말한다. PTC 소자의 온도가 비교적 낮을 때(예를 들면 상온 시)는, 그 전기 저항도 낮지만, PTC 소자의 온도가 임의의 온도(이하, 트립 온도라고 함)를 초과하면 전기 저항이 급격하게 증가한다. 본 명세서에서, PTC 소자의 전자의 상태를 Low 상태, 후자의 상태를 High 상태라고도 하는 것으로 한다. PTC 소자의 이러한 온도 의존 전기 특성(또는 저항 변화)은 가역적이다.

최근, 휴대 전화 등의 전자/전기 기기에 내장되는 2차 전지의 과열을 방지하기 위해 PTC 소자가 이용되고 있다(예를 들면 특허 문헌1을 참조).

1개의 예로서, 이러한 과열 방지용 PTC 소자가 내장된 종래의 전기 회로의 블록도를 도 4에 도시한다. 도시한 바와 같이, 종래의 전기 회로(60)에서는, 전자/전기 기기(도시 생략)에 내장되는 2차 전지(61)가 단자(67a, 67b)를 통하여 어플리케이션 회로(63)와 전기 접속되어 있다. 또한, 2차 전지(61)와 어플리케이션 회로(63) 사이에는 PTC 소자(65)가 직렬로 삽입되어 있다. 이러한 PTC 소자(65)는, 2차 전지(61)의 온도 이상을 검지할 수 있도록 전자/전기 기기의 내부에서 2차 전지(61)에 밀착하여 배치된다.

상기한 바와 같은 전기 회로(60)에 의해 2차 전지(61)를 전원으로서 이용하여 어플리케이션 회로(63)를 구동시키면, 2차 전지(61)에서의 방전 반응에 의해 발생하는 열에 의해 2차 전지(61)의 온도가 상승할 수 있다. 2차 전지(61)의 온도 상승에 따라 PTC 소자(65)의 온도도 상승하지만, 통상의 상태에서는 PTC 소자(65)는 트립 온도 미만으로, Low 상태에 있다. 이 때, PTC 소자(65)의 저항값은 충분히 낮기 때문에, 2차 전지(61)의 방전에 실질적으로 영향을 미치지 않는다.

그러나, 2차 전지(61)에서의 방전 반응이 과도하게 진행되어, 온도 이상(이상 발열)을 나타내는 것이 상정될 수 있다. 이러한 경우, 2차 전지(61)의 열적 영향을 받아 PTC 소자(65)의 온도가 트립 온도를 초과하면, Low 상태로부터 High 상태로 천이(트립)하여, PTC 소자(65)의 전기 저항이 급격하게 증가된다. 이에 의해, PTC 소자(65)에 흐르는 전류, 즉, 2차 전지(61)에 흐르는 전류가 현저하게 제한되게 된다. 이상과 같이 하여, 2차 전지(61)의 온도 이상을 PTC 소자(65)에 의해 검지하여, 2차 전지(61)의 과열을 방지할 수 있다. 온도 이상의 요인이 제거되면, PTC 소자(65)는 머지않아 원래의 Low 상태로 복귀한다.

또한, PTC 소자(65)는 상술한 바와 같은 2차 전지(61)의 과열 방지 외에, 과전류 방지의 기능도 한다.

과전류가 발생하고 있지 않은 통상의 전류 상태에서는 PTC 소자(65)는 Low 상태에 있어, 2차 전지(61)의 방전에 실질적으로 영향을 미치지 않는다. 그러나, 전기 회로(60)에 흐르는 전류가 과대하게 하면, PTC 소자(65)에서 쥴열이 현저하게 발생한다. 머지않아 PTC 소자(65)의 온도가 트립 온도를 초과하면, Low 상태로부터 High 상태로 천이하여, PTC 소자(65)의 전기 저항이 급격하게 증가하고, 2차 전지에 흐르는 전류가 현저하게 제한되게 된다. 이에 의해, PTC 소자(65)는 2차 전지(61)에 흐르는 전류 이상을 검지하여, 과전류를 방지할 수도 있다.

PTC 소자는, 해당 기술 분야에서 알려져 있는 바와 같이, 가역적인 온도 의존 전기 특성(저항 변화)을 갖기 때문에, 반복 사용 가능(또는 리세터블)하다. 이 때문에, PTC 소자를 2차 전지의 과열 방지 등에 이용하면, 퓨즈와 같이 사용할 때마다 이것을 교환할 필요가 없다고 하는 이점이 있다.

특허 문헌1 : 일본 특개2001-102039호 공보

특허 문헌2 : 일본 특표2002-528874호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

도 4를 참조하여 상술한 바와 같은 종래의 전기 회로(60)에서 2차 전지(61)의 온도 이상을 검지하기 위해서는, 2차 전지(61)의 열이 PTC 소자(65)에 충분히 전달될 필요가 있다. 이 때문에, 2차 전지(61)의 온도 이상(또는 이상 발열)이, PTC 소자(65)의 밀착부로부터 떨어진 부분에서 국소적으로 발생하고 있는 경우, 2차 전지(61)의 온도 이상이 발생하고 나서, 이것을 PTC 소자(65)에 의해 검지하기까지(즉, PTC 소자(65)의 온도가 트립 온도를 초과하기에 이르기까지) 시간적인 지연, 즉 타임 래그가 발생하였다. 이 타임 래그가 크면, 2차 전지의 온도 이상에 의해 발생할 수 있는 문제를 충분히 해소할 수 없게 되기 때문에, 타임 래그는 가능한 한 작은 것이 바람직하다.

타임 래그를 단축하기 위해, 예를 들면 도 4의 전기 회로(60)에서, 1개의 PTC 소자(65) 대신에, 직렬 접속된 복수의 PTC 소자(예를 들면 특허 문헌2를 참조)를 2차 전지(61)와 어플리케이션 회로(63) 사이에 직렬로 삽입하고, 이들 PTC 소자를 2차 전지(61)의 복수 개소와 밀착시켜 배치하는 것도 생각될 수 있을 것이다. 그러나, PTC 소자의 수가 증가함에 따라 이들 합성 저항이 커지게 되어, PTC 소자에 의한 전압 강하를 무시할 수 없게 된다. 따라서, 이러한 회로 구성에서는, 1개의 PTC 소자를 이용하는 종래의 회로 구성(도 4를 참조)에 비해, 2차 전지의 통상의 온도 상태에서, 전기 회로 본래의 목적과는 다른 과열 방지 목적을 위해 내장된 PTC 소자에 의해 소비되는 전력이 증대되어, 전기 장치의 전력 효율이 저하된다고 하는 새로운 문제가 발생하게 된다.

이 새로운 문제를 해결하기 위해, Low 상태에서의 저항값이 매우 낮은 PTC 소자를 복수개 이용하는 것도 생각될 수 있다. 그러나, 이러한 저저항 PTC 소자는 보다 저항이 높은 PTC 소자에 비해 점유 공간이 크기 때문에, 실장 스페이스가 한정되어 있는 2차 전지 등에 부착하기에는 적합하지 않다.

본 발명은, 상기한 바와 같은 종래의 문제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 예를 들면 2차 전지 등의 전기 장치의 과열을 효과적으로 방지할 수 있는 신규의 과열 방지 디바이스 및 이것을 구비하는 전기 장치를 제공하는 것에 있다.

<과제를 해결하기 위한 수단>

본 발명의 하나의 요지에 따르면, 온도에 따라 저항이 변화되는 가변 저항 소자, 예를 들면 PTC 소자를 포함하는 과열 방지 디바이스로서, 전기 장치(전자 장치를 포함함)에 흐르는 전류를 인가 전압에 따라 제어하는 스위칭 소자를 더 포함하고, 가변 저항 소자는 전기 장치의 소정의 개소에 열적으로 결합하여 배치되며, 소정의 개소가 고온 상태로 되었을 때에 스위칭 소자의 인가 전압을 변화시켜 전기 장치에 흐르는 전류를 차단할 수 있는, 신규의 과열 방지 디바이스가 제공된다.

종래에는, 온도 이상의 검지 및 온도 이상을 검지한 경우의 전류 제한을 가변 저항 소자만으로 행하였다. 이와 같이 가변 저항 소자(PTC 소자)를 단독으로 이용하는 종래의 경우와는 달리, 본 발명의 과열 방지 디바이스는, 가변 저항 소자와 스위칭 소자를 적절하게 조합하여 이용하는 것이다. 본 발명의 과열 방지 디바이스에서는, 가변 저항 소자에 의해 온도 이상을 검지하고, 온도 이상을 검지한 경우에는, 가변 저항 소자가 스위칭 소자의 인가 전압을 변화시킴으로써, 전기 장치에 흐르는 전류를 차단하도록 제어할 수 있다. 따라서, 가변 저항 소자 그 자체는 전기 장치에 흐르는 전류를 제한하는 것이 아니며, 가변 저항 소자는 전기 장치에 직렬로 접속할 필요는 없다. 따라서, 본 발명의 과열 방지 디바이스에 의하면, 전 기 장치의 전력 효율의 저하를 무시할 수 있을 정도로 유지하면서, 전기 장치의 온도 이상(특히, 국소적인 온도 이상)을 빠르게 검지하여 과열을 효과적으로 방지할 수 있다.

또한, 본 발명의 과열 방지 디바이스는, 통상의 온도 상태에서의 저항이 매우 낮은 가변 저항 소자를 이용할 필요가 없어, 점유 공간이 보다 작은 가변 저항 소자를 이용할 수 있기 때문에, 실장 스페이스가 한정되어 있는 전기 장치에 적용하기에는 아주 적합하다.

본 발명의 하나의 양태에 따르면, 2차 전지를 포함하는 전기 장치에서, 가변 저항 소자는 2차 전지에 열적으로 결합하여 배치된다. 이러한 양태에서는, 2차 전지의 소정의 개소에서 온도 이상을 검지하여 2차 전지에 흐르는 전류를 차단하는 것이 가능하게 된다. 이러한 2차 전지를 포함하는 전기 장치는, 예를 들면 소위 전지 팩의 형태이어도 된다.

본 발명에서, 온도에 따라 저항이 변화되는 「가변 저항 소자」란, 그 소자가 노출되는 온도 환경에 의존하여 그 소자의 전기 저항이 변화되는 것을 말한다. 가변 저항 소자는, 예를 들면 PTC 소자이며, 바람직하게는 폴리머 PTC 소자이다. PTC 소자는 전기/전자 회로 기술의 분야에서 기지이기 때문에 그 상세한 설명은 생략한다. 폴리머 PTC 소자는, PPTC 소자 또는 폴리스위치(상표)로도 불리는 것이다. 예를 들면, 폴리머 PTC 소자는, 도전성 필러가 분산된 폴리머층을 2매의 금속 전극박 사이에 끼운 구조를 갖는다.

또한, 가변 저항 소자가 대상물 및/또는 대상 개소에 「열적으로 결합하여 배치된다」란, 그 대상물/대상 개소의 온도 환경에 노출되도록 하여 배치되는 것을 말한다. 예를 들면, 가변 저항 소자가 대상물/대상 개소에 적어도 부분적으로 접촉하고, 바람직하게는 이것에 밀착하여 배치되는 것을 의미한다. 본 발명과 같이, 가변 저항 소자를 전기 장치의 소정의 개소에 열적으로 결합시켜 배치함으로써, 그 소정 개소의 온도에 의존하여 가변 저항 소자의 저항을 변화시킬 수 있어, 그 소정 개소의 온도 이상을 검지할 수 있다. 예를 들면, 가변 저항 소자로서 PTC 소자를 이용하면, 그 소정 개소가 과열에 의해 고온 상태로 되며, PTC 소자가 트립 온도 이상으로 가열되었을 때에 PTC 소자는 High 상태로 되어, 그 저항이 급격하게 증대된다.

가변 저항 소자는 적어도 1개 있으면 되지만, 복수의 가변 저항 소자를 직렬로 전기 접속하여 이용하는 것이 바람직하다. 복수의 가변 저항 소자는 별개로 형성되어 있어도 되고, 이 경우, 복수의 가변 저항 소자를 전기 장치(예를 들면 2차 전지)의 임의의 다양한 개소에 열적으로 결합시켜 배치할 수 있다. 혹은, 복수의 가변 저항 소자는 그 일부 또는 전부가 일체로 형성되어 있어도 된다(예를 들면 특허 문헌2 참조). 어느 쪽이든, 복수의 가변 저항 소자를 이용함으로써, 1개의 가변 저항 소자를 이용하는 경우에 비해, 전기 장치에 국소적인 온도 이상이 발생하고 있어도, 그 온도 이상을 보다 신속하게 검지할 수 있다. 또한, 이들 복수의 가변 저항 소자 모두가 직렬로 전기 접속되어 있을 필요는 없으며, 당업자이면, 가변 저항 소자의 배치 등에 따라 적절하게 개변할 수 있을 것이다.

가변 저항 소자는 특히 과열이 발생하기 쉬운 개소에 배치해도 되지만, 복수 의 가변 저항 소자를 이용하는 경우에는 전기 장치의 표면에 균등하게 배치해도 된다. 가변 저항 소자는 10㎠당 적어도 1개의 비율로 표면에 배치하는 것이 바람직하다.

또한, 본 발명에서, 인가 전압에 따라 전류를 제어하는 「스위칭 소자」란, 스위칭 소자에 인가되는 전압에 의존하여, 전기 장치에 흐르는 전류의 ON/OFF를 제어할 수 있는 소자를 말한다. 이하, 전기 장치에 흐르는 전류가 스위칭 소자에 의해 실질적으로 제한되지 않는 상태를 간단하게 「ON」이라고 하고, 전기 장치에 흘러야 할 전류가 스위칭 소자에 의해 차단되어, 전기 장치에 전류가 실질적으로 흐르지 않는 상태를 간단하게 「OFF」라고도 하는 것으로 한다. 스위칭 소자는 전계 효과 트랜지스터(Field-Effect Transistor), 즉 FET를 포함하고, 바람직하게는 MOSFET이다. FET는 스위칭 소자로서 전기/전자 회로 기술 분야에서 기지이기 때문에 그 상세한 설명은 생략한다. FET에는, n채널형 또는 p채널형 모두 적절하게 이용할 수 있다.

본 발명의 1개의 양태에서는, 과열 방지 디바이스는 저항기를 더 포함하고, 가변 저항 소자 및 저항기는 상호 직렬 또한 전기 장치에 병렬로 전기 접속되며, 스위칭 소자는 저항기에 병렬로 전기 접속되어 있다. 이러한 구성에 의하면, 복잡한 제어 회로가 필요하지 않아, 매우 간단한 구성으로 본 발명의 목적을 달성할 수 있다.

보다 구체적으로는, 스위칭 소자에 FET를 이용하는 경우, FET의 게이트를 가변 저항 소자와 저항기의 일단 사이에 전기 접속하고, FET의 소스를 저항기의 타단 에 전기 접속하며, FET의 소스 및 드레인이 전기 장치를 포함하는 전기 회로의 일부를 구성하도록 전기 접속한다. 이러한 구성에 의하면, FET의 게이트-소스간 전압이 임계값보다 높을 때에는, 소스-드레인간에 전류가 흐르기 때문에, 전기 장치에 전류를 흘리고(ON), 게이트-소스간 전압이 임계값 이하로 되었을 때에는, 소스-드레인간에 전류가 실질적으로 흐르지 않게 되기 때문에, 전기 장치에 흐르는 전류를 차단(OFF)할 수 있다.

이 경우에, 게이트-소스간 전압의 크기는, 이하의 수학식 1

(수학식 중, V_GS : 게이트-소스간 전압, V₀ : 가변 저항 소자 및 저항기의 양단 전압, P : 가변 저항 소자의 저항, R : 저항기의 저항)

에 의해 표현된다.

하나의 가변 저항 소자를 이용하는 경우, 수학식 1 중의 저항 P는 그 가변 저항 소자 그 자체의 저항이지만, n개(n은 자연수)의 가변 저항 소자를 직렬로 전기 접속하여 이용하는 경우에는, 저항 P는, 이하의 수학식 2에 의해 표현되는 바와 같이, 개개의 가변 저항 소자의 저항 p₁, p₂, p₃, …, p_n의 합성 저항으로 된다.

저항기는 주지의 저항기이어도 되고, 일반적으로는 고정 저항기이다. 고정 저항기의 저항은, 다소의 온도 의존성이 인지되지만, 실질적으로 일정하다고 간주할 수 있다. 한편, 가변 저항 소자의 저항 P는 온도, 보다 상세하게는 전기 장치(예를 들면 2차 전지)와 열적으로 결합시킨 개소의 온도에 의존하여 변화된다. 가변 저항 소자(복수의 가변 저항 소자를 이용하는 경우에는 그 모두)가 Low 상태에 있는 경우에는, 저항 P는 비교적 작은 소정의 값(=P_L)이다. 가변 저항 소자(복수의 가변 저항 소자를 이용하는 경우에는 그 중의 적어도 1개)가 High 상태에 있는 경우에는, 저항 P는 매우 큰 값(=P_H)으로 된다. 가변 저항 소자의 상태에 따라 전류의 ON/OFF를 제어하기 위해서는, 전자의 경우에는 게이트-소스간 전압 V_GS가 소정의 임계값 전압 V_th보다도 크고, 후자의 경우에는 게이트-소스간 전압 V_GS가 소정의 임계값 전압 V_th 이하로 되도록, 본 발명의 과열 방지 디바이스를 설계한다.

본 발명을 한정하는 것은 아니지만, 가변 저항 소자의 저항 P와 저항기의 저항 R의 관계는, R/P_L>10 또한 R/P_H<1/10로 되도록 설계하는 것이 바람직하다.

바람직한 양태에서는, 본 발명의 과열 방지 디바이스는, 전기 장치의 과전류를 방지하기 위해, 온도에 따라 저항이 변화되는 별도의 가변 저항 소자, 예를 들면 PTC 소자를 더 포함한다. 과전류 방지용의 가변 저항 소자는, 상기한 바와 같은 온도 이상 검지용의 가변 저항 소자와는 달리, 전기 장치를 포함하는 전기 회로에 직렬로 전기 접속된다.

본 발명의 1개의 양태에서, 본 발명의 과열 방지 디바이스와 조합하여 이용될 수 있는 2차 전지(또는 셀)는, 예를 들면 니켈 수소 2차 전지, 니카드 2차 전지, 리튬 이온 2차 전지, 리튬 망간 2차 전지, 리튬 폴리머 2차 전지 및 그 밖에 다양한 2차 전지이어도 된다.

본 발명의 과열 방지 디바이스는, 예를 들면 휴대 전화, 휴대 정보 단말기(PDA), 노트북 컴퓨터, 디지털 카메라, 디지털 무비 등의 휴대형 기기 등에 내장되는 2차 전지의 과열 방지를 위해 이용될 수 있다. 그러나, 본 발명의 과열 방지 디바이스는 이에 한정되지 않고, 열의 축적이 문제로 되는 휴대형 또는 이동 가능한(또는 점유 공간의 제한을 받을 수 있는) 다양한 전기 장치에서, 다양한 전기/전자 부품의 과열 방지를 위해 이용될 수 있을 것이다.

또한, 본 발명의 다른 요지에 따르면, 상기한 바와 같은 본 발명의 과열 방지 디바이스를 구비하는 전기 장치도 또한 제공된다. 본 발명의 하나의 양태에서, 전기 장치는 전기적인 요소와 전기 접속되어 전기 회로를 구성하는 2차 전지를 포함하고, 2차 전지와 요소 사이에 과열 방지 디바이스가 병렬로 전기 접속된다. 전기적인 요소에는, 예를 들면 2차 전지를 전원으로 하여 동작하는 다양한 어플리케이션 회로 등의 부하, 또는 2차 전지의 충전을 위한 충전기 등의 외부 전원을 포함한다. 이러한 전기 장치는, 상기에 예시한 바와 같은 휴대형 기기 등일 수 있다. 그러나, 본 발명의 전기 장치는 이에 한정되지 않고, 2차 전지 외에, 또는 이것 대신에 다양한 부품을 포함하는 전기 장치이어도 된다.

<발명의 효과>

본 발명에 따르면, 예를 들면 2차 전지를 포함하는 전기 장치의 온도에 의존하여 전기 장치에 흐르는 전류를 차단하여, 전기 장치의 과열을 효과적으로 방지할 수 있는 신규의 과열 방지 디바이스 및 이것을 구비하는 전기 장치가 제공된다. PTC 소자만으로 온도 이상을 검지하여 전기 장치에 흐르는 전류를 제한하는 종래의 경우와 달리, 본 발명의 과열 방지 디바이스 및/또는 전기 장치에 따르면, 예를 들면 PTC 소자 등의 가변 저항 소자에 의해 온도 이상을 검지하고, 스위칭 소자를 통하여 전기 장치에 흐르는 전류를 제어하기 때문에, 전기 장치의 전력 효율의 저하를 무시 가능할 정도로 작게 할 수 있다.

또한, 본 발명에서 가변 저항 소자를 복수개 이용하는 경우에는, 복수의 가변 저항 소자를 전기 장치의 다양한 개소에 부착할 수 있기 때문에, 1개의 가변 저항 소자를 이용하는 경우에 비해, 전기 장치의 온도 이상을 보다 신속하게 검지할 수 있어, 국소적인 온도 이상의 발생에 적합하게 대처할 수 있다.

도 1은 본 발명의 1개의 실시 형태에서의 과열 방지 디바이스가 내장된 전기 회로의 블록도.

도 2는 도 1의 실시 형태에서의 과열 방지 디바이스의 사용 상태를 설명하는 도면으로서, 온도 이상 검지용 PTC 소자가 부착된 2차 전지의 사시도.

도 3은 도 1의 실시 형태의 개변예를 도시하는 전기 회로의 블록도.

도 4는 과열 방지용 PTC 소자가 삽입된 종래의 전기 회로의 블록도.

<부호의 설명>

1 : 2차 전지

3 : 어플리케이션 회로

7a, 7b : 단자

10 : 전기 회로

11 : PTC 소자(온도 이상 검지용)

13 : 저항기

15 : FET

17 : PTC 소자(과전류 방지용)

19 : 배선

20 : 과열 방지 디바이스

<발명을 실시하기 위한 최량의 형태>

본 발명의 하나의 실시 형태에서의 과열 방지 디바이스 및 이것을 구비하는 전기 장치(도시 생략)에 대하여 이하에 설명한다.

도 1은 본 실시 형태의 과열 방지 디바이스(20)가 내장된, 2차 전지를 포함하는 전기 회로(10)의 블록도이다. 도 1에 도시한 바와 같이, 개략적으로는, 2차 전지(1)가 어플리케이션 회로(전기적 요소)(3)와 단자(7a, 7b)를 통하여 배선(19)에 의해 전기 접속되어 전기 회로(10)를 구성하고 있다. 이 전기 회로(10)에서, 2차 전지(1)와 어플리케이션 회로(3) 사이에 과열 방지 디바이스(20)(도면에서, 점선에 의해 둘러싸인 부분)가 병렬로 전기 접속되어 내장되어 있다. 본 실시 형태에서의 전기 장치(도시 생략)는, 단자(7a, 7b)로부터 좌측의 2차 전지(1)와 과열 방지 디바이스(20)를 구비하는 부분으로서, 소위 전지 팩에 상당한다. 어플리케이션 회로(3)는 단자(7a, 7b)를 통하여 이 전기 장치와 착탈 가능하다.

이 과열 방지 디바이스(20)에서는 n개의 PTC 소자(11)와 저항기(13)가 직렬로 접속되어 있다. 또한, 저항기(13)와 FET(15)가 병렬로 접속되어 있지만, FET(15)의 게이트(G)는 PTC 소자(11)와 저항기(13)의 일단 사이에 전기 접속되고, FET(15)의 소스(S)는 저항기(13)의 타단과 전기 접속되어 있다. 또한, FET(15)의 드레인(D)은, 후술하는 옵션의 PTC 소자(17)를 통하여, 어플리케이션 회로(3)에 전기 접속되어 있고, 소스(S) 및 드레인(D)이 2차 전지(1)와 어플리케이션 회로(3)를 포함하는 전기 회로의 일부를 구성하도록 배치되어 있다.

PTC 소자(11) 및 저항기(13)의 양단 전압 V₀(즉, 도 1의 a-b 사이의 전압)은, 2차 전지(1)의 양단 전압 V와 동일하다. 또한, FET(15)의 게이트-소스간 전압 V_GS는, 저항기(13)의 양단 전압과 동일하고, 상술한 수학식 1에 의해 표현된다. 또한, n개의 PTC 소자의 합성 저항 P는, 상술한 수학식 2에 의해 표현된다.

n개의 PTC 소자(11)는 모두 2차 전지(1)의 온도 이상 검지용이며, 예를 들면 도 2에 도시한 바와 같이 2차 전지(1)의 상면에 밀착하여 배치해도 되지만, 이에 한정되지 않고, 그 측면 및 하면에도 배치되어 있어도 된다. 도 2에서, 배선(19)의 위치 a 및 b는, 도 1의 블록도에 도시하는 개소 a 및 b에 각각 상당한다. 또한, 도 2에서는 예시적으로 4개의 PTC 소자(11)를 도시하지만, 이것보다 적거나, 또는 많은 수의 PTC 소자(11)를 이용해도 된다.

2차 전지(1)에는, 예를 들면 니카드 2차 전지, 니켈 수소 2차 전지, 또는 리튬 이온 2차 전지 등을 이용할 수 있다. 2차 전지(1)의 양단 전압 V는 특별히 한정되지 않지만, 예를 들면 약 0.8～3.2V로 될 수 있다. 이러한 2차 전지(1)에 전기 접속되는 어플리케이션 회로(3)에는, 임의의 적절한 어플리케이션 회로 또는 부하를 이용할 수 있다.

PTC 소자(11)에는, 2차 전지(1)가 과열 상태에 있는지의 여부의 판단의 기준 온도가 트립 온도에 대응하는, 적절한 전기 특성을 갖는 PCT 소자를 이용한다. 예를 들면, 직류 전원에 의해 각 PTC 소자(11)에 약 0.2V의 전압을 인가하고, 약 2㎃의 전류를 흘리는 조건 하에서, PTC 소자(11)의 트립 온도는 약 70～120℃로 될 수 있다. 또한, 동일 조건 하에서, PTC 소자(11)의 Low 상태(전형적으로는 소자 온도 약 20℃)일 때의 저항값은 약 10Ω～1㏀, PTC 소자(11)의 High 상태(전형적으로는 소자 온도 약 100℃)일 때의 저항값은 약 100Ω～10㏀으로 될 수 있다.

PTC 소자(11)의 개수(n)는, 2차 전지(1)의 원하는 온도 검지 개소에 따라 이용할 수 있다. PTC 소자(11)를 복수개 이용하는 경우(즉, n이 2 이상일 때), 그 중의 모두 또는 일부가 동일한 전기 특성을 갖고 있어도 되고, 서로 다른 전기 특성을 갖고 있어도 된다. 이들 PTC 소자는 2차 전지의 전체 표면으로 되기 위해 균등하게, 예를 들면 10㎠당 적어도 1개의 비율로 배치하는 것이 바람직하다. PTC 소자(11)의 수는, 전기 장치의 전체 표면적에도 의하지만, 일반적으로는 2개～약 10개이다.

또한, 저항기(13)에는 임의의 적절한 고정 저항기를 이용할 수 있다. 저항 기(13)의 저항 R은, PTC 소자(11)의 저항 P(=Σp)에 대하여, R/P_L>10 또한 R/P_H<1/10로 되도록 설계하는 것이 바람직하다. 여기서, P_L은 모든 PTC 소자(11)가 Low 상태에 있을 때의 값이며, P_H는 적어도 1개의 PTC 소자(11)가 트립하여 High 상태로 되었을 때의 값이다.

FET(15)에는 n채널형 MOSFET를 이용한다. 이 FET(15)의 임계값 전압 V_th는, 2차 전지(1)의 양단 전압, 저항기(13)의 저항값, PTC 소자(11)의 트립 온도, Low 상태 및 High 상태의 저항값 및 PTC 소자(11)의 개수 등의 다양한 인자에도 의하지만, 예를 들면 약 0.8～2.0V로 될 수 있다.

또한, 옵션으로서, 온도 이상 검지용의 PTC 소자(11) 외에 과전류 방지용의 PTC 소자(17)를 2차 전지(1)와 어플리케이션 회로(3) 사이에 직렬로 전기 접속하여 설치할 수 있다. 도 1에는, PTC 소자(17)는 어플리케이션 회로(3)와 FET(15)의 드레인 사이에 설치하는 것으로 하여 도시하였지만, 이에 한정되지 않고, 2차 전지(1)와 어플리케이션 회로(3) 사이 중 어느 하나의 개소에 직렬로 삽입되어 있으면 된다. 과전류 방지용의 PTC 소자(17)에는, 2차 전지(1)에 흐르는 전류가 과전류인지의 여부의 판단의 기준 온도가 트립 온도에 대응하는, 적절한 전기 특성을 갖는 PTC 소자를 이용할 수 있다.

또한, 각 부재간의 전기 접속을 위한 배선(19)은 일반적인 배선이어도 된다. 예를 들면 구리, 니켈, 크롬 등의 도전성 재료를 임의의 적절한 형태로 이용할 수 있다.

다음으로, 상기한 바와 같은 전기 회로(10)의 작동 하에서의 과열 방지 디바이스(20)의 기능에 대하여 설명한다.

우선, 2차 전지(1)가 통상의 온도 상태, 예를 들면 2차 전지(1)의 표면 온도가 약 -20～70℃인 상태에서는, 모든 PTC 소자(11)가 Low 상태에 있다. 따라서, 각 PTC 소자(11)의 저항 p₁, p₂, p₃, …, p_n이 작아, 이들 합성 저항 P(Σp)도 작다. 이 결과, 게이트-소스간 전압 V_GS는 비교적 큰 값, 예를 들면 2차 전지의 양단 전압 V가 약 3V일 때는 약 1.5～2.0V로 된다. 이러한 게이트-소스간 전압 V_GS는, 예를 들면 약 0.8～1.2V의 임계값 전압 V_th보다도 높기 때문에, FET(15)의 소스(S)-드레인(D)간에 전류가 흘러, 2차 전지(1)를 포함하는 전기 회로(10)에 흐르는 전류를 ON으로 한다.

다음으로, 2차 전지(1)에서의 방전 반응 등에 의해 2차 전지(1)의 온도가 상승하면, 2차 전지(1)에 밀착하여 배치한 PTC 소자(11)의 온도도 이것에 따라 상승한다. 2차 전지(1)가 과열 상태로 되어, 적어도 1개의 PTC 소자(11)의 온도가 그 트립 온도를 초과한 경우에는, Low 상태로부터 High 상태로 천이하여 그 PTC 소자(11)의 저항 p_m(단, m은 1～n의 임의의 자연수)이 급격하게 증가하고, 합성 저항 P도 급격하게 증가한다. 이 결과, 게이트-소스간 전압 V_GS는 매우 작은 값, 예를 들면 2차 전지의 양단 전압 V가 약 3V일 때는 약 0.2～0.4V로 된다. 이러한 게이트-소스간 전압 V_GS는, 예를 들면 상기한 바와 같은 임계값 전압 V_th보다도 낮기 때 문에, FET(15)의 소스(S)-드레인(D)간에 전류가 흐르지 않아, 2차 전지(1)를 포함하는 전기 회로(10)에 흐르는 전류를 OFF로 한다.

그 후, 과열을 야기하였던 요인이 제거되면, High 상태에 있었던 PTC 소자(11)는 Low 상태로 되돌아가서, 그 PTC 소자의 저항 p_m이 급격하게 감소한다. 모든 PTC 소자(11)가 Low 상태로 되어 합성 저항 P가 원래의 작은 값으로 되돌아가면, FET(15)의 소스(S)-드레인(D)간에 전류가 흘러, 2차 전지(1)를 포함하는 전기 회로에 흐르는 전류가 ON으로 복귀한다.

이와 같이, 본 실시 형태의 과열 방지 디바이스(20)를 이용함으로써, 2차 전지(1)에 흐르는 전류의 ON/OFF를 2차 전지(1)의 온도에 따라 제어할 수 있다. 다시 말하면, 본 실시 형태의 과열 방지 디바이스(20)를 이용함으로써, 2차 전지(1)의 온도 이상을 PTC 소자(11)에 의해 검지하여, 과열 방지 디바이스(20)의 제어 기능에 의해 2차 전지(1)를 포함하는 전기 회로에 흐르는 전류를 차단할 수 있다. 이러한 전류의 차단(OFF)은, 복수의 PTC 소자의 적어도 1개가 2차 전지(1)의 온도 이상을 검지하였을 때에 실시되며, 또한, 모든 PTC 소자가 2차 전지(1)의 온도 이상을 검지하고 있지 않을 때에만 전류가 흐르기(ON) 때문에, 2차 전지의 과열 방지를 효과적으로 실현할 수 있다. 따라서, 2차 전지(1)가 국소적인 과열 상태에 있을 때라도, 이것을 신속하게 검지하여, 2차 전지를 포함하는 전기 회로(10)의 안전성을 종래보다도 비약적으로 향상시킬 수 있다.

또한, 상기한 바와 같은 2차 전지(1)의 과열 방지 외에, PTC 소자(17)에 의 해 과전류 방지도 실현된다.

2차 전지(1)에 흐르는 전류가, 예를 들면 어플리케이션 회로(3)의 고장 등의 어떠한 요인에 의해 과대하게 되었을 때에는, PTC 소자(17)에서 큰 쥴열이 발생한다. 머지않아 PTC 소자(17)의 온도가 그 트립 온도를 초과하면, Low 상태로부터 High 상태로 천이하여 PTC 소자(17)의 저항이 급격하게 증가하여 2차 전지(1)를 포함하는 전기 회로에 흐르는 전류를 감소시킨다. 이 때, PTC 소자(17)는 열 평형 상태에 있어, High 상태를 유지하여 전기 회로를 보호한다. 과전류를 야기하였던 요인이 제거되고, 머지않아 PTC 소자(17)의 온도가 그 트립 온도 이하로 저하되면, Low 상태로 되돌아가서 PTC 소자(17)의 저항이 급격하게 감소하고, 2차 전지(1)를 포함하는 전기 회로의 전류가 ON으로 복귀한다.

이에 의해 PTC 소자(17)를 이용하여, 2차 전지(1)를 포함하는 전기 회로(10)의 과전류를 방지할 수 있다. 본 실시 형태의 과열 방지 디바이스(20)는, 이러한 과전류 방지용의 PTC 소자(17)를 구비하는 것이 바람직하지만, 본 발명의 실시에 필수가 아닌 것에 유의해야 한다.

이상, 본 실시 형태의 과열 방지 디바이스 및 전기 장치에 대하여 설명하였지만, 본 발명의 개념을 일탈하지 않는 범위에서 다양한 개변이 당업자에 의해 이루어질 것이다.

예를 들면, 본 실시 형태에서는 스위칭 소자로서 n채널형 MOSFET를 이용하는 것으로 하였지만, p채널형 MOSFET를 이용할 수도 있다. 이 경우에는 도 3에 도시한 바와 같은 전기 회로를 적용할 수 있다. 도 3에 도시하는 과열 방지 디바이 스(20')에서는, 도 1의 n채널형 MOSFET(15) 대신에 p채널형 MOSFET(15')를 이용한 것을 제외하고, 도 1과 마찬가지의 부품을 이용하고 있다. 또한, 도 3에서, 도 1과 대응하는 부품에는 마찬가지의 참조 번호를 붙이는 것으로 하고, 상세한 설명은 생략한다. 도 3에 도시하는 과열 방지 디바이스(20')는, 도 1의 본 실시 형태의 과열 방지 디바이스(20)와 마찬가지의 기능을 하는 것이다.

또한, 본 실시 형태에서는 본 발명의 1개의 예로서 2차 전지의 방전 시에 적용되는 과열 방지 디바이스 및 전기 장치에 대하여 설명하였지만, 본 발명의 원리에 기초하여, 충전 시에 적용되는 과열 방지 디바이스 및 전기 장치를 설계할 수 있는 것은 당업자에게는 이해될 수 있을 것이다.

본 발명의 과열 방지 디바이스는, 예를 들면 2차 전지 등의 전기 장치의 과열을 효과적으로 방지하기 위해 적합하게 이용될 수 있다.

Claims

온도에 의존하여 저항이 변화하는 가변 저항 소자를 포함하는 과열 방지 디바이스로서,

전기 시스템을 통해 흐르는 전류를, 자신에게 가해지는 전압에 의존하여 제어하는 스위칭 소자; 및

저항 R을 갖는 저항기

를 더 포함하고,

상기 가변 저항 소자는 상기 전기 시스템의 소정의 개소에 열적으로 결합하여 배치되며 또한 상기 소정의 개소가 고온 상태로 되었을 때에 상기 스위칭 소자에게 가해지는 전압을 변화시켜 상기 전기 시스템에 흐르는 전류를 차단하고, 상기 가변 저항 소자는 고온 상태의 저항 P_H및 저온 상태의 저항 P_L을 갖는 폴리머(polymer) PTC 소자이고, 상기 가변 저항 소자의 저항과 상기 저항기의 저항의 관계는 R/P_L>10 및 R/P_H<1/10인 과열 방지 디바이스.
제1항에 있어서,

상기 전기 시스템은 2차 전지를 포함하고, 상기 가변 저항 소자는 상기 2차 전지에 열적으로 결합하여 배치되는 과열 방지 디바이스.
삭제
제1항 또는 제2항에 있어서,

가변 저항 소자는 서로 직렬로 전기 접속된 복수의 가변 저항 소자로 구성되는 과열 방지 디바이스.
제1항 또는 제2항에 있어서,

상기 가변 저항 소자 및 상기 저항기는 상호 직렬로 또한 상기 전기 시스템에게 병렬로 전기 접속되며,

상기 스위칭 소자는 상기 저항기에게 병렬로 전기 접속되어 있는 과열 방지 디바이스.
제5항에 있어서,

상기 스위칭 소자가 전계 효과 트랜지스터(FET)이며,

상기 FET의 게이트가 상기 가변 저항 소자와 상기 저항기의 일단 사이에 전기 접속되고,

상기 FET의 소스가 상기 저항기의 타단에 전기 접속되며,

상기 FET의 소스 및 드레인이 상기 전기 시스템을 포함하는 전기 회로의 일부를 구성하도록 전기 접속되고,

상기 FET의 게이트-소스간 전압이 임계값 이하로 되었을 때에 상기 FET의 소스-드레인간에 전류가 실질적으로 흐르지 않게 됨으로써, 상기 전기 시스템을 통해 흐르는 전류가 차단되도록 하는 과열 방지 디바이스.
제6항에 있어서,

상기 게이트-소스간 전압의 크기는, 이하의 수학식 1

[수학식 1]

(수학식 중, V_GS는 상기 게이트-소스간 전압, V₀은 상기 가변 저항 소자 및 상기 저항기에 걸친 전압, P는 상기 가변 저항 소자의 저항, R은 상기 저항기의 저항임)

에 의해 표현되는 과열 방지 디바이스.
제1항에 있어서,

상기 디바이스는, 상기 전기 시스템에서의 과전류를 방지하기 위해, 온도에 의존하여 저항이 변화하는 또 다른 가변 저항 소자를 더 포함하는 과열 방지 디바이스.
제8항에 있어서,

상기 또 다른 가변 저항 소자가 PTC 소자인 과열 방지 디바이스.
제1항 또는 제2항의 과열 방지 디바이스를 구비하는 전기 시스템.
제10항에 있어서,

상기 전기 시스템은 전기적 요소와 전기 접속되어 전기 회로를 형성하는 2차 전지를 포함하고, 상기 과열 방지 디바이스는 상기 2차 전지와 상기 전기적 요소 사이에 병렬로 접속되는 전기 시스템.