[go: up one dir, main page]

KR101153570B1 - 반도체 패키지 모듈 - Google Patents

반도체 패키지 모듈 Download PDF

Info

Publication number
KR101153570B1
KR101153570B1 KR1020100107766A KR20100107766A KR101153570B1 KR 101153570 B1 KR101153570 B1 KR 101153570B1 KR 1020100107766 A KR1020100107766 A KR 1020100107766A KR 20100107766 A KR20100107766 A KR 20100107766A KR 101153570 B1 KR101153570 B1 KR 101153570B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
package
present
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100107766A
Other languages
English (en)
Other versions
KR20120045892A (ko
Inventor
유진오
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100107766A priority Critical patent/KR101153570B1/ko
Priority to US13/286,771 priority patent/US8558377B2/en
Publication of KR20120045892A publication Critical patent/KR20120045892A/ko
Application granted granted Critical
Publication of KR101153570B1 publication Critical patent/KR101153570B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16176—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 크기가 큰 전자 소자를 구비하더라도 모듈의 두께를 최소화할 수 있는 반도체 패키지 모듈에 관한 것이다.
이를 위한 본 발명에 따른 반도체 패키지 모듈은 외부면과 측면에 차폐 실드가 형성되고 하부면에 홈 형태의 수용부가 적어도 하나 구비되는 반도체 패키지 및 일면에 적어도 하나의 대형 소자와 반도체 패키지가 실장되는 메인 기판을 포함하며, 대형 소자는 상기 반도체 패키지의 수용부에 수용되며 메인 기판에 실장되는 것을 특징으로 한다.

Description

반도체 패키지 모듈{SEMICONDUCTOR PACKAGE MODULE}
본 발명은 반도체 패키지 모듈에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 차폐 부재를 구비하는 반도체 패키지 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
종래 기술에 다른 일반적인 고주파 반도체 패키지는 패키지 기판에 개별 전자 소자들을 실장한 후 이 전자 소자들을 보호하기 위해 수지를 충진하여 몰드부를 형성한다. 그리고, 고주파 차폐를 위한 구조로서 몰드부의 외부면에 차폐 실드를 형성하는 구조가 널리 알려져 있다. 일반적인 고주파 반도체 패키지에 적용되는 차폐 실드는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 전자 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
이러한 종래의 고주파 반도체 패키지는 내부에 실장되는 전자 소자들의 크기에 의해 그 크기가 결정된다. 즉 종래의 경우, 내부에 전자 소자가 포함되도록 차폐 실드가 형성되므로, 크기가 큰 전자 소자를 포함하는 경우, 이에 대응하여 고주파 반도체 패키지의 크기도 크게 형성될 수 밖에 없다.
이러한 문제는 고주파 반도체 패키지의 소형화 및 박형화에 장애 요인으로 작용하고 있다.
본 발명은 크기가 큰 전자 소자를 구비하더라도 모듈의 두께를 최소화할 수 있는 반도체 패키지 모듈을 제공하는 데에 있다.
본 발명에 따른 반도체 패키지 모듈은 외부면과 측면에 차폐 실드가 형성되고 하부면에 홈 형태의 수용부가 적어도 하나 구비되는 반도체 패키지 및 일면에 적어도 하나의 대형 소자와 반도체 패키지가 실장되는 메인 기판을 포함하고, 대형 소자는 반도체 패키지의 수용부에 수용되며 메인 기판에 실장되며, 반도체 패키지는 패키지 기판, 패키지 기판의 일면에 실장되는 적어도 하나의 전자 소자 및 전자 소자를 내부에 수용하며 패키지 기판에 체결되는 차폐 실드를 포함할 수 있다.
삭제
본 발명에 따른 실시예에 있어서, 반도체 패키지의 패키지 기판은 내부에 적어도 하나의 수용부가 형성될 수 있다.
본 발명에 따른 실시예에 있어서, 반도체 패키지 는 패키지 기판과 차폐 실드 사이의 공간을 밀봉하는 절연성의 몰드부를 더 포함할 수 있다.
본 발명에 따른 실시예에 있어서, 몰드부는 수용부를 확장하는 적어도 하나의 수용 홈을 구비할 수 있다.
본 발명에 따른 실시예에 있어서, 수용 홈은 입구 부분이 수용부와 동일한 형상으로 형성될 수 있다.
본 발명에 따른 실시예에 있어서, 대형 소자는 차폐 실드의 두께보다 두꺼운 크기로 형성될 수 있다.
본 발명에 따른 실시예에 있어서, 대형 소자는 메인 기판의 상부면에서 반도체 패키지의 상부면 사이의 수직 거리보다 작은 높이로 형성될 수 있다.
본 발명에 따른 반도체 패키지 모듈은 몰드부에 의해 패키지 기판에 실장되는 전자 소자를 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부의 외부면에 형성되는 실드부에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 패키지 모듈은 적어도 하나의 대형 소자가 반도체 패키지의 패키지 기판이 아닌, 메인 기판 상에 실장되고, 이러한 대형 소자가 반도체 패키지의 내부에 수용되도록 반도체 패키지가 메인 기판 상에 실장된다.
이에 따라 반도체 패키지는 그 두께를 최소화할 수 있으므로, 반도체 패키지 모듈의 전체적인 두께를 최소화할 수 있다.
또한 본 발명에 따르면, 메인 기판에 실장되는 대형 소자가 반도체 패키지의 내부에 수용된다. 이로 인하여 대형 소자가 반도체 패키지의 패키지 기판 상에 실장되지 않더라도 반도체 패키지에 형성된 차폐 실드에 의해 전자파가 차폐되는 효과가 있다.
따라서, 본 실시예에 따른 반도체 패키지 모듈은 내부에 대형 소자가 포함되더라도 얇은 두께를 유지하면서 대형 소자를 전자파로부터 차폐할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 모듈을 개략적으로 도시한 단면도.
도 2는 도 1에 도시된 반도체 패키지 모듈의 내부를 도시한 절단 사시도.
도 3은 도 2에 도시된 반도체 패키지 모듈의 분해 사시도.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지 모듈을 개략적으로 도시한 분해 사시도.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지 모듈을 개략적으로 도시한 분해 사시도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 모듈의 단면도이다. 또한 도 2는 도 1에 도시된 반도체 패키지 모듈의 내부를 도시한 절단 사시도이고, 도 3은 도 2에 도시된 반도체 패키지 모듈의 분해 사시도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지 모듈(100)은 반도체 패키지(10)와, 반도체 패키지(10)가 실장되는 메인 기판(50)을 포함하여 구성된다.
반도체 패키지(10)는 패키지 기판(11), 전자 소자(1), 및 차폐 실드(30)를 포함하여 구성된다. 특히, 본 실시예에 따른 반도체 패키지(10)는 하부면에 홈 형태의 수용부(17)를 구비하는 것을 특징으로 한다.
패키지 기판(11)은 상면에 적어도 하나의 전자 소자(1)이 실장된다. 패키지 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 패키지 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판(PCB), 유연성 기판 등)이 이용될 수 있다.
패키지 기판(11)의 상면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나, 도시하지는 않았지만 실장용 전극(13)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. 그리고 실장용 전극(13)은 전자 소자(1)들의 접지 단자(도시되지 않음)와 전기적으로 연결되는 접지 전극(도시되지 않음)을 적어도 하나 포함할 수 있다.
또한, 본 실시예에 따른 패키지 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(12)이 형성될 수 있다. 그리고 이러한 회로 패턴(12)은 접지 전극과 전기적으로 연결되는 접지 패턴(도시되지 않음)을 포함할 수 있다.
또한, 본 실시예에 따른 패키지 기판(11)은 상면에 형성되는 실장용 전극(13), 패키지 기판(11) 내부에 형성되는 회로 패턴(12) 등과 전기적으로 연결되는 외부 접속 단자(15)와, 이들을 전기적으로 연결하는 도전성 비아홀(14)을 포함할 수 있다.
더하여 본 실시예에 따른 패키지 기판(11)은 패키지 기판(11) 내부에 전자 소자를 실장할 수 있는 캐비티(cavity)가 형성될 수도 있다.
또한 본 실시예에 따른 패키지 기판(11)은 내부에 수용부(17)를 구비한다.
수용부(17)는 패키지 기판(11)을 관통하는 구멍 또는 홈의 형태로 형성될 수 있으며, 후술되는 전자 소자(1) 중 크기가 큰 전자 소자(이하 대형 소자, 2)가 내부에 수용될 수 있는 크기로 형성된다.
이러한 수용부(17)는 패키지 기판(11)의 내부에서 대형 소자(2)가 실장될 위치에 대응하여 형성된다. 따라서 패키지 기판(11)의 회로 패턴이나 전자 소자들(1)의 배치를 따라 패키지 기판(11)의 중심 부분에 형성되거나 패키지 기판(11)의 측면을 따라 형성될 수 있다.
전자 소자(1)는 수동 소자와 능동 소자와 같은 다양한 소자들을 포함하며, 패키지 기판(11) 상에 실장되거나 패키지 기판(11) 내부에 내장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
또한 본 실시예에 따른 전자 소자(1)는 크기가 큰 대형 소자(2)를 포함할 수 있다.
본 실시예에 따른 대형 소자(2)는 반도체 패키지(10)의 패키지 기판(11) 상에 실장되는 것이 바람직하지만, 이러한 경우 그 크기로 인하여 반도체 패키지(10)의 크기나 부피를 증가시키는 소자들을 통칭한다.
예를 들어, 본 실시예에 따른 대형 소자(2)는 다른 전자 소자(1)에 비해 높은 높이를 갖는 소자일 수 있으며, 특히 반도체 패키지(10)의 패키지 기판(11)이나 차폐 실드(30)의 수직 두께보다 더 높게 형성된 소자일 수 있다.
이러한 대형 소자의 예로는 RF 필터, 고용량 콘덴서, 고용량 인덕터 등이 이용될 수 있으나, 이에 한정되는 것은 아니다.
본 발명은 이러한 대형 소자들(2)이 패키지 기판(11)이 아닌, 후술되는 메인 기판(50)에 실장되는 것을 특징으로 하며, 이에 대해서는 메인 기판(50)에 대한 설명에서 보다 상세히 살펴보기로 한다.
차폐 실드(30)는 전자 소자(1)를 내부에 수용하며 패키지 기판(11)에 체결되어 외부로부터 유입되는 불필요한 전자파를 차폐한다. 또한, 전자 소자(1)나 대형 소자(2)에서 발생되는 전자파가 외부로 방사되는 것을 차단한다.
차폐 실드(30)는 전자파 차폐를 위해 필수적으로 접지된다. 이에 본 실시예에 따른 반도체 패키지(10)는 차폐 실드(30)가 반도체 패키지(10)의 패키지 기판(11)에 형성된 접지 패턴이나 접지 전극과 직접 전기적으로 연결되어 접지될 수 있다.
이러한 본 실시예에 따른 차폐 실드(30)는 도전성 재질의 금속 케이스의 형태로 형성될 수 있다.
메인 기판(50)은 일면에 적어도 하나의 반도체 패키지(10)가 실장되어 전기적으로 연결된다. 또한 메인 기판(50)에는 반도체 패키지(10) 이외의 다양한 전자 부품들이 실장된다.
이러한 본 실시예에 따른 메인 기판(50)은 전자 제품에 구비되는 일반적인 PCB 기판일 수 있으며, 다수의 반도체 패키지(10)가 실장되는 모듈 기판일 수 있다.
메인 기판(50)은 반도체 패키지(10)에 구비되는 패키지 기판(11)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 패키지 기판(예를 들어, 세라믹 패키지 기판, 인쇄 회로 패키지 기판, 유연성 패키지 기판 등)이 이용될 수 있다.
또한 메인 기판(50)의 상면에는 전자 소자(1)를 실장하기 위한 실장용 전극(53)이나 도시하지는 않았지만 실장용 전극(53)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 메인 기판(50)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(52)이 형성될 수 있다.
또한, 본 실시예에 따른 메인 기판(50)은 상면에 형성되는 실장용 전극(53)과 메인 기판(50)의 내부에 형성되는 회로 패턴(52), 그리고 이들을 전기적으로 연결하는 도전성 비아홀(54)을 포함할 수 있다. 더하여 본 실시예에 따른 메인 기판(50)은 메인 기판(50)의 내부에 전자 부품들을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
한편, 전술한 바와 같이 본 실시예에 따른 메인 기판(50)에는 적어도 하나의 대형 소자(2)가 실장된다.
대형 소자(2)는 메인 기판(50) 중 반도체 패키지(10)가 실장되는 영역 내에 실장되며, 보다 구체적으로는 반도체 패키지(10)가 메인 기판(50)에 실장될 때, 반도체 패키지(10)의 패키지 기판(11)에 형성된 수용부(17)에 삽입될 수 있는 위치에 실장된다.
이때, 대형 소자(2)는 메인 기판(50)의 실장용 전극(53)과 반도체 패키지(10)의 외부 접속 단자(18) 등을 통해 반도체 패키지(10)의 전자 소자들(1)과 전기적으로 연결될 수 있다.
한편 본 실시예에 따른 대형 소자(2)는 메인 기판(50)에 실장됨과 동시에 반도체 패키지(10)의 수용부(17)에 수용되어야 하므로, 메인 기판(50)의 상부면에서 반도체 패키지(11)의 상부면 사이의 수직 거리보다 작은 높이로 형성된다.
또한, 대형 소자(2)의 높이가 반도체 패키지(10)의 차폐 실드(30) 두께보다 작은 경우에는 대형 소자(2)를 메인 기판(50)이 아닌 반도체 패키지(10)의 패키지 기판(11)에 실장해도 반도체 패키지(10)의 두께가 증가하지 않는다.
따라서, 본 실시예에 따른 반도체 패키지 모듈(100)은 대형 소자(2)의 높이가 반도체 패키지(10)의 차폐 실드(30) 두께(즉 수직 거리)보다 두꺼운 크기로 형성되는 경우에 최적의 효과를 얻을 수 있다.
이러한 본 실시예에 따른 반도체 패키지 모듈(100)은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지 모듈을 개략적으로 도시한 분해 사시도이다.
먼저 도 4를 참조하면, 본 실시예에 따른 반도체 패키지 모듈(200)의 반도체 패키지는 대형 소자(2)가 패키지 기판(11)의 측면에 인접하게 배치된다.
이처럼 대형 소자(2)가 패키지 기판(11)의 측면에 배치되는 경우, 패키지 기판(11)의 수용부(17)는 구멍의 형태가 아닌, 패키지 기판(11)의 측면을 포함하는 홈의 형태로 형성될 수 있다.
또한, 본 실시예에 따른 반도체 패키지 모듈(200)의 반도체 패키지는 몰드부(20)를 구비한다.
몰드부(20)는 패키지 기판(11)과 차폐 실드(30)의 사이에 충진되어 패키지 기판(11) 상에 실장되어 있는 전자 소자(1)를 밀봉한다. 몰드부(20)는 패키지 기판(11) 상에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자(1)들 상호간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(20)는 전자 소자(1)의 외부를 둘러싸며 전자 소자(1)를 패키지 기판(11) 상에 고정시켜 외부의 충격으로부터 전자 소자(1)를 안전하게 보호한다.
또한 본 실시예에 따른 몰드부(20)는 내부에 패키지 기판(11)의 수용부(17)를 확장하는 수용 홈(25)을 구비한다.
수용 홈(25)은 몰드부(20)의 하부면에서 상측을 향하여 형성되며, 전술한 패키지 기판(11)의 수용부(17)에 대응하여 형성된다.
즉, 수용 홈(25)은 입구 부분이 수용부(17)와 동일한 형상(즉 동일한 면적)으로 형성되며, 내부에 대형 소자(2)를 수용할 수 있는 깊이의 홈으로 형성된다.
본 실시예의 경우, 몰드부(20)에 하나의 수용 홈(25)이 구비되는 경우를 예로 들고 있다. 그러나, 본 발명은 이에 한정되지 않으며, 대형 소자(2)의 개수와 크기에 따라 다양한 개수와 다양한 형상으로 수용 홈(25)이 형성될 수 있다.
한편, 본 실시예에 따른 수용 홈(25)은 차폐 실드(30)가 금속 케이스의 형태로 형성되는 경우, 홈의 형태가 아닌 관통 구멍의 형태로 형성될 수 있다.
이러한 몰드부(20)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(20)는 수용부(17)와 수용 홈(25)에 대응하는 형상으로 돌기가 형성된 금형에 패키지 기판(11)을 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
이처럼 반도체 패키지가 몰드부(20)를 포함하는 경우, 본 실시예에 따른 차폐 실드(30)는 금속 케이스의 형태뿐만 아니라 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 본 실시예에 따른 차폐 실드(30)는 몰드부(20)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 제조될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
또한, 차폐 실드(30)는 몰드부(20)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 또한 차폐 실드(30)는 스크린 프린팅 방식을 통해 형성된 금속 박막일 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지 모듈을 개략적으로 도시한 분해 사시도이다.
도 5를 참조하면, 본 실시예에 따른 반도체 패키지 모듈(300)의 반도체 패키지는 능동 소자인 IC 칩이 대형 소자(2)로 이용된다. 이처럼 본 발명에 따른 반도체 패키지 모듈(300)은 소자의 모양이나 종류에 상관 없이 반도체 패키지(10)의 두께를 증가시킬 수 있는 소자라면 모두 대형 소자(2)로 이용될 수 있다.
또한, 본 실시예에 따른 반도체 패키지 모듈(300)의 반도체 패키지는 전술된 도 4의 실시예와 마찬가지로 몰드부(20)를 구비한다. 본 실시예에 따른 몰드부(20)는 차폐 실드(30)와 같이 캡 형상으로 형성된다. 따라서 몰드부(20)의 내부에 형성되는 공간에 전자 소자(1)와 대형 소자(2)가 모두 수용된다.
이처럼 몰드부(20)가 캡 형상으로 형성되는 경우, 전술된 도 4의 실시예와 마찬가지로 본 실시예에 따른 차폐 실드(30)는 금속 케이스의 형태뿐만 아니라 도전성을 갖는 다양한 재료에 의해 형성될 수 있다
이와 같이 구성되는 본 실시예에 따른 반도체 패키지 모듈(도 1의 100)의 제조 방법을 간략히 살펴보면 다음과 같다.
먼저 메인 기판(50) 상에 대형 소자(2)를 안착시키는 과정이 수행된다. 그리고, 이어서 대형 소자(2)가 수용부(17)에 삽입되도록 반도체 패키지(10)를 메인 기판(50) 상에 안착시키는 과정이 수행된다. 여기서, 대형 소자(2), 반도체 패키지(10)와 메인 기판(50)의 실장용 전극(53) 사이에는 도전성 페이스트가 개재될 수 있다.
이어서 대형 소자(2)와 반도체 패키지(10)가 안착된 메인 기판(50)이 리플로우 오븐(Reflow oven)을 통과하고, 이에 따라 도전성 페이스트가 솔더로 경화되는 과정이 수행된다. 솔더가 경화됨에 따라 메인 기판(50) 상에 안착된 대형 소자(2)와 반도체 패키지(10)는 메인 기판(50)에 견고히 접합되며 전기적으로도 연결된다. 이와 같은 과정을 통해 본 실시예에 따른 반도체 패키지 모듈(100)을 완성할 수 있다. 그러나 본 발명은 이에 한정되지 않으며 대형 소자(2)와 반도체 패키지(10)를 메인 기판(50) 상에 견고히 실장할 수 있다면 다양한 방법이 이용될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지 모듈은 몰드부에 의해 패키지 기판에 실장되는 전자 소자를 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부의 외부면에 형성되는 실드부에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 패키지 모듈은 적어도 하나의 대형 소자가 반도체 패키지의 패키지 기판이 아닌, 메인 기판 상에 실장되고, 이러한 대형 소자가 반도체 패키지의 내부에 수용되도록 반도체 패키지가 메인 기판 상에 실장된다.
이에 따라 반도체 패키지는 그 두께를 최소화할 수 있으므로, 반도체 패키지 모듈의 전체적인 두께를 최소화할 수 있다.
또한, 본 발명에 따르면, 메인 기판에 실장되는 대형 소자가 반도체 패키지의 내부에 수용된다. 이로 인하여 대형 소자가 반도체 패키지의 패키지 기판 상에 실장되지 않더라도 반도체 패키지에 형성된 차폐 실드에 의해 전자파가 차폐되는 효과가 있다.
따라서, 본 실시예에 따른 반도체 패키지 모듈은 내부에 대형 소자가 포함되더라도 얇은 두께를 유지하면서 대형 소자를 전자파로부터 차폐할 수 있다.
이상에서 설명한 본 발명에 따른 반도체 패키지 모듈은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.
또한 전술된 실시예들에서는 메인 기판 상에 차폐 실드를 갖는 반도체 패키지가 실장되는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 전자파를 차폐하기 위해 차폐 쉴드를 구비하는 장치라면 다양하게 적용될 수 있다.
100, 200, 300: 반도체 패키지 모듈
10: 반도체 패키지
1: 전자 소자 2: 대형 소자
11: 패키지 기판
12: 회로 패턴
13: 실장용 전극 14: 비아홀
15: 외부 접속 단자
17: 수용부
20: 몰드부 25: 수용 홈
30: 차폐 쉴드
50: 메인 기판
52: 회로 패턴
53: 실장용 전극 54: 비아홀

Claims (8)

  1. 삭제
  2. 하부면에 홈 형태의 수용부가 적어도 하나 구비되는 반도체 패키지;
    일면에 적어도 하나의 대형 소자와 상기 반도체 패키지가 실장되는 메인 기판;
    을 포함하고,
    상기 대형 소자는 상기 반도체 패키지의 상기 수용부에 수용되며 상기 메인 기판에 실장되며,
    상기 반도체 패키지는,
    패키지 기판;
    상기 패키지 기판의 일면에 실장되는 적어도 하나의 전자 소자; 및
    상기 전자 소자를 내부에 수용하며 상기 패키지 기판에 체결되는 차폐 실드;
    를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  3. 제2항에 있어서, 상기 반도체 패키지의 상기 패키지 기판은,
    내부에 적어도 하나의 상기 수용부가 형성되는 것을 특징으로 하는 반도체 패키지 모듈.
  4. 제3항에 있어서, 상기 반도체 패키지는,
    상기 패키지 기판과 상기 차폐 실드 사이의 공간을 밀봉하는 절연성의 몰드부를 더 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  5. 제4항에 있어서, 상기 몰드부는,
    상기 수용부를 확장하는 적어도 하나의 수용 홈을 구비하는 것을 특징으로 하는 반도체 패키지 모듈.
  6. 제4항에 있어서, 상기 수용 홈은,
    입구 부분이 상기 수용부와 동일한 형상으로 형성되는 것을 특징으로 하는 반도체 패키지 모듈.
  7. 제2항에 있어서, 상기 대형 소자는,
    상기 차폐 실드의 두께보다 두꺼운 크기로 형성되는 것을 특징으로 하는 반도체 패키지 모듈.
  8. 제2항에 있어서, 상기 대형 소자는,
    상기 메인 기판의 상부면에서 상기 반도체 패키지의 상부면 사이의 수직 거리보다 작은 높이로 형성되는 것을 특징으로 하는 반도체 패키지 모듈.
KR1020100107766A 2010-11-01 2010-11-01 반도체 패키지 모듈 Expired - Fee Related KR101153570B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100107766A KR101153570B1 (ko) 2010-11-01 2010-11-01 반도체 패키지 모듈
US13/286,771 US8558377B2 (en) 2010-11-01 2011-11-01 Semiconductor package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107766A KR101153570B1 (ko) 2010-11-01 2010-11-01 반도체 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20120045892A KR20120045892A (ko) 2012-05-09
KR101153570B1 true KR101153570B1 (ko) 2012-06-11

Family

ID=45995766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107766A Expired - Fee Related KR101153570B1 (ko) 2010-11-01 2010-11-01 반도체 패키지 모듈

Country Status (2)

Country Link
US (1) US8558377B2 (ko)
KR (1) KR101153570B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497679B (zh) * 2009-11-27 2015-08-21 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20160068506A (ko) 2014-12-05 2016-06-15 삼성전기주식회사 센서 패키지 모듈
KR20160100606A (ko) 2015-02-16 2016-08-24 삼성전기주식회사 센서 패키지 모듈
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
KR102753506B1 (ko) * 2022-12-19 2025-01-14 한화엔엑스엠디 주식회사 기판 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328009A (ja) 2004-05-17 2005-11-24 Sumitomo Electric Fine Polymer Inc チップパッケージ、該チップパッケージの製造方法およびチップ実装基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
KR100740463B1 (ko) * 2006-09-09 2007-07-18 주식회사 비에스이 실리콘 콘덴서 마이크로폰
JP2010080679A (ja) 2008-09-26 2010-04-08 Kyocera Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328009A (ja) 2004-05-17 2005-11-24 Sumitomo Electric Fine Polymer Inc チップパッケージ、該チップパッケージの製造方法およびチップ実装基板

Also Published As

Publication number Publication date
US20120104572A1 (en) 2012-05-03
US8558377B2 (en) 2013-10-15
KR20120045892A (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
KR101153570B1 (ko) 반도체 패키지 모듈
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101171512B1 (ko) 반도체 패키지의 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20120045893A (ko) 반도체 패키지 모듈
US11195800B2 (en) Electronic device module and method of manufacturing the same
JP5750528B1 (ja) 部品内蔵回路基板
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR20120039338A (ko) 반도체 패키지
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR101153536B1 (ko) 고주파 패키지
KR101350610B1 (ko) 반도체 패키지
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR20110133821A (ko) 고주파 패키지
KR20130036036A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200531

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200531

PR0401 Registration of restoration

St.27 status event code: A-6-4-K10-K13-oth-PR0401

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R401 Registration of restoration
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210531

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210531

PR0401 Registration of restoration

St.27 status event code: A-6-4-K10-K13-oth-PR0401

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220531

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220531

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000