KR101149966B1 - 분극성 전극체와 그 제조 방법, 및 이것을 이용한 전기화학커패시터 - Google Patents

Abstract

금속의 프레인박으로 이루어진 집전체와, 집전체 중 적어도 한쪽 면에 형성되는 앵커코트층과, 앵커코트층 또는 집전체 중 어느 하나의 위에 형성되는 전극층을 포함하는 분극성 전극체로서, 앵커코트층이 도전성 카본과 바인더를 포함하고, 도전성 카본이 흑연화 카본블랙이며, 바인더가, 카르복시메틸셀룰로오스의 암모늄염, 고무계 고분자, 폴리테트라플루오로에틸렌, 폴리비닐 알코올, 폴리비닐 피로리돈, 이소부틸렌-무수 말레인산 교호 공중합체 중에서 선택되는 1종 이상을 포함하는, 전기화학 커패시터용 분극성 전극체이다. 슬림화를 도모함과 동시에 앵커코트층상에 직접 전극층을 형성할 수 있다. 또, 집전체와 전극층의 충분한 접합 강도를 확보하여 에너지 밀도와 출력 밀도를 향상시켜, 저저항화를 실현할 수 있다.

Description

분극성 전극체와 그 제조 방법, 및 이것을 이용한 전기화학 커패시터{POLARIZABLE ELECTRODE MEMBER, PROCESS FOR PRODUCING THE SAME, AND ELECTROCHEMICAL CAPACITOR UTILIZING THE MEMBER}

본 발명은 각종 전자기기에 사용되는 전기화학 커패시터와, 그것에 이용하는 분극성 전극체 및 그 제조 방법에 관한 것이다.

종래의 분극성 전극을 이용한 커패시터에 대해서는, 일본국 특허 공개 공보평11-154630호 및 일본국 특허 공개 공보2004-186266호 등에 개시되어 있다.

종래의 전기화학 커패시터(10)의 구성을, 도 6을 이용하여 설명한다. 도 6에 도시한 소자(11)는, 표리면에 앵커코트층(anchor coat층)이 형성된, 알루미늄박 등으로 이루어진 집전체(12)와, 이 앵커코트층상에 접착된 전극 시트(13)로 이루어진 분극성 전극체를 갖고 있다. 소자(11)는, 2장의 분극성 전극체를, 이들 사이에 세퍼레이터(separator)(14)를 개재시킨 상태에서, 권회(卷回)함으로써 구성된다.

전기화학 커패시터(10)는, 또한, 2장의 분극성 전극체에 각각 접속되어 인출되는 알루미늄제의 리드선(15)과, 소자(11)를 구동용 전해액(도시 생략)과 함께 수용하는 알루미늄제의 금속 케이스(16)와, 소자(11)로부터 한 쌍으로 인출되는 리드선(15)이 관통하는 구멍을 가져 금속 케이스(16)의 개구부에 끼워 넣어지고, 금속 케이스(16)의 개구단(開口端)의 가공에 의해 밀봉을 행하는 실링 고무(17)를 갖는다.

도 7은 소자(11)를 구성하는 분극성 전극체(19)의 구성을 나타낸 사시도, 도 8은 그 단면도이다. 도 7과 도 8에 도시하는 바와 같이, 분극성 전극체(19)는, 표면을 조면화(粗面化)한 알루미늄박 등으로 이루어진 집전체(12)와, 집전체(12)의 표리면에 형성된 앵커코트층(18)과, 앵커코트층(18)상에 접착된 전극 시트(13)로 이루어진다. 앵커코트층(18)은, 흑연 또는 카본블랙으로 이루어진 도전성 카본과 바인더에 의해 구성되어 있다.

또한, 전극 시트(13)를 이용하는 이유는, 앵커코트층(18)을 개재하여 페이스트 형상의 전극 재료를 집전체(12)상에 도포함으로써 전극층을 형성하고자 하는 경우에는, 앵커코트층(18) 속에 포함되는 바인더가 분해되어 앵커코트층(18)이 용해되어 버리기 때문이다. 따라서, 미리, 활성탄과 도전성 부여재와 바인더를 혼련하고, 이들을 분쇄한 후, 성형함으로써 시트 형상의 전극 시트(13)를 제작한다. 이렇게 해서 제작된 전극 시트(13)를 앵커코트층(18)상에 접착하고 있다.

이렇게 해서 구성된 종래의 전기화학 커패시터는, 2차 전지와 비교하여 출력 밀도가 크고, 짧은 시간에 대전류를 흘려보낼 수 있으며, 전기 자동차 등의 동력 어시스트, 무정전 전원 장치 등에 활용하는 것이 검토되고 있다. 그 때문에, 한층 더 출력 밀도의 향상이 기대되고 있으며, 덧붙여, 에너지 밀도의 향상 및 연속 전압 인가에 대한 신뢰성, 충방전 사이클의 반복에 대한 내구성의 향상이 요망되고 있다.

이러한 전기화학 커패시터에 있어서, 에너지 밀도 및 출력 밀도의 향상에 가장 큰 효과를 발휘하는 수단은 집전체의 슬림화이다. 이 집전체의 슬림화는, 셀에서의 전극층의 점유 체적의 향상에 의한 전기 용량의 향상, 및 분극성 전극체의 대향 면적의 증가에 따른 내부 저항의 저감이라는 큰 이점이 있다. 즉, 집전체의 슬림화에 의해 에너지 밀도 및 출력 밀도의 향상을 실현할 수 있다.

또한, 종래의 전기화학 커패시터에서는, 내부 저항의 저감과 전기 용량의 열화의 억제를 위해, 에칭에 의해 표면을 조면화한 알루미늄박을 집전체로서 이용하고 있다. 이와 같이 표면을 조면화한 알루미늄박은 강도가 낮고, 제조 공정에서 알루미늄박에 가해지는 장력에 견디지 못해 박 절단 등이 발생하기 때문에 슬림화가 곤란하다는 문제가 있다.

이에 반해, 표면을 조면화하고 있지 않은 알루미늄박(이하, 프레인박이라고 한다)은, 박 강도가 강해져 있기 때문에, 슬림화는 가능하다. 그렇지만, 에칭되어 있지 않기 때문에, 에칭 피트가 없다. 따라서, 전극층과 집전체의 접촉 면적이 감소하여 접합 강도가 저하되고, 그 결과, 전기화학 커패시터의 내부 저항이 증대하고, 또한, 신뢰성이 악화된다는 문제가 있었다.

또, 종래의 커패시터에서는, 전극층을 직접 앵커코트층(18)상에 형성할 수 없으므로, 전극 시트(13)를 이용한 구성으로 하고 있다. 그러나, 전극 시트(13)를 제작해야 함에 따라 생산성이 저하되어, 비용면에서 큰 문제가 되고 있다.

종래의 기술에서는, 집전체로서 프레인박(plain foil)을 이용함으로써 슬림화를 도모하고, 이에 따라 에너지 밀도와 출력 밀도를 향상시켜 저저항화와 고신뢰성을 실현하고, 또한, 생산성의 향상에 의해 비용 저감을 도모하는 것은, 종래의 기술에 있어서 매우 곤란하다는 과제를 가진 것이었다.

본 발명은 이러한 종래의 과제를 해결하고, 에너지 밀도와 출력 밀도를 향상시켜 저저항화와 고신뢰성을 실현하고, 또한, 생산성의 향상에 의해 비용 저감을 도모할 수 있는, 분극성 전극체와 그 제조 방법, 및 이것을 이용한 전기화학 커패시터를 제공하는 것을 목적으로 하는 것이다.

상기 과제를 해결하기 위해 본 발명의 분극성 전극체는, 금속의 프레인박으로 이루어진 집전체와, 집전체 중 적어도 한쪽 면에 형성되는 앵커코트층과, 앵커코트층 또는 집전체 중 어느 하나의 위에 형성되는 전극층을 포함하는 분극성 전극체이다. 그 앵커코트층은 도전성 카본과 바인더를 포함하고 있다. 그 도전성 카본으로서 흑연화 카본블랙이 이용된다. 또, 바인더에는, 카르복시메틸셀룰로오스의 암모늄염, 고무계 고분자, 폴리테트라플루오로에틸렌, 폴리비닐 알코올, 폴리비닐 피로리돈, 이소부틸렌-무수 말레인산 교호 공중합체 중에서 선택되는 1종 이상을 포함한다.

또 본 발명의 분극성 전극체의 제조 방법은, 도전성 카본, 바인더 및 분산매를 혼합하여 슬러리를 제작하는 단계와, 프레인박으로 이루어진 집전체의 표면에 슬러리를 도포하여, 앵커코트층을 형성하는 단계와, 앵커코트층상에 페이스트 형상의 전극재를 도포하여 전극층을 형성하는 단계와, 앵커코트층 및 전극층을 형성한 집전체를 압연(壓延)하는 단계를 갖는 분극성 전극체의 제조 방법이다.

또, 본 발명의 전기화학 커패시터는, 이와 같이 구성된 분극성 전극체를 2장 1세트로, 그 사이에 세퍼레이터를 개재시킨 상태로 적층 또는 권회하여, 이것을 구동용 전해액과 함께 케이스 내에 수용하여 밀봉한 것이다.

이상과 같이 본 발명에 의한 분극성 전극체는 슬림화가 가능하다. 또, 집전체와 전극층의 충분한 접합 강도를 확보할 수 있기 때문에, 내부 저항의 증대나 전기 용량의 열화를 억제하여 에너지 밀도와 출력 밀도의 향상을 도모할 수 있다. 또, 앵커코트층을 구성하는 도전성 카본으로서 흑연화 카본블랙을 이용함으로써, 저저항화를 실현할 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 분극성 전극체의 구성을 나타낸 단면도,

도 2는 본 발명의 일 실시 형태에 따른 분극성 전극체의 다른 예를 도시한 단면도,

도 3은 본 발명의 일 실시 형태에 따른 앵커코트층의 구성을 나타낸 단면도,

도 4A는 본 발명의 일 실시 형태에 있어서의, 앵커코트층을 구성하는 흑연화 카본블랙의 X선 회절 측정에 있어서의 피크 강도를 나타낸 특성도,

도 4B는 본 발명의 비교예에 있어서의, 앵커코트층을 구성하는 흑연의 X선 회절 측정에 있어서의 피크 강도를 나타낸 특성도,

도 4C는 본 발명의 비교예에 있어서의, 앵커코트층을 구성하는 아세틸렌 블랙의 X선 회절 측정에 있어서의 피크 강도를 나타낸 특성도,

도 5는 본 발명의 일 실시 형태에 따른 전극층의 구성을 나타낸 단면도,

도 6은 전기화학 커패시터의 구성을 나타낸, 일부 절결 사시도,

도 7은 종래의 전기화학 커패시터에 사용되는 소자를 구성하는 분극성 전극체의 구성을 나타낸 사시도,

도 8은 종래의 전기화학 커패시터에 사용되는 소자를 구성하는 분극성 전극체의 구성을 나타낸 단면도이다.

〈도면의 주요부분에 대한 부호의 설명〉

1, 5: 분극성 전극체 2: 집전체

3: 앵커코트층 4: 전극층

6: 도전성 카본 7: 바인더

8: 자연 산화 피막 9: 활성탄

본 발명에 의한 분극성 전극체는, 분극성 전극체를 구성하는 집전체에 프레인박을 이용함과 동시에, 이 집전체와 전극층의 사이에 도전성과 접착 능력을 갖는 앵커코트층을 설치한 구성이다. 이에 따라, 슬림화를 도모함과 동시에 앵커코트층상에 직접 전극층을 형성하는 것이 가능하게 된다. 뿐만 아니라, 집전체와 전극층의 충분한 접합 강도를 확보할 수 있기 때문에, 내부 저항의 증대나 전기 용량의 열화를 억제하여 에너지 밀도와 출력 밀도의 향상을 도모할 수 있게 된다. 또한, 앵커코트층을 구성하는 도전성 카본으로서 흑연화 카본블랙을 이용한 구성에 의해, 저저항화를 실현할 수 있다.

이하, 실시 형태를 이용하여, 본 발명에 대해 설명한다.

(실시 형태)

도 1은 본 발명의 일 실시 형태에 의한 분극성 전극체의 구성을 나타낸 단면도, 도 2는 본 실시 형태에 의한 분극성 전극체의 다른 예를 나타낸 단면도이다.

도 1에 도시하는 바와 같이, 분극성 전극체(1)는, 표면을 조면화하지 않은 금속 프레인박으로 이루어진 집전체(2)의 표리면에 앵커코트층(3)을 형성하고, 이 앵커코트층(3)상에 활성탄을 주체로 하는 전극층(4)을 형성함으로써 구성된다. 본 실시 형태에서는, 상기 집전체(2)의 재료로서 알루미늄박을 이용하였다.

또한, 상기 프레인박이란, 본 발명에서는, JIS B 0601-1994에 정하는 평균 조도(Ra)가 0.5㎛ 이하, 최대 높이(Ry)가 2.0㎛ 이하, 십 점 평균 조도(Rz)가 1.O㎛ 이하인 프레인박을 의미한다. 본 실시 형태에 사용한 알루미늄박의 표면 조도를 측정한 결과를, 표 1, 표 2에 나타낸다.

[표 1]

	측정개소①	측정개소②	측정개소③	측정개소④	측정개소⑤
Ra	0.13	0.13	0.13	0.13	0.14
Ry	0.63	0.61	0.92	0.57	1.12
Rz	0.57	0.59	0.70	0.55	0.82

[표 2]

	측정개소①	측정개소②	측정개소③	측정개소④	측정개소⑤
Ra	0.12	0.12	0.16	0.12	0.10
Ry	0.49	0.57	1.24	0.13	0.65
Rz	0.39	0.48	0.50	0.57	0.52

또한, 표 1은 TD에 대해 수평 방향의 표면 조도(단위:㎛)를 나타내고 있으 며, 표 2는 TD에 대해 수직 방향의 표면 조도(단위:㎛)를 나타낸다. 여기서, TD는 알루미늄박의 제조 시의 이송 방향을 나타낸다.

또, 도 2는 앵커코트층(3)을 집전체(2)의 한쪽 면에만 형성하고, 전극층(4)을 집전체(2)의 표리면에 형성함으로써 분극성 전극체(5)를 구성한 예를 나타낸다.

또한, 집전체(2)의 재료로서는, 양극 산화에 의해 유전체 산화 피막을 형성하는 금속재료이면 된다. 실시 형태에서 설명하는 알루미늄 이외에, 구리, 티탄, 니오브, 탄탈, 니켈, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티몬, 마그네슘, 혹은 이들 합금, 혹은 이들의 도전성을 갖는 화합물 등을 이용할 수도 있다. 이들 중에서도, 특히, 양극 산화에 의해 양극 산화 피막을 형성하는 금속인 알루미늄, 티탄, 니오브, 탄탈, 니켈, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티몬, 마그네슘 등을 이용하는 것이 바람직하다.

또한, 전기화학 커패시터가 전기 이중층 커패시터인 경우에는, 충전 시에 양극 측의 집전 금속은 전자를 뽑아내어, 금속 양이온으로서 전해액 중에 용출한다. 여기서, 이 금속 양이온과 전해액 음이온이 반응하지 않는 경우에는, 충방전에 수반하여 금속의 용출과 석출이 반복되기 때문에 집전체(2)가 취약해져 집전 기능이 저하한다. 또, 용출 금속 양이온이 전해액 음이온과 결합하여 화합물을 생성하는 경우로서, 또한, 생성된 화합물이 전기화학적으로 불안정하고, 방전 시에 가역적으로 반응하는 경우에는, 전기 이중층 커패시터의 내부 저항 및 전기 용량의 열화가 현저해진다. 이것은, 충방전에 수반하여 패러데이 반응(Faraday reaction)이 반복되기 때문에, 비(非)패러데이 반응인 이온의 흡탈착에는 없는 반응 저항이 발생하 는 것이 원인이다. 따라서, 금속 양이온과 전해액 음이온이 결합한 화합물이 전기화학적으로 안정이 되는 상기 금속재료를 이용하는 것이 바람직하다. 그에 따라, 방전 시에도 불가역인 유전체 산화 피막을 형성함으로써, 집전체(2)의 취약이나 내부 저항의 증대, 전기 용량의 열화 등이 발생하지 않으므로, 집전체(2)의 재료로서 적합하다.

도 3은 상기 앵커코트층(3)의 구성을 나타낸 단면도이다. 도 3에 도시하는 바와 같이, 앵커코트층(3)은 도전성 카본(6)과 바인더(7)에 의해 구성되어 있다. 여기서, 앵커코트층(3)에 이용하는 도전 필러로서 금속을 이용한 경우, 충전 시에 양극 산화되어 금속 양이온이 되고, 전해액 중에 용출하기 때문에 앵커코트층(3)의 도전성을 유지할 수 없다. 또, 유전체 산화 피막, 즉 절연층을 형성하도록 하는 밸브 작용 금속을 이용한 경우도, 절연층이 형성됨으로써 도전성의 저하를 초래한다. 따라서, 앵커코트층(3)의 도전 필러로서는 카본이 적합하다. 카본은, 전기화학적으로 안정되고, 충방전을 반복한 경우에 있어서도 도전성을 유지할 수 있으므로, 앵커코트층(3)의 도전 필러로서 바람직하다.

도 1 및 도 3에 도시하는 바와 같이, 도전성 카본(6)들의 사이, 앵커코트층(3)과 집전체(2)의 사이, 및 앵커코트층(3)과 전극층(4)의 사이를 바인더(7)가 접착함으로써, 물리적 안정성을 향상시킬 수 있고, 전기화학 커패시터의 신뢰성을 향상시킬 수 있다는 효과를 가져온다.

또, 본 실시 형태에서는, 상기 앵커코트층(3)을 구성하는 도전성 카본(6)으로서 흑연화 카본블랙(carbon black)을 이용하고 있다. 도 3에 도시하는 바와 같 이, 도전성 카본(6)의 적어도 일부는 집전체(2)에 침입해 있으며, 이 침입 깊이는 5nm～5㎛의 범위가 바람직하다. 이것은, 도전성 카본(6)의 침입 깊이가 5nm 미만인 경우에는, 집전체(2) 표면을 피복하는 절연성의 자연 산화 피막(8)을 관통할 수 없을 가능성이 있는 것이다. 도전성 카본(6)이 자연 산화 피막(8)을 관통할 수 없는 경우에는, 집전체(2)와 앵커코트층(3)간의 전기 전도가 불충분하게 되어, 전기화학 커패시터의 내부 저항이 증대한다는 바람직하지 않은 결과를 가져오는 경우가 있다. 또 반대로, 도전성 카본(6)의 침입 깊이가 5㎛보다 큰 경우에는, 집전체(2)의 실효 두께가 매우 얇아짐으로써 박(箔) 강도가 현저히 저하하고, 제조 공정에서 가해지는 장력에 견딜 수 없게 되어 제조가 곤란해진다는 바람직하지 않은 결과를 가져오는 경우가 있다.

또, 흑연은, sp2 혼성 궤도를 갖는 탄소이다. 4개의 L핵 전자 중 3개는 σ전자로서, 동일 평면 내에서 인접하는 σ전자와 공유 결합하여 육각망 평면을 형성한다. 나머지 1개의 전자는 π전자로서, 육각망 평면에 대해 수직 방향으로 배향(配向)된 π전자 궤도를 형성한다. 이 π전자가 비국재화(非局在化)되기 때문에 높은 전기 전도성을 갖는다. 카본블랙은, 의사(疑似) 흑연 구조의 미결정이 평행하게 적층한 상태로 결정자를 구성하고, 이 결정자가 집합하여 입자를 형성하고, 또한 입자들이 융착하여 스트럭처(Structure)를 형성한다. 이 스트럭처의 접촉에 의해 π전자가 점프함으로써 높은 전기 전도성을 갖고 있다. 흑연화 카본블랙은, 이 카본블랙의 입자 표면을 흑연화시킨 것으로, 카본블랙의 전기 전도성이 더욱 높아져 있다. 따라서, 흑연화 카본블랙을 앵커코트층(3)의 도전 필러로서 이용함으로써, 전기화학 커패시터의 내부 저항을 저감할 수 있다.

또한, 흑연화 카본블랙은, 집전체(2)의 표면에 대해 평행 방향으로만 배열할 필요도 없고, 또 전해액 중에 용출할 필요도 없기 때문에 저저항화를 실현할 수 있다. 또한, 흑연화 카본블랙은, 그 제작 공정 중에서 열처리 공정을 갖는다. 이 열처리 공정에서 불순물을 퍼지(purge)시킬 수 있기 때문에 저항값의 열화도 매우 적어진다.

또, 도 4A는, 상기 흑연화 카본블랙의 X선 회절 측정에 있어서의 피크 강도를 나타낸다. 탄소 재료의 결정성(흑연화도)의 지표가 되는 (002)면에 기인하는 피크를 나타내고 있으며, 강도는 약 10000을 나타내고 있다. 또, 비교용으로서, 흑연 및 아세틸렌 블랙의 동일한 피크 강도를 도 4B, 4C에 나타낸다. 도 4B, 4C로부터 알 수 있듯이, 흑연의 피크 강도는 약 60000이고, 아세틸렌 블랙의 피크 강도는 약 1400이다. 본 발명에 의한 상술한 효과를 얻기 위해 필요한 도전성 카본의 X선 회절 측정에 있어서의 피크 강도는, 2500 이상이 적합하다.

또, 상기 도전성 카본의 평균 입경은 30nm～10㎛의 범위가 바람직하다. 30nm 미만인 경우에는, 앵커코트층(3)을 형성할 때에, 미세한 도전성 카본(6)이 떠올라 작업성이 저하하기 때문에 바람직하지 않다. 또 반대로, 평균 입경이 1O㎛ 보다 커지면, 앵커코트층(3)의 막두께가 커져, 그만큼, 전극층(4)이 얇아져 용량이 감소해버리기 때문에 바람직하지 않다.

또, 본래, 표면을 조면화하지 않은 프레인박을 집전체(2)로서 이용한 경우에는, 전극층(4)과의 접촉 면적이 작기 때문에 전기화학 커패시터의 도전율을 높이는 것이 어렵다. 그 대책으로서, 본 발명에서는, 도 3에 도시한 도전성 카본(6)으로서 흑연화 카본블랙을 이용하고 있다. 전기 전도성이 높은 흑연화 카본블랙을 이용함으로써, 도전성의 저하를 염려할 필요 없이, 프레인박을 집전체(2)로 이용할 수 있다. 프레인박을 집전체(2)로 이용할 수 있기 때문에, 박강도가 현저히 증가하여, 슬림화가 매우 용이해진다. 이에 따라, 전기화학 커패시터 내에서의 전극층(4)의 점유 체적을 증가시켜 전기 용량을 향상시킬 수 있다는 효과를 갖는다. 또한, 슬림화에 의해, 권회형의 소자를 이용하는 경우에는 권회량을 증가시킬 수 있기 때문에 분극성 전극체(1)의 대향 면적을 증가시키고, 내부 저항을 저감시킬 수 있다는 효과를 갖는다. 이때, 집전체(2)의 두께는 1㎛～100㎛의 범위가 바람직하다. 이 범위는, 박 강도의 향상, 슬림화에 의한 전기 용량의 향상, 및 내부 저항의 저감의 각 효과를 가장 균형있게 얻을 수 있는 범위이다.

또, 상기 앵커코트층(3)을 구성하는 바인더(7)로서, 본 발명에서는 카르복시메틸셀룰로오스의 암모늄염을 이용하고 있다. 이것 이외에, 고무계 고분자, 폴리테트라플루오로에틸렌(polytetrafluoro-ethylene), 폴리비닐 알코올(polyvinyl alcohol), 폴리비닐 피로리돈(Polyvinyl pyrrolidone), 이소부틸렌-무수 말레인산(isobutylene - maleic anhydride) 교호 공중합체, 등을 이용할 수 있다. 또한, 수용성으로서, 또한, 건조 후에 난수용성이 되는 재료이면, 상기 재료에 한정되지 않고 사용할 수 있어, 동일한 효과를 얻을 수 있다.

여기서, 앵커코트층(3)에, 도전성 카본(6)에 대한 바인더(7)의 중량비는 1%～50%의 범위가 적합하다. 이 범위 내이면 전기화학 커패시터의 내부 저항의 저감 및 신뢰성의 향상을 실현할 수 있다. 바인더(7)의 비율이 50%보다 큰 경우에는, 전기 절연성의 바인더(7)가 과잉되게 존재하기 때문에 앵커코트층(3)의 전기 전도성이 저하하여 전기화학 커패시터의 내부 저항을 증대시켜 버리기 때문에 바람직하지 않다. 또 반대로, 바인더(7)의 비율이 1% 미만인 경우에는, 앵커코트층(3)의 접착 능력이 저하됨으로 인해 전기화학 커패시터의 내부 저항의 증대, 및 전기 용량의 열화가 현저해지기 때문에 바람직하지 않다.

또, 앵커코트층(3)의 두께는 50nm～20㎛의 범위가 적합하다. 이 범위는, 도전성 카본(6)의 평균 입경의 범위와 마찬가지로, 작업성과 대용량화를 균형있게 만족하는 범위이다.

이상의 구성에 근거하여 형성되는 본 발명의 앵커코트층은, 7.5S/㎝ 이상의 도전율(S는 컨덕턴스, 즉 지멘스를 나타낸다)인 것이 바람직하다.

이러한 앵커코트층(3)은 이하의 공정을 거쳐 제작된다. (1)우선, 흑연화 카본블랙으로 이루어진 도전성 카본(6) 및 바인더(7)를 분산매(도시 생략)에 분산하여, 앵커코트의 슬러리(slurry, 도시 생략)를 제작한다. (2)다음에, 앵커코트의 슬러리를 집전체(2)의 표리면에 각각 도포한다. (3)도포 후, 상기 분산매를 건조하여 제거한다.

또한, 이 앵커코트층(3)을 개재하여, 집전체(2)상에 전극층(4)이 형성된다. 이 전극층(4)은, 도 5에 도시하는 바와 같이, 활성탄(9)을 주체로서 포함하고, 또한 도시하지 않은 바인더, 도전성 카본 등을 포함하여 구성되어 있다.

또, 도 5에 도시하는 바와 같이, 앵커코트층(3)에는 전극층(4)의 일부가 침 입해 있다. 전극층(4)의 침입 깊이는 앵커코트층(3)의 두께에 대해 1～99.85%인 것이 바람직하다. 이와 같이 전극층(4)이 앵커코트층(3)에 침입함으로써, 전극층(4)을 구성하는 활성탄(9)과 앵커코트층(3)을 구성하는 도전성 카본(6)이 접촉하는 면적이 증가하여, 앵커코트층(3)과 전극층(4)간의 전기 전도가 양호해진다는 효과를 얻을 수 있다. 단, 이 활성탄(9)이 집전체(2)에 접촉할 때까지 침입해 버리면, 이 활성탄(9)의 도전율이 낮기 때문에, 상기의 효과를 얻을 수 없게 되므로, 적어도 집전체(2)와 전극층(4)의 사이에는 앵커코트층(3)의 도전성 카본(6)이 개재되어 있는 것이 바람직하다. 또한, 예를 들면, 이 도전성 카본(6)의 입자 직경이 30nm이고, 앵커코트층(3)의 두께가 20㎛인 경우로서, 전극층(4)과 집전체(2)의 사이에 도전성 카본(6)의 입자가 한 입자씩 전면에 빈틈없이 깔아진 층만이 존재하는 경우에, 전극층(4)의 침입 깊이는 앵커코트층의 두께에 대해 99.85%가 된다.

이와 같이 구성된 분극성 전극체(1)를 구성하는 앵커코트층(3)의 접착 강도를 확인하는 시험을 행하였다. 시험 방법은, 폭 2㎝×길이 5㎝의 셀로판 테이프를 분극성 전극체(1)상에 접착하고, 90도 박리 시험기에 의해 부하를 부여한다는 방법이다. 시험의 결과, 전극층(4)에서 응집 파괴에 기인하는 박리가 발생하고, 집전체(2)와 앵커코트층(3)의 계면, 및 앵커코트층(3)과 전극층(4)의 계면에서 박리가 발생하지 않는 것을 확인할 수 있었다. 이것은, 앵커코트층(3)에 포함되는 바인더(7)가 우수한 접착 강도를 발휘하고 있다는 것을 증명하는 것이다.

본 실시 형태에서는 상기 활성탄(9)으로서, 원재료인 페놀 수지를, 수산화 칼륨으로 처리한 것을 이용하고 있다. 활성탄(9)의 원재료로서는, 페놀수지 이외 에도, 야자껍질(coconut shell), 목분(木粉), 종이, 석유 코크스(petroleum coke), 석유 피치(petroleum pitch), 석탄 코크스 등으로 이루어진 재료를 이용할 수 있다. 또, 처리법으로서는, 수산화 칼륨을 이용하는 이외에, 수산화 나트륨, 수증기, 이산화탄소, 인산, 염화 아연 등 중 어느 하나를 이용하여 처리할 수도 있다.

상기의 처리는, 미세 구멍 구조를 갖지 않는 원재료를 다공질화 하여 비표면적을 증가시키는 처리로서, 단위 체적당 전기 용량을 증가시킬 수 있다. 이들 원재료 및 처리 방법을 조합시킴으로써, 활성탄(9)의 구조 및 비표면적 등을 다양하게 조정할 수 있다. 따라서, 원재료와 처리 방법을 적절히 선택함으로써, 전기화학 커패시터의 전기 용량 및 내부 저항 등을 임의로 설계할 수 있다.

또, 상기 활성탄(9)의 평균 입경은, 0.3～40㎛ 인 것이 바람직하다. 활성탄(9)의 입경이 커지면, 그에 수반하여 미세 구멍 길이가 길어지기 때문에 이온이 미세 구멍 내측에 도달할 때까지 시간이 걸린다. 그 결과, 이온의 확산 저항이 커져 소자 전체의 저항을 높여 버리기 때문에 바람직하지 않다.

분극성 전극체(1)를 제작하는 방법에 대해, 이하에 개요를 설명한다.

(1)우선, 활성탄(9), 바인더(도시 생략), 도전성 카본(도시 생략) 등을 분산매(도시 생략)와 함께 플라네타리움 믹서(planetarium mixer, 도시 생략)에 투입하여 혼련함으로써 전해액(도시 생략)을 제작한다. (2)다음에, 이 전해액을 압력 호모지나이저(homogenizer, 도시 생략)에 투입하여 분산한다. (3)분산 후의 전해액을, 앵커코트층(3)이 형성된 집전체(2)의 표리면에 각각 도포하여, 건조한다. (4)마지막으로, 표면에 도포, 건조된 전해액을 갖는 집전체(2)를 압연한다. 이 압연 공정에서 가하는 압력에 의해, 전극층(4)의 앵커코트층(3)에 대한 침입 깊이를, 앵커코트층의 두께에 대해 1～100%로 제어할 수 있다.

다음에, 본 실시 형태에 있어서, 분극성 전극체(1)를 구성하는 재료에 대해 구체적인 예를 이용하여 설명한다. 집전체(2)로는, 알루미늄의 프레인박을 이용한다. 전극층(4)은, 활성탄(88wt%), 도전성 카본(6wt%), 카르복시메틸셀룰로오스(Carboxymethyl cellulose, 4wt%), 폴리테트라플루오로에틸렌(polytetrafluoro-ethylene, 2wt%)의 혼합물이다. 또, 앵커코트층(3)은, 도전성 카본으로서의 흑연화 카본블랙(80wt%), 카르복시메틸셀룰로오스(20wt%)의 혼합물이다.

그리고, 이렇게 해서 제작된 분극성 전극체(1)를 이용하여, 도 6에 도시한 전기화학 커패시터를 제작하였다. 소자(11)는, 2장의 본 실시 형태의 분극성 전극체의 사이에 세퍼레이터(14)를 개재시킨 상태로 권회함으로써 제작된다. 전기화학 커패시터(10)는, 또한, 리드선(15), 금속 케이스(16) 및, 실링 고무(17)를 갖는다. 리드선(15)은 알루미늄제로, 2장의 분극성 전극체에 각각 접속되어 인출된다. 금속 케이스(16)는 알루미늄제로, 소자(11)를 구동용 전해액(도시 생략)과 함께 수용한다. 실링 고무(17)는, 소자(11)로부터 한 쌍으로 인출되는 리드선(15)이 관통하는 구멍을 갖고, 금속 케이스(16)의 개구부에 끼워 넣어져, 금속 케이스(16)의 개구단의 가공에 의해 밀봉된다.

상기한 분극성 전극체(1)를 이용하여 제작한 본 실시 형태의 전기화학 커패시터의 특성을 측정하였다. 실시예의 측정 결과를, 비교예 1～3과 대비하여, 표 3에 나타낸다. 시험 방법은, 인가 전압 2.3V의 정전압을 연속 인가하여, 소정 시간 후에 전기 용량과 내부 저항을 측정한다는 시험이다.

여기서, 비교예 1은, 아세틸렌 블랙(acetylene black)을 도전성 필러로서 이용하고, 앵커코트층을 개재하여, 프레인박으로 이루어진 집전체상에 전극층을 형성함으로써 분극성 전극체를 구성한 커패시터이다. 비교예 2는, 앵커코트층을 형성하지 않고, 프레인박으로 이루어진 집전체상에 직접, 전극층을 형성함으로써 분극성 전극체를 구성한 커패시터이다. 비교예 3은, 에칭 처리함으로써 표면을 조면화한 집전체상에, 앵커코트층을 형성하지 않고 직접, 전극층을 형성함으로써 분극성 전극체를 구성한 커패시터이다.

[표 3]

	전기 용량(F)			내부저항(mΩ)
시간	초기	500hr 후	2000hr 후	초기	500hr 후	2000hr 후
실시예1	103.6	90.0	85.2	20.2	20.2	20.2
비교예1	99.9	84.7	79.8	21.4	21.7	21.7
비교예2	99.8	83.7	79.0	21.0	21.3	21.4
비교예3	100.0	86.0	81.5	20.2	20.4	20.5

표 3으로부터 알 수 있듯이, 본 발명의 실시예의 전기화학 커패시터는, 비교예 1에 비해 초기 전기 용량이 높고, 초기 내부 저항은 낮게 되어 있다. 또한, 500시간, 및 2000시간의 정전압 연속 인가 시험 후에 있어서도 이들의 열화율이 작게 되어 있다. 이러한 차이는 비교예 2와 비교하면 더욱 크게 되어 있다는 것을 알 수 있다.

또, 저저항화를 목적으로 하여 집전체를 에칭 처리한 비교예 3과 비교하더라도, 실시예의 초기 전기 용량은 높고, 초기 내부 저항은 낮게 되어 있으며, 또한, 500시간, 2000시간의 정전압 연속 인가 시험에서도 그 열화율이 낮아지고 있다는 것을 알 수 있다.

이와 같이, 본 발명에 의한 분극성 전극체를 이용한 전기화학 커패시터는, 초기 내부 저항의 저감과, 장기간에 걸친 저저항화를 실현할 수 있다. 동시에, 전기 용량의 향상과 장기간에 걸친 고용량화를 도모할 수 있다.

또한, 본 실시 형태의 전기화학 커패시터는, 세퍼레이터를 개재하여, 본 실시 형태의 분극성 전극체를 권회하여 소자를 이용하고 있다. 이것과는 별도로, 세퍼레이터를 개재하여, 본 실시 형태의 분극성 전극체를 적층하여 제작한 소자를 이용하여, 전기화학 커패시터를 제작해도 된다.

본 발명에 따른 분극성 전극체와 그 제조 방법, 및 이것을 이용한 전기화학 캐패시터는, 저저항화와 고용량화를 도모할 수 있다는 효과를 가지며, 특히, 전기 자동차 등의 동력 어시스트, 무정전 전원 장치 등으로서 유용하다.

Claims (10)

1. 금속의 프레인박으로 이루어진 집전체와, 상기 집전체의 적어도 한쪽 면에 형성되는 앵커코트층과, 상기 앵커코트층 또는 상기 집전체 중 어느 하나의 위에 형성되는 전극층을 포함하는 분극성 전극체로서,

   상기 전극층이, 평균 입경이 0.3～40㎛인 활성탄을 포함하며,

   상기 앵커코트층이 도전성 카본과 바인더를 포함하고,

   상기 도전성 카본이 (002)면에 기인하는 X선 회절 강도가 2500 이상인 흑연화 카본블랙이며,

   상기 바인더가, 카르복시메틸셀룰로오스의 암모늄염, 고무계 고분자, 폴리테트라플루오로에틸렌, 폴리비닐 알코올, 폴리비닐 피로리돈, 및 이소부틸렌-무수 말레인산 교호 공중합체 중에서 선택되는 1종 이상을 포함하는, 분극성 전극체.
2. 청구항 1에 있어서,

   상기 도전성 카본의 평균 입경이 30nm～10㎛인, 분극성 전극체.
3. 청구항 1에 있어서,

   상기 도전성 카본에 대한 상기 바인더의 중량비가 1～50%인, 분극성 전극체.
4. 청구항 1에 있어서,

   상기 앵커코트층의 두께가 50nm～20㎛인, 분극성 전극체.
5. 청구항 1에 있어서,

   상기 앵커코트층의 도전율이 7.5S/㎝ 이상인, 분극성 전극체.
6. 청구항 1에 있어서,

   적어도 일부의 상기 도전성 카본이, 상기 집전체의 표면으로부터 5nm～5㎛ 의 깊이까지 침입하는, 분극성 전극체.
7. 청구항 1에 있어서,

   적어도 일부의 상기 전극층이, 상기 앵커코트층에 침입하고, 그 침입 깊이가 상기 앵커코트층의 두께에 대해 1～99.85%인, 분극성 전극체.
8. (002)면에 기인하는 X선 회절 강도가 2500 이상인 흑연화 카본블랙, 바인더 및 분산매를 혼합하여 슬러리를 제작하는 단계와,

   프레인박으로 이루어진 집전체의 표면에 상기 슬러리를 도포하여, 앵커코트층을 형성하는 단계와,

   상기 앵커코트층상에, 평균 입경이 0.3～40㎛인 활성탄을 포함하며 페이스트 형상인 전극재를 도포하여 전극층을 형성하는 단계와,

   상기 앵커코트층 및 상기 전극층을 형성한 상기 집전체를 압연하는 단계를 갖는, 분극성 전극체의 제조 방법.
9. 분극성 전극체가 세퍼레이터를 개재하여 권회되거나, 또는 적층되어 이루어지는 소자와,

   상기 세퍼레이터에 함침(含浸)되는 구동용 전해액과,

   상기 소자를 수용하는 케이스를 포함하는 전기화학 커패시터로서,

   상기 분극성 전극체가 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 분극성 전극체인, 전기화학 커패시터.
10. 삭제

Images