KR101146819B1 - 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 - Google Patents
단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101146819B1 KR101146819B1 KR1020080093400A KR20080093400A KR101146819B1 KR 101146819 B1 KR101146819 B1 KR 101146819B1 KR 1020080093400 A KR1020080093400 A KR 1020080093400A KR 20080093400 A KR20080093400 A KR 20080093400A KR 101146819 B1 KR101146819 B1 KR 101146819B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dislocation
- forming
- single crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 37
- 239000013078 crystal Substances 0.000 claims abstract description 67
- 230000002265 prevention Effects 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 description 18
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000013035 low temperature curing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 단결정 기판을 포함하는 발광소자, 및 이의 제조방법이 개시되어 있다. 단결정 기판의 제조방법은 베이스 기판 상에 하부 에피층을 성장시키는 단계, 하부 에피층 내의 전위 영역의 적어도 일부를 선택적으로 제거하는 단계, 제거된 전위 영역 내에 전위 방지 요소를 형성하는 단계 및 전위 방지 요소가 형성된 하부 에피층 상에 상부 에피층을 형성하는 단계를 포함한다.
단결정 기판, 단결정 성장, 발광소자
Description
본 발명은 발광소자 및 이에 구비되는 단결정 기판에 관한 것으로, 더욱 상세하게는 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자 및 이의 제조방법에 관한 것이다.
발광 소자는 화합물 반도체의 PN 접합 다이오드에 순방향 전류가 흐를 때 빛을 발하는 현상을 이용한 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광 소자는 전구와 같은 필라멘트가 요구되지 않으며, 진동에 강하고, 긴 수명을 가지고 있으며, 반응속도가 빠른 등의 우수한 특성을 나타낸다.
고효율의 발광 소자를 제작하기 위해서는 균일하고 결함이 적은 고품위의 단결정 기판이 요구된다. 그러나, 종래의 기판은 기판 내에 전위와 같은 결함이 존재하며, 결정성장을 수행함에 따라 기존 전위가 계속적인 전파를 하게 된다. 또한, 새로운 전위가 계속적으로 생성 및 발생되기 때문에 기판의 표면이 거칠어지고 품질이 떨어지는 문제점이 발생된다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 결함이 최소화된 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자 및 이의 제조방법을 제공하는데 있다.
상술한 제1 목적을 달성하기 위한 본 발명은 베이스 기판 상에 하부 에피층을 성장시키는 단계, 상기 하부 에피층 내의 전위 영역의 적어도 일부를 선택적으로 제거하는 단계, 상기 제거된 전위 영역 내에 전위 방지 요소를 형성하는 단계 및 상기 전위 방지 요소가 형성된 하부 에피층 상에 상부 에피층을 형성하는 단계를 포함하는 단결정 기판의 제조방법을 제공한다.
상기 전위 영역의 적어도 일부를 선택적으로 제거하는 것은 건식식각 또는 습식식각을 이용하여 수행할 수 있다. 상기 전위 방지 요소는 상기 하부 에피층 상에 전위 방지막을 형성한 후에 상기 하부 에피층이 노출될 때까지 평탄화하여 형성할 수 있다. 상기 전위 방지 요소는 화학적 기계적 연마 또는 에치백법을 사용하여 평탄화할 수 있다.
상기 전위 방지 요소는 제거된 전위영역 외의 상기 하부 에피층 상에 포토레지스트 패턴을 형성하고, 전위 방지막을 형성한 후, 상기 포토레지스트 패턴을 제거하여 형성할 수 있다. 상기 전위 방지 요소는 금속층 또는 무기물층일 수 있다. 상기 금속층은 Ag층, Au층 또는 Pt층일 수 있으며, 상기 무기물층은 SiN층, SiO2층, HfO2층 또는 TiO2층일 수 있다.
상기 상부에피층은 MOCVD법, MBE법, HVPE법 또는 SVPE법을 이용하여 형성할 수 있다. 상기 상부 에피층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다.
상술한 제2 목적을 달성하기 위한 본 발명은 베이스 기판, 상기 베이스 기판 상에 위치하고, 상부면에 다수 개의 홈을 구비하는 하부 에피층, 상기 홈 내에 위치하는 전위 방지 요소 및 상기 전위 방지 요소 및 상기 하부 에피층 상에 위치하는 상부 에피층을 구비하는 단결정 기판을 제공한다.
상술한 제3 목적을 달성하기 위한 본 발명은 베이스 기판 상에 하부 버퍼층을 성장시키는 단계, 상기 하부 버퍼층 내의 전위 영역의 적어도 일부를 선택적으로 제거하는 단계, 상기 제거된 전위 영역 내에 전위 방지 요소를 형성하는 단계, 상기 전위 방지 요소가 형성된 하부 버퍼층 상에 상부 버퍼층을 형성하는 단계, 상기 상부 버퍼층 상에 제1형 단결정 반도체층을 형성하는 단계, 상기 제1형 단결정 반도체층 상에 활성층을 형성하는 단계 및 상기 활성층 상에 제2형 단결정 반도체층을 형성하는 단계를 포함하는 발광소자 제조방법을 제공한다.
상술한 제4 목적을 달성하기 위한 본 발명은 베이스 기판 상에 위치하고, 상부면에 다수 개의 홈을 구비하는 하부 버퍼층, 상기 홈 내에 위치하는 전위 방지 요소, 상기 전위 방지 요소 및 상기 하부 버퍼층 상에 위치하는 상부 버퍼층, 상기 상부 버퍼층 상에 형성된 제1형 단결정 반도체층, 상기 제1형 단결정 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2형 단결정 반도체층을 포함하는 발광소자를 제공한다.
기판 내에 존재하는 전위영역을 식각하여 제거하고, 이에 따라 형성되는 홈에 전위방지요소를 형성하였다. 그 결과, 기판 내에 존재하는 전위가 전위방지요소에 의해 차단되어 상부 단결정 에피층으로 전파되는 것을 방지할 수 있다. 또한, 전위영역이 제거되어 형성된 홈에 의해 상부 단결정 에피층은 측면성장하게 되므로, 전위가 수직성장하는 것을 방지할 수 있다. 따라서, 기판 내의 결함을 최소화 시킬 수 있으며, 전위가 적은 부분에 상부에피층이 성장되므로, 표면이 매끄럽고 균일한 질화갈륨 단결정 기판을 획득할 수 있다. 이에 따라, 이러한 단결정 기판을 구비하는 발광소자의 효율이 향상될 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1a 내지 1g는 본 발명의 일 실시예에 따른 질화갈륨 단결정 기판의 제조방법을 나타내는 개략도이다.
도 1a를 참조하면, 베이스 기판(10) 상에 하부에피층(12)을 성장시킬 수 있다. 상기 베이스 기판(10)은 사파이어 기판 또는 실리콘 기판일 수 있다. 상기 하부에피층(12)은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다. 상기 하부에피층(12)과 상기 베이스 기판(10) 사이의 격자 상수 차이로 인해 상기 하부 에피층(12) 내에 결정성이 다른 전위(dislocation)가 형성될 수 있다. 이러한 전위는 단결정 기판의 품질을 손상시킬 수 있다.
도 1b를 참조하면, 상기 전위가 형성된 영역과 전위가 형성되지 않은 영역은 그 결정성의 차이로 인해 서로 식각선택비가 다르다. 따라서, 상기 전위가 형성된 영역을 선택적으로 제거하는 식각제를 사용하여 상기 하부에피층(12) 내의 전위 영역의 적어도 일부를 선택적으로 제거한다. 상기 하부에피층(12) 내의 전위 영역을 선택적으로 제거하는 것은 건식식각 또는 습식식각을 사용하여 수행될 수 있다. 건식식각을 사용하는 경우에 식각제는 CF4, CH4, C2 또는 F6등의 식각가스, 습식식각을 사용하는 경우에 식각제는 HCl, KOH, NaOH, HF, 또는 H2SO4등의 식각액일 수 있다. 상기와 같이 하부에피층(12) 상의 전위 영역을 선택적으로 제거함으로써 상기 하부에피층(12)의 상부면에 다수개의 홈(13)이 형성될 수 있다.
도 1c를 참조하면, 별도의 보조기판(20) 상에 포토레지스트층(14)을 형성할 수 있다. 상기 보조기판(20)은 Al2O3, SiC, ZnO, Si, GaAs, NCO, BN, AlN 또는 GaN기판일 수 있다. 상기 보조기판(20) 및 포토레지스트층(14) 사이에는 릴리즈층(21)이 위치할 수 있다. 상기 릴리즈층(21)은 상기 포토레지스트층(14)과 보조기판(20)의 분리를 용이하게 할 수 있다. 상기 릴리즈층(21)은 자외선 경화, 상온경화, 저온경화 및 촉매경화중 선택되는 하나에 의해 경화가 가능한 물질일 수 있다. 상기 릴리즈층(21)은 유리전이온도(Tg)가 25℃이하의 실리콘계 고분자물질층일 수 있다.
상기 다수개의 홈(13)을 구비하는 하부 에피층(12)과 상기 보조기판(20) 상에 형성된 포토레지스트층(14)을 접촉시킨 후 열과 압력을 가할 수 있다. 상기 열은 40℃ 내지 300℃의 온도로 가할 수 있으며, 압력은 10pis 내지 1200pis로 가할 수 있다. 상기와 같이 열을 가하게 되면, 릴리즈층(21)은 유리전도 이상의 온도에 의해 유연해질 수 있다. 따라서, 보조기판(20)으로부터 포토레지스트층(14)이 쉽게 박리될 수 있다. 또한, 상기 압력을 가해줌으로써 상기 보조기판(20)으로부터 박리된 포토레지스트층(14)이 하부 에피층(12)과 분리되지 않고 접착될 수 있다. 이때, 상기 포토레지스트층(14)은 상기 하부 에피층(12) 상에 접촉하는 부분에 선택적으로 부착될 수 있다.
그런 후 상기 열과 압력을 제거하고, 상기 보조기판(20)을 상기 베이스 기판(10)으로부터 분리한다. 이때, 상기 포토레지스트층(14)은 상기 하부 에피층(12) 상에 접촉하는 부분에 선택적으로 부착될 수 있다.
즉, 상기 하부 에피층(12)의 식각되지 않은 부분은 상기 포토레지스트 층(14)과 접촉되므로, 상기 포토레지스트 패턴(15)이 형성될 수 있으며, 상기 전위 영역이 제거된 다수개의 홈(13)은 포토레지스트층(14)과 접촉되지 않으므로, 포토레지스트 패턴(15)이 형성되지 않을 수 있다.
도 1d를 참조하면, 상기 포토레지스트 패턴(15) 및 상기 하부 에피층(12)의 홈(13)을 덮는 전위 방지막(16)을 형성할 수 있다. 상기 전위 방지막(16)은 상기 포토레지스트 패턴(13)에 의해 하부에피층(12)의 식각되지 않은 부분과는 접촉되지 않을 수 있으며, 상기 전위영역이 선택적으로 제거된 다수의 홈(13)과는 접촉될 수 있다. 상기 전위 방지막(16)은 무기물막 또는 금속막일 수 있다. 상기 무기물막은 SiN, SiO2, HfO2 또는 TiO2일 수 있다. 상기 금속막은 Ag, Au 또는 Pt일 수 있다.
도 1e를 참조하면, 상기 하부에피층(12) 상부에 형성된 포토레지스트 패턴(15)을 제거한다. 그 결과, 상기 포토레지스트 패턴(15) 상부 및 측면 상에 형성된 전위 방지막(16)은 제거되고, 상기 홈(13) 내에만 전위 방지요소(17)가 잔존할 수 있다.
도 1f를 참조하면, 상기 전위 방지 요소(17)가 형성된 하부 에피층(12) 상에 상부 에피층(18)을 형성할 수 있다. 상기 상부 에피층(18)은 단결정 성장층일 수 있다. 상기 단결정 성장층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다. 상기 상부 에피층(18)은 재결정 성장법을 이용하여 형성시킬 수 있다. 상기 재결정 성장법은 MOCVD법(Metal Organic Chemical Vapor Deposition), MBE법(molecular beam deposition), HVPE법(hydride or halide vapor phase epitaxy) 또는 SVPE법(sublimation vapor phase epitaxy)일 수 있다.
예컨대, MOCVD법을 이용하여 상부 에피층(18)을 GaN층으로 형성하는 경우에, 상기 전위 방지 요소(17)가 구비된 베이스 기판(10)을 반응용기 내에 수용하고 TMGa(Trimethl Gallium) 및 NH3를 주입할 수 있다. 그런 후, 상기 하부에피층(12) 상에 열을 가하여, 상기 TMGa을 열분해시킬 수 있다. 열분해된 원소 중 상기 Ga는 NH3의 N와 결합되어 GaN으로 이루어진 상부에피층(18)을 형성할 수 있다. 상기 열은 RF가열, 저항 가열 또는 적외선 램프 가열을 이용하여 발생시킬 수 있다. 상기 반응용기의 내부는 200torr의 진공도를 유지할 수 있으며, 상기 하부에피층(12)의 표면 온도는 약 1200℃의 온도를 유지할 수 있다.
상기 상부 에피층(18)을 형성할 때, 상기 전위 방지요소(17)는 전위의 성장 및 진행을 차단할 수 있다. 이와 더불어서, 상기 상부에피층(18)은 상기 전위 방지요소(17)에 의해 수직 성장하지 않고 측면성장할 수 있으므로 전위의 수직 성장이 방지될 수 있다. 따라서, 기판 내부의 결함이 최소화될 수 있으며, 표면이 균일한 단결정 기판을 획득할 수 있다.
도 2a는 기존 기판에서 전위의 전파경로를 도식화한 개략도이다.
도 2a를 참조하면, 하부에피층(12)에는 다수에 전위가 존재한다. 상기 전위는 상기 하부에피층(12) 상에 상부에피층(18)을 형성하여도 제거되지 않으며, 상기 상부에피층(18)이 성장함에 따라 전위도 같이 성장되는 것을 알 수 있다.
도 2b는 본 발명에 따른 단결정 기판에서 전위의 전파경로를 도식화한 개략도이다.
도 2b를 참조하면, 하부에피층(12)의 내부에는 다수의 전위가 존재할 수 있다. 그러나, 상기 하부에피층(12)의 전위영역을 제거한 다수 개의 홈(13)에 전위방지요소(17)를 형성하는 경우, 하부에피층(12) 상에 상부에피층(18)을 형성하여도 상기 전위방지요소(17)에 의해 차단되어 전위가 전파되거나 새로이 생성되지 않는다.
한편, 상기 홈(13) 내부에는 보이드(19)가 존재할 수 있다. 상기 보이드(19)는 베이스 기판(10)을 향해 함몰된 부분과 상부에피층(18) 사이에 빈 공간으로 형성될 수 있다. 상기 보이드(19)는 내부의 결함를 흡수하고, 결함의 성장과 진행을 방해하는 매우 긍정적인 역할을 할 수 있다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 질화갈륨 단결정의 성장방법을 나타내는 개략도이다.
도 3a를 참조하면, 베이스 기판(10) 상에 하부에피층(12)을 성장시킬 수 있다. 상기 베이스 기판(10)은 사파이어 기판 또는 실리콘 기판일 수 있다. 상기 하부에피층(12)은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다. 상기 하부에피층(12)과 상기 베이스 기판(10) 사이의 격자 상수 차이로 인해 상기 하부 에피층(12) 내에 결정성이 다른 전위(dislocation)가 형성될 수 있다. 이러한 전위는 단결정 기판의 품질을 손상시킬 수 있다.
도 3b를 참조하면, 상기 전위가 형성된 영역과 전위가 형성되지 않은 영역은 그 결정성의 차이로 인해 서로 식각선택비가 다르다. 따라서, 상기 전위가 형성된 영역을 선택적으로 제거하는 식각제를 사용하여 상기 하부에피층(12) 내의 전위 영역의 적어도 일부를 선택적으로 제거한다. 상기 하부에피층(12) 내의 전위 영역을 선택적으로 제거하는 것은 건식식각 또는 습식식각을 사용하여 수행될 수 있다. 건식식각을 사용하는 경우에 식각제는 CF4, CH4, C2 또는 F6등의 식각가스, 습식식각을 사용하는 경우에 식각제는 HCl, KOH, NaOH, HF, 또는 H2SO4등의 식각액일 수 있다. 상기와 같이 하부에피층(12) 상의 전위 영역을 선택적으로 제거함으로써 상기 하부에피층(12)의 상부면에 다수개의 홈(13)이 형성될 수 있다.
도 3c를 참조하면, 상기 하부에피층(12)을 덮는 전위 방지막(16)을 형성할 수 있다. 상기 전위 방지막(16)은 무기물막 또는 금속막일 수 있다. 상기 무기물막은 SiN, SiO2, HfO2 또는 TiO2일 수 있다. 상기 금속막은 Ag, Au 또는 Pt일 수 있다.
도 3d를 참조하면, 상기 하부에피층(12) 상부에 형성된 전위방지막(16)을 상기 하부에피층(12)이 노출될 때까지 평탄화하여 전위방지요소(17)를 형성한다. 상기 전위방지요소(17)는 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 사용하여 평화하거나, 에치백법을 사용하여 평탄화할 수 있다. 상기 에치백은 이온반응에칭(Reactive Ion Etch; RIE) 또는 유도결합플라즈마에치(Inductively Coupled Plasma; ICP)법을 사용하여 수행할 수 있다.
도 3e를 참조하면, 상기 전위 방지 요소(17)가 형성된 하부 에피층(12) 상에 상부 에피층(18)을 형성할 수 있다. 상기 상부 에피층(18)은 단결정 성장층일 수 있다. 상기 단결정 성장층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다. 상기 상부 에피층(18)은 재결정 성장법을 이용하여 형성시킬 수 있다. 상기 재결정 성장법은 MOCVD법(Metal Organic Chemical Vapor Deposition), MBE법(molecular beam deposition), HVPE법(hydride or halide vapor phase epitaxy) 또는 SVPE법(sublimation vapor phase epitaxy)일 수 있다.
상기 상부 에피층(18)을 형성할 때, 상기 전위 방지요소(17)는 전위의 성장 및 진행을 차단할 수 있다.
도 4a 내지 도 4h는 단결정 기판을 포함하는 발광소자의 제조방법을 나타내는 개략도들로서, 발광 소자의 단위 셀에 한정되어 도시한다.
도 4a를 참조하면, 베이스 기판(30) 상에 하부버퍼층(32a)을 형성할 수 있다. 상기 베이스 기판(30)은 사파이어 기판 또는 실리콘 기판일 수 있다. 상기 하부버퍼층(32a)은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다. 상기 하부버퍼층(32a)과 상기 베이스 기판(30) 사이의 격자 상수 차이로 인해 상기 하부버퍼층(32a) 내에 결정성이 다른 전위(dislocation)가 형성될 수 있다. 이러한 전위는 단결정 기판의 품질을 손상시킬 수 있다.
도 4b를 참조하면, 상기 전위가 형성된 영역과 전위가 형성되지 않은 영역은 그 결정성의 차이로 인해 서로 식각선택비가 다르다. 따라서, 상기 전위가 형성된 영역을 선택적으로 제거하는 식각제를 사용하여 상기 하부버퍼층(32a) 내의 전위 영역의 적어도 일부를 선택적으로 제거한다. 상기 하부버퍼층(32a) 내의 전위 영역 을 선택적으로 제거하는 것은 건식식각 또는 습식식각을 사용하여 수행될 수 있다. 건식식각을 사용하는 경우에 식각제는 CF4, CH4, C2 또는 F6등의 식각가스, 습식식각을 사용하는 경우에 식각제는 HCl, KOH, NaOH, HF, 또는 H2SO4등의 식각액일 수 있다. 상기와 같이 하부 버퍼층(32a) 상의 전위 영역을 선택적으로 제거함으로써 상기 하부 버퍼층(32a)의 상부면에 다수개의 홈(33)이 형성될 수 있다.
도 4c를 참조하면, 상기 제거된 전위 영역 내에 전위 방지 요소(34)을 형성할 수 있다. 상기 전위 방지 요소(34)는 도 1c 내지 도1e를 참조하여 설명한 방법을 사용하여 형성하거나 도 3c 내지 도 3d를 참조하여 설명한 방법을 사용하여 형성할 수 있다.
상기 전위 방지 요소(34)는 무기물층 또는 금속층일 수 있다. 상기 전위방지요소(34)를 무기물층으로 형성하는 경우, 고온 안정성을 향상시킬 수 있으며, 금속층으로 형성하는 경우, 반사도가 향상되어 발광소자의 반사층으로 사용될 수 있으므로, 광추출 효율의 향상에도 기여할 수 있다. 상기 무기물층은 SiN, SiO2, HfO2 또는 TiO2일 수 있다. 상기 금속층은 Ag, Au 또는 Pt일 수 있다.
도 4d를 참조하면, 상기 전위 방지 요소(34)가 형성된 하부 버퍼층(32a) 상에 상부 버퍼층(32b)을 성장시킬 수 있다. 상기 상부 버퍼층(32b)은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층일 수 있다.
도 4e를 참조하면, 상기 버퍼층(32) 상에 제1형 단결정 반도체층(35)을 형성할 수 있다. 상기 제1형 단결정 반도체층(35)은 n형 불순물이 주입된 반도체층일 수 있다. 상기 n형 질화물계 반도체층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층, GaN층, MgxZnyCdZO층 (0≤x, y, z≤1) 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다.
도 4f를 참조하면, 상기 제1형 단결정 반도체층(35) 상에 활성층(36)을 형성할 수 있다. 상기 활성층(36)은 양자점 구조 또는 다중양자우물 구조(Multi Quantum Well Structure)를 가질 수 있다. 상기 활성층(36)이 다중양자우물 구조를 갖는 경우에, 상기 활성층(36)은 우물층으로서 InGaN층과 장벽층인 GaN층의 다중 구조를 가질 수 있다.
도 4g를 참조하면, 상기 활성층(36) 상에 상기 제2형 단결정 반도체층(37)을 형성할 수 있다. 상기 제2형 단결정 반도체층(37)은 p형 불순물이 주입된 반도체층일 수 있다. 상기 p형 질화물계 반도체층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층, GaN층, MgxZnyCdZO층 (0≤x, y, z≤1) 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다. 상기 상부 버퍼층(35), 상기 활성층(36) 및 상기 제2형 단결정 반도체층(37)은 MOCVD(Metal Organic Chemical Vapor Deposition) 기술 또는 MBE(Molecular Beam Epitaxy) 기술을 사용하여 형성할 수 있다.
도 4h를 참조하면, 상기 제2형 단결정 반도체층(37) 및 상기 활성층(36)의 일부를 식각하여 상기 제1형 단결정 반도체층(35)의 일부를 노출시킬 수 있다. 이때, 상기 제1형 단결정 반도체층(35)의 일부 또한 식각될 수도 있다. 이에 따라, 상기 발광소자는 차례로 적층된 상기 버퍼층(32), 제1형 단결정 반도체층(35), 활 성층(36) 및 제2형 단결정 반도체층(37)을 구비하되, 상기 활성층(36) 및 상기 제2형 단결정 반도체층(37)의 일측에는 상기 제1형 단결정 반도체층(35)이 노출될 수 있다.
도 4i를 참조하면, 상기 제1형 단결정 반도체층(35)에 전기적으로 접속하는 제1 전극(38) 및 제2형 단결정 반도체층(37)에 전기적으로 접속하는 제2 전극(39)을 형성할 수 있다. 상기 제1 전극(38)은 캐소드일 수 있으며, 상기 제2 전극(39)은 애노드일 수 있다. 상기 제1 전극(38) 및 상기 제2 전극(39)은 Al 및/또는 Ag을 함유할 수 있다.
본 발명에 따른 단결정 기판의 결정성 및 표면거칠기를 표 1에 나타내었다. 상기 질화갈륨 기판의 결정성은 엑스선회절분석기(X-ray Diffraction; XRD)에 의해 분석되었으며, 시편과 검출기 간의 초기 θ값은 34.8°로 하였다. 또한, 상기 표면거칠기는 원자간력현미경(Atomic Force Microscope; AFM)에 의해 분석되었다.
| 종류 | θ값(°) | 거칠기(nm) |
| 기존 기판 | 0.21 | 0.75 |
| 본 발명 기판 | 0.14 | 0.50 |
결정성은 단결정의 품질을 결정하는 수치로서 시편과 검출기 간의 θ값을 통해 예측할 수 있다. 즉, θ값이 크면 엑스선의 산락각이 크기 때문에 결정성이 낮고, θ값이 작으면 엑스선의 산락각이 작기 때문에 결정성이 높다. 따라서, θ값이 낮을수록 단결정의 품질이 높을 수 있다.
상기 표 1의 결과로부터 알 수 있는 바와 같이 θ값의 경우, 기존 기판은 0.21로서 높은 값이 나타났다. 한편, 본 발명 기판의 경우, 0.14로서 기존 기판에 비해 낮은 값이 나타났다. 이는 기존 기판에 비해 본 발명 기판의 단결정 품질이 향상된 것을 나타낼 수 있다.
또한, 거칠기의 경우, 기존 기판은 0.75로서 다소 높은 값을 나타내는데 반해 본 발명에 따른 기판은 0.5로서 표면 거칠기가 낮게 나왔다. 거칠기는 값이 낮을수록 측면성장이 우수하다는 것으로 판단할 수 있기 때문에 본 발명에 따른 기판은 측면성장이 우수하여 수직방향으로 전위의 성장이 감소된 결과에 대응될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 1g는 본 발명의 일 실시예에 따른 질화갈륨 단결정 기판의 제조방법을 나타내는 개략도이다.
도 2a는 기존 기판에서 전위의 전파경로를 도식화한 개략도이다.
도 2b는 본 발명에 따른 단결정 기판에서 전위의 전파경로를 도식화한 개략도이다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 질화갈륨 단결정의 성장방법을 나타내는 개략도이다.
도 4a 내지 도 4h는 단결정 기판을 포함하는 발광소자의 제조방법을 나타내는 개략도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 베이스 기판 12: 하부에피층
13: 홈 17: 전위방지요소
18: 상부에피층 30: 베이스 기판
32: 버퍼층 34: 전위방지요소
35: 제1형 단결정 반도체층 36: 활성층
37: 제2형 단결정 반도체층
Claims (25)
- 베이스 기판 상에 하부 에피층을 성장시키는 단계;상기 하부 에피층 내의 전위 영역의 적어도 일부를 선택적으로 제거하는 단계;상기 제거된 전위 영역 외의 상기 하부 에피층 상에 포토레지스트 패턴을 형성하고 전위 방지막을 형성한 후 상기 포토레지스트 패턴을 제거하여, 상기 제거된 전위 영역 내에 전위 방지 요소를 형성하는 단계; 및상기 전위 방지 요소가 형성된 하부 에피층 상에 상부 에피층을 형성하는 단계를 포함하고,상기 전위 방지 요소 형성 단계에서, 상기 전위 방지 요소를 상기 전위 영역 내에 함몰된 형태로 형성하여, 상기 상부 에피층 형성 단계에서 상기 전위 방지 요소 상에 보이드를 형성하는 것을 특징으로 하는 단결정 기판의 제조방법.
- 제 1 항에 있어서,상기 전위 영역의 적어도 일부를 선택적으로 제거하는 것은,건식식각 또는 습식식각을 이용하여 수행하는 것을 특징으로 하는 단결정 기판의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 1 항 또는 제 2 항에 있어서,상기 전위 방지 요소는 금속층 또는 무기물층인 단결정 기판의 제조방법.
- 제 1 항에 있어서,상기 상부에피층은 MOCVD법, MBE법, HVPE법 또는 SVPE법을 이용하여 형성하는 것을 특징으로 하는 단결정 기판의 제조방법.
- 제 1 항 또는 7항에 있어서,상기 상부 에피층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층인 단결정 기판의 제조방법.
- 베이스 기판:상기 베이스 기판 상에 위치하고, 상부면에 다수 개의 홈을 구비하는 하부 에피층;상기 홈 내에 위치하는 전위 방지 요소; 및상기 전위 방지 요소 및 상기 하부 에피층 상에 위치하는 상부 에피층을 구비하고,상기 전위 방지 요소는 상기 홈 내에 함몰된 형태로 형성되어, 상기 전위 방지 요소와 상기 상부 에피층 사이에 보이드가 형성되어 있는 것을 특징으로 하는 단결정 기판.
- 제 9 항에 있어서,상기 전위 방지 요소는 금속층 또는 무기물층인 단결정 기판.
- 제 10 항에 있어서,상기 금속층은 Ag층, Au층 또는 Pt층인 단결정 기판.
- 제 10 항에 있어서,상기 무기물층은 SiN층, SiO2층, HfO2층 또는 TiO2층인 단결정 기판.
- 제 9 항에 있어서,상기 상부 에피층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층인 단결정 기판.
- 베이스 기판 상에 하부 버퍼층을 성장시키는 단계;상기 하부 버퍼층 내의 전위 영역의 적어도 일부를 선택적으로 제거하는 단계;상기 제거된 전위 영역 외의 상기 하부 버퍼층 상에 포토레지스트 패턴을 형성하고 전위 방지막을 형성한 후 상기 포토레지스트 패턴을 제거하여, 상기 제거된 전위 영역 내에 전위 방지 요소를 형성하는 단계;상기 전위 방지 요소가 형성된 하부 버퍼층 상에 상부 버퍼층을 형성하는 단계;상기 상부 버퍼층 상에 제1형 반도체층을 형성하는 단계;상기 제1형 반도체층 상에 활성층을 형성하는 단계; 및상기 활성층 상에 제2형 반도체층을 형성하는 단계를 포함하고,상기 전위 방지 요소 형성 단계에서, 상기 전위 방지 요소를 상기 전위 영역 내에 함몰된 형태로 형성하여, 상기 상부 버퍼층 형성 단계에서, 상기 전위 방지 요소 상에 보이드를 형성하는 것을 특징으로 하는 발광소자 제조방법.
- 삭제
- 삭제
- 삭제
- 제 14 항에 있어서,상기 전위 방지 요소는 금속층 또는 무기물층인 발광소자 제조방법.
- 제 14 항에 있어서,상기 상부 버퍼층은 MOCVD법, MBE법, HVPE법 또는 SVPE법을 이용하여 형성하는 것을 특징으로 하는 발광소자 제조방법.
- 제 14 항 또는 19항에 있어서,상기 상부 버퍼층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층인 발광소자 제조방법.
- 베이스 기판 상에 위치하고, 상부면에 다수 개의 홈을 구비하는 하부 버퍼층;상기 홈 내에 위치하는 전위 방지 요소;상기 전위 방지 요소 및 상기 하부 버퍼층 상에 위치하는 상부 버퍼층;상기 상부 버퍼층 상에 형성된 제1형 단결정 반도체층;상기 제1형 단결정 반도체층 상에 형성된 활성층; 및상기 활성층 상에 형성된 제2형 단결정 반도체층;을 포함하고,상기 전위 방지 요소는 상기 홈 내에 함몰된 형태로 형성되어, 상기 전위 방지 요소와 상기 상부 버퍼층 사이에 보이드가 형성되어 있는 것을 특징으로 하는 발광소자.
- 제 21 항에 있어서,상기 전위 방지 요소는 금속층 또는 무기물층인 발광소자.
- 제 22 항에 있어서,상기 금속층은 Ag층, Au층 또는 Pt층인 발광소자.
- 제 22 항에 있어서,상기 무기물층은 SiN층, SiO2층, HfO2층 또는 TiO2층인 발광소자.
- 제 21 항에 있어서,상기 상부 버퍼층은 SiC층, ZnO층, Si층, GaAs층, NCO층, BN층, AlN층 또는 GaN층인 발광소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080093400A KR101146819B1 (ko) | 2008-09-23 | 2008-09-23 | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 |
| PCT/KR2009/005384 WO2010036002A2 (ko) | 2008-09-23 | 2009-09-22 | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080093400A KR101146819B1 (ko) | 2008-09-23 | 2008-09-23 | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100034332A KR20100034332A (ko) | 2010-04-01 |
| KR101146819B1 true KR101146819B1 (ko) | 2012-05-21 |
Family
ID=42060256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080093400A Active KR101146819B1 (ko) | 2008-09-23 | 2008-09-23 | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101146819B1 (ko) |
| WO (1) | WO2010036002A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016197077A1 (en) * | 2015-06-05 | 2016-12-08 | Sensor Electronic Technology, Inc. | Heterostructure with stress controlling layer |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012177014A2 (en) * | 2011-06-23 | 2012-12-27 | Lg Innotek Co., Ltd. | Semiconductor device and method for growing semiconductor crystal |
| KR101942517B1 (ko) * | 2011-12-19 | 2019-01-29 | 엘지이노텍 주식회사 | 에피텍셜 기판 및 그 제조 방법 |
| KR101379290B1 (ko) * | 2012-12-28 | 2014-03-27 | 주식회사 루미스탈 | 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법 |
| KR102109048B1 (ko) * | 2013-05-14 | 2020-05-11 | 엘지이노텍 주식회사 | 반도체 기판, 발광 소자 및 전자 소자 |
| KR102109062B1 (ko) * | 2013-06-05 | 2020-05-11 | 엘지이노텍 주식회사 | 반도체 기판, 발광 소자 및 전자 소자 |
| KR102261957B1 (ko) * | 2015-04-13 | 2021-06-24 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142414A (ja) * | 2001-11-02 | 2003-05-16 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
| JP2005158955A (ja) | 2003-11-25 | 2005-06-16 | Matsushita Electric Works Ltd | 発光ダイオード素子 |
| JP2005159339A (ja) | 2003-11-06 | 2005-06-16 | Showa Denko Kk | 化合物半導体素子 |
| KR100809229B1 (ko) * | 2006-11-20 | 2008-03-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3274674B2 (ja) * | 2000-05-16 | 2002-04-15 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| JP3795771B2 (ja) * | 2001-06-13 | 2006-07-12 | 日本碍子株式会社 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
| JP3884969B2 (ja) * | 2002-02-15 | 2007-02-21 | 宣彦 澤木 | 半導体発光素子およびその製造方法 |
-
2008
- 2008-09-23 KR KR1020080093400A patent/KR101146819B1/ko active Active
-
2009
- 2009-09-22 WO PCT/KR2009/005384 patent/WO2010036002A2/ko not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142414A (ja) * | 2001-11-02 | 2003-05-16 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
| JP2005159339A (ja) | 2003-11-06 | 2005-06-16 | Showa Denko Kk | 化合物半導体素子 |
| JP2005158955A (ja) | 2003-11-25 | 2005-06-16 | Matsushita Electric Works Ltd | 発光ダイオード素子 |
| KR100809229B1 (ko) * | 2006-11-20 | 2008-03-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016197077A1 (en) * | 2015-06-05 | 2016-12-08 | Sensor Electronic Technology, Inc. | Heterostructure with stress controlling layer |
| US10026872B2 (en) | 2015-06-05 | 2018-07-17 | Sensor Electronic Technology, Inc. | Heterostructure with stress controlling layer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010036002A2 (ko) | 2010-04-01 |
| WO2010036002A3 (ko) | 2010-07-08 |
| KR20100034332A (ko) | 2010-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
| TWI427830B (zh) | 光電裝置之製造方法 | |
| US8377796B2 (en) | III-V compound semiconductor epitaxy from a non-III-V substrate | |
| US9356191B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| US8952401B2 (en) | Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer | |
| US7790584B2 (en) | Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same | |
| US9608160B1 (en) | Polarization free gallium nitride-based photonic devices on nanopatterned silicon | |
| US20120161151A1 (en) | Solid state lighting devices and associated methods of manufacturing | |
| US8330144B2 (en) | Semi-polar nitride-based light emitting structure and method of forming same | |
| KR101146819B1 (ko) | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 | |
| JP2005129896A (ja) | 発光素子 | |
| KR101591677B1 (ko) | 고품위 질화물계 반도체 성장방법 | |
| US20120217537A1 (en) | Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same | |
| KR20050062832A (ko) | 발광 소자용 질화물 반도체 템플레이트 제조 방법 | |
| US8173462B2 (en) | Manufacturing method of nitride crystalline film, nitride film and substrate structure | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| KR20160117012A (ko) | 자외선 발광 소자 | |
| KR101652791B1 (ko) | 반도체 소자 제조 방법 | |
| KR101173985B1 (ko) | 기판 제조 방법 | |
| KR102323707B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| KR20060076675A (ko) | 질화물 반도체 및 이의 제조 방법 | |
| US20090197397A1 (en) | Method of Manufacturing Semiconductor Device | |
| KR20140073286A (ko) | 성장 억제층이 형성된 반도체 성장용 기판, 이를 포함하는 반도체 발광소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080923 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20090922 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20080923 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20110111 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110406 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120507 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120509 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120509 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150504 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150504 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160323 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170906 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170906 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180504 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180504 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200504 Start annual number: 9 End annual number: 9 |