[go: up one dir, main page]

KR101137862B1 - 평판표시소자의 제조방법 - Google Patents

평판표시소자의 제조방법 Download PDF

Info

Publication number
KR101137862B1
KR101137862B1 KR1020050052666A KR20050052666A KR101137862B1 KR 101137862 B1 KR101137862 B1 KR 101137862B1 KR 1020050052666 A KR1020050052666 A KR 1020050052666A KR 20050052666 A KR20050052666 A KR 20050052666A KR 101137862 B1 KR101137862 B1 KR 101137862B1
Authority
KR
South Korea
Prior art keywords
hydrophilic resin
substrate
thin film
display device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050052666A
Other languages
English (en)
Other versions
KR20060132367A (ko
Inventor
박미경
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050052666A priority Critical patent/KR101137862B1/ko
Priority to CNB2005101147235A priority patent/CN100440424C/zh
Priority to DE102005051629.7A priority patent/DE102005051629B4/de
Priority to US11/260,393 priority patent/US7387971B2/en
Publication of KR20060132367A publication Critical patent/KR20060132367A/ko
Application granted granted Critical
Publication of KR101137862B1 publication Critical patent/KR101137862B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 평판표시소자의 제조 비용을 절감할 수 있는 평판표시소자의 제조방법에 관한 것이다.
본 발명의 평판표시소자의 제조방법은 기판 위에 친수성 레진을 도포하는 단계와; 상기 친수성 레진을 패터닝하여 상기 기판 상에 박막 패턴이 형성될 영역들 사이에 친수성 레진 패턴들을 형성하는 단계와; 상기 친수성 레진패턴들이 형성된 기판 위에 소수성 나노 파우더 박막 패턴물질을 도포하여 상기 친수성 레진패턴들 사이에 상기 소수성 나노 파우더 박막 패턴을 형성하는 단계와; 상기 친수성 레진패턴 및 상기 소수성 나노 파우더 박막 패턴이 도포된 기판 위에 H2O를 도포 또는 증착하여 상기 친수성 레진패턴을 제거하는 단계와; 상기 박막 패턴을 소성하는 단계를 포함한다.

Description

평판표시소자의 제조방법{FABRICATING METHOD FOR FLAT DISPLAY DEVICE}
도 1은 일반적인 액정표시패널을 나타내는 단면도.
도 2a 내지 2d는 포토리쏘그리피 공정을 이용한 게이트전극의 형성을 단계적으로 나타내는 단면도.
도 3a 내지 3g는 본 발명의 실시 예에 따른 게이트전극의 형성을 단계적으로 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
16 : 액정 52 : 상부기판
54 : 블랙 매트릭스 56 : 칼라필터
58 : 상부 배향막 59, 159 : 게이트전극
60 : 포토레지스트 61 : 마스크
64 : 활성층 66 : 화소전극
68 : 공통전극 82, 182 : 하부기판
88 : 하부 배향막 90 : 소스전극
92 : 드레인전극 94 : 게이트 절연막
97 : 오믹 접촉층 100 : 보호막
162 : 고분자 레진 170 : 소프트몰드
159a : 나노 파우더 게이트전극물질
본 발명은 평판표시소자의 제조방법에 관한 것으로 특히, 제조비용을 절감할 수 있는 평판표시소자의 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
이러한 액정표시장치는 액정을 구동시키는 전계방향에 따라 수직방향 전계를 용하는 TN(Twisted Nematic)모드와 수평전계를 이용하는 IPS(In Plan Switch)모드로 대별된다.
TN모드는 상부기판에 대항하게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면에 시야각이 좁은 단점을 가진다. 한편, IPS모드는 하부기판 상에 나란하게 배치된 화소전극, 공통전극 간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점이 있는 반면에 개구율이 작은 단점이 있다.
도 1은 일반적인 TN모드 액정표시패널을 나타내는 단면도이다.
도 1을 참조하면, 액정표시패널은 상부기판(52) 상에 순차적으로 형성된 블랙 매트릭스(54), 컬러필터(56), 공통전극(68) 및 상부 배향막(58)으로 구성되는 상부 어레이 기판과, 하부기판(82) 상에 형성된 TFT와, 화소전극(66) 및 하부 배향막(88)으로 구성되는 하부 어레이 기판과, 상부 어레이 기판 및 하부 어레이 기판 사이의 내부공간에 주입되는 액정(16)을 구비한다.
상부 어레이 기판에 있어서, 블랙 매트릭스(54)는 컬러필터(56)가 형성될 셀영역을 마련함과 아울러 빛샘을 방지하고 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(56)는 블랙 매트릭스(54)에 의해 분리된 셀영역에 형성된다. 이러한 컬러필터(56)는 R, G, B 별로 형성되어 액정표시패널의 컬러화상을 구현한다. 공통전극(68)에는 액정(16)의 움직임을 제어하기 위한 공통전압이 공급된다. 공통전극(68)이 상부기판(52) 상에 형성되어 수직방향 전계를 이용하는 TN(Twisted Nematic)모드와는 달리, 수평방향 전계를 이용하는 IPS(In plan Switch)모드의 경우에는 공통전극(68)이 하부 어레이 기판에 형성된다.
하부 어레이 기판에 있어서, TFT는 게이트라인(도시하지 않음)과 함께 하부기판(82) 위에 형성되는 게이트전극(59)과, 게이트전극(59)과 게이트 절연막(94)을 사이에 두고 중첩되는 반도체층(64, 97)과, 반도체층(64, 97)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(90,92)을 구비한다. 이러한 TFT는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터 화소신 호를 화소전극(66)에 공급한다.
화소전극(66)은 광투과율이 높은 투명전도성물질로 보호막(100)을 사이에 두고 TFT의 드레인전극(92)과 접촉된다. 액정배향을 위한 상/하부 배향막(58,88)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
이러한 액정표시패널의 게이트전극(59)을 포함하는 박막 패턴들은 주로 마스크를 이용한 포토리쏘그래피 공정을 통하여 패터닝된다.
도 2a 내지 2d는 포토리쏘그리피 공정을 이용한 게이트전극의 형성을 단계적으로 나타내는 단면도이다.
도 2a를 참조하면, 스퍼터링 등의 증착방법을 통하여 게이트 금속(59a) 및 포토레지스트(60)를 하부기판(82) 위에 전면 증착시키고 그 상부에 게이트전극(59)이 형성될 영역마다 개구부를 가지는 마스크(61)를 정렬시킨다. 이 후, 노광공정 및 현상공정을 실시하여 도 2b에 도시된 포토레지스트패턴(60a)을 형성하고, 식각공정을 실시함으로써 도 2c에 도시된 바와 같이 게이트전극(59)을 패터닝한다. 그런 다음, 스트립공정을 통하여 도 2d와 같이 게이트전극(59)을 완성한다.
그러나, 이러한 마스크를 이용한 포토리쏘그래피 공정은 포토레지스트의 도포, 마스크 정렬, 노광 및 현상공정과, 식각공정을 포함함에 따라 공정이 복잡하고, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비가 크며 또한, 포토리쏘그래피 공정의 노광공정에는 고가의 장비가 사용된다는 문제가 있다.
따라서, 본 발명의 목적은 제조 비용을 절감할 수 있는 평판표시소자의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 평판표시소자의 제조방법은 기판 위에 친수성 레진을 도포하는 단계와; 상기 친수성 레진을 패터닝하여 상기 기판 상에 박막 패턴이 형성될 영역들 사이에 친수성 레진 패턴들을 형성하는 단계와; 상기 친수성 레진패턴들이 형성된 기판 위에 소수성 나노 파우더 박막 패턴물질을 도포하여 상기 친수성 레진패턴들 사이에 상기 소수성 나노 파우더 박막 패턴을 형성하는 단계와; 상기 친수성 레진패턴 및 상기 소수성 나노 파우더 박막 패턴이 도포된 기판 위에 H2O를 도포 또는 증착하여 상기 친수성 레진패턴을 제거하는 단계와; 상기 박막 패턴을 소성하는 단계를 포함한다.
상기 친수성 레진 패턴들을 형성하는 단계는, 상기 친수성 레진이 도포된 기판 상에 박막 패턴이 형성될 영역마다 돌출부를 가지는 소프트몰드 또는 하드몰드를 정렬하는 단계와; 상기 소프트몰드 또는 하드몰드와 상기 기판이 서로 접착되도록 상기 소프트몰드 또는 하드몰드를 가압하여 상기 기판 위에 상기 소프트몰드 또는 하드몰드의 상기 돌출부를 접촉시키는 단계를 포함한다.
상기 친수성 레진패턴들을 제거하는 단계는 상기 친수성 레진패턴들을 H2O에 녹여 제거한다.
상기 소수성 나노 파우더 박막물질은 나노(㎚) 크기의 박막물질들이 소수성 용매에 용해된다.
상기 소수성 용매는 헥산(Hexane) 및 톨루엔(toluene) 등을 포함한다.
상기 친수성 레진은 고분자 레진이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3a 내지 도 3g를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3a 내지 3g는 본 발명의 실시 예에 따른 게이트전극의 형성을 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, 스핀 코팅 또는 노즐 코팅 등의 도포방법을 통하여 고분자 레진(Resin : 162)이 하부기판(182) 위에 전면 도포된다. 이 때, 고분자 레진(162)은 물에 녹는 친수성 고분자 레진을 사용한다.
도 3b를 참조하면, 고분자 레진(162)이 전면 도포된 하부기판(182) 상에 게이트전극이 형성된 영역과 대응되는 영역에 형성된 돌출부(170b) 및 그 외 영역에 홈(170a)을 가지는 소프트몰드(170)를 정렬시키고 소프트몰드(170)를 하부기판(182) 위에 도포된 고분자 레진(162)에 접촉시킨다.
여기서, 소프트몰드(170)는 본 발명의 출원인에 의해 선출원된 2003-0098122호에서 제안된 소프트몰드이다. 소프트몰드(170)는 탄성이 큰 고무재료 예컨대, 폴리디메틸실록세인(Polydimethylsiloxane, PDMS), 폴리우레탄(Polyurethane), 크 로스 링크드 노볼락 수지(Cross-linked Novolac resin) 등으로 제작된다.
소프트몰드(170)는 자신의 자중 정도의 무게로 소프트몰드(170)의 돌출부(170b) 표면을 고분자 레진(162)에 접촉시켜 하부기판(182)에 접촉되도록 소정시간동안 예를 들어, 약 30초 ~ 10분 동안 가압한다. 또한, 이와 동시에 자외선(UV) 등에 의해 고분자 레진(162)이 소프트 경화되거나 기판(182)은 약 130℃ 이하의 온도로 베이킹된다. 그러면, 소프트몰드(170)와 하부기판(182) 사이의 압력으로 발생하는 모세관 힘(Capillary force)과 소프트몰드(170)와 고분자 레진(162) 사이에 반발력에 의해 고분자 레진(162)이 소프트몰드(170)의 홈(170a) 내로 이동한다. 이에 따라, 도 3c와 같이 소프트몰드(170)의 홈(170a)과 대응되는 영역에 고분자 레진패턴(162a)이 형성된다.
그런 다음, 소프트몰드(170)를 제거하고 게이트전극을 형성하는 Al, Cu, Cr, Mo, Al/Nd 또는 이들의 합금이 나노(Nano :㎚) 크기를 가지도록 분해된 나노 파우더(Power) 게이트전극물질(159a)을 소수성 용매에 용해한 후 도 3d에 도시된 바와 같이 파우더 게이트전극물질(159a)을 고분자 레진패턴(162a)이 형성된 하부기판(182) 위에 도포한다. 이 때, 나노 파우더 게이트전극물질(159a)은 고분자 레진패턴(162a)과 패턴(162) 사이 즉, 소프트몰드(170)의 돌출부(170b) 즉, 하부기판(182) 위에 게이트전극이 형성될 영역에 도포된다. 여기서, 소수성 용매는 헥산(Hexane) 및 톨루엔(toluene) 등을 포함한다.
도 3e를 참조하면, 친수성 고분자 레진패턴(162a) 및 나노 파우더 게이트전 극물질(159a)이 형성된 하부기판(182) 위에 H2O를 도포하여 친수성 고분자 레진패턴(162a)을 H2O에 녹여서 제거한다. 이 때, 소수성 용매에 용해된 나노 파우더 게이트전극물질(159a)은 H2O에 녹지 않으므로 친수성 고분자 레진패턴(162a)만이 제거되며, 나노 파우더 게이트전극물질(159a)은 도 3f에 도시된 바와 같이 하부기판(182) 위에 남게 된다.
이 후, 나노 파우더 게이트전극물질(159a)은 소성공정 등의 열처리를 통하여 나노 파우더 게이트전극물질(159a) 간의 전류패스(Path)를 형성함으로써 도 3g와 같이 게이트전극(159)을 형성한다.
이와 같이 소프트몰드(170), 친수성 용매에 용해되는 친수성 고분자 레진(162) 및 소수성 용매에 용해시킨 나노 파우더 게이트전극물질(159a) 등을 이용하여 박막 패턴들을 패터닝하게 되면, 종래 포토리쏘그래피를 이용한 박막 패턴들의 패터닝에서 요구되던 노광 및 현상공정과, 식각공정을 생략할 수 있다. 이에 따라, 평판표시소자의 제조 공정을 줄일 수 있으며 또한, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비를 줄일 수 있다. 뿐만 아니라, 고가의 노광장비가 요구되지도 않는다. 그 결과, 액정표시패널의 제조 비용을 줄일 수 있다.
여기서, 본 발명의 실시 예와 관련된 설명에서 친수성 레진패턴의 형성을 소프트몰드를 사용한 경우만을 설명하였으나, 친수성 레진패턴은 하드몰드를 사용하여 형성할 수도 있다.
하드몰드는 예컨대, 실리콘 또는 석영 등으로 제작되며 소프트몰드와는 달리 패터닝을 위하여 기판 위에 도포되는 친수성 레진의 솔벤트(Solvent) 성분을 휘발시킨 상태 즉, 친수성 레진을 인프린트(Inprint)시킨 상태에서 친수성 레진을 패터닝한다. 그리고, 소프트몰드가 자신의 자중 정도의 무게로 소프트몰드의 돌출부 표면을 기판에 접촉되도록 가압하여 친수성 레진을 패터닝하는 것과는 달리 하드몰드는 외부로부터 가해지는 압력과 고온의 열에 의해 기판 위에 도포된 친수성 레진을 패터닝한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 평판표시소자의 제조방법은 소프트몰드 또는 하드몰드, 친수성 용매에 용해되는 친수성 고분자 레진 및 소수성 용매에 용해시킨 나노 파우더 게이트전극물질 등을 이용하여 박막 패턴들을 패터닝함으로써 종래 포토리쏘그래피를 이용한 박막 패턴들의 패터닝에서 요구되던 노광 및 현상공정과, 식각공정을 생략할 수 있다. 이에 따라, 평판표시소자의 제조 공정을 줄일 수 있으며, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비를 줄일 수 있다. 뿐만 아니라, 고가의 노광장비가 요구되지도 않는다. 그 결과, 액정표시패널의 제조비용을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 기판 위에 친수성 레진을 도포하는 단계와;
    상기 친수성 레진을 패터닝하여 상기 기판 상에 박막 패턴이 형성될 영역들 사이에 친수성 레진 패턴들을 형성하는 단계와;
    상기 친수성 레진패턴들이 형성된 기판 위에 소수성 나노 파우더 박막 패턴물질을 도포하여 상기 친수성 레진패턴들 사이에 상기 소수성 나노 파우더 박막 패턴을 형성하는 단계와;
    상기 친수성 레진패턴 및 상기 소수성 나노 파우더 박막 패턴이 도포된 기판 위에 H2O를 도포 또는 증착하여 상기 친수성 레진패턴을 제거하는 단계와;
    상기 박막 패턴을 소성하는 단계를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 친수성 레진 패턴들을 형성하는 단계는,
    상기 친수성 레진이 도포된 기판 상에 박막 패턴이 형성될 영역마다 돌출부를 가지는 소프트몰드 또는 하드몰드를 정렬하는 단계와;
    상기 소프트몰드 또는 하드몰드와 상기 기판이 서로 접착되도록 상기 소프트몰드 또는 하드몰드를 가압하여 상기 기판 위에 상기 소프트몰드 또는 하드몰드의 상기 돌출부를 접촉시키는 단계를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 친수성 레진패턴들을 제거하는 단계는 상기 친수성 레진패턴들을 H2O에 녹여 제거하는 것을 특징으로 하는 평판표시소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 소수성 나노 파우더 박막물질은 나노(㎚) 크기의 박막물질들이 소수성 용매에 용해된 것을 특징으로 하는 평판표시소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 소수성 용매는 헥산(Hexane) 및 톨루엔(toluene) 등을 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 친수성 레진은 고분자 레진인 것을 특징으로 하는 평판표시소자의 제조방법.
KR1020050052666A 2005-06-17 2005-06-17 평판표시소자의 제조방법 Expired - Fee Related KR101137862B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050052666A KR101137862B1 (ko) 2005-06-17 2005-06-17 평판표시소자의 제조방법
CNB2005101147235A CN100440424C (zh) 2005-06-17 2005-10-25 平板显示器件的制造方法
DE102005051629.7A DE102005051629B4 (de) 2005-06-17 2005-10-27 Herstellungsverfahren für Flach-Panel-Anzeigenvorrichtung
US11/260,393 US7387971B2 (en) 2005-06-17 2005-10-28 Fabricating method for flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052666A KR101137862B1 (ko) 2005-06-17 2005-06-17 평판표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060132367A KR20060132367A (ko) 2006-12-21
KR101137862B1 true KR101137862B1 (ko) 2012-04-20

Family

ID=37513676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052666A Expired - Fee Related KR101137862B1 (ko) 2005-06-17 2005-06-17 평판표시소자의 제조방법

Country Status (4)

Country Link
US (1) US7387971B2 (ko)
KR (1) KR101137862B1 (ko)
CN (1) CN100440424C (ko)
DE (1) DE102005051629B4 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147087B1 (ko) * 2005-06-28 2012-05-17 엘지디스플레이 주식회사 평판표시소자의 제조방법
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP4676897B2 (ja) * 2006-02-16 2011-04-27 昭和電工株式会社 磁気記録媒体およびその製造方法
KR101358255B1 (ko) * 2006-06-27 2014-02-05 엘지디스플레이 주식회사 광경화 타입 소수성 몰드 및 그 제조방법
KR100832298B1 (ko) * 2006-06-29 2008-05-26 엘지디스플레이 주식회사 패턴 형성용 레지스트와 이를 이용한 소프트몰드 제조방법
KR101319325B1 (ko) * 2006-12-29 2013-10-16 엘지디스플레이 주식회사 패턴의 형성 방법
KR20080096901A (ko) * 2007-04-30 2008-11-04 삼성전자주식회사 임프린트방법 및 상기 임프린트방법을 이용한 표시기판제조방법
KR100935863B1 (ko) * 2008-07-02 2010-01-07 연세대학교 산학협력단 용매 어닐링과 디웨팅을 이용한 블록공중합체의 나노구조의패턴화방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062180A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치
KR20040105470A (ko) * 2003-06-09 2004-12-16 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3472676A (en) * 1965-11-18 1969-10-14 Gevaert Photo Prod Nv Process for developing electrostatic charge patterns
EP0471483A1 (en) * 1990-08-03 1992-02-19 Canon Kabushiki Kaisha Surface reforming method, process for production of printing plate, printing plate and printing process
KR940004732A (ko) * 1992-08-07 1994-03-15 가나이 쯔또무 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
CA2572499A1 (en) * 1997-04-04 1998-10-15 University Of Southern California Method for electrochemical fabrication including use of multiple structural and/or sacrificial materials
JP2000356957A (ja) * 1999-06-15 2000-12-26 Fuji Xerox Co Ltd 導電性カラーフィルタ、その製造方法、製造装置及び液晶表示素子
EP1243035B1 (en) * 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
CN100483774C (zh) * 1999-12-21 2009-04-29 造型逻辑有限公司 半导体器件及其形成方法
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
CN1585898A (zh) * 2001-11-20 2005-02-23 日本电气株式会社 分离装置,分离方法和生产分离装置的方法
WO2003046062A1 (en) * 2001-11-21 2003-06-05 Porex Corporation Discrete hydrophilic-hydrophobic porous materials and methods for making the same
JP4014901B2 (ja) * 2002-03-14 2007-11-28 セイコーエプソン株式会社 液滴吐出による材料の配置方法および表示装置の製造方法
DE10229118A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
GB0215858D0 (en) * 2002-07-09 2002-08-14 Cambridge Display Tech Ltd Patterning method
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法
AU2002952384A0 (en) * 2002-10-31 2002-11-14 Swinburne University Of Technology Structures
JP2003266010A (ja) * 2002-11-14 2003-09-24 Seiko Epson Corp 液滴吐出による材料の配置方法、表示装置、表示装置の製造方法、及び、電子機器
KR101117437B1 (ko) 2003-12-27 2012-02-29 엘지디스플레이 주식회사 평판표시소자의 제조방법 및 장치
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP4484578B2 (ja) * 2004-05-11 2010-06-16 株式会社リコー パターン形状体及びその製造方法
KR101031693B1 (ko) * 2004-06-18 2011-04-29 엘지디스플레이 주식회사 패턴형성용 레지스트 및 이를 이용한 패턴형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062180A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치
KR20040105470A (ko) * 2003-06-09 2004-12-16 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
CN1881528A (zh) 2006-12-20
US20060286699A1 (en) 2006-12-21
DE102005051629B4 (de) 2020-07-09
US7387971B2 (en) 2008-06-17
KR20060132367A (ko) 2006-12-21
DE102005051629A1 (de) 2006-12-28
CN100440424C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US7198968B2 (en) Method of fabricating thin film transistor array substrate
US8477270B2 (en) Liquid crystal display panel and method for fabricating the same
US8293161B2 (en) Apparatus for fabricating flat panel display device method of fabricating the same and method of fabricating flat panel display device using the same
JP2009104182A (ja) 薄膜パターニング装置、及びそれを利用したカラーフィルタアレイ基板の製造方法
KR20110072248A (ko) 박막트랜지스터 기판 및 그 제조 방법
CN101221357A (zh) 用于制造薄膜图案的设备以及应用该设备制造薄膜的方法
US7368753B2 (en) Thin film transistor array substrate and fabricating method thereof
KR101137862B1 (ko) 평판표시소자의 제조방법
US7787098B2 (en) Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type
US7522234B2 (en) Liquid crystal display device and method of fabricating the same
KR101192758B1 (ko) 평판표시소자의 제조방법
KR101169057B1 (ko) 평판표시소자의 제조방법 및 제조장치
KR101055190B1 (ko) 액정표시패널의 제조방법
KR100963007B1 (ko) 수직 배향형 액정표시패널의 제조방법
KR101030524B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101265082B1 (ko) 액정표시소자 제조방법
KR20060088673A (ko) 평판표시소자의 제조장치 및 제조방법
KR20040079566A (ko) 박막트랜지스터 제조방법
KR101030532B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20080060627A (ko) 액정표시장치 제조방법
KR20060088672A (ko) 평판표시소자의 제조장치 및 제조방법
KR20060061168A (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230413

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230413