[go: up one dir, main page]

KR101122059B1 - 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛 - Google Patents

표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛 Download PDF

Info

Publication number
KR101122059B1
KR101122059B1 KR1020080069029A KR20080069029A KR101122059B1 KR 101122059 B1 KR101122059 B1 KR 101122059B1 KR 1020080069029 A KR1020080069029 A KR 1020080069029A KR 20080069029 A KR20080069029 A KR 20080069029A KR 101122059 B1 KR101122059 B1 KR 101122059B1
Authority
KR
South Korea
Prior art keywords
electrode terminal
terminal
heat
package
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080069029A
Other languages
English (en)
Other versions
KR20100008509A (ko
Inventor
정천기
최용석
서창식
박정운
김재인
김돈수
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020080069029A priority Critical patent/KR101122059B1/ko
Publication of KR20100008509A publication Critical patent/KR20100008509A/ko
Application granted granted Critical
Publication of KR101122059B1 publication Critical patent/KR101122059B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은, 단자가 형성되는 패키지(Package)본체를 메탈플레이트(Metal Plate)로 형성하고, 메탈플레이트를 분할하여 제1전극단자와 제2전극단자를 형성하며, 어느 일측의 전극단자에 발광다이오드칩을 실장하고 발광다이오드칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며 그 상측에 수지를 몰딩한 것에 있어서, 상기 제1전극단자와 제2전극단자가 형성되는 패키지본체에는 발광다이오칩에서 발생하는 열(과 빛)을 직접 전도 받아 방출하는 열방출수단을 구비하되, 메탈 플레이트를 3분할하여 2개의 분할 메탈플레이트는 전극단자로 활용하고 다른 분할 메탈플레이트에는 엘이디칩을 직접 실장하여 형성한 표면실장형 엘이디 패키지에 관한 것이다.
본 발명은, 엘이디칩에서 발생하는 열이 전극단자용 분할 메탈플레이트에 전열되지 않고 발광다이오드칩이 실장된 메탈플레이트를 통해 직접 전열되어 방출되도록 함으로써 열의 방출효과를 향상시킬 수 있다.
본 발명은, 발광다이오드칩이 실장된 메탈플레이트에는 별도의 전열플레이트를 전열선으로 연결하여 방열효과를 크게 향상시킬 수 있고, 발광다이오드칩이 실장된 메탈플레이트에서 열을 직접 방출시키고 동시에 발광다이오드칩이 실장된 메탈플레이트에 별도의 전열플레이트를 전열선으로 연결하여 열을 방출시켜 줌으로써 열이 축적되지 않고 즉시 방출되도록 하여 방열효과를 향상시키며, 실장된 LED칩의 특성이 변화되거나 접속선의 접속 부분이 단선되어 수명이 단축되는 현상을 원천적 으로 배제시킬 수 있다.
또한 본 발명은, 상기와 같이 열이 즉시 배출되어 방열효과가 향상된 표면실장형 엘이디 패키지를 모듈용 PCB에 식설함으로써, 장시간 사용하더라도 발광다이오드칩에서 발생하는 열을 효율적으로 방출하여 열이 발생하지 않고, 식설된 발광다이오드칩의 특성이 변화되거나 수명이 단축되지 않아 장기간 사용할 수 있도록 된 백 라이트 유닛을 제공할 수 있다.
직냉형 엘이디패키지. 기판. 엘이디칩. 패키지본체. 중립단자. 절연결합체. 백라이트유닛. 반사시트.

Description

표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛{A Surface Mount Device Type Light Emmitting Diode and Backlight Unit Uusing The Same}
본 발명은 반도체를 이용하여 빛을 발생시키는 엘이디 패키지 중에서 표면실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛에 관한 것이다.
이를 좀 더 상세히 설명하면, 단자가 형성되는 패키지(Package)본체를 메탈플레이트(Metal Plate)로 형성하고, 메탈플레이트를 분할하여 제1전극단자와 제2전극단자를 형성하며, 어느 일측의 전극단자에 발광다이오드칩을 실장하고 발광다이오드칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자의 상측에 수지를 몰딩한 것에 있어서,
상기 제1전극단자와 제2전극단자가 형성되는 패키지본체에는 발광다이오칩에서 발생하는 열(과 빛)을 직접 방출하는 열방출수단을 나란하게 구비하여 열의 방출특성을 향상시킬 수 있도록 된 표면 실장형 엘이디 패키지와 상기 표면 실장형 엘이디 패키지를 모듈용 PCB에 식설하여 형성하여서 된 백 라이트 유닛을 제공하려는 것이다.
발광다이오드(LED: Light Emmitting Diode)는, 반도체의 pn접합에 전류를 흘려 보내면 빛이 방출되도록 한 다이오드의 일종으로서, 비소화갈륨(GaAs)은 적외선용으로 이용되는 발광다이오드, 비소화갈륨알루미늄(GaAlAs)은 적외선 또는 빨간색용으로 이용되는 발광다이오드, 인화갈륨비소(GaAsP)는 빨간색ㆍ주황색ㆍ 또는 노란색 용으로 이용되는 발광다이오드, 인화갈륨(GaP)은 빨간색ㆍ녹색 또는 노란색 용으로 이용되는 발광다이오드, 갈륨나이트(GaN)는 희토류 물질인 CrㆍTmㆍTb를 활성이온으로 하는 형광체를 혼합하여 백색을 발광하도록 하는 백색 발광다이오드 등이 알려져 있다.
발광다이오드(LED: Light Emmitting Diode)는 램프형(Lamp Type) 발광다이오드와 표면실장형(SMD:Surface Mount Device Type) 발광다이오드가 알려져 있다.
램프형(Lamp Type) 발광다이오드는, 기판의 상측에 2개의 리드 프레임(금속 전극)을 형성하여 엘이디칩을 실장하고 그 외측에 수지(플라스틱 수지)를 몰딩하여 렌즈(17)로 형성한 것이나, 열 저항이 크고 열 방출이 어려워 고출력용으로 활용하기가 용이치 못한 문제가 있다.
반면에 표면실장형(SMD:Surface Mount Device Type) 발광다이오드는, 세라믹 등으로 형성된 기판(PCB)의 상측에 다이(Die)를 본딩하고 그 상측에 수지를 몰딩하여 렌즈(17)로 형성한 것으로서, 열을 램프형(Lamp Type) 발광다이오드보다 다소 용이하게 방출할 수 있는 특징이 있다.
발전을 거듭하는 표면실장형(SMD:Surface Mount Device Type) 발광다이오드는, 휘도가 비약적으로 향상되면서 컬러형 전광판과 조명장치 등 여러 분야에서 널 리 활용되고 있다.
도 1a와 도 1b는 PCB형 엘이디 패키지(1-1)와 리드프레임형 엘이디 패키지(1-2)로 각각 형성된 종래의 표면실장형 발광다이오드 패키지(1)를 보인 예시도(단면도)이다.
도 1a에 예시된 PCB형 엘이디 패키지(1-1)는, 플라스틱으로 형성된 기판(2)의 외면 양측에 금속기판을 각각 씌워 제1전극단자(3-1)와 제2전극단자(3-2)를 형성하고, 제1전극단자(3-1)의 상면에 엘이디칩(5)을 실장하며, 엘이디칩(5)을 금전선으로 된 접속선(6)에 의해 제1전극단자(3-1)와 제2전극단자(3-2)에 연결하고 그 외측에 수지를 몰딩하여 렌즈(7)를 형성한 것이다.
도 1b에 예시된 리드프레임형 엘이디 패키지(1-2)는, 기판(2)의 외면 양측에 메탈플레이트을 절곡하여 제1전극단자(4-1)와 제2전극단자(4-2)를 형성하고, 제1전극단자(4-1)의 상면에 엘이디칩(5)을 실장하며, 엘이디칩(5)을 금전선으로 된 접속선(6)에 의해 제1전극단자(4-1)와 제2전극단자(4-2)에 연결하며, 제1전극단자(4-1)와 제2전극단자(4-2)의 상면에 형성된 반사구조물(8)의 내부에 수지를 몰딩하여 렌즈(7)를 형성한 것이다.
상기와 같이 형성된 종래의 PCB형 엘이디 패키지(1-1)와 리드프레임형 엘이디 패키지(1-2)는, 엘이디칩(5)에서 발생하는 열을 제1전극단자(3-1)(4-1)의 측면(Side) 또는 밑면(Bottom)에 의해 방출시키므로 엘이디칩(5)에서 발생하는 열과 빛을 효율적으로 방출(반사)시킬 수 없는 문제가 있다.
발광다이오드(LED) 즉, 표면실장형 발광다이오드 패키지(1)가 고휘도를 필요 로 하는 분야에서 활용되어 소모전력이 증가함에 따라 발광다이오드(LED)에서는 다량의 열이 발생하게 되고, 이와 같이 발생하는 고열을 외부에 효율적으로 방출시키지 못하게 되면 발광다이오드(LED)의 특성이 변화되거나 수명이 단축되는 문제 등이 발생하게 된다.
상기와 같은 열 방출문제를 해소하기 위하여, CuㆍAlㆍAg 등과 같이 열전도성이 우수한 금속물질을 이용하여 열방출수단을 별도로 형성하여 기판에 부착하기도 하였으나, 열방출수단을 별도로 제작하고 기판에 부착하여야 하므로 용이하게 제조할 수 없을 뿐만 아니라 발광다이오드 패키지의 제조비용이 추가되어 제조원가를 상승시키게 되는 문제가 있다.
이러한 문제를 다소나마 해소할 수 있도록 제안된 것으로는 국내의 특허등록 제10-616692호 "금속기판을 이용한 LED 패키지 및 그 제조방법"이 알려져 있다.
이는 금속기판을 3개로 분할하여 서로 접속되는 면에 절연물질을 개입시키고 외면에 절연물질을 씌워 제2영역을 일체로 형성하고, 3개의 분할금속기판 중에서 어느 하나에는 LED칩을 실장하여 LED칩과 다른 2개의 분할금속기판은 접속선으로 연결하며, 제2영역을 형성하는 절연물질의 외측에는 다른 금속기판으로 된 별도의 제1영역을 일체형으로 접착 형성한 것이다.
그러나, 이와 같이 형성된 종래의 LED 패키지는 다음과 같은 문제가 단점으로 지적된다.
LED칩이 실장된 하나의 분할금속판이 다른 2개의 분할금속기판과는 절연물질에 의해 원천적으로 차단되어 있으므로 LED칩에서 발생하는 열이 LED칩이 실장된 그 분할금속기판에만 전열되고 다른 2개의 분할금속판에는 전열되지 못하는 문제가 있다.
또 제2영역을 형성하는 분할금속판들과 제1영역을 형성하는 금속기판도 절연물질에 의해 원천적으로 차단되어 있으므로 LED칩이 실장된 분할금속기판의 열이 제2영역의 금속기판에 전열(전달)되지 못하게 되는 문제가 있다.
따라서, LED칩이 실장된 그 분할금속기판의 열이 제2영역의 다른 분할금속기판 및 제1영역의 금속기판을 통해 방출되지 못하고 LED칩이 실장된 그 분할금속기판에만 가둬 지게 되므로, LED칩이 실장된 그 분할금속기판은 열에 의해 급속하게 상승하게 되어 열 방출(냉각)효과를 전혀 기대할 수 없는 문제가 있다.
이와 같이 LED칩이 실장된 분할금속기판은 오히려 열이 축열되는 현상이 발생하고, 열이 축열됨으로서 축열되는 열에 의해 실장된 LED칩의 특성이 변화되거나 접속선의 접속 부분이 단선되어 수명이 단축되는 등의 문제를 유발시키게 된다.
본 발명은 상기와 같은 문제를 해소할 수 있도록 더욱 개선된 표면실장형 엘이디 패키지를 제공하려는 것이다.
본 발명은, 단자가 형성되는 패키지(Package)본체를 메탈플레이트(Metal Plate)로 형성하고, 메탈플레이트를 분할하여 제1전극단자와 제2전극단자를 형성하며, 어느 일측의 전극단자에 발광다이오드칩을 실장하고 발광다이오드칩과 제1전극 단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자의 상측에 수지를 몰딩한 하되, 상기 제1전극단자와 제2전극단자가 형성된 패키지에는 발광다이오드칩에서 발생하는 열(과 빛)을 직접 전도 받아 방출하는 열방출수단을 구비하여 형성한 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는데 그 목적이 있다.
본 발명의 다른 목적은, 발광다이오칩에서 발생하는 열을 직접 전도 받아 방출하는 열방출수단은, 제1전극단자와 제2전극단자가 형성되는 패키지본체에 일체로 형성하거나, 또는 별도로 형성하여 상기 패키지본체에 일체형으로 연결 형성한 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는데 있다.
본 발명의 또 다른 목적은, 발광다이오드칩이 식설된 메탈플레이트는 전극단자용 분할 메탈플레이트의 사이에 설치하거나, 전극단자용 분할 메탈플레이트를 나란하게 형성하고 나란하게 형성되는 분할 메탈플레이트 중에서 어느 일측 분할 메탈플레이트의 외측에 일체형으로 형성한 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는데 있다.
본 발명의 또 다른 목적은, 발광다이오칩에서 발생하는 열을 직접 전도 받아 방출하는 열방출수단은 메탈 플레이트를 3분할하여, 2개의 분할 메탈플레이트는 전극단자로 활용하고 다른 분할 메탈플레이트에는 엘이디칩을 직접 실장하여, 엘이디칩에서 발생하는 열이 전극단자용 분할 메탈플레이트에 전열되지 않고 발광다이오드칩이 실장된 메탈플레이트를 통해 전열되어 방출되도록 하여 열의 방출효과를 향상시킬 수 있도록 한 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는 데 있다.
본 발명의 또 다른 목적은, 발광다이오드칩이 실장된 메탈플레이트에는 별도의 전열플레이트를 전열선으로 연결하여 방열효과를 배가시킬 수 있도록 한 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는데 있다.
본 발명의 또 다른 목적은, 발광다이오드칩이 실장된 메탈플레이트에서 열을 직접 방출시키고, 동시에 발광다이오드칩이 실장된 메탈플레이트에 별도의 전열플레이트를 전열선으로 연결하여 열을 방출시켜 줌으로써, 열이 축적되지 않고 즉시 방출되도록 하여 방열효과를 향상시킬 수 있고 실장된 LED칩의 특성이 변화되거나 접속선의 접속 부분이 단선되어 수명이 단축되는 현상을 원천적으로 배제시킬 수 있도록 된 것;을 특징으로 하는 표면실장형 엘이디 패키지를 제공하려는데 있다.
본 발명의 또 다른 목적은, 상기와 같이 열이 즉시 배출되어 방열효과가 향상된 표면실장형 엘이디 패키지를 모듈용 PCB에 식설하여 형성함으로써, 장시간 사용하더라도 발광다이오드칩에서 발생하는 열을 효율적으로 방출하여 열이 발생하지 않도록 하고, 식설된 발광다이오드칩의 특성이 변화되거나 수명이 단축되지 않아 장기간 사용할 수 있도록 된 백 라이트 유닛을 제공하려는데 있다.
본 발명의 상기 및 기타 목적은,
단자가 형성되는 패키지(Package)본체를 메탈플레이트(Metal Plate)로 형성하고, 메탈패키지를 분할하여 제1전극단자와 제2전극단자를 형성하며, 어느 일측의 전극단자에 발광다이오드칩을 실장하고 발광다이오드칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자의 상측에 수지를 몰딩한 것에 있어서,
상기 제1전극단자와 제2전극단자가 형성되는 패키지본체에는 발광다이오칩에서 발생하는 열을 전도 받아 직접 방출하는 열방출수단을 구비하여 형성한 것;을 특징으로 하는 직접 열방출형 엘이디 패키지(1-3)에 의해 달성된다.
본 발명의 다른 상기 및 기타 다른 목적은,
열이 즉시 배출되어 방열효과가 향상된 직접 열방출형 엘이디 패키지(1-3)를 모듈용 PCB에 식설하여 형성한 것:을 특징으로 하는 표면 실장형 엘이디 패키지를 이용한 백 라이트 유닛(100)에 의해 달성된다.
본 발명에 따른 표면실장형 엘이디 패키지는,
단자가 형성되는 패키지(Package)본체를 메탈플레이트(Metal Plate)로 형성하고, 메탈플레이트를 분할하여 제1전극단자와 제2전극단자를 형성하며, 어느 일측의 전극단자에 발광다이오드칩을 실장하고 발광다이오드칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자의 상측에 수지를 몰딩한 것에 있어서, 상기 제1전극단자와 제2전극단자가 형성되는 패키지본체에는 발광다이오칩에서 발생하는 열(과 빛)을 직접 전도 받아 방출하는 열방출수단을 구 비하여 형성한 것이다.
또 본 발명은, 메탈 플레이트를 3분할하여, 2개의 분할 메탈플레이트는 전극단자로 활용하고 다른 분할 메탈플레이트에는 엘이디칩을 직접 실장하여, 엘이디칩에서 발생하는 열이 전극단자용 분할 메탈플레이트에 전열되지 않고 발광다이오드칩이 실장된 메탈플레이트를 통해 직접 전열되어 방출되도록 함으로써, 열의 방출효과를 향상시킬 수 있는 것이다.
또 본 발명은, 발광다이오드칩이 실장된 메탈플레이트에는 별도의 전열플레이트를 전열선으로 연결하여 방열효과를 크게 향상시킬 수 있고, 발광다이오드칩이 실장된 메탈플레이트에서 열을 직접 방출시키고 동시에 발광다이오드칩이 실장된 메탈플레이트에 별도의 전열플레이트를 전열선으로 연결하여 열을 방출시켜 줌으로써 열이 축적되지 않고 즉시 방출되도록 하여 방열효과를 향상시키며, 실장된 LED칩의 특성이 변화되거나 접속선의 접속 부분이 단선되어 수명이 단축되는 현상을 원천적으로 배제시킬 수 있는 것이다.
또한 본 발명은, 상기와 같이 열이 즉시 배출되어 방열효과가 향상된 표면실장형 엘이디 패키지를 모듈용 PCB에 식설하여 형성함으로써, 장시간 사용하더라도 발광다이오드칩에서 발생하는 열을 효율적으로 방출하여 열이 발생하지 않도록 하고, 식설된 발광다이오드칩의 특성이 변화되거나 수명이 단축되지 않아 장기간 사용할 수 있도록 된 백 라이트 유닛을 제공할 수 있는 것이다.
본 발명의 상기 및 기타 목적과 특징은 첨부된 도면에 의거한 다음의 상세한 설명에 의해 더욱 명확하게 이해할 수 있을 것이다.
첨부된 도면 도 2a 내지 도 4b는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 구체적인 실현 예를 보인 것으로서, 도 2a 내지 도 2c는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 기본형을 보인 결합사시도와 분해사시도 및 결합단면도이고, 도 3a 및 도 3b는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 요부를 발췌하여 보인 평면도와 정면도이며, 도 4a 및 도 4b는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 각기 다른 실시 예를 보인 평면 예시도이다.
또한, 도 5는 상기 직냉형 엘이디패키지(1-3)가 식설된 백라이트유닛(100)의 구체적인 실현 예를 보인 것이다.
도 2a 내지 도 3b는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 기본형을 보인 것으로서 다음과 같이 형성하였다.
메탈플레이트을 이용하여 패키지본체(10)를 직육면체의 형상으로 형성하되, 패키지본체(10)는 제1전극단자(11)와 제2전극단자(12) 및 중립단자(13)로 분할 형성하여 절연결합체(14)를 개입시켜 일체로 형성하였다.
상기 패키지본체(10)를 형성하는 제1전극단자(11)와 제2전극단자(12) 및 중립단자(13) 중에서 중립단자(13)의 크기(면적)를 제1전극단자(11)와 제2전극단자(12)보다 크게 형성하여, 엘이디칩(15)을 용이하게 실장할 수 있도록 하였고, 엘이디칩(15)에서 발생하는 열이 용이하게 전열되어 높은(향상된) 냉각(공랭)효과를 얻을 수 있도록 하였다.
특히, 중립단자(13)의 상면 중앙에는 칩실장홈(13-1)을 형성하되, 칩실장홈(13-1)의 깊이를 실장되는 엘이디칩(15)의 높이와 동일하거나 깊게 형성하여 엘이디칩(15)에서 발생하는 빛과 열이 무질서하게 비산되는 것을 방지하면서 전방으로 주사시켜 빛의 밝기(조도와 휘도)를 향상시키고, 열을 전방으로 반사시켜 열의 방출효과도 향상시킬 수 있도록 하였다.
또 상기 중립단자(13)의 상면에 형성되는 칩실장홈(13-1)은 장방형 또는 원형 등 다양하게 형성할 수 있고, 상단은 넓고 하단이 좁은 상광하협으로 형성하여 열과 빛의 반사 능력을 향상시킬 수 있으며, 다수의 직냉형엘이디패키지(1-3)를 설치할 때에 중립단자(13)를 공통으로 결선할 수 있다.
상기, 칩실장홈(13-1)은 에칭(Etching)하여 형성하거나 프레싱하여 형성하는 것을 들 수 있다.
상기와 같이, 절연결합체(14)를 개입시켜 제1전극단자(11)와 제2전극단자(12) 및 중립단자(13)를 일체로 하여 패키지본체(10)를 형성할 때에는, 중립단자(13)의 양측에 제1전극단자(11)와 제2전극단자(12)을 배치하고, 중립단자(13)와 제1전극단자(11)와 제2전극단자(12)의 각 접속면의 사이에는 절연물질로 성형된 절연결합체(14)를 개입시킨 상태에서 일체로 접속하여 패키지본체(10)를 형성하였다.
상기 중립단자(13)와 제1전극단자(11)와 제2전극단자(12)의 각 접속면의 사이에 개입되는 절연물질로서는 고무ㆍ합성수지ㆍ폴리머ㆍ글라스 등을 들 수 있으며, 고무ㆍ합성수지ㆍ폴리머ㆍ글라스 등의 액상물질을 충진하고 건조(열처리)하여 형성하는 것을 들 수 있다.
특히, 중립단자(13)와 제1전극단자(11)와 제2전극단자(12)의 각 접속면에는 접속돌부(18-1)와 접속요부(18-2)를 대응되게 형성하고 절연결합체(14)도 접속돌부(18-1)와 접속요부(18-2)에 대응되게 형성하여 견고하게 결속(접속)시킬 수 있도록 하였다.
또, 중립단자(13)와 절연결합체(14)의 상호 접속면에는 보조 결합수단을 형성하였는데, 중립단자(13)의 밑면 모서리에는 단턱요부(13-2)를 형성하고 절연결합체(14)는 단면상에서 보아 " ㄴ"의 절곡 형상으로 형성하여 절연결합체(14)의 하단 수평부가 단턱요부(13-2)에 밀접하게 접속되도록 하였다.
상기와 같이 절연결합체(14)를 개입시켜 중립단자(13)의 양측에 제1전극단자(11)와 제2전극단자(12)를 일체로 형성하게 되면 중립단자(13)로 전열되는 엘이디칩(15)의 열이 절연결합체(14)에 의해 거의 차단되어 제1전극단자(11)와 제2전극단자(12)로 전열되지 않게 되며, 따라서 제1전극단자(11)와 제2전극단자(12)에 미열이 전열되더라도 즉시 냉각되어 제1전극단자(11)와 제2전극단자(12)는 열로부터 항상 안정한 상태를 유지하게 된다.
이와 같이 형성된 패키지본체(10)에서 중립단자(13)의 칩실장홈(13-1)에는 엘이디칩(15)을 통상의 방법에 의해 실장하고, 엘이디칩(15)의 양단(p측전극과 n측전극)을 금전선으로 된 접속선(6)에 의해 각 제1전극단자(11)와 제2전극단자(12)와 각각 연결하며, 패키지본체(10)의 상면에는 수지를 몰딩하여 렌즈(17)를 형성한다.
상기와 같이 패키지본체(10)의 상면에는 렌즈(17)를 형성할 때에 패키지본 체(10)의 상면에 결속강화수단을 도포한 후에 렌즈(17)를 성형하여 구비하여 패키지본체(10)에서 렌즈(17)가 박리 되는 것을 방지할 수 있도록 하였다.
상기 결속강화수단으로서는 다음과 같이 형성하였다.
패키지본체(10)를 형성하도록 일체형으로 형성되는 중립단자(13)와 제1전극단자(11) 및 제2전극단자(12)의 상면 가장자리에는 결속요홈(10-2)(11-1)(12-1)을 각각 형성하였고, 결속요홈(10-2)(11-1)(12-1)에는 결속물질로서 렌즈(17)와 동일한 물질인 수지를 결속강화물질(20)로 도포(충진)하여 수지(결속강화물질)가 결속요홈(10-2)(11-1)(12-1)에 충분히 충진되도록 하였다.
상기와 같이 결속요홈(10-2)(11-1)(12-1)에 결속강화물질(20)인 수지를 충분히 충진시켜 주면 패키지본체(10)의 상면에 렌즈(17)를 성형하게 되면 동일한 물질(수지)인 결속강화물질(20)과 렌즈(17)가 일체감을 갖게 되므로 패키지본체(10)의 상면에 형성되는 렌즈(17)의 박리를 방지할 수 있게 된다.
특히, 중립단자(13)와 제1전극단자(11) 및 제2전극단자(12)의 상면 가장자리에는 에칭과 같은 방법에 의해 형성되는 결속요홈(10-2)(11-1)(12-1)으로는 V형홈 또는 U형홈 등을 들 수 있고, V형홈ㆍ∪형홈과 같은 결속요홈(10-2)(11-1)(12-1)을 형성하는 방법으로는 에칭과 같은 방법을 들 수 있으며, 결속요홈(10-2)(11-1)(12-1)에 결속강화물질(20)인 수지를 충진시키는 방법으로는 실크스크린 인쇄방법을 들 수 있다.
상기와 같이 실시하여 본 발명에 따른 직냉형 엘이디패키지(1-3)의 기본형을 완성(제조)하게 된다.
도 4a 및 도 4b는 본 발명에 따른 직냉형 엘이디패키지(1-3)의 각기 다른 실시 예를 보인 예시도이다.
도 4a에 예시된 직냉형 엘이디패키지(1-3)의 패키지본체(10)는 중립단자(13)의 일면에 제1전극단자(11)와 제2전극단자(12)을 일렬로 형성한 것이 주지적인 특징이다.
상면에 칩실장홈(13-1)이 형성된 중립단자(13)의 일면에는 절연결합체(14)를 개입시켜 제1전극단자(11)와 제2전극단자(12)를 차례로 접속하되, 중립단자(13) 및 제1전극단자(11)와 제2전극단자(12)이 서로 접속되는 대향되는 각 접속면에는 접속돌부(18-1)와 접속요부(18-2)를 대응되게 형성하고 절연결합체(14)도 접속돌부(18-1)와 접속요부(18-2)에 대응되게 형성하여 견고하게 결속(접속)하도록 하였다.
상기와 같이 중립단자(13)의 일면에 제1전극단자(11)와 제2전극단자(12)를 차례로 결속한 상태에서 중립단자(13)의 칩실장홈(13-1)에는 엘이디칩(15)을 실장하였고, 중립단자(13)의 칩실장홈(13-1)에 실장된 엘이디칩(15)의 양단(p측전극과 n측전극)을 금전선으로 된 접속선(6)에 의해 각 제1전극단자(11)와 제2전극단자(12)와 각각 연결하였다.
상기와 같이 형성된 패키지본체(10)의 상면에는 수지를 몰딩하여 렌즈(17)를 형성함으로서 다른 직냉형 엘이디패키지(1-3)를 완성하게 된다.
도 4b에 예시된 직냉형 엘이디패키지(1-3)의 패키지본체(10)는 중립단자(13)의 일면에 제1전극단자(11)와 제2전극단자(12)을 나란하게 형성한 것이 주지적인 특징이다.
상면에 칩실장홈(13-1)이 형성된 중립단자(13)의 일면에는 절연결합체(14)를 개입시켜 제1전극단자(11)와 제2전극단자(12)를 좌우로 이격시켜 나란하게 접속하되, 중립단자(13) 및 제1전극단자(11)와 제2전극단자(12)이 서로 접속되는 대향되는 각 접속면에는 접속돌부(18-1)와 접속요부(18-2)를 대응되게 형성하고 절연결합체(14)도 접속돌부(18-1)와 접속요부(18-2)에 대응되게 형성하여 견고하게 결속(접속)하도록 하였다.
상기와 같이 중립단자(13)의 일면에 제1전극단자(11)와 제2전극단자(12)를 나란하게 결속한 상태에서 중립단자(13)의 칩실장홈(13-1)에는 엘이디칩(15)을 실장하였고, 중립단자(13)의 칩실장홈(13-1)에 실장된 엘이디칩(15)의 양단(p측전극과 n측전극)을 금전선으로 된 접속선(6)에 의해 각 제1전극단자(11)와 제2전극단자(12)와 각각 연결하였다.
상기와 같이 형성된 패키지본체(10)의 상면에는 수지를 몰딩하여 렌즈(17)를 형성함으로서 또 다른 직냉형 엘이디패키지(1-3)를 완성하게 된다.
상기와 같이 형성된 본 발명에 따른 직냉형 엘이디패키지(1-3)에서 패키지본체(10)를 형성하는 중립단자(13)에는 구체적으로 도시하지 아니하였으나 전열선을 이용하여 이격 설치되어 있는 냉각판 또는 히트싱크와 같은 냉각수단과 연결하여 중립단자(13)의 열이 전열선을 통해 냉각수단으로 전열되어 방출되도록 하는 냉각장치를 별도로 형성할 수 있다.
본 발명에 따른 직냉형 엘이디패키지(1-3)는, 메탈플레이트를 분할하여 제1 단자(11)와 제2단자(12) 및 중립단자(13)를 형성하되, 열방출수단(냉각수단)으로 사용되는 중립단자(13)의 크기(넓이)를 제1단자(11)와 제2단자(12)보다 크게 형성하였으므로 전열되는 열을 외부에 용이하게 방출시켜 냉각효율을 향상시킬 수 있게 된다.
열방출수단인 중립단자(13)의 상면에는 엘이디칩(15)을 실장하였으므로 엘이디칩(15)에서 발생하는 열이 중립단자(13)에 즉시로 직접 전열되고, 중립단자(13)로 전열되는 열은 중립단자(13)의 넓은 표면적이 외기와 직접 접촉되면서 냉각이 이루어지므로 열의 방출이 효율적으로 이루어진다.
특히, 중립단자(13)의 상면에는 상광하협의 칩실장홈(13-1)이 형성되어 있으므로 엘이디칩(15)에서 발생하는 열과 빛은 메탈플레이트로 된 중립단자(13)의 칩실장홈(13-1)에 의해 소정의 각도를 유지하면서 전방으로 반사된다.
따라서 전방으로 반사되는 빛의 밝기(조도와 휘도)를 향상시키게 되고, 열도 전방으로 반사(방출)시켜 주므로 열의 냉각효과도 향상시킬 수 있게 된다.
뿐만 아니라, 엘이디칩(15)이 실장된 중립단자(13)가 절연결합체(14)에 의해 제1단자(11) 및 제2단자(12)와는 직접 접속되어 있지 않으므로, 엘이디칩(15)에서 발생하는 열이 메탈플레이트로 된 중립단자(13)에 전열되더라도 절연결합체(14)가 열를 차단하게 되고, 제1단자(11) 및 제2단자(12)에는 열이 거의 전열되지 않으므로 제1단자(11) 및 제2단자(12)를 열로부터 효율적으로 보호할 수 있게 된다.
따라서 직냉형 엘이디칩(1-3)의 특성이 변화되거나 수명이 단축되지 않도록 하여 장기간 사용할 수 있게 된다.
상기와 같은 특징을 갖는 본 발명에 따른 직냉형 엘이디패키지(1-3)를 이용하여 도 5에 예시된 바와 같이 백라이트유닛(100)을 제조할 수 있다.
본 발명에 따른 백라이트유닛(100)은, 모듈PCB(110)의 표면에 반사시트(120)를 접착시키고, 반사시트(120)에 일정한 간격으로 뚫어진 각 패키지실장공간(121)을 통하여 모듈PCB(110)에는 표면실장형 엘이디패키지(1)를 식설하여 형성하되, 상기 표면실장형 엘이디패키지(1)를 대신하여 직냉형 엘이디패키지(1-3)를 식설하여 형성하였다.
본 발명에 따른 백라이트유닛(100)을 상기와 같이 직냉형 엘이디패키지(1-3)를 식설하여 형성하게 되면, 직냉형 엘이디패키지(1-3)은 자체의 방열능이 우수하므로 직냉형 엘이디패키지(1-3)에서 발생하는 열이 모듈PCB(110)로 전열되지 않게 되며, 따라서 열의 냉각 효과가 향상된 백라이트유닛(100)을 제공할 수 있게 된다.
발명은 기재된 구체적인 실시 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상범위 내에서 다양하게 변형 및 수정할 수 있음은 당업자에 있어서 당연한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연하다 할 것이다.
도 1a 및 도 1b는 종래의 각기 다른 표면실장형 엘이디 패키지를 보인 단면도.
도 2a 내지 도 2c는 본 발명에 따른 표면실장형 엘이디 패키지의 일 실시 예를 보인 결합사시도와 분해사시도 및 결합단면도.
도 3a 및 도 3b는 도 2a 내지 도 2c에 예시된 본 발명에 따른 표면실장형 엘이디 패키지의 요부를 발췌하여 보인 평면도와 단면도.
도 4a 및 도 4b는 본 발명에 따른 표면실장형 엘이디 패키지의 각기 다른 실시 예를 보인 평면도.
도 5는 본 발명에 따른 표면실장형 엘이디 패키지를 적용하여 제조되는 백 라이트 유닛을 보인 부분 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 표면실장형 엘이디패키지 1-3: 직냉형 엘이디패키지
1-3: 2: 기판 3-1. 11: 제1접속단자 3-2. 12: 제2접속단자
5. 15: 엘이디칩 6. 16; 접속선 7. 17: 렌즈
10: 패키지본체 13: 중립단자 14: 절연결합체
100: 백라이트유닛 110: 모듈용PCB 120: 반사시트

Claims (17)

  1. 단자가 형성되는 패키지 본체를 메탈플레이트(METAL PLATE)로 형성하고, 메탈플레이트를 분할하여 제1전극단자와 제2전극단자 및 중립단자를 형성하고, 상기 중립단자의 양측에 배치된 제1전극단자(11)와 제2전극단자(12)의 사이에는 절연물질로 성형된 절연결합체를 개입시키며,
    상기 중립단자에 엘이디칩을 실장하고 엘이디칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자 및 중립단자의 상부 전체에 수지를 몰딩하여 렌즈를 형성한 것에 있어서,
    상기 중립단자는 패키지본체에 실장된 엘이디칩에서 발생하는 열을 직접 전도 받아 방출하는 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 단자가 형성되는 패키지 본체를 메탈플레이트(METAL PLATE)로 형성하고, 메탈플레이트를 3분할하여 제1전극단자와 제2전극단자 및 중립단자를 형성하고, 상기 중립단자에 엘이디칩을 실장하고 엘이디칩과 제1전극단자와 제2전극단자를 접속선으로 각각 연결하며, 제1전극단자와 제2전극단자 및 중립단자의 상부 전체에 수지를 몰딩하여 렌즈를 형성한 것에 있어서,
    중립단자가 구비되는 패키지본체는;
    중립단자의 일면에는 절연결합체를 개입시켜 제1전극단자와 제2전극단자를 일렬로 연속 배치하여 일체로 형성하되, 상기 제1전극단자와 제2전극단자 사이에는 절연결합체가 포함되는 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  6. 청구항 5에 있어서, 중립단자가 구비되는 패키지본체는;
    중립단자의 일면에는 절연결합체를 개입시켜 제1전극단자와 제2전극단자를 나란하게 배치하여 일체로 형성하되, 상기 제1전극단자와 제2전극단자 사이에는 절연결합체가 포함되는 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  7. 삭제
  8. 청구항 5 내지 청구항 6중에서 어느 한 항에 있어서,
    패키지본체를 형성하는 중립단자와 제1전극단자 및 제2전극단자가 서로 접속되는 대향되는 접속면에는 접속돌부와 접속요부를 대응되게 형성하여 접속시킨 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  9. 청구항 1에 있어서,
    중립단자의 양측에 절연결합체를 일체로 형성하여 형성되는 패키지본체는;
    중립단자의 양측면 하단과 절연결합체의 하단과의 사이에는 요부와 돌부를 대응되게 형성하여 결합시킨 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  10. 청구항 1에 있어서, 상면에 엘이디칩을 실장하여 형성되는 중립단자는;
    메탈플레이트으로 형성된 중립단자의 상면에 칩실장홈을 형성하고, 상기 칩실장홈의 내부에 엘이디칩을 실장한 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  11. 청구항 10에 있어서, 상기 메탈플레이트로 형성된 중립단자의 상면에 형성되는 칩실장홈은;
    장방형 또는 원형인 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  12. 청구항 10에 있어서, 상기 메탈플레이트로 형성된 중립단자의 상면에 형성되는 칩실장홈은;
    상단이 넓고 하단이 좁은 상광하협으로 형성한 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  13. 청구항 1에 있어서, 패키지본체(10)의 상면에 렌즈(17)를 일체로 형성하는 표면 실장형 엘이디 패키지는;
    패키지본체(10)의 상면에 결속강화수단을 형성한 것과;
    상기 결속강화수단이 형성된 패키지본체(10)의 상면에 렌즈(17)를 일체로 형성한 것:을 특징으로 하는 표면 실장형 엘이디 패키지.
  14. 청구항 13에 있어서, 패키지본체(10)의 상면에 형성되는 결속강화수단은;
    패키지본체(10)를 일체로 형성하는 중립단자(13)와 제1전극단자(11) 및 제2전극단자(12)의 상면 가장자리에는 결속요홈(10-2)(11-1)(12-1)을 각각 형성한 것과;
    결속요홈(10-2)(11-1)(12-1)에는 결속물질을 도포 또는 충진시킨 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  15. 청구항 14에 있어서,
    중립단자(13)와 제1전극단자(11) 및 제2전극단자(12)의 상면 가장자리에 형성되는 결속요홈(10-2)(11-1)(12-1)은 에칭에 의해 형성하는 것과;
    중립단자(13)와 제1전극단자(11) 및 제2전극단자(12)의 상면 가장자리에 형성되는 결속요홈(10-2)(11-1)(12-1)은 V형홈 또는 ∪형홈 인 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  16. 청구항 14에 있어서,
    결속요홈(10-2)(11-1)(12-1)에 도포 또는 충진되는 결속강화물질(20)은 수지인 것;을 특징으로 하는 표면 실장형 엘이디 패키지.
  17. 삭제
KR1020080069029A 2008-07-16 2008-07-16 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛 Expired - Fee Related KR101122059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080069029A KR101122059B1 (ko) 2008-07-16 2008-07-16 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080069029A KR101122059B1 (ko) 2008-07-16 2008-07-16 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛

Publications (2)

Publication Number Publication Date
KR20100008509A KR20100008509A (ko) 2010-01-26
KR101122059B1 true KR101122059B1 (ko) 2012-03-14

Family

ID=41817110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069029A Expired - Fee Related KR101122059B1 (ko) 2008-07-16 2008-07-16 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛

Country Status (1)

Country Link
KR (1) KR101122059B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD738832S1 (en) 2006-04-04 2015-09-15 Cree, Inc. Light emitting diode (LED) package
US9780268B2 (en) 2006-04-04 2017-10-03 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
KR101846356B1 (ko) 2011-07-29 2018-04-09 엘지이노텍 주식회사 광소자 패키지 및 그 제조 방법
KR101186815B1 (ko) * 2011-10-10 2012-10-02 김영석 Led 패키지
KR101168854B1 (ko) * 2011-10-10 2012-07-26 김영석 Led 패키지의 제조방법
US10222032B2 (en) 2012-03-30 2019-03-05 Cree, Inc. Light emitter components and methods having improved electrical contacts
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
CN104969368B (zh) * 2013-01-31 2017-08-25 克利公司 基于基板的表面贴装器件(smd)发光组件以及方法
KR101433734B1 (ko) * 2013-02-15 2014-08-27 솔레즈 주식회사 엘이디 패키지
US12364074B2 (en) 2015-03-31 2025-07-15 Creeled, Inc. Light emitting diodes and methods
US12294042B2 (en) 2015-03-31 2025-05-06 Creeled, Inc. Light emitting diodes and methods with encapsulation
US10672957B2 (en) 2017-07-19 2020-06-02 Cree, Inc. LED apparatuses and methods for high lumen output density

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172170A (ja) * 2002-11-15 2004-06-17 Citizen Electronics Co Ltd 高輝度発光装置及びその製造方法
KR20050111477A (ko) * 2004-05-22 2005-11-25 서울반도체 주식회사 발광 다이오드 및 이의 제작 방법
KR100699161B1 (ko) 2005-10-06 2007-03-22 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR20090075354A (ko) * 2008-01-04 2009-07-08 주식회사 이츠웰 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172170A (ja) * 2002-11-15 2004-06-17 Citizen Electronics Co Ltd 高輝度発光装置及びその製造方法
KR20050111477A (ko) * 2004-05-22 2005-11-25 서울반도체 주식회사 발광 다이오드 및 이의 제작 방법
KR100699161B1 (ko) 2005-10-06 2007-03-22 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR20090075354A (ko) * 2008-01-04 2009-07-08 주식회사 이츠웰 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지

Also Published As

Publication number Publication date
KR20100008509A (ko) 2010-01-26

Similar Documents

Publication Publication Date Title
KR101122059B1 (ko) 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛
KR100616695B1 (ko) 고출력 발광 다이오드 패키지
US8368112B2 (en) Aligned multiple emitter package
CN101051665B (zh) 具有阳极化绝缘层的发光二极管封装及其制造方法
CN100452448C (zh) 发光二极管及其制造方法和发光二极管设备
CN103427009B (zh) 发光器件
US8648359B2 (en) Light emitting devices and methods
JP4123105B2 (ja) 発光装置
US8455889B2 (en) Lead frame for chip package, chip package, package module, and illumination apparatus including chip package module
US10113705B2 (en) Light source module and lighting device having the same
KR100550750B1 (ko) 발광 다이오드 패키지 및 그 제조방법
AU2006254610B2 (en) Package structure of semiconductor light-emitting device
CN102623612A (zh) 具有改进树脂填充和高附着力的高亮度发光二级管(led)封装、系统及方法
JP2009177187A (ja) 発光ダイオードパッケージ
US10693049B2 (en) Light emitting device package and lighting system comprising same
KR100851183B1 (ko) 반도체 발광소자 패키지
KR101202168B1 (ko) 고전압 발광 다이오드 패키지
KR101004929B1 (ko) 발광다이오드 패키지 및 이를 구비한 발광다이오드 패키지 모듈
US8344399B2 (en) LED package with wide emission range and effective heat dissipation
KR100730772B1 (ko) 고출력 발광소자용 패키지
KR101431590B1 (ko) 구형 발광 led 패키지
KR100878398B1 (ko) 고출력 led 패키지 및 그 제조방법
KR20100070249A (ko) 엘이디 패키지
KR20120055180A (ko) Led 패키지용 몰드
KR101318900B1 (ko) Led 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170222

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200224

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200224

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000