[go: up one dir, main page]

KR101128172B1 - Storage controller for computer system - Google Patents

Storage controller for computer system Download PDF

Info

Publication number
KR101128172B1
KR101128172B1 KR1020060025596A KR20060025596A KR101128172B1 KR 101128172 B1 KR101128172 B1 KR 101128172B1 KR 1020060025596 A KR1020060025596 A KR 1020060025596A KR 20060025596 A KR20060025596 A KR 20060025596A KR 101128172 B1 KR101128172 B1 KR 101128172B1
Authority
KR
South Korea
Prior art keywords
flash memory
storage
memory
power
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060025596A
Other languages
Korean (ko)
Other versions
KR20070096182A (en
Inventor
손성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060025596A priority Critical patent/KR101128172B1/en
Priority to US11/689,129 priority patent/US8024508B2/en
Publication of KR20070096182A publication Critical patent/KR20070096182A/en
Application granted granted Critical
Publication of KR101128172B1 publication Critical patent/KR101128172B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G02B6/0051—Diffusing sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0205—Diffusing elements; Afocal elements characterised by the diffusing properties
    • G02B5/021—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place at the element's surface, e.g. by means of surface roughening or microprismatic structures
    • G02B5/0231—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place at the element's surface, e.g. by means of surface roughening or microprismatic structures the surface having microprismatic or micropyramidal shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/04—Prisms
    • G02B5/045—Prism arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0025—Diffusing sheet or layer; Prismatic sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0031—Reflecting element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G02B6/0053—Prismatic sheet or layer; Brightness enhancement element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133606—Direct backlight including a specially adapted diffusing, scattering or light controlling members

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 컴퓨터 시스템의 스토리지(storage) 제어장치와 그 방법에 관한 것이다.The present invention relates to a storage control device of a computer system and a method thereof.

본 발명은 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고, 상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하는 것을 특징으로 한다.The present invention relates to a hard disk drive (HDD) interface control means of a computer system; Flash memory based storage; Memory interface control means for accessing a flash memory from the HDD interface control means; The storage device based on the flash memory may include a structure grouped by a plurality of areas, and further comprising means for controlling power for each grouped area.

컴퓨터, 스토리지, 플래쉬 메모리, 인터페이스 Computer, storage, flash memory, interface

Description

컴퓨터 시스템의 스토리지 제어장치 및 방법{STORAGE CONTROLLER FOR COMPUTER SYSTEM}Storage system and method of computer system {STORAGE CONTROLLER FOR COMPUTER SYSTEM}

도1은 HDD(Hard Disk Drive) 기반의 컴퓨터 시스템 스토리지 장치의 블럭도1 is a block diagram of a hard disk drive (HDD) based computer system storage device

도2는 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도2 is a block diagram of a storage control device of a computer system according to the present invention;

도3은 본 발명의 제 1 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도3 is a block diagram of a storage control apparatus of a computer system according to a first embodiment of the present invention;

도4는 본 발명의 제 2 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도4 is a block diagram of a storage control apparatus of a computer system according to a second embodiment of the present invention.

도5는 본 발명의 실시예에 따른 스토리지 전원 제어장치의 블럭도5 is a block diagram of a storage power control apparatus according to an embodiment of the present invention.

도6은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 섹터(Sector)의 개요를 나타낸 도면6 is a view showing an outline of a sector in a storage power control apparatus according to an embodiment of the present invention.

도7은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 스토리지 파티션(storage partition)의 개요를 나타낸 도면FIG. 7 is a view illustrating an outline of a storage partition in a storage power control apparatus according to an embodiment of the present invention. FIG.

도8은 본 발명의 실시예에 따른 스토리지 제어방법의 플로우차트8 is a flowchart of a storage control method according to an embodiment of the present invention.

본 발명은 컴퓨터 시스템의 스토리지(storage) 제어장치와 그 방법에 관한 것이다.The present invention relates to a storage control device of a computer system and a method thereof.

일반적으로 퍼스널 컴퓨터(PC) 및 노트북 컴퓨터는 대용량 저장장치로 HDD(Hard Disk Drive)를 구비하고 있다. 통상, HDD는 디스크를 구동하기 위해서 전력소비가 크고 소음을 유발한다.In general, personal computers (PCs) and notebook computers are equipped with a hard disk drive (HDD) as a mass storage device. In general, HDDs consume a lot of power and cause noise to drive a disk.

도1은 HDD(Hard Disk Drive) 기반의 컴퓨터 시스템 스토리지 장치의 구성을 나타낸 도면이다. 도1에 나타낸 바와 같이 일반적인 HDD 기반의 컴퓨터 시스템 스토리지 장치에서는 프로세서(CPU)(110), GMCH(Graphic/Memory Control)(120), 메모리(Memory)(130), ICH(Input/Output Control Hub)(140), HDD(150)를 포함한다. 이와 같이 컴퓨터 시스템에 채용되고 있는 HDD는 HDD 인터페이스(SATA, PATA)를 이용해서 HDD에 데이터를 저장하거나 HDD에 저장된 데이터를 읽어낸다.1 is a diagram illustrating a configuration of a hard disk drive (HDD) based computer system storage device. As shown in FIG. 1, in a general HDD-based computer system storage device, a processor (CPU) 110, a graphic / memory control (GMCH) 120, a memory (130), and an input / output control hub (ICH) 140, the HDD 150. As described above, HDDs employed in computer systems store data in the HDD or read data stored in the HDD using HDD interfaces (SATA and PATA).

그렇지만 앞서 설명한 바와 같이 기존에 HDD를 기반으로 하는 컴퓨터 시스템에서 스토리지로 사용하는 HDD는 소음이 적지않고, 소비전력도 클 뿐만 아니라 발열의 문제도 함께 발생하고 있다.However, as described above, HDDs used as storage in computer systems based on HDDs are not only low noise, but also have high power consumption and heat generation problems.

본 발명은 반도체 메모리를 기반으로 하는 컴퓨터 시스템의 스토리지 시스템을 제공한다.The present invention provides a storage system of a computer system based on a semiconductor memory.

본 발명은 플래쉬 메모리와 SATA 및 PATA 인터페이스를 구현하는 로직(logic)을 이용하여 플래쉬 메모리를 HDD와 같은 기능을 수행하도록 한 컴퓨터 시스템의 스토리지 장치와 그 제어방법을 제공한다.The present invention provides a storage device of a computer system and a control method thereof in which a flash memory performs a function such as an HDD by using a flash memory and logic for implementing SATA and PATA interfaces.

본 발명은 플래쉬 메모리(Flash Memory)를 기반으로 하여 컴퓨터의 스토리지 장치를 구현하며, 메모리 영역을 논리적으로 혹은 물리적인 영역으로 분할하고, 분할된 각각의 영역별로 전원 제어를 수행함으로써 효율적인 전력 제어 및, 절전을 기할 수 있도록 한 컴퓨터 시스템의 스토리지 제어장치와 그 제어방법을 제공한다.The present invention implements a storage device of a computer based on a flash memory, divides a memory area into a logical or physical area, and performs power control for each divided area for efficient power control, Provided is a storage controller of a computer system and a method of controlling the same to enable power saving.

상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치는, 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하는 것을 특징으로 한다.Storage control apparatus of a computer system according to the present invention for achieving the above object, the hard disk drive (HDD) interface control means of the computer system; Flash memory based storage; Memory interface control means for accessing a flash memory from the HDD interface control means; Characterized in that it comprises a.

또한 상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치는, 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고, 상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하는 것을 특징으로 한다.In addition, a storage control apparatus of a computer system according to the present invention for achieving the above object, the hard disk drive (HDD) interface control means of the computer system; Flash memory based storage; Memory interface control means for accessing a flash memory from the HDD interface control means; The storage device based on the flash memory may include a structure grouped by a plurality of areas, and further comprising means for controlling power for each grouped area.

또한 상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어방법은, 복수개의 영역별로 그룹화하여 메모리 영역이 구분되는 플래쉬 메모리 기반의 스토리지를 구비한 컴퓨터 시스템에서 상기 메모리의 제어를 수행하는 방법으로서, 플래쉬 메모리의 액세스 여부를 판별하는 단계; 상기 판별 결과에 따라, 상기 그룹화된 메모리 영역 각각의 전원을 제어하는 단계; 를 포함하는 것을 특징으로 한다.In addition, the storage control method of a computer system according to the present invention for achieving the above object, as a method of performing the control of the memory in a computer system having a flash memory-based storage that is divided into a plurality of areas divided into memory areas. Determining whether the flash memory is accessed; Controlling power of each of the grouped memory areas according to the determination result; Characterized in that it comprises a.

또한 본 발명에서, 상기 HDD 인터페이스 컨트롤수단과 메모리 인터페이스 컨트롤 수단은 PCI 인터페이스(PCI Express 4x Interface)를 기반으로 하는 것을 특징으로 한다.In the present invention, the HDD interface control means and the memory interface control means is characterized in that based on the PCI interface (PCI Express 4x Interface).

또한 본 발명에서 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 컨트롤하거나, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 컨트롤하거나, 섹터(Sector)로 구분하여 컨트롤하는 것을 특징으로 한다.In the present invention, the flash memory-based storage is controlled by dividing into blocks, or the flash memory-based storage is controlled by dividing into physical or logical partitions or divided into sectors. Characterized in that.

또한 본 발명에서, 상기 그룹화된 각각의 메모리 영역에 대하여 소정 시간 동안 액세스가 없으면 자동으로 해당 영역의 전원을 차단하여 절전 모드로 이행하는 것을 특징으로 한다.In addition, in the present invention, when there is no access to each of the grouped memory areas for a predetermined time, it is characterized in that the power is automatically cut off to the power saving mode.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 컴퓨터 시스템 스토리지 제어장치를 설명한다.Hereinafter, a computer system storage control apparatus according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도2는 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치의 구성을 보여준다. 제 1 인터페이스부(210)는 칩셋(Chipset)의 PATA 또는 SATA 인터페이스이며, 플래쉬 메모리부(220)와 제 1 인터페이스부(210) 사이에 제 2 인터페이스부(230)를 구비하였다. 제 2 인터페이스부(230)는 제 1 인터페이스부(210)로부터 플래쉬 메모리부(220) 간의 인터페이스 및 컨트롤러로서 플래쉬 메모리부(220)를 HDD 처럼 사용할 수 있는 기반을 제공하게 된다.2 shows a configuration of a storage control apparatus of a computer system according to the present invention. The first interface unit 210 is a PATA or SATA interface of a chipset, and a second interface unit 230 is provided between the flash memory unit 220 and the first interface unit 210. The second interface unit 230 provides a basis for using the flash memory unit 220 as an HDD and an interface between the first interface unit 210 and the flash memory unit 220.

도3은 본 발명의 제 1 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 구성을 보여준다. 제 1 인터페이스부(310)는 시스템 측의 인터페이스로서 플래쉬 메모리를 HDD처럼 사용하기 위한 HDD 인터페이스이다. 제 2 인터페이스부(321,322,323)는 플래쉬 메모리 인터페이스 컨트롤러이다. 각각의 플래쉬 메모리 인터페이스 컨트롤러는 플래쉬 메모리부(330,340,350)를 컨트롤하여 데이터 리드/라이트가 이루어지게 된다. 여기서는 플래쉬 메모리부를 복수개의 메모리 영역으로 구분하여 컨트롤하는 예를 보여주고 있다. 예를 들면 플래쉬 메모리부(330,340,350)를 각각 파티션(Partition)으로 분할하고, 각각의 파티션마다 제 1 인터페이스부(310)에서 전원 제어신호를 주어 액세스(access)하지 않는 파티션에 대해서는 전원 공급을 중단시킴으로써 절전 제어가 이루어지도록 한다. 각각의 파티션은 물리적이거나 혹은 논리적인 파티션이 될 수도 있다. 다른 의미로서 메모리 영역을 각각의 메모리 블록(Memory Block) 단위로 분할하고, 각각의 메모리 블록에 대하여 전원 제어신호를 주어서 액세스하지 않는 블록에 대해서는 전원 공급을 차단해 줌으로써 절전 제어가 이루어지도록 한다.3 shows a configuration of a storage control apparatus of a computer system according to a first embodiment of the present invention. The first interface unit 310 is an HDD interface for using the flash memory as an HDD as an interface on the system side. The second interface units 321, 322, and 323 are flash memory interface controllers. Each flash memory interface controller controls the flash memory units 330, 340, and 350 to read / write data. Here, an example of controlling the flash memory unit by dividing it into a plurality of memory areas is shown. For example, by dividing the flash memory unit 330, 340, 350 into partitions, and supplying a power control signal from the first interface unit 310 to each partition to stop the power supply for the partitions that are not accessed. Allow power saving control. Each partition can be a physical or logical partition. In other words, the memory area is divided into units of each memory block, and a power control signal is given to each memory block to block power supply to blocks that are not accessed so that power saving control is performed.

도4는 본 발명의 제 2 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도4 is a block diagram of a storage control apparatus of a computer system according to a second embodiment of the present invention.

시스템부(System)(410)와 스토리지부(Storage)(450) 간의 인터페이스에 대해서 나타내었다. 시스템부(410)는 프로세서(CPU)(420), 메모리(Memory)(430), 컨트롤러(440)를 포함한다. 스토리지부(450)는 컨트롤러(460)와 플래쉬 메모리(471~474)를 포함한다. 컨트롤러(440,460) 간에는 예를 들면 PCI 기반의 인터페이 스(PCI Express Interface)를 이용하여 데이터 리드(Read)/라이트(Write)가 이루어지게 된다. 스토리지 컨트롤러(460)는 병렬 인터페이스(Parallel Interface)를 기반으로 플래쉬 메모리(471~474)가 제어된다.An interface between the system unit 410 and the storage unit 450 is shown. The system unit 410 includes a processor (CPU) 420, a memory 430, and a controller 440. The storage unit 450 includes a controller 460 and flash memories 471 to 474. The data read / write is performed between the controllers 440 and 460 using, for example, a PCI-based interface. The storage controller 460 controls flash memories 471 to 474 based on a parallel interface.

프로세서(CPU)(420) 측의 컨트롤러(440)와 스토리지 컨트롤러(460) 사이의 인터페이스로 최대 약 1.8GB/sec인 PCI Express 4x Bus로 구성하였고, 스토리지측의 플래쉬 메모리 어레이 부분은 병렬 구성인 멀티비트(예: 64비트)로 구성함으로써 데이터 전송속도를 빠르게 구현하였다. 플래쉬 메모리 컨트롤러(460)는 컴퓨터의 호스트 장치와 플래쉬 메모리 장치 사이에 연결되어 호스트 장치로부터의 입출력 데이터를 플래쉬 메모리에 전달하고, 플래쉬 메모리로부터의 데이터를 호스트 장치로 전달한다.The interface between the controller 440 and the storage controller 460 on the processor (CPU) 420 side is configured as a PCI Express 4x Bus of up to about 1.8 GB / sec. By using bits (for example, 64 bits), the data transmission speed is realized. The flash memory controller 460 is connected between the host device of the computer and the flash memory device to transfer input / output data from the host device to the flash memory and to transfer data from the flash memory to the host device.

앞서 설명한 도3 및 도4에 나타낸 스토리지 제어장치에 적용된 플래쉬 메모리는 N개의 블록(Block)으로 이루어져 있으며, 각각의 블록은 다시 N개의 페이지(page)로 이루어진다. 데이터의 기록이나 삭제, 읽기는 블록 단위로 이루어진다. 이를 위하여 상기 인터페이스 컨트롤러는 칩인에이블(CE), 리드인에이블(RE), 라이트인에이블(WE), 명령 래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 라이트 프로텍트(WP), 명령(Command), 전원(VCC,VSS) 등을 토대로 플래쉬 메모리의 어드레싱과 데이터 리드/라이트를 수행한다. 플래쉬 메모리의 드라이브와 데이터 리드/라이트 프로세스는 알려진 바와 같다.The flash memory applied to the storage control apparatus shown in FIG. 3 and FIG. 4 described above is composed of N blocks, and each block is composed of N pages. Writing, erasing, and reading of data is done in blocks. For this purpose, the interface controller may include a chip enable CE, a read enable RE, a write enable WE, an instruction latch enable CLE, an address latch enable ALE, a write protect WP, and an instruction ( Command), addressing the flash memory and data read / write based on the power supply (VCC, VSS). The drive of the flash memory and the data read / write process are known.

도5는 본 발명의 실시예에 따른 스토리지 전원 제어장치의 구성을 보여준다. 도5에 나타낸 본 발명의 실시예에 따른 스토리지 전원 제어장치는 컨트롤 및 전원 생성부(Control Logic & Voltage Generator(510), 명령 레지스터(Command Register)(520), 스위치부(S/W FET)(530), 플래쉬 메모리부(NAND Flash ARRAY)(540), 입출력 버퍼 및 래치부(I/O Buffers & Latches)(550), 출력 드라이버(Output Driver)(560)를 포함한다.5 shows a configuration of a storage power control apparatus according to an embodiment of the present invention. The storage power control apparatus according to the embodiment of the present invention shown in FIG. 5 includes a control logic and voltage generator 510, a command register 520, and a switch S / W FET. 530, a flash memory unit (NAND Flash ARRAY) 540, an input / output buffer and a latch unit (I / O Buffers & Latches) 550, an output driver (Output Driver) 560.

컨트롤 및 전원 생성부(510)는 호스트로부터의 데이터 리드/라이트 컨트롤에 따라, 칩인에이블(CE), 리드인에이블(RE), 라이트인에이블(WE), 명령 래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 라이트 프로텍트(WP)를 토대로 플래쉬 메모리부(540)와 입출력 버퍼 및 래치부(550), 스위치부(530)를 제어하여 메모리 리드/라이트가 이루어지도록 한다. 명령 레지스터(520)는 호스트로부터의 데이터 리드/라이트 컨트롤에 따른 명령(Command)을 토대로 입출력 버퍼 및 래치부(550)를 제어하여 필요한 데이터의 리드/리이트가 이루어지도록 제어한다. 출력 드라이버(560)는 8비트의 입출력 포트(I/O 0~7)를 토대로 상기 입출력 버퍼 및 래치부(550)의 입출력 데이터를 구동한다.The control and power generator 510 controls chip enable (CE), lead enable (RE), write enable (WE), instruction latch enable (CLE), and address latch according to data read / write control from the host. The memory read / write is performed by controlling the flash memory unit 540, the input / output buffer and the latch unit 550, and the switch unit 530 based on the enable ALE and the write protect WP. The command register 520 controls the input / output buffer and the latch unit 550 based on a command according to data read / write control from the host to control read / write of necessary data. The output driver 560 drives the input / output data of the input / output buffer and the latch unit 550 based on the 8-bit input / output ports I / O 0 to 7.

각각의 플래쉬 메모리는 여러 개의 블록으로 구성되는데, 도5에서는 플래쉬 메모리부(540)에 대해서 스위치부(530)가 컨트롤러 및 전원 생성부(510)의 제어를 받아 전원(Power Supply)의 공급 여부를 제어하고 있다. 이를 위하여 컨트롤러 및 전원 생성부(510)에서 전원 인에이블/디스에이블 신호(Power Enable/Disable Signal)를 스위치부(530)에 인가한다. 상기 전원 제어신호에 의해서 스위치부(530)는 온(On) 또는 오프(Off)되는데, 인에이블의 경우에는 온되어 플래쉬 메모리부(540)에 전원(Power Supply)를 공급하고, 디스에이블의 경우에는 오프되어 플래쉬 메모리부(540)의 전원 공급을 차단해 준다.Each flash memory is composed of a plurality of blocks. In FIG. 5, the switch unit 530 is controlled by the controller and the power generator 510 with respect to the flash memory unit 540. I'm in control. To this end, the controller and the power generator 510 apply a power enable / disable signal to the switch unit 530. The switch unit 530 is turned on or off by the power control signal. In the case of an enable, the switch unit 530 is turned on to supply a power supply to the flash memory unit 540. Off to cut off the power supply to the flash memory unit 540.

이렇게 함으로써 각 블럭들마다 개별적인 전원 공급 또는 차단 제어가 가능하게 되고, 액세스하지 않는 블럭에 대해서는 전원을 차단함으로써 소비전력을 줄일 수 있게 된다.This enables individual power supply or shutdown control for each block, and reduces power consumption by shutting off power to blocks that are not accessed.

도6은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 플래쉬 메모리를 영역별로 구분하는 하나의 예를 보인 도면이다. 여기서는 섹터의 개념을 도입하여 스위치부(610)가 N개의 블럭(BLOCK 1, BLOCK 2,...,BLOCK N)을 하나의 섹터(Sector)(620)로 하여 이 하나의 섹터에 대한 전원의 공급 또는 차단제어를 수행하는 경우를 보여주고 있다.6 is a diagram illustrating an example of classifying a flash memory into regions in a storage power control apparatus according to an exemplary embodiment of the present invention. Here, the concept of a sector is introduced so that the switch unit 610 uses N blocks (BLOCK 1, BLOCK 2, ..., BLOCK N) as one sector 620 to supply power to one sector. Shows the case of supply or cutoff control.

이는 기존에 HDD를 대체하여 사용될 대용량의 플래쉬 메모리 각각에 대해서 개별적으로 컨트롤하면 컨트롤 로직이 복잡해지고, 많은 수의 컨트롤 신호가 필요하기 때문에 이를 일정한 용량 단위의 블럭(Block)으로 묶어서 컨트롤하는 기법을 보여주는 것이다. 이렇게 하면 컨트롤 신호의 수를 줄일 수 있고, 일정한 용량으로 나누어진 파티션(partition) 단위로도 컨트롤이 가능해 진다.This is because the control logic is complicated by controlling each of the large flash memory that will be used instead of the HDD, and a large number of control signals are required. will be. This reduces the number of control signals and enables control even in partitions divided into certain capacities.

도7은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 스토리지 파티션(storage partition)의 개요를 나타낸 도면이다. 디스에이블 컨트롤(Disable Control)(710), 레지스터 변환기(720), 스위치부(731,741,751) 및 플래쉬 메모리 섹터(732,742,752)와의 관계를 보여주고 있다. 여기서 제 1 스위치부(S/W1)(731) 및 제 2 스위치부(S/W2)(741)의 ID값을 '000'으로 설정해 주고 이를 하나의 C드라이브로 파티션하였으며, 제 3 스위치부(S/W3)(751)의 ID값을 '001'로 설정해 주고 이를 하나의 D드라이브로 파티션하였다.FIG. 7 is a view illustrating an outline of a storage partition in a storage power control apparatus according to an embodiment of the present invention. The relationship between the disable control 710, the register converter 720, the switch units 731, 741, and 751 and the flash memory sectors 732, 742, and 752 is shown. Here, the ID values of the first switch unit (S / W1) 731 and the second switch unit (S / W2) 741 are set to '000' and partitioned into one C drive, and the third switch unit ( S / W3) 751 was set to '001' and partitioned into one D drive.

디스에이블 컨트롤(Disable Contrl)(720)에 의해서 레지스터 변환기(720)가 ID값을 '000'값이나 '001'값으로 변환하여 해당 스위치부를 디스에이블(혹은 인에이블)시켜 줌으로써 해당 플래쉬 메모리 섹터에 공급되는 전원을 차단해 준다. 이렇게 하면 액세스하지 않는 드라이브(C 또는 D로 파티션된 드라이브)의 전원을 디스에이블시켜 주기 때문에 불필요한 전력 소비를 방지할 수 있게 된다.By the disable control 720, the register converter 720 converts the ID value into a '000' value or a '001' value and disables (or enables) the corresponding switch part to the corresponding flash memory sector. Shut off the power supply. This disables power to drives that are not accessed (drives partitioned by C or D), thereby avoiding unnecessary power consumption.

도8은 본 발명의 실시예에 따른 스토리지 제어방법의 플로우차트이다. 시스템 부분(System Part)과 인터페이스 컨트롤러 부분(Interface Control Part), 메모리 컨트롤러 부분(Memory Controller Part)으로 나누어 스토리지 제어의 수순을 도식화하였다.8 is a flowchart of a storage control method according to an embodiment of the present invention. The procedure of storage control is illustrated by dividing the system part, the interface controller part, and the memory controller part.

시스템 부분에서는 대기모드 전환 단계(S110), 대기모드 전환 해제 단계(S120), 호스트 리드/라이트(Host Read/Write) 단계(S130)의 스테이트(State)가 도식화되어 있다. 대기모드 전환은 플래쉬 메모리가 절전 모드로 들어가게 제어하는 명령이며, 대기모드 전환 해제는 플래쉬 메모리가 절전모드에서 데이터 액세스가 가능한 준비 모드(Ready Mode)로 전환하게 하는 명령이다.In the system portion, states of the standby mode switch step S110, the standby mode switch release step S120, and the host read / write step S130 are illustrated. The standby mode switch is a command for controlling the flash memory to enter the power saving mode, and the standby mode switch release command is for causing the flash memory to switch from the power saving mode to the ready mode where the data can be accessed.

인터페이스 컨트롤러 부분은 데이터 포맷(Data Format)의 변환 단계(S210)가 도식화되어 있는데, 이 단계는 호스트의 리드/라이트 단계(S130)에 의해서 플래쉬 메모리의 데이터 리드 혹은 라이트가 이루어질 때 해당 데이터 포맷을 변환해 주는 스테이트이다. 즉, PCI Express Bus 또는 PATA, SATA Bus를 통한 데이터 포맷을 플래쉬 메모리 인터페이스에 맞게 변환해 주는 단계이다.The interface controller portion is illustrated in the step S210 of converting the data format, which converts the data format when data read or write of the flash memory is performed by the host read / write step S130. It is a state to do. In other words, it converts data format through PCI Express Bus, PATA and SATA Bus to the flash memory interface.

호스트 리드/라이트 및 그 데이터 포맷 변환 스테이트를 거친 후 준비상태(Ready)를 검색하여 준비상태에 놓이지 않았다면 웨이크업 스테이트(S320)로 이행하고 플래쉬 메모리 절전 모드(Flash Memory Power Save Mode)(S330)로 이행한다. 여기서 웨이크업(Wake-up)은 절전모드에 있는 플래쉬 메모리를 준비상태(Ready State)로 전환하는 것으로, 앞서 설명한 스위치부를 온시켜 해당 블럭(또는 파티션)에 전원을 공급하도록 하는 것이다.After going through the host read / write and its data format conversion state, if it is not ready and the ready state is searched, it goes to the wake-up state (S320) and goes to the flash memory power save mode (S330). To fulfill. Here, the wake-up converts the flash memory in the power saving mode into the ready state, and turns on the switch unit described above to supply power to the corresponding block (or partition).

플래쉬 메모리 절전 모드(S330)는 대기 모드 전환 스테이트(S110)로부터 진행되기도 하며, 웨이크업 스테이트(S320)는 대기모드 전환 해제 스테이트(S120)로부터 진행되기도 한다. 플래쉬 메모리 절전모드는 각각의 플래쉬 메모리 섹터 또는 블럭에 공급되는 전원을 차단하여 절전할 수 있도록 하는 상태이다.The flash memory power saving mode S330 may be progressed from the standby mode switching state S110, and the wakeup state S320 may be advanced from the standby mode switching release state S120. The flash memory power saving mode is a state in which power can be saved by cutting off power supplied to each flash memory sector or block.

준비상태에 놓였다면 해당 스테이트(Ready State)(S340)로 이행한다. 이 때 카운터(Counter State)(S350)를 구동하여 일정한 시간 동안 플래쉬 메모리 액세스가 없는 경우 자동으로 절전모드(S330)로 이행하도록 제어한다.If it is in the ready state, the process proceeds to the corresponding state (Ready State) (S340). At this time, by driving the counter (Counter State) (S350) to control to automatically enter the power saving mode (S330) when there is no flash memory access for a certain time.

만약 플래쉬 메모리 액세스가 이루어진다면 해당 어드레스의 변환 단계(S351)를 거치고, 그 어드레스가 유효한 어드레스인지를 판별한다(S352). 어드레스가 유효하지 않다면 어드레스 변환단계(S351)로 리턴하고, 어드레스가 유효하다면 해당 섹터(Sector)를 선택한다(S361). 다음에는 해당 블럭(Block)을 선택하고(S362), 선택된 블럭에 대한 어드레싱을 토대로 데이터의 리드/라이트(Read/Write)를 수행한 후 종료한다(S370, S380).If the flash memory access is made, the address goes through the conversion step (S351), and it is determined whether the address is a valid address (S352). If the address is not valid, the process returns to the address conversion step S351. If the address is valid, the corresponding sector is selected (S361). Next, the block is selected (S362), and data is read / write based on addressing for the selected block and then terminated (S370 and S380).

본 발명은 부피가 크고 소음과 발열이 문제가 되며, 진동/충격에 약한 HDD를 대신하여 상대적으로 부피가 작고, 소음이 없고 발열 문제가 적을 뿐만 아니라 진동이나 충격에 강한 플래쉬 메모리를 컴퓨터 시스템의 대용량 스토리지 장치로 사용할 수 있는 기반을 제공한다.The present invention is a bulky, noise and heat generation problem, and in place of the HDD that is weak to vibration / shock, relatively small volume, no noise and less heat problem as well as a vibration or shock resistant flash memory large capacity of the computer system It provides the foundation to be used as a storage device.

또한 본 발명에 따르면 PCI 인터페이스를 통하여 호스트와 스토리지 간의 빠른 데이터 전송을 보장하며, 이에 따른 컴퓨터 시스템 속도 향상이 가능하게 한다.In addition, according to the present invention to ensure a fast data transfer between the host and the storage through the PCI interface, it is possible to improve the computer system speed accordingly.

또한 본 발명에 따르면 각각의 플래쉬 메모리를 영역(Block 또는 Partition)별로 구분하고, 각각의 영역별로 전원의 공급과 차단을 독립적으로 제어함으로써, 액세스하지 않는 메모리에 대한 불필요한 전원 공급을 방지함과 함께, 낮은 소비전력의 컴퓨터 시스템 제공을 가능하게 한다.Further, according to the present invention, each flash memory is divided into areas (blocks or partitions), and power supply and interruption are independently controlled for each area, thereby preventing unnecessary power supply to an inaccessible memory. It is possible to provide a low power computer system.

Claims (15)

컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단;Hard disk drive (HDD) interface control means for a computer system; 메모리 영역별로 그룹화된 플래쉬 메모리 기반의 스토리지; 및Flash memory based storage grouped by memory area; And 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단을 포함하고,Memory interface control means for accessing a flash memory from said HDD interface control means, 상기 메모리 인터페이스 컨트롤 수단은 상기 그룹화된 각각의 메모리 영역의 상태를 검색하여 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하는 제 1 모드로 이행하고, 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 제 2모드로 이행하는 컴퓨터 시스템의 스토리지 제어장치.The memory interface control means searches for the state of each of the grouped memory areas and transitions to a first mode for supplying power to the corresponding area when the data is not in a ready state where data access is possible. Storage control device of a computer system that transitions to a second mode that shuts off power to the area if there is no access. 제 1 항에 있어서, 상기 HDD 인터페이스 컨트롤수단과 메모리 인터페이스 컨트롤 수단은 PCI 인터페이스(PCI Express 4x Interface)를 기반으로 하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.The storage control apparatus of claim 1, wherein the HDD interface control means and the memory interface control means are based on a PCI Express 4x Interface. 제 1 항에 있어서, 상기 제 1모드는 상기 메모리 영역의 상태를 상기 준비 상태로 전환하게 하는 웨이크업 모드이고, 상기 제 2모드는 상기 메모리 영역의 상태를 절전을 위한 대기 상태로 전환하게 하는 절전 모드인 컴퓨터 시스템의 스토리지 제어장치.The power saving mode of claim 1, wherein the first mode is a wake-up mode for switching the state of the memory area to the ready state, and the second mode is a power saving mode for switching the state of the memory area to a standby state for power saving. The storage control of a computer system in mode. 제 1 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 컨트롤하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.The storage control apparatus of claim 1, wherein the flash memory-based storage is classified and controlled for each block. 제 1 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 컨트롤하는 것을 특징으로 하는 컴퓨터 시스 템의 스토리지 제어장치.The storage control apparatus of claim 1, wherein the flash memory based storage is divided into and controlled by physical or logical partitions. 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단;Hard disk drive (HDD) interface control means for a computer system; 플래쉬 메모리 기반의 스토리지;Flash memory based storage; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고,Memory interface control means for accessing a flash memory from the HDD interface control means; Including, 상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하며, The flash memory-based storage has a structure grouped into a plurality of areas, and further includes means for controlling power for each grouped area. 상기 전원 제어 수단은 상기 그룹화된 각각의 메모리 영역의 상태를 검색하여 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하고, 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 컴퓨터 시스템의 스토리지 제어장치.The power control means searches for the state of each of the grouped memory areas and supplies power to the corresponding area when the data is not in a ready state for data access, and when there is no access for a predetermined time in the ready state, Storage control of a computer system that disconnects power. 삭제delete 제 6 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.The storage control apparatus of claim 6, wherein the flash memory-based storage is configured to control power supply by dividing each block into blocks. 제 6 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.The storage control apparatus of claim 6, wherein the flash memory based storage is configured to control a power supply by dividing a physical or logical partition into partitions. 복수개의 영역별로 그룹화하여 메모리 영역이 구분되는 플래쉬 메모리 기반의 스토리지를 구비한 컴퓨터 시스템에서 상기 메모리의 제어를 수행하는 방법으로서,A method of controlling the memory in a computer system having flash memory based storage in which memory areas are divided by grouping a plurality of areas, the method comprising: 상기 그룹화된 각각의 메모리 영역의 상태를 검색하는 단계;Retrieving a state of each grouped memory area; 상기 검색 결과 상기 메모리 영역의 상태가 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하는 제 1모드로 이행하는 단계;Transitioning to a first mode for supplying power to a corresponding region when the state of the memory region is not in a ready state for data access; 상기 검색 결과 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 제 2모드로 이행하는 단계를 포함하는 컴퓨터 시스템의 스토리지 제어방법.And transitioning to a second mode that shuts off power of a corresponding area when there is no access for a predetermined time when the search state is in the ready state. 삭제delete 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.The storage control method of claim 10, wherein the flash memory-based storage is configured to control power supply by dividing each block into blocks. 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.11. The method of claim 10, wherein the flash memory-based storage is divided into physical or logical partitions to control power supply. 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 섹터(Sector)로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.The method of claim 10, wherein the flash memory-based storage is divided into sectors to control power supply. 삭제delete
KR1020060025596A 2006-03-21 2006-03-21 Storage controller for computer system Expired - Fee Related KR101128172B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060025596A KR101128172B1 (en) 2006-03-21 2006-03-21 Storage controller for computer system
US11/689,129 US8024508B2 (en) 2006-03-21 2007-03-21 Computer storage control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025596A KR101128172B1 (en) 2006-03-21 2006-03-21 Storage controller for computer system

Publications (2)

Publication Number Publication Date
KR20070096182A KR20070096182A (en) 2007-10-02
KR101128172B1 true KR101128172B1 (en) 2012-03-23

Family

ID=38803059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025596A Expired - Fee Related KR101128172B1 (en) 2006-03-21 2006-03-21 Storage controller for computer system

Country Status (1)

Country Link
KR (1) KR101128172B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412880B2 (en) * 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8478928B2 (en) 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076475A (en) * 1997-04-10 1998-11-16 윤종용 Memory device for small computer system interface
KR20020001460A (en) * 2000-06-28 2002-01-09 박종섭 Storage apparatus of computer
KR20030091498A (en) * 2002-05-28 2003-12-03 (주)아이노드테크놀로지 Data storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076475A (en) * 1997-04-10 1998-11-16 윤종용 Memory device for small computer system interface
KR20020001460A (en) * 2000-06-28 2002-01-09 박종섭 Storage apparatus of computer
KR20030091498A (en) * 2002-05-28 2003-12-03 (주)아이노드테크놀로지 Data storage system

Also Published As

Publication number Publication date
KR20070096182A (en) 2007-10-02

Similar Documents

Publication Publication Date Title
US8024508B2 (en) Computer storage control
EP2332036B1 (en) Solid state storage device controller with expansion mode
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR101562973B1 (en) Memory device and method of operation of the memory device
US11042304B2 (en) Determining a transfer rate for channels of a memory system
KR101371516B1 (en) The operation method of flash memory device and memory system including the same
JP5275623B2 (en) Memory controller and memory system
US8364889B2 (en) Dynamic row-width memory
US9164703B2 (en) Solid state drive interface controller and method selectively activating and deactivating interfaces and allocating storage capacity to the interfaces
JP2000251035A (en) Memory card
CN106802870B (en) high-efficiency Nor-Flash controller of embedded system chip and control method
US11237732B2 (en) Method and apparatus to improve write bandwidth of a block-based multi-level cell nonvolatile memory
TWI828963B (en) Apparatus and computer program product for controlling different types of storage units
KR102650603B1 (en) Nonvolatile memory device, operation method of the nonvolatile memory device, and operation method of memory controller controlling the nonvolatile memory device
TW201344699A (en) Memory storage apparatus, and memory controller and power control method
KR20130024271A (en) Storage system including hdd and nvm
TW202034178A (en) A data storage device and a data processing method
JP5925549B2 (en) Memory system and bank interleaving method
KR101128172B1 (en) Storage controller for computer system
JP2009289014A (en) Storage device
JP2010108385A (en) Storage device
CN113778322A (en) Memory system and operating method thereof
US20140149646A1 (en) Memory systems including flash memories, first buffer memories, second buffer memories and memory controllers and methods for operating the same
KR102816572B1 (en) Storage device and operating method thereof
KR100699268B1 (en) Computer which can use flash memory of hard disk drive as main & video memory

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170313

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170313

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301