[go: up one dir, main page]

KR101128015B1 - 단일 나노 채널 형성 방법 - Google Patents

단일 나노 채널 형성 방법 Download PDF

Info

Publication number
KR101128015B1
KR101128015B1 KR1020100129668A KR20100129668A KR101128015B1 KR 101128015 B1 KR101128015 B1 KR 101128015B1 KR 1020100129668 A KR1020100129668 A KR 1020100129668A KR 20100129668 A KR20100129668 A KR 20100129668A KR 101128015 B1 KR101128015 B1 KR 101128015B1
Authority
KR
South Korea
Prior art keywords
nano
electrodes
electrode
captured
capture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100129668A
Other languages
English (en)
Inventor
황성우
김태근
황종승
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100129668A priority Critical patent/KR101128015B1/ko
Application granted granted Critical
Publication of KR101128015B1 publication Critical patent/KR101128015B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

단일 나노 채널 형성 방법이 개시된다. 단일 나노 채널 형성 방법은, 마주보는 두 전극 사이에 미리 설정된 나노 크기 물질을 위치시키는 단계, 두 전극 사이에 미리 설정된 전극 포획 전압을 인가하여 두 전극에 각각 나노 크기 물질을 포획하는 단계, 및 두 전극 사이에 미리 설정된 나노 크기 물질 포획 전압을 인가하여, 포획된 나노 크기 물질에 전극마다 각각 하나의 나노 크기 물질을 포획하는 단계를 포함한다. 먼저, 전극에 나노 크기 물질을 포획한 후, 포획된 나노 크기 물질에 다시 나노 크기 물질을 하나씩 포획하는 구성을 가짐으로써, 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 나노 크기 물질의 단일 채널을 형성할 수 있게 된다.

Description

단일 나노 채널 형성 방법{Method for forming single strand nano-channel}
본 발명은 미세 간격의 전극 사이에 채널을 형성하는 방법에 관한 것으로서, 더욱 상세하게는 전기영동법을 이용하여 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 탄소나노튜브 등의 나노선 채널을 형성하는 방법에 관한 것이다.
종래의 탄소나노튜브를 이용하여 트랜지스터 소자를 제작하는 방법으로는 절연된 게이트 금속전극을 구비하는 소스와 드레인 금속 전극을 형성하고 그 위에 탄소나노튜브가 분산되어 있는 용액을 접촉시킨 뒤에 소스와 드레인 전극에 적절한 교류 전압과 교류 주파수를 가하여 탄소나노튜브를 소스와 드레인 사이에 연결하는 전기영동(dielectrophoresis)의 방법이 가장 일반적이다.
그러나 전기영동법에 의해서는 소스와 드레인 사이에 수많은 탄소나노튜브로 구성된 망구조 (network structure)가 형성되게 되며 형성된 망구조는 수많은 전도채널을 포함하게 되므로 정밀하고 안정적인 트랜지스터 동작을 기대하기 어려우며, 탄소나노튜브로 구성되는 미세한 크기를 가지는 나노 소자의 제작에도 커다란 어려움을 격을 것으로 예견된다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 탄소나노튜브 단일선을 형성하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 단일 나노 채널 형성 방법은, 마주보는 두 전극 사이에 미리 설정된 나노 크기 물질을 위치시키는 단계, 두 전극 사이에 미리 설정된 전극 포획 전압을 인가하여 두 전극에 각각 나노 크기 물질을 포획하는 단계, 및 두 전극 사이에 미리 설정된 나노 크기 물질 포획 전압을 인가하여, 포획된 나노 크기 물질에 전극마다 각각 하나의 나노 크기 물질을 포획하는 단계를 포함한다.
먼저, 전극에 나노 크기 물질을 포획한 후, 포획된 나노 크기 물질에 다시 나노 크기 물질을 하나씩 포획하는 구성을 가짐으로써, 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 나노 크기 물질의 단일 채널을 형성할 수 있게 된다.
나노 크기 물질은 나노선 형태의 물질일 수 있고, 나노선 형태의 물질은 탄소 나노 튜브일 수 있으며, 두 전극은 각각 트랜지스터 구조에서의 소스 전극과 드레인 전극일 수 있다.
또한, 포획된 하나의 나노 크기 물질들 사이에 미리 설정된 결합 물질 분자를 위치시키는 단계를 더 포함할 수 있다. 이와 같은 구성으로, 결합 물질 분자에 따라 다양한 특성을 가지는 센서를 제조할 수 있게 된다.
본 발명에 따른 전기 영동법을 이용한 탄소나노튜브 단일선 제작 방법에 의하면, 일반적인 망구조에서 불필요한 전도 채널을 제거함으로써 신뢰성 있는 고집적 트랜지스터 소자를 제작할 수 있다.
따라서, 테라비트급 이상의 초고집적도가 요구되는 전자 소자의 제작에 응용이 가능하며, 기존의 리소그래피 방법들이 가지고 있는 기술적인 제한을 극복할 수 있을 뿐만 아니라 공정이 간단하여 비용 및 시간을 크게 절감시킬 수 있으므로 나노 전자소자 및 회로 제작에 크게 기여할 수 있다.
도 1은 본 발명에 따른 단일 나노 채널 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도.
도 2는 형성된 탄소나노튜브 단일선 트랜지스터의 측면도.
도 3은 부도체 박막 위에 형성된 전극을 도시한 평면도.
도 4는 1차 전기영동 후의 도 3의 평면도.
도 5는 2차 전기영동 후의 도 4의 평면도.
도 6은 탄소나노튜브 단일선이 완성된 평면도.
도 7은 소스와 드레인 금속전극에 의한 전기력 분포도.
도 8은 탄소나노튜브 전극에 의한 전기력 분포도.
도 9는 완성된 탄소나노튜브 단일선의 사진.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명에 따른 단일 나노 채널 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도이다.
도 1에서 먼저, 마주보는 두 전극 사이에 미리 설정된 나노 크기 물질을 위치시킨다(S110).
나노 크기 물질은 물질의 단위 크기가 1마이크로미터 미만인 물질로서, 나노선, 나노 파티클, 나노 분자의 예를 들 수 있다. 형태가 튜브 형태인 나노선이나, 구 형태인 나노 파티클 모두 그 지름의 크기가 1마이크로미터 미만인 것을 의미한다.
나노 크기 물질은 사용자 등에 의해 미리 설정된 물질로서, 탄소 나노 튜브인 것이 일반적이겠지만, 실리콘 나노선을 포함한 당업자가 고려할 수 있는 다양한 물질이 채용될 수 있다.
또한, 나노 크기 물질이 위치하는 기판은 반도체 기판인 것이 일반적이겠지만, 휘어지는(flexible) 기판을 비롯한 다른 다양한 종류의 기판이 사용될 수도 있다.
이어서, 두 전극 사이에 미리 설정된 전극 포획 전압을 인가하여 두 전극 각각에 나노 크기 물질을 포획한다(S120). 전극 포획 전압은 전극에 나노 크기 물질이 확실하게 포획될 수 있는 정도의 전압으로서 사용자 등에 의해 미리 설정된다. 전극 포획 전압에 의해 각각의 전극에서는 다수의 나노 크기 물질이 포획된다.
마지막으로, 두 전극 사이에 미리 설정된 나노 크기 물질 포획 전압을 인가하여, 두 전극에 포획된 나노 크기 물질에 각각 나노선 상태의 물질 하나의 단위를 을 포획한다(S130). 나노 크기 물질 포획 전압은 전극에 포획된 나노 크기 물질 하나에 다시 하나의 나노 크기 물질을 포획하기 위해 사용자 등에 의해 미리 설정된 전압을 의미한다.
이와 같은 방식으로, 두 전극에서부터 포획된 나노 크기 물질은 서로 연결되어 전극 사이에 단일 나노 채널을 형성할 수 있다. 이때, 두 전극은 각각 트랜지스터 구조에서의 소스 전극과 드레인 전극일 수 있고 이 경우 형성된 단일 나노 채널은 트랜지스터의 전도 채널이 될 것이다. 그러나 단일 나노 채널은 이외에도 다양한 용도로 활용될 수 있으며, 예를 들어, 각종 전기 소자의 전기적 배선이나 전기 회로의 일부로서 채용될 수 있을 것이다.
또한, 두 전극에서부터 포획된 나노 크기 물질을 서로 연결시키지 않고, 포획된 하나의 나노 크기 물질들 사이에 미리 설정된 결합 물질 분자를 위치시킬 수 있다. 이와 같은 구성으로, 결합 물질 분자에 따라 다양한 특성을 가지는 센서를 제조할 수 있게 된다. 결합 물질은 벤젠이나 단백질을 비롯한 필요에 따라 당업자가 고려할 수 있는 다양한 물질이 선택될 수 있을 것이다.
이와 같이, 먼저 전극에 나노 크기 물질을 포획한 후, 포획된 나노 크기 물질에 다시 나노 크기 물질을 하나씩 포획하는 구성을 가짐으로써, 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 나노 크기 물질의 단일 채널을 형성할 수 있게 된다.
이하, 전기영동법을 이용한 탄소나노튜브 단일선 형성 방법의 구체적인 예와 함께 도 1의 방법을 더욱 상세하게 설명한다.
도 2는 형성된 탄소나노튜브 단일선 트랜지스터의 측면도이다.
먼저, 도 2에 도시한 바와 같이 반도체 또는 휘어지는 기판(30) 위에 게이트 금속전극(22)을 형성하고 그 위에 전기적 절연을 위한 부도체 박막(31)을 형성한 뒤에 다시 그 위에 소스 금속전극(20)과 드레인 금속전극(21)을 형성한다.
금속 전극의 형성방법으로는 금(Au) 박막을 진공 증착 또는 이와 유사한 방법이 사용될 수 있다. 소스 금속전극(20)과 드레인 금속전극(21) 위에 탄소나노튜브(10)가 분산되어 있는 탄소나노튜브 용액(40)을 미량 떨어뜨린다.
소스 금속전극(20)과 드레인 금속전극(21)의 간격은 수 마이크로미터에서 수십 마이크로미터가 적당하며, 그 위에 떨어뜨리는 탄소나노튜브 용액(40)의 양은 수 마이크로리터가 적당하고 탄소나노튜브(10)가 분산되어 있는 탄소나노튜브 용액(40)은 에탄올이나 메탄올 등의 알코올이 바람직하다.
탄소나노튜브 용액(40)을 떨어뜨린 뒤에 소스 금속전극(20)과 드레인 금속전극(21) 양단에 교류 전원을 가함으로써 전기장을 형성하게 되고 전기장이 탄소나노튜브(10)를 분극화시킨 뒤에 전극에 포획되도록 한다. 일반적인 전기영동법에 의해서는 탄소나노튜브(10)의 망구조가 형성되게 된다.
본 실시예에서 전기영동법에 의한 탄소나노튜브(10) 망구조 형성에 대한 설명은 문헌[참조: Robert Cicoria and Yu Sun: Dielectrophoretically trapping semiconductive carbon nanotube networks, Nanotechnology, 19, pp 485303-1-5, 2008.11.11]에서 찾을 수 있고, 당해 문헌은 본원에서 참조로 인용되어 있다.
탄소나노튜브(10) 단일선을 구성하는 단계별 과정을 살펴보면 다음과 같다.
도 3은 부도체 박막 위에 형성된 전극을 도시한 평면도이다.
도 3에서, 부도체 박막(31) 위에 소스(20)와 드레인 금속전극(21)이 형성되어 있으며, 다음에 도면 3에 도시한 바와 같이 2 V, 5 MHz의 교류전압 조건에서 강한 전기영동에 의하여 소스 금속전극(20)과 드레인 금속전극(21)의 주변에 많은 수의 탄소나노튜브(10)가 결합하게 된다.
이 단계는 완전한 탄소나노튜브(10) 망구조가 형성되는 시작단계로서 전극의 주변에만 탄소나노튜브(10)가 포획되게 되며, 이와 같이 전극의 주변에만 포획이 되도록 하기 위해서는 탄소나노튜브(10)가 분산되어 있는 탄소나노튜브 용액(40)의 양을 조절함으로써 탄소나노튜브 용액(40)이 증발하여 더 이상 포획이 이루어지지 않도록 하거나, 강한 전기영동의 시간을 조절할 수 있다. 이때, 탄소나노튜브(10)의 길이는 1마이크로미터 내외로 이루어지는 것이 바람직하다.
도 4는 1차 전기영동 후의 도 3의 평면도이고, 도 5는 2차 전기영동 후의 도 4의 평면도이다.
다음에 도 5에 도시한 바와 같이 1 V, 5 MHz의 교류전압 조건에서 약한 전기영동에 의하여, 직전에 소스 금속전극(20)과 드레인 금속전극(21)에 포획된 탄소나노튜브(10) 가운데 각각 하나의 탄소나노튜브(10)가 새로운 전극이 됨으로써 새로운 탄소나노튜브(10)를 포획하게 되는데 이 단계에서는 강한 전기영동에 의하여 수많은 탄소나노튜브(10)가 포획된 경우와 달리 하나의 탄소나노튜브(10)가 포획되게 된다.
약한 전기영동에서는 포획된 하나의 탄소나노튜브(10)가 새로운 전극이 되는 일련의 과정이 연속적으로 반복되게 되며 다음에 도 6에 도시한 바와 같이 탄소나노튜브(10)의 단일선을 완성하게 된다.
도 6은 탄소나노튜브 단일선이 완성된 평면도이다.
본 실시예에서 시작단계부터 약한 전기영동을 가하면 탄소나노튜브(10)가 전혀 포획이 되지 않으며, 강한 전기영동에 의하여 포획된 탄소나노튜브(10)가 금속전극의 역할을 함으로서 탄소나노튜브(10)의 미세한 첨단부가 강한 전기장을 형성할 수 있게 하여 약한 전기영동에도 탄소나노튜브(10)의 포획이 가능하게 된다.
도 7은 소스와 드레인 금속전극에 의한 전기력 분포도이고, 도 8은 탄소나노튜브 전극에 의한 전기력 분포도이다.
본 실시예에서 금속전극과 탄소나노튜브(10) 전극의 전기장의 세기를 시뮬레이션한 결과가 도 7과 도 8에 표시되어 있다.
도 7에 도시된 바와 같이 소스 금속전극(20)과 드레인 금속전극(21)의 |E2| (전기장 크기의 제곱의 그래디언트)를 계산한 결과 전극 주변이 붉은색으로 표시됨으로써 강한 전기장을 의미하고, 전극에서 벗어난 수록 파란색으로 변함으로써 전기장이 약해지는 것을 의미하고 있다.
다음에 도 8에 도시된 바와 같이 하나의 탄소나노튜브(10)가 포획된 조건에서 |E2|를 계산한 결과 전극 주변에 비하여 탄소나노튜브(10)의 끝 부분이 붉은색으로 표시되어 탄소나노튜브(10)의 첨단부가 가장 강한 전기장이 있는 부분임을 표시하고 있다.
도 9는 완성된 탄소나노튜브 단일선의 사진이다.
본 발명에서는 반도체 기판(30) 이외에 휘어지는 기판(30)에도 탄소나노튜브(10)의 단일선 구성이 가능하며 도 9에 도시한 바와 같이 PES (polyethylsulfone) 기판(30) 위에 탄소나노튜브(10) 단일선 형성이 가능하다.
탄소나노튜브(10)는 단일벽일 경우 직경이 1나노미터 정도이며 길이가 수 마이크로미터 정도인데 대부분 단일벽 탄소나노튜브(10)의 묶음 형태로 존재하게 되므로 직경이 20나노미터이다. 따라서 탄소나노튜브(10) 단일선 제작방법은 전도채널의 폭이 20나노미터인 트랜지스터를 구성이 가능하므로 고집적 반도체 소자를 신뢰성 있게 달성할 수 있다.
본 실시예에 있어서, 반도체 또는 휘어지는(flexible) 기판(30)의 바로 위에 게이트 금속전극(22)이 형성되고 그 위에 소스(20)와 드레인 금속전극(21)이 형성되는 하향 게이트 구조일 경우 상기 게이트 금속전극(22)이 소스(20)와 드레인 금속전극(21)과 전기적으로 연결되는 경우, 또는 소스(20)와 드레인 금속전극(21) 사이에 연결되는 탄소나노튜브(10)가 게이트 금속전극(22)과 전기적으로 연결되는 것을 방지하기 위해서는 알루미늄 산화물 등으로 구성되는 부도체 박막(31)을 형성하는 것이 바람직하다.
하향 게이트가 아닌 상향 게이트 구조일 경우 소스 금속전극(20)과 드레인 금속전극(21)을 형성하고 그 사이에 탄소나노튜브(10) 단일선을 제작한 뒤에 그 위에 부도체 박막(31)과 게이트 금속전극(22)을 순차적으로 형성하는 것이 바람직하다.
본 발명은 전기영동법에 의한 탄소나노튜브 트랜지스터의 제작에서 탄소나노튜브가 소스와 드레인 금속전극 사이에서 망구조를 형성하는 대신에 단일선 (single strand)으로 연결될 수 있도록 연속적인 2단계 전기영동법을 고안한 것으로서, 소스와 드레인 금속전극 사이에 탄소나노튜브가 한 줄로 이어진 전기적 연결방법을 제공하여 기존의 전기영동법으로 만들어지는 탄소나노튜브 망구조의 제약을 극복한다.
본 발명에서는 전기영동법을 이용하여 마이크로미터 또는 그 이하의 크기를 가지는 금속 전극 사이에 탄소나노튜브 단일선을 형성하여 트랜지스터 소자를 완성하는데, 일반적인 전기영동법에 의한 탄소나노튜브 트랜지스터 제작에서 탄소나노튜브가 소스와 드레인 금속전극 사이에서 망구조를 형성하는 대신에 연속적인 2단계 전기영동법에 의하여 단일선이 형성될 수 있게 된다.
이와 같이, 일반적인 망구조에서 불필요한 전도채널을 제거함으로써 정밀하고 안정적인 신뢰성 있는 고집적 트랜지스터 소자를 제작할 수 있으며, 따라서, 본 발명은 테라비트급 이상의 초고집적도가 요구되는 전자 소자의 제작에 응용이 가능하며, 기존의 리소그래피 방법들이 가지고 있는 기술적인 제한을 극복할 수 있을 뿐만 아니라, 공정이 간단하여 비용 및 시간을 크게 절감시킬 수 있으므로 나노 전자소자 및 회로 제작에 크게 기여할 수 있게 된다.
본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.
10: 탄소나노튜브
20: 소스 금속전극
21: 드레인 금속전극
22: 게이트 금속전극
30: 반도체 또는 휘어지는 기판
31: 부도체 박막
40: 탄소나노튜브 용액

Claims (5)

  1. 마주보는 두 전극 사이에 미리 설정된 나노 크기 물질을 위치시키는 단계;
    상기 두 전극 사이에 미리 설정된 전극 포획 전압을 인가하여 상기 두 전극에 각각 상기 나노 크기 물질을 포획하는 전극 포획 단계; 및
    상기 두 전극 사이에 미리 설정된 나노 크기 물질 포획 전압을 인가하여, 상기 포획된 나노 크기 물질에 전극마다 각각 하나의 상기 나노 크기 물질을 포획하는 연속 포획 단계를 포함하는 단일 나노 채널 형성 방법으로서,
    상기 연속 포획 단계는 상기 두 전극에서 각각 포획된 상기 나노 크기 물질이 서로 연결될 때까지 반복되는 것을 특징으로 하는 단일 나노 채널 형성 방법.
  2. 제 1항에 있어서,
    상기 나노 크기 물질은 나노선 형태의 물질인 것을 특징으로 하는 단일 나노 채널 형성 방법.
  3. 제 2항에 있어서,
    상기 나노선 형태의 물질은 탄소 나노 튜브인 것을 특징으로 하는 단일 나노채널 형성 방법.
  4. 제 1항에 있어서,
    상기 두 전극은 각각 트랜지스터 구조에서의 소스 전극과 드레인 전극인 것을 특징으로 하는 단일 나노 채널 형성 방법.
  5. 마주보는 두 전극 사이에 미리 설정된 나노 크기 물질을 위치시키는 단계;
    상기 두 전극 사이에 미리 설정된 전극 포획 전압을 인가하여 상기 두 전극에 각각 상기 나노 크기 물질을 포획하는 단계; 및
    상기 두 전극 사이에 미리 설정된 나노 크기 물질 포획 전압을 인가하여, 상기 포획된 나노 크기 물질에 전극마다 각각 하나의 상기 나노 크기 물질을 포획하는 단계를 포함하는 단일 나노 채널 형성 방법으로서,
    상기 포획된 하나의 나노 크기 물질들 사이에 미리 설정된 결합 물질 분자를 위치시키는 단계를 더 포함하는 것을 특징으로 하는 단일 나노 채널 형성 방법.
KR1020100129668A 2010-12-17 2010-12-17 단일 나노 채널 형성 방법 Expired - Fee Related KR101128015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100129668A KR101128015B1 (ko) 2010-12-17 2010-12-17 단일 나노 채널 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129668A KR101128015B1 (ko) 2010-12-17 2010-12-17 단일 나노 채널 형성 방법

Publications (1)

Publication Number Publication Date
KR101128015B1 true KR101128015B1 (ko) 2012-03-29

Family

ID=46142446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129668A Expired - Fee Related KR101128015B1 (ko) 2010-12-17 2010-12-17 단일 나노 채널 형성 방법

Country Status (1)

Country Link
KR (1) KR101128015B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912900B2 (en) * 2020-04-06 2024-02-27 The Regents Of The University Of California Step-wise fabrication of conductive carbon nanotube bridges via dielectrophoresis

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Synthesis of Small Diameter Silicon Nano-wires On SiO2 and Si3N4 Surfaces, IEICE Trans. Eletron., Vol. E93-C No.5 May 2010*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912900B2 (en) * 2020-04-06 2024-02-27 The Regents Of The University Of California Step-wise fabrication of conductive carbon nanotube bridges via dielectrophoresis

Similar Documents

Publication Publication Date Title
Chen et al. Ultrasonic nanowelding of carbon nanotubes to metal electrodes
JP4039600B2 (ja) ナノ構造デバイス及び装置
CN102272967B (zh) 基于排列的高深宽比纳米粒子网络的电子设备的制造方法
Long et al. Recent advances in large-scale assembly of semiconducting inorganic nanowires and nanofibers for electronics, sensors and photovoltaics
Sarker et al. Semiconducting enriched carbon nanotube aligned arrays of tunable density and their electrical transport properties
CN100381616C (zh) 使用ac电场选择性对准纳米大小成分
JP2003332266A (ja) ナノチューブの配線方法及びナノチューブ配線用制御回路
TWI508228B (zh) 薄膜電晶體
JP2015531816A5 (ko)
Opoku et al. Solution processable multi-channel ZnO nanowire field-effect transistors with organic gate dielectric
KR101197037B1 (ko) 나노와이어 소자를 임의 형태로 프린팅하여 나노 소자를 제조하는 방법 및 상기 방법에 사용되는 중간체 빌딩 블록
CN103091370B (zh) 一种用于气敏传感器制造的纳米线原位成形方法
Foradori et al. Assembly and alignment of high packing density carbon nanotube arrays using lithographically defined microscopic water features
KR101771327B1 (ko) 직접 전사 프린팅 방법 및 상기 방법에 이용되는 전사 매체
US11322702B1 (en) Electrical devices having radiofrequency field effect transistors and the manufacture thereof
KR101128015B1 (ko) 단일 나노 채널 형성 방법
US8362618B2 (en) Three dimensional nanoscale circuit interconnect and method of assembly by dielectrophoresis
KR100549227B1 (ko) 유기분자 소자의 제작 방법
KR100822992B1 (ko) 나노선 전계효과 트랜지스터 및 그 제조 방법
Vijayaraghavan Bottom‐up assembly of nano‐carbon devices by dielectrophoresis
CN102420244B (zh) 一种一维金属/半导体纳米异质结晶体管及其制备方法
KR100877690B1 (ko) 나노 와이어 배열 소자 제조방법
CN101293629A (zh) 碳纳米管或纳米线分叉结构的制备方法
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
Kareer et al. Metallic CNT Tolerant Field Effect Transistor Using Dielectrophoresis

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20170109

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180313

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180313

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000