[go: up one dir, main page]

KR101006701B1 - 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법 - Google Patents

금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법 Download PDF

Info

Publication number
KR101006701B1
KR101006701B1 KR1020080101870A KR20080101870A KR101006701B1 KR 101006701 B1 KR101006701 B1 KR 101006701B1 KR 1020080101870 A KR1020080101870 A KR 1020080101870A KR 20080101870 A KR20080101870 A KR 20080101870A KR 101006701 B1 KR101006701 B1 KR 101006701B1
Authority
KR
South Korea
Prior art keywords
thin film
single crystal
layer
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080101870A
Other languages
English (en)
Other versions
KR20100042741A (ko
Inventor
이정희
나경일
김기원
김동석
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020080101870A priority Critical patent/KR101006701B1/ko
Priority to PCT/KR2009/002751 priority patent/WO2010044527A1/ko
Publication of KR20100042741A publication Critical patent/KR20100042741A/ko
Application granted granted Critical
Publication of KR101006701B1 publication Critical patent/KR101006701B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 단결정 박막 제조방법 및 그 방법에 의해 제조된 단결정 박막에 관한 것으로, (a) 기판상에 금속을 증착하여 박막을 형성하는 단계; (b) 상기 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하는 단계; 및 (c) 상기 금속 실리사이드 층에 단결정 층을 성장시키는 단계를 포함한다.
이와 같은 본 발명을 제공하게 되면, 단결정 박막과 실리콘 기판 사이의 격자상수 부정합과 열팽창계수의 차이로 인해 발생되는 결정 결함(주로 전위 결함)을 감소시키고, 화합물 단결정 박막에 야기되는 응력을 해소하여 단결정 박막에 크랙이 발생되는 것을 방지하게 되어 고품위 단결정 화합물 단결정 박막을 제조할 수 있게 된다.
금속 실리사이드, 니켈 실리사이드, MOCVD, 단결정 박막, 격자상수, 인장 응력(tensile stress)

Description

금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법{single crystal thin film of using metal silicide seed layer, and manufacturing method thereof}
본 발명은 단결정 박막 및 그 제조방법에 관한 것으로, 보다 상세하게는 결정성이 우수하고 결정 결함이 억제된 화합물 반도체 단결정 박막 및 그 제조방법에 관한 것이다.
일반적으로 발광 소자 즉, 발광 다이오드(Light emission diod; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 양공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(Compound Semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다. 예를 들어 GaAsP 등을 이용하여 적색 파장 대역의 광을 발생하는 적색 발광 소자를 형성할 수 있고, GaP, InGaN 등을 이용하여 녹색 혹은 청색 파장 대역의 광을 발광하는 녹색 혹은 청색 발광 소자를 형성할 수 있다.
특히, GaN은 상온에서 3.24eV의 직접 천이형 밴드갭(direct bandgap)을 가지며 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 0.7eV (InN)에서 3.4eV(GaN), 6.2eV(AlN) 까지 직접 천이형 에너지 밴드갭을 가지고 있어서 가시광선에서부터 자외선 영역까지 넓은 영역 때문에 광소자의 응용 가능성이 매우 큰 물질이다.
상술한 바와 같은 화합물 반도체를 이용하여 광 특수성이 우수한 발광 다이오드를 제조하기 위해서는 기판 위에 결정 성장되는 화합물 반도체의 박막 특성이 매우 중요하며, 이로 인해 결정성이 우수한 화합물 반도체 박막을 제조하기 위한 개발이 활발히 진행되고 있다.
종래의 질화 갈륨(GaN)계 화합물 반도체는 사파이어 기판 및 SiC 기판 상에 유기금속 화학기상 증착법을 통해 성장된다. 즉, 사파이어 기판이 로딩된 챔버 내에 III족 유기금속 소스와 V족 가스 소스를 공급하고, 기판 표면의 온도를 섭씨 약 900도 내지 1100도 고온으로 유지하여 기판 상에 화합물 반도체 결정의 결합을 통해 에피택셜층을 성장시킨다.
하지만, 이때 하부 기판과 질화 갈륨(GaN)계 화합물 반도체막의 결정 부정합 때문에 이러한 질화 갈륨계 화합물 반도체의 에피텍셜층을 발광 소자로 사용하기 위해서는 결정성을 향상시켜야 하는 문제가 발생하였다. 즉, MOCVD 법을 사용하여 사파이어 기판 위에 직접 성장한, 예를 들어 GaN 혹은 AlxGa(1-x)N의 에피택셜층의 표면은 6각 피라미드상, 내지는 6각 기둥상의 성장패턴으로 형성되어 그 표면에 요철이 발생한다. 따라서, 표면에 무수한 요철이 있고 표면 모폴로지가 불량한 에피택셜층을 사용하여 발광 소자를 제작할 경우에는 소자의 효율이 낮아지게 되는 문제가 발생하였다.
이러한 문제를 해결하기 위해 한국특허공개공보 1992-0015514호에 기재되어 있듯이 에피택셜층을 성장시키기 전에 기판상에 AlxGa(1-x)N의 다결정 박막을 버퍼층으로 성장시키는 방법이 제안되었다. 이는 사파이어 기판 상에 섭씨 400 내지 900도의 저온에서 다결정질 버퍼층을 성장시킨 다음, 고온에서 버퍼층 상에 도핑되지 않은 GaN층 또는 실리콘(Si)이 도핑된 n-GaN 층을 성장한다. 이러한 방법을 통해 에피택셜층의 결정성을 어느 정도 개선할 수 있다.
하지만, 기판 전면에 균일하게 일정한 두께의 버퍼층을 형성하기 위해서는 버퍼층의 성장시 성장 조건을 매우 엄격하게 제한하여야 하는 문제가 있고, 질화 갈륨 계열의 버퍼층 물질로 사용되는 것은 AlxGa(1-x)N 막 또는 InxGa(1-x)N 막은 사파이어 기판 과 큰 격자 상수의 차이를 가지고 있다. 이러한 격자 상수의 차이로 인해 고품질의 질화 갈륨을 얻는데 많은 문제가 발생하였다.
또한, 저온 버퍼층은 결정 결정구조가 다결정이고, 두께가 0.001-0.5㎛ 인 것으로 제한되어 있으며, 이 방법에 의해 성장된 질화물 반도체 박막의 관통전위(threading dislocation) 밀도는 여전히 질화물 반도체 소자의 성능 및 신뢰성에 치명적인 영향을 미치는 문제점이 있다.
상술한 문제를 해결하고자 하는 본 발명의 목적은 실리콘 기판과 화합물 단결정층 사이의 텐사일 스트레스(tensile stress)를 1차적으로 완화시키고, 단결정 층 및 기판 사이에 금속 실리사이드 시드층을 형성함으로써, 격자상수 및 열팽창 계수의 차이에 의한 격자결함, 크랙, 격자 부정합을 상당부분 저지하여 고 품질의 화합물 단결정 박막을 제공 하고자 함이다.
또한, 고품위 화합물 반도체 박막을 제조하여 화합물 반도체 소자의 성능을 향상시키고, 신뢰성을 확보할 수 있게 하는 것이다.
상술한 문제를 해결하기 위한 본 발명에 따른 수단은 (a) 기판상에 금속을 증착하여 박막을 형성하는 단계; (b) 상기 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하는 단계; 및 (c) 상기 금속 실리사이드 층에 단결정 층을 성장시키는 단계를 포함한다.
그리고, (a) 기판상에 절연층을 증착하는 단계; (b) 상기 절연층 상에 다결정 또는 비정질 실리콘층을 증착하는 단계; (c) 상기 다결정 및 비정질 실리콘층상에 금속을 증착하여 박막을 형성하는 단계; (d) 상기 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하는 단계; 및 (e) 상기 금속 실리사이드 층에 단결정 층을 형성시키는 단계를 포함한다.
또한, 상기 기판의 재질은 실리콘, 사파이어, SiC 중 어느 하나인 것이 바람 직하고, 상기 절연층은 SiO2 인 것이 바람직하고, 상기 금속은 니켈인 것을 특징으로 하는 것이 바람직하며, 상기 (e) 단계에서 상기 단결정을 MOCVD를 이용하여 성장시키는 것이 바람직하다.
여기서, 바람직하게는 상기 단결정 층은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체인 것일 수 있다.
그리고, 본 발명의 또 다른 특징은 실리콘 기판; 상기 기판 위에 형성된 절연층; 상기 절연층 위에 적층된 다결정 또는 비정질 실리콘 층; 상기 다결정 또는 비정질 실리콘 층 위에 적층된 금속 실리사이드 층; 및 상기 금속 실리사이드 층 위에 형성된 단결정 층을 포함한다.
여기서, 상기 금속은 니켈인 것이 바람직하고, 상기 단결정 층은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체 인것이 바람직하다.
이와 같은 본 발명을 제공하게 되면, 실리콘 기판과 화합물 단결정층(30) 사이의 텐사일 스트레스(tensile stress)를 1차적으로 완화시키고, 단결정 층 및 기판 사이에 금속 실리사이드 시드층을 형성함으로써, 격자상수 및 열팽창 계수의 차이에 의한 격자결함, 크랙, 격자 부정합을 상당부분 저지하여 고 품질의 화합물 단결정 박막을 제공할 수 있게 된다.
또한, 고품위 화합물 반도체 박막을 제조하여 화합물 반도체 소자의 성능을 향상시키고, 신뢰성을 확보할 수 있게 된다.
도 1은 본 발명에 따른 실시예로서, 단결정 박막 제조공정의 흐름도를 예시한 도면이다. 도 1에 나타낸 바와 같이, 본 발명은 실리콘 기판상에 금속을 증착하고(S100), 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하여(S110) 상기 금속 실리사이드 층에 단결정 층을 성장시키는 단계(120)를 포함하는 구성으로 이루어진다.
여기서 기판은 반도체 기판으로서, 실리콘, 사파이어, SiC 중 어느 하나를 재질로 하는 기판인 것이 바람직하고, 대표적으로 실리콘 기판은 단결정으로서 큐빅구조를 갖는 기판이다. 그리고 실리콘 기판은 일반적인 반도체 공정에서 가장 광범위하게 사용되는 기판으로서, 저렴하면서 대형 웨이퍼의 제작이 가능하고 열전도도가 우수한 특징을 갖는다. 면방위가 {111} 인 실리콘 기판의 면은 약 3.8403Å의 격자상수를 갖는다. 반면 면 방위가 {100}인 실리콘 기판의 면은 약 5.4Å의 격자상수를 갖는다. 따라서 질화 갈륨의 격자상수가 약 3.189Å인 점을 고려할때 실리콘 기판의 면 방위는 {111}인 것이 바람직하다.
이와 같은 실리콘 기판에 전기적 물리적 특성 또는 결정성이 좋은 화합물 단결정층을 형성하는 시도가 많이 이루어지고 있으나, 실리콘 기판과 단결정 화합물 박막 사이에 격자상수의 차이, 열팽창 계수의 차이 등으로 인하여 크랙이 발생하고, 표면장력으로 인한 스트레스(tensile stress)가 발생하는 문제점이 종래에 존 재해 왔다.
즉, 실리콘 기판처럼 큐빅 결정구조를 갖는 기판위에 다른 결정구조를 갖는 단결정 박막을 에피성장하게 되면 기판과 박막 사이의 격자상수 차이로 인하여 크랙, 결함 또는 표면 스트레스로 인하여 고품위 단결정 박막을 제조하는데 상당한 어려움이 있다. 이에 본 발명은 기판 및 단결정 박막 사이에 에피성장을 위한 금속실리사이드 시드층을 형성함으로써, 기판과 단결정 박막사이에 격자상수 차이를 줄이고 표면장력에 의한 크렉 또는 스트레스를 완화 시켜 고품위 단결정 박막을 제공하고자 한다.
반도체의 성질은 결정 구조와 화학결합의 상태에 따라 정해지는데, 실리콘 등 홑원소물질반도체는 주기율표 4족에 속하고, 다이아몬드와 동일한 구조의 결정이므로 다이아몬드구조라 불리며, 각 원자가 정사면체의 꼭지점에 배치되어 있다. 그리고 각 원자는 원자 자체의 맨 바깥에 있는 4개의 전자를 하나씩 서로 내서 곁의 원자와 공유(共有)하는 방식으로 결합하는 공유결합결정이다.
이처럼 큐빅 결정구조의 대표적인 물질은 다이아몬드이다. 이런 이유로 다이아몬드 결정의 성장에 대한 연구가 많이 이루어지고 있다. 여기서 결정핵생성률(Nucleation rate)의 조절 또는 이종적층성장의 구현은 다이아몬드의 구조적 전자적 특성을 갖는 양질의 박막 층을 형성하는데 있어서 중요한 문제가 된다. 이에 다양한 종류의 기판에 다이아몬드 구조의 박막을 성장하려는 시도가 보고되어 지고 있는데, 결정핵의 방향, 격자 어긋남(mismatch), 탄소와의 화학적 반응성 및 기판과의 열팽창 계수의 차이는 다이아 몬드 구조 성장의 중요한 파라미터이다.
그러므로 다이아몬드 구조 성장을 위한 더욱 적절한 기판을 찾는것이 필요한데, 다양한 후보 중에서, 니켈 실리사이드계, 특히 Ni3Si 그리고 NiSi2 화합물이 이러한 목적에 적합한 성질을 제공한다. 실제로, Ni3Si 및 Ni 는 모두 큐빅 구조를 가진다. 이들의 격자 상수는 매우 유사하고 상온에서 격자 어긋남(mismatch) 극히 미미하다. 이들의 차이는 오직 화학적 이유 즉, Ni3Si 내의 실리콘 병합에 기인한다. 구조적 다이아몬드 성장은 실리콘에서 보고 되어져서 NiSi2 내의 니켈의 병합은 이 구조 형상화에 기여할 것이라는 것을 예상할 수 있다. 기판으로서 NiSi2 의 사용은 많은 IC 응용분야에 제공할 수 있는 박막 층상에 다이아몬드 구조 성장을 이루어 낼 수 있다.
이처럼 니켈실리사이드막은 실리콘과 유사한 결정 구조를 가지면서 그 상변화가 용이하여 이종접합에피성장(heteroepitaxial growth)에 있어서 보다 적합한 기판으로서의 역할을 할 수 있고, 선택적으로 우수한 결정성을 가지면서도 단결정 박막과 정합이 우수한 기판을 형성할 수 있게 되는 장점이 있다.
그러므로 실리콘 기판과 단결정 화합물 박막(GaN 등) 사이에 금속실리사이드층(Ni3Si, NiSi2 등)은 화합물 단결정 박막과 실리콘 기판 사이의 격자상수 부정합과 열팽창계수의 차이로 인해 발생되는 결정 결함(주로 전위 결함)을 감소시키고, 화합물 단결정 박막에 야기되는 응력을 해소하여 단결정 박막에 크랙이 발생되는 것을 방지하게 됨을 알 수 있다.
이러한 이유로 본 발명에서는 실리콘 기판 및 화합물 단결정 박막 사이의 금속 실리사이드, 바람직하게는 니켈실리사이드 층을 화합물 단결정 박막 에피 성장의 시드층으로 사용함으로써 상술한 문제를 상당부분 해결할 수 있게 된다.
그리고, 도 2는 본 발명에 따른 단결정 박막의 제조공정의 개략도를 예시한 도면이다. 도 2에 나타낸 바와 같이, 먼저 기판(10)에 금속 박막(13)을 증착하고(도 2(a) 참조), 이 금속박막(13)이 증착된 기판(10)을 고온에서 열처리하여 금속실리사이드 층(15)을 형성한다.(도 2(b) 참조) 여기서, 증착 방법은 금속물질을 전구체로 사용하여 유기금속 화학 증착법을 사용하는 것이 바람직하지만, CVD 또는 PVD 방법을 이용하는 것도 가능함은 물론이다.
구체적으로, 실리콘 기판에 금속실리사이드 에피층 성장기술로는 1)분자선 에피텍시 방법(Molecular Beam Epitaxy, MBE), 이온주입(Implantation)법, 반응성 증착 에피텍시 방법(Reactive Deposition Epitaxy, RDE) 2)스퍼터링(Sputtering)법, 진공증착(Evaporation)법 등의 물리기상증착법(Physical Vapor Deposition) 및 3)유기금속 화학기상증착법(MOCVD)을 사용하는 경우 단순히 박막을 증착한 상태이므로 열처리를 하여 실리콘 기판위에 금속실리사이드 에피텍시층을 성장시킬 수 있다. 이때 열처리는 당해 기술분야에 통상의 지식을 가진자라면 적정온도를 선택할 수 있음은 물론이다.
그리고, 도 2에 나타낸 바와 같이, 금속실리사이드 층상(15)에 GaN 등과 같은 고품위 단결정 화합물 박막(17)을 형성하게 된다.(도 2(c) 참조) 이와 같은 단결정 화합물 박막(17)의 형성 및 성장방법은 바람직하게는 유기금속 화학기상증착 법(MOCVD), 물리기상증착법(PVD)과 화학기상증착법(CVD)을 이용한 여러가지 방법이 있으며 어느 특정한 방법에 제한되지 않는다.
특히 에피텍셜성장 방법으로 유기금속 화학기상증착법(MOCVD)을 이용하는 것이 바람직한데, MOCVD 법은 전구체(precursor)로 금속 유기 화합물(즉, Mo source)을 이용한다. 챔버 안에서 가열된 기판 표면에 증기압이 높은 금속 유기 화합물 증기를 보내어 원하는 박막을 성장시킨다.(도시하지 않음) 그리고 MOCVD는 step coverage가 우수하고, 기판이나 결정 표면에 손상이 없다는 장점을 가지고 있고, 비교적 증착속도가 빨라서 공정시간을 단축시킬 수 있다. 따라서 고순도, 고품질의 바막을 성장 할 수 있고 생산성도 우수하여, 특히 발광소자를 생산하는 데 많이 이용되고 있다.
즉, 본 발명의 화합물 단결정 박막(17)은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체인 것이 바람직한데, 도 2에 나타낸 바와 같이, 본 실시예에서는 MOCVD 법을 이용하여 상술한 화합물 단결정 박막(17)을 형성하는데, 이때 제조되는 화합물 반도체 단결정 박막(17)에 따라 MOCVD 장비에 주입되는 분위기(캐리어) 가스, 원료 가스 및 반응 가스들을 다양하게 변화시킬 수 있다. 즉, 화합물 반도체 단결정 박막(17)으로 GaN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다.
여기서, 분위기 가스로 수소 또는 질소를 사용할 수도 있고 수소와 질소를 혼합하여 사용할 수도 있으며, Ga 소스로 상기 트리메틸갈륨 대신 트리에틸갈륨을 사용할 수도 있고, 또한 N 소스로 암모니아에 N2H4 를 첨가하여 사용할 수 있고 디메틸히드라진(Dimethylhyrazine)을 사용할 수도 있다.
도 3은 본 발명에 따른 또 다른 실시예로서, 화합물 단결정 박막 제조공정의 흐름도를 예시한 도면이고, 도 4는 제조공정을 예시한 도면이다. 도 3에 나타낸 바와 같이, 실리콘 기판상에 절연층 또는 유전층을 증착하고(S200), 다결정 또는 비정질 실리콘층을 증착하고(S210), 금속막을 증착하고(S220), 열처리를 통하여 금속실리사이드층을 형성한 후(S230), 이 층을 시드층으로 하여 단결정 화합물 박막(S240)을 에피성장하게 된다.
도 4를 참조하면, 반도체 기판 또는 바람직하게는 실리콘 기판(20)상에 절연층(23) 또는 유전체층을 형성하는데, 이 절연층 또는 유전체층은 SiO2 인 것이 바람직하다. 실리콘 옥사이드층(SiO2 )은 화학적 또는 물리적 증착방법으로 증착하는 것도 가능하지만 자연산화막을 형성하는 것도 역시 가능하다.(도 4(a)) 실리콘 옥사이드층의 압축 스트레스(compressive stress) 특성이 실리콘 기판과 화합물 단결정층(30) 사이의 인장 응력(tensile stress)을 1차적으로 완화시킨다. 하지만 절연층(23) 또는 유전체 층은 비정질 구조로서 직접적으로 단결정 성장하는데는 어려움이 있기 때문에 본 발명에서 절연층 상면에 다시 버퍼층 또는 단결정 에피층을 증착한다.
즉, 도 4에 나타낸 바와 같이, 절연층(23) 위에 비정질 또는 다결정 실리콘 층(25)을 증착하고(도 4(b) 참조), 그 위에 금속실리사이드 층(29)을 형성하여 단결정 박막의 에피층을 형성한다.(도 4(d)) 즉, 비정질 또는 다결정 실리콘층(25)과 화합물 단결정 박막(30) 사이에 금속(27)을 증착하고(도 4(c) 참조), 열처리하여 금속실리사이드 층(29)을 형성함으로써(도 4(d)), 기판(20)과 단결정 박막(30) 사이의 격자상수 차이를 줄이고 격자 부정합을 낮추어 2차적 스트레스를 완화시켜 고품위 단결정 화합물 박막을 제공할 수 있게 된다. 여기서 금속은 니켈을 사용하는 것이 바람직하고 결국 니켈실리사이드 층을 형성하여 버퍼층 또는 시드층으로서의 역할을 수행하게 된다.
비정질 또는 다결정 실리콘층(25)은 금속막과 열처리됨으로써, 니켈실리사이드 층을 형성하게 되는데, 비정질 또는 다결정 실리콘층의 두께에 따라 또는 열처리 온도에 따라 상변화(Ni2Si, NiSi3 등)가 일어나 단결정 박막 형성에 가장 정합도가 우수한 버퍼 또는 에피층을 선택적으로 형성할 수 있게 되는 장점이 있다. 그러므로 비정질 또는 다결정 실리콘층의 두께 조절로 인장 응력(tensile stress)을 조절할 수 있게 된다.
여기서 상술한 실리콘 기판에 금속실리사이드 에피층 성장기술로는 1)분자선 에피텍시 방법(Molecular Beam Epitaxy, MBE), 이온주입(Implantation)법, 반응성 증착 에피텍시 방법(Reactive Deposition Epitaxy, RDE) 2)스퍼터링(Sputtering)법, 진공증착(Evaporation)법 등의 물리기상증착법(Physical Vapor Deposition) 및 3)유기금속 화학기상증착법(MOCVD)을 사용하는 경우 단순히 박막을 증착한 상태이므로 열처리를 하여 실리콘 기판위에 금속실리사이드 에피텍시층을 성장시킬 수 있다. 이때 열처리는 당해 기술분야에 통상의 지식을 가진자라면 적정온도를 선택할 수 있음은 물론이다.
그리고 나서, 상기 니켈실리사이드 시드층(29)상에 화합물 단결정 박막(30)을 형성하게 된다.(도 4(e)) 본 발명의 화합물 단결정 박막(30)은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체인 것이 바람직한데, 본 실시예에서는 MOCVD 법을 이용하여 상술한 화합물 단결정 박막(30)을 형성한다. 이때 제조되는 화합물 반도체 단결정 박막(30)에 따라 MOCVD 장비에 주입되는 분위기(캐리어) 가스, 원료 가스 및 반응 가스들을 다양하게 변화시킬 수 있다. 즉, 화합물 반도체 단결정 박막(30)으로 GaN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다.
여기서, 분위기 가스로 수소 또는 질소를 사용할 수도 있고 수소와 질소를 혼합하여 사용할 수도 있으며, Ga 소스로 상기 트리메틸갈륨 대신 트리에틸갈륨을 사용할 수도 있고, 또한 N 소스로 암모니아에 N2H4 를 첨가하여 사용할 수 있고 디메틸히드라진(Dimethylhyrazine)을 사용할 수도 있다.
또한, 상기 실리사이드 시드층(29)의 존재로 인해 기존에 화합물 단결정 에피 층 성장에 필요하였던 결정핵 층(nucleation layer)를 도입할 필요가 없게 되므 로 성장 조건이 간단해진다. 또한 절연층(23)의 두께를 조절함에 따라 임의로 스트레스를 조절할 수가 있어 화합물 단결정 성장시 따라오는 격자상수 차이에 의한 스트레스를 적절히 조절할 수 있게 되어 고품위 화합물 단결정 박막을 제조할 수 있게 된다.
상술한 바와 같이 단결정 층 및 기판 사이에는 격자상수 및 열팽창 계수의 차이에 의한 격자결함, 크랙, 격자 부정합 때문에 고 품질의 화합물 단결정층을 형성하기 어려운 문제가 있었으나, 본 발명에서 적용된 금속 실리사이드층을 버퍼층 또는 시드층으로 형성함으로써 상술한 문제를 상당부분 해결할 수 있게 된다.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
도 1은 본 발명에 따른 실시예로서, 단결정 박막 제조공정의 흐름도를 예시한 도면,
도 2는 본 발명에 따른 단결정 박막의 제조공정의 개략도를 예시한 도면,
도 3은 본 발명에 따른 또 다른 실시예로서, 화합물 단결정 박막 제조공정의 흐름도를 예시한 도면,
도 4는 본 발명에 또 다른 실시예로서, 화합물 단결정 박막의 제조공정을 예시한 도면이다.

Claims (10)

  1. (a) 기판상에 금속을 증착하여 박막을 형성하는 단계;
    (b) 상기 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하는 단계; 및
    (c) 상기 금속 실리사이드 층에 단결정 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 단결정 박막 제조방법.
  2. (a) 기판상에 절연층을 증착하는 단계;
    (b) 상기 절연층 상에 다결정 또는 비정질 실리콘층을 증착하는 단계;
    (c) 상기 다결정 및 비정질 실리콘층상에 금속을 증착하여 박막을 형성하는 단계;
    (d) 상기 금속 박막이 형성된 기판을 열처리 하여 금속 실리사이드 층을 형성하는 단계;
    (e) 상기 금속 실리사이드 층에 단결정 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 단결정 박막 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판의 재질은 실리콘, 사파이어, SiC 중 어느 하나인 것을 특징으로 하는 단결정 박박 제조방법.
  4. 제2항에 있어서,
    상기 절연층은 SiO2 인 것을 특징으로 하는 단결정 박막 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 금속은 니켈인 것을 특징으로 하는 단결정 박막 제조방법.
  6. 제2항에 있어서,
    상기 (e) 단계에서 상기 단결정을 MOCVD를 이용하여 성장시키는 것을 특징으로 하는 단결정 박막 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 단결정 층은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체인 것을 특징으로 하는 단결정 박막 제조방법.
  8. 실리콘 기판;
    상기 기판 위에 형성된 절연층;
    상기 절연층 위에 적층된 다결정 또는 비정질 실리콘 층;
    상기 다결정 또는 비정질 실리콘 층 위에 적층된 금속 실리사이드 층;
    상기 금속 실리사이드 층 위에 형성된 단결정 층을 포함하는 것을 특징으로 하는 단결정 박막.
  9. 제8항에 있어서,
    상기 금속은 니켈인 것을 특징으로 하는 단결정 박막.
  10. 제8항에 있어서,
    상기 단결정 층은 GaN, InN, InGaN, AlGaN, InAlGaN 으로 이루어진 군에서 선택된 화합물 반도체 인것을 특징으로 하는 단결정 박막.
KR1020080101870A 2008-10-17 2008-10-17 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법 Expired - Fee Related KR101006701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080101870A KR101006701B1 (ko) 2008-10-17 2008-10-17 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
PCT/KR2009/002751 WO2010044527A1 (ko) 2008-10-17 2009-05-25 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101870A KR101006701B1 (ko) 2008-10-17 2008-10-17 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100042741A KR20100042741A (ko) 2010-04-27
KR101006701B1 true KR101006701B1 (ko) 2011-01-10

Family

ID=42106675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101870A Expired - Fee Related KR101006701B1 (ko) 2008-10-17 2008-10-17 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101006701B1 (ko)
WO (1) WO2010044527A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114113156B (zh) * 2021-10-26 2024-05-17 浙江大学 一种无衬底单原子层金属薄膜的机械减薄制备装置及方法
KR102730903B1 (ko) * 2022-02-11 2024-11-14 한국공학대학교산학협력단 단결정 다이아몬드 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252947B1 (ko) 1997-06-05 2000-04-15 구자홍 발광 다이오드 및 그 제조방법
US20040183090A1 (en) 2003-03-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252947B1 (ko) 1997-06-05 2000-04-15 구자홍 발광 다이오드 및 그 제조방법
US20040183090A1 (en) 2003-03-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2010044527A1 (ko) 2010-04-22
KR20100042741A (ko) 2010-04-27

Similar Documents

Publication Publication Date Title
CN102326231B (zh) 外延晶片的形成方法及半导体器件的制作方法
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
CN101111945B (zh) 氮化物半导体元件和氮化物半导体结晶层的生长方法
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2019123763A1 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP2927768B1 (ja) 半導体装置およびその製造方法
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
CN117577748A (zh) 发光二极管外延片及其制备方法、led
KR101001912B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
KR20090030651A (ko) 질화갈륨계 발광소자
WO2019225112A1 (ja) Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20131120

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220101

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220101

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000