KR100999770B1

KR100999770B1 - 송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력전송 시스템

Info

Publication number: KR100999770B1
Application number: KR1020080014855A
Authority: KR
Inventors: 미끼모또 진
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2007-02-20
Filing date: 2008-02-19
Publication date: 2010-12-08
Anticipated expiration: 2028-02-19
Also published as: US8060011B2; EP1962402B1; EP1962402A3; EP1962402A2; US20080197713A1; KR20080077573A

Abstract

본 발명은 2차측의 부하 변동을 적정하게 검출할 수 있는 송전 제어 장치, 송전 장치 등을 제공한다. 무접점 전력 전송 시스템의 송전 장치에 설치되는 송전 제어 장치는, 1차 코일 L1의 구동 주파수를 규정하는 구동 클럭 DRCK를 생성하는 구동 클럭 생성 회로(25)와, 구동 클럭 DRCK에 기초하여 드라이버 제어 신호를 생성하고, 송전 드라이버에 대하여 출력하는 드라이버 제어 회로(26)와, 1차 코일 L1의 유기 전압 신호의 파형 정형 신호 WFQ를 출력하는 파형 정형 회로(32)와, 파형 정형 신호 WFQ와 구동 클럭 DRCK를 받아, 파형 정형 신호 WFQ의 펄스 폭 정보를 검출하는 펄스 폭 검출 회로(33)와, 검출된 펄스 폭 정보에 기초하여, 2차측의 부하 변동을 검출하는 제어 회로를 포함한다.

A/D 변환 회로, 구동 클럭 DRCK, 1차 코일, 펄스폭 정보, 드라이버 제어 신호, 파형 정형 신호 WFQ, 송전 드라이버, 무접점 전력 전송 시스템

Description

송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력 전송 시스템{POWER TRANSMISSION CONTROLLING DEVICE, POWER TRANSMISSION DEVICE, ELECTRONIC EQUIPMENT, AND CONTACTLESS POWER TRANSMISSIOM SYSTEM}

본 발명은, 송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력 전송 시스템 등에 관한 것이다.

근년, 전자 유도를 이용하여, 금속 부분의 접점이 없어도 전력 전송을 가능하게 하는 무접점 전력 전송(비접촉 전력 전송)이 각광을 받고 있다. 이 무접점 전력 전송의 적용예로서, 휴대 전화기나 가정용 기기(예를 들면 전화기의 자기)의 충전 등이 제안되어 있다.

무접점 전력 전송의 종래 기술로서 특허 문헌 1이 있다. 이 특허 문헌 1에서는, 수전 장치(2차측)로부터 송전 장치(1차측)에의 데이터 송신을, 소위 부하 변조에 의해 실현하고 있다. 그리고 송전 장치는, 1차 코일의 유기 전압을 컴퍼레이터 등에 의해 검출함으로써, 수전 장치로부터의 송신 데이터가 「0」인지 「1」인지를 판단한다.

그러나, 이 특허 문헌 1의 종래 기술에서는, 유기 전압의 피크 전압을 소정 의 임계값 전압과 비교함으로써, 송신 데이터를 검출하고 있었다. 그런데, 전원 전압이나 코일 인덕턴스 등의 소자 상수 변동에 의해, 검출 전압의 판정을 위해 이용되는 임계값 전압도 변동되게 된다. 이 때문에, 2차측의 부하 변동을 정확하게 검출하는 것이 어렵다고 하는 과제가 있었다.

[특허 문헌 1] 일본 특개 2006-60909호 공보

본 발명의 몇 가지의 양태에 따르면, 2차측의 부하 변동을 적정하게 검출할 수 있는 송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력 전송 시스템을 제공할 수 있다.

본 발명은, 1차 코일과 2차 코일을 전자적으로 결합시켜 송전 장치로부터 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템의 상기 송전 장치에 설치되는 송전 제어 장치로서, 상기 1차 코일의 구동 주파수를 규정하는 구동 클럭을 생성하는 구동 클럭 생성 회로와, 상기 구동 클럭에 기초하여 드라이버 제어 신호를 생성하고, 상기 1차 코일을 구동하는 송전 드라이버에 대하여 출력하는 드라이버 제어 회로와, 상기 1차 코일의 유기 전압 신호를 파형 정형하고, 파형 정형 신호를 출력하는 파형 정형 회로와, 상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 파형 정형 신호의 펄스 폭 정보를 검출하는 펄스 폭 검출 회로와, 검출된 펄스 폭 정보에 기초하여, 2차측 의 부하 변동을 검출하는 제어 회로를 포함하는 송전 제어 장치에 관계된다.

본 발명에서는 펄스 폭 검출 회로는, 1차 코일의 유기 전압 신호의 파형 정형 신호와, 1차 코일의 구동 주파수(교류 주파수)를 규정하는 구동 클럭을 받아, 펄스 폭 정보를 검출한다. 그리고, 이 펄스 폭 정보에 기초하여, 2차측의 부하 변동이 검출된다. 이와 같이 하면, 전압, 전류를 개별로 검출하고, 그 위상차로 판정하는 방법을 채용하지 않아도, 전압 파형을 간단한 아날로그 파형 정형함으로써, 디지털 회로 처리에 의해 2차측의 부하 변동을 안정적으로 검출할 수 있다. 따라서, 간소한 구성으로 2차측의 부하 변동을 적정하게 검출할 수 있다.

또한 본 발명에서는, 상기 제어 회로는, 검출된 펄스 폭 정보에 기초하여, 상기 수전 장치가 부하 변조에 의해 송신한 데이터를 검출해도 된다.

이와 같이 하면, 수전 장치가 송신한 데이터를, 펄스 폭 정보에 기초하여 적정하게 검출할 수 있게 되어, 수전 장치와의 사이의 안정성이 높은 데이터 전송을 실현할 수 있다.

또한 본 발명에서는, 상기 펄스 폭 검출 회로는, 상기 구동 클럭이 비액티브의 전압 레벨로부터 액티브의 전압 레벨로 변화되는 제1 포인트로부터, 상기 파형 정형 신호가 액티브의 전압 레벨로부터 비액티브의 전압 레벨로 변화되는 제2 포인트까지의 기간인 펄스 폭 기간을 계측함으로써, 펄스 폭 정보를 검출해도 된다.

이와 같이 하면, 제1, 제2 포인트 사이의 펄스 폭 기간을 계측하는 것만으로 펄스 폭 정보를 검출할 수 있어, 간소한 구성으로 2차측의 부하 변동을 검출할 수 있다.

또한 본 발명에서는, 상기 펄스 폭 검출 회로는, 상기 펄스 폭 기간에서 카운트값의 인크리먼트 또는 디크리먼트를 행하고, 얻어진 카운트값에 기초하여 상기 펄스 폭 기간의 길이를 계측하는 카운터를 포함해도 된다.

이와 같이 하면, 펄스 폭 기간을, 카운터에 기초하여 디지털적으로 정확하게 계측할 수 있게 된다.

또한 본 발명에서는, 상기 펄스 폭 검출 회로는, 상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 펄스 폭 기간에서 액티브로 되는 인에이블 신호를 생성하는 인에이블 신호 생성 회로를 포함하고, 상기 카운터는, 상기 인에이블 신호가 액티브인 경우에, 카운트값의 인크리먼트 또는 디크리먼트를 행해도 된다.

이와 같이 하면, 인에이블 신호의 생성만으로, 펄스 폭 기간을 카운트하기 위한 카운트 처리를 제어할 수 있게 되어, 처리를 간소화할 수 있다.

또한 본 발명에서는, 상기 인에이블 신호 생성 회로는, 그의 클럭 단자에 상기 구동 클럭이 입력되고, 그의 데이터 단자에 고전위측 전원 또는 저전위측 전원의 전압이 입력되며, 상기 파형 정형 신호가 액티브인 경우에 리세트 또는 세트되는 플립플롭 회로를 포함해도 된다.

이와 같이 하면, 플립플롭 회로를 설치할 뿐이다라고 하는 간소한 구성으로 인에이블 신호의 생성을 실현할 수 있다.

또한 본 발명에서는, 상기 파형 정형 회로는, 그의 비반전 입력 단자에 1차 코일의 유기 전압 신호가 입력되고, 그의 반전 입력 단자에 주어진 설정 전압이 입력되는 컴퍼레이터를 포함해도 된다.

이와 같이 하면, 컴퍼레이터의 반전 입력 단자에 입력되는 설정 전압을 제어함으로써, 부하 변동의 검출 정밀도를 향상할 수 있다. 또한, 이와 같은 컴퍼레이터를 이용하면, 구동 클럭의 변화 타이밍에 대하여, 파형 정형 신호의 변화 타이밍이 지연될 가능성도 있지만, 상기한 바와 같은 플립플롭 회로를 이용함으로써, 이 지연 기간에서도 카운트 처리가 행하여지기 때문에, 정확한 카운트값을 얻을 수 있다.

또한 본 발명에서는, 상기 펄스 폭 검출 회로는, 상기 카운터로부터의 카운트값을 유지하는 카운트값 유지 회로와, 상기 카운트값 유지 회로에 금회 유지된 카운트값과 전회에 유지된 카운트값을 비교하여, 큰 쪽의 카운트값을 출력하는 출력 회로를 포함해도 된다.

이와 같이 하면, 잡음 등에 의한 펄스 폭 기간의 변동을 억제하는 것이 가능하게 되어, 안정된 펄스 폭 검출을 실현할 수 있다. 또한 진폭 검출 방법과의 조합도 용이화할 수 있다.

또한 본 발명에서는, 상기 펄스 폭 검출 회로는, 상기 카운터로부터의 카운트값을 유지하는 카운트값 유지 회로와, 상기 카운트값 유지 회로에 유지된 복수의 카운트값의 평균값을 출력하는 출력 회로를 포함해도 된다.

이와 같이 해도, 잡음 등에 의한 펄스 폭 기간의 변동을 억제하는 것이 가능하게 되어, 안정된 펄스 폭 검출을 실현할 수 있다.

또한 본 발명에서는, 상기 1차 코일의 유기 전압 신호의 진폭 정보를 검출하는 진폭 검출 회로와, 검출된 상기 진폭 정보의 A/D 변환을 행하는 A/D 변환 회로 와, 상기 A/D 변환 회로로부터의 데이터를 래치하는 제1 래치 회로와, 상기 펄스 폭 검출 회로로부터의 데이터를 래치하는 제2 래치 회로를 포함하고, 상기 제2 래치 회로는, 상기 제1 래치 회로의 래치 타이밍과 동기한 타이밍에서, 상기 펄스 폭 검출 회로로부터의 데이터를 래치해도 된다.

이와 같이 하면, 펄스 폭 검출에 의해 얻어진 데이터와 진폭 검출에 의해 얻어진 데이터를 동일한 타이밍에서 래치할 수 있다. 이에 의해 펄스 폭 검출과 진폭 검출 사이의 회로 호환성을 유지할 수 있어, 제어 회로의 시퀀스 처리나 판단 처리를 간소화할 수 있다.

또한 본 발명은, 상기한 것 중 어느 하나에 기재된 송전 제어 장치와, 교류 전압을 생성하여 상기 1차 코일에 공급하는 송전부를 포함하는 송전 장치에 관계된다.

또한 본 발명은, 상기에 기재된 송전 장치를 포함하는 전자 기기에 관계된다.

또한 본 발명은, 송전 장치와 수전 장치를 포함하고, 1차 코일과 2차 코일을 전자적으로 결합시켜 상기 송전 장치로부터 상기 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템으로서, 상기 수전 장치는, 상기 2차 코일의 유기 전압을 직류 전압으로 변환하는 수전부와, 상기 수전 장치로부터 상기 송전 장치에 데이터를 송신하는 경우에, 송신 데이터에 따라서 부하를 가변으로 변화시키는 부하 변조부를 포함하고, 상기 송전 장치는, 상기 1차 코일의 구동 주파수를 규정하는 구동 클럭을 생성하는 구동 클럭 생성 회로와, 상기 구동 클럭에 기초하여 드라이버 제어 신호를 생성하고, 상기 1차 코일을 구동하는 송전 드라이버에 대하여 출력하는 드라이버 제어 회로와, 상기 1차 코일의 유기 전압 신호를 파형 정형하고, 파형 정형 신호를 출력하는 파형 정형 회로와, 상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 파형 정형 신호의 펄스 폭 정보를 검출하는 펄스 폭 검출 회로와, 검출된 펄스 폭 정보에 기초하여, 2차측의 부하 변동을 검출하는 제어 회로를 포함하는 무접점 전력 전송 시스템에 관계된다.

본 발명은, 1차 코일과 2차 코일을 전자적으로 결합시켜 송전 장치로부터 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템의 상기 송전 장치에 설치되는 송전 제어 장치로서, 상기 1차 코일의 구동 주파수를 규정하는 구동 클럭을 생성하는 구동 클럭 생성 회로와, 상기 구동 클럭에 기초하여 드라이버 제어 신호를 생성하고, 상기 1차 코일을 구동하는 송전 드라이버에 대하여 출력하는 드라이버 제어 회로와, 상기 1차 코일의 유기 전압 신호를 파형 정형하고, 파형 정형 신호를 출력하는 파형 정형 회로와, 상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 파형 정형 신호의 펄스 폭 정보를 검출하는 펄스 폭 검출 회로와, 검출된 펄스 폭 정보에 기초하여, 상기 송전 제어 장치를 제어하는 제어 회로를 포함하는 송전 제어 장치에 관계된다.

본 발명은 상기에 기재된 송전 제어 장치와, 교류 전압을 생성하여 상기 1차 코일에 공급하는 송전부를 포함하는 송전 장치에 관계된다.

본 발명은, 상기에 기재된 송전 장치를 포함하는 전자 기기에 관계된다.

본 발명은, 송전 장치와 수전 장치를 포함하고, 1차 코일과 2차 코일을 전자적으로 결합시켜 송전 장치로부터 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템으로서, 상기 송전 장치는 상기에 기재된 송전 장치인 무접점 전력 전송 시스템에 관계된다.

이하, 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다. 또한 이하에 설명하는 본 실시예는 특허 청구 범위에 기재된 본 발명의 내용을 부당하게 한정하는 것은 아니며, 본 실시예에서 설명되는 구성의 모두가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.

<1. 전자 기기>

도 1의 (A)에 본 실시예의 무접점 전력 전송 방법이 적용되는 전자 기기의 예를 도시한다. 전자 기기의 하나인 충전기(500)(크레이들)는 송전 장치(10)를 갖는다. 또한 전자 기기의 하나인 휴대 전화기(510)는 수전 장치(40)를 갖는다. 또한 휴대 전화기(510)는, LCD 등의 표시부(512), 버튼 등으로 구성되는 조작부(514), 마이크(516)(음 입력부), 스피커(518)(음 출력부), 안테나(520)를 갖는다.

충전기(500)에는 AC 어댑터(502)를 통하여 전력이 공급되고, 이 전력이, 무접점 전력 전송에 의해 송전 장치(10)로부터 수전 장치(40)에 송전된다. 이에 의해, 휴대 전화기(510)의 배터리를 충전하거나, 휴대 전화기(510) 내의 디바이스를 동작시킬 수 있다.

또한 본 실시예가 적용되는 전자 기기는 휴대 전화기(510)에 한정되지 않는다. 예를 들면 손목 시계, 코드리스 전화기, 쉐이버, 전동 칫솔, 리스트 컴퓨터, 핸디 터미널, 휴대 정보 단말기, 혹은 전동 자전거 등의 다양한 전자 기기에 적용할 수 있다.

도 1의 (B)에 모식적으로 도시하는 바와 같이, 송전 장치(10)로부터 수전 장치(40)로의 전력 전송은, 송전 장치(10)측에 설치된 1차 코일 L1(송전 코일)과, 수전 장치(40)측에 설치된 2차 코일 L2(수전 코일)를 전자적으로 결합시켜 전력 전송 트랜스포머를 형성함으로써 실현된다. 이에 의해 비접촉에 의한 전력 전송이 가능하게 된다.

<2. 송전 장치, 수전 장치>

도 2에 본 실시예의 송전 장치(10), 송전 제어 장치(20), 수전 장치(40), 수전 제어 장치(50)의 구성예를 도시한다. 도 1의 (A)의 충전기(500) 등의 송전측의 전자 기기는, 적어도 도 2의 송전 장치(10)를 포함한다. 또한 휴대 전화기(510) 등의 수전측의 전자 기기는, 적어도 수전 장치(40)와 부하(90)(본 부하)를 포함한다. 그리고 도 2의 구성에 의해, 1차 코일 L1과 2차 코일 L2를 전자적으로 결합시켜 송전 장치(10)로부터 수전 장치(40)에 대하여 전력을 전송하고, 수전 장치(40)의 전압 출력 노드 NB7로부터 부하(90)에 대하여 전력(전압 VOUT)을 공급하는 무접점 전력 전송(비접촉 전력 전송) 시스템이 실현된다.

송전 장치(10)(송전 모듈, 1차 모듈)는, 1차 코일 L1, 송전부(12), 전압 검출 회로(14), 표시부(16), 송전 제어 장치(20)를 포함할 수 있다. 또한 송전 장 치(10)나 송전 제어 장치(20)는 도 2의 구성에 한정되지 않고, 그 구성 요소의 일부(예를 들면 표시부, 전압 검출 회로)를 생략하거나, 다른 구성 요소를 추가하거나, 접속 관계를 변경하는 등의 다양한 변형 실시가 가능하다.

송전부(12)는, 전력 전송 시에는 소정 주파수의 교류 전압을 생성하고, 데이터 전송 시에는 데이터에 따라서 주파수가 상이한 교류 전압을 생성하여, 1차 코일 L1에 공급한다. 구체적으로는 도 3의 (A)에 도시하는 바와 같이, 예를 들면 데이터 「1」을 수전 장치(40)에 대하여 송신하는 경우에는, 주파수 f1의 교류 전압을 생성하고, 데이터 「0」을 송신하는 경우에는, 주파수 f2의 교류 전압을 생성한다. 이 송전부(12)는, 1차 코일 L1의 일단을 구동하는 제1 송전 드라이버와, 1차 코일 L1의 타단을 구동하는 제2 송전 드라이버와, 1차 코일 L1과 함께 공진 회로를 구성하는 적어도 1개의 컨덴서를 포함할 수 있다.

그리고 송전부(12)가 포함하는 제1, 제2 송전 드라이버의 각각은, 예를 들면 파워 MOS 트랜지스터에 의해 구성되는 인버터 회로(버퍼 회로)이며, 송전 제어 장치(20)의 드라이버 제어 회로(26)에 의해 제어된다.

1차 코일 L1(송전측 코일)은, 2차 코일 L2(수전측 코일)와 전자 결합하여 전력 전송용 트랜스포머를 형성한다. 예를 들면 전력 전송이 필요한 때에는, 도 1의 (A), 도 1의 (B)에 도시하는 바와 같이, 충전기(500) 상에 휴대 전화기(510)를 놓고, 1차 코일 L1의 자속이 2차 코일 L2를 통과하도록 하는 상태로 한다. 한편, 전력 전송이 불필요한 때에는, 충전기(500)와 휴대 전화기(510)를 물리적으로 분리하여, 1차 코일 L1의 자속이 2차 코일 L2를 통과하지 않도록 하는 상태로 한다.

전압 검출 회로(14)는 1차 코일 L1의 유기 전압을 검출하는 회로로서, 예를 들면 저항 RA1, RA2나, RA1과 RA2의 접속 노드 NA3과 GND(광의로는 저전위측 전원) 사이에 설치되는 다이오드 DA1을 포함한다.

이 전압 검출 회로(14)는, 1차 코일 L1의 코일단 전압 신호의 반파 정류 회로로서 기능한다. 그리고, 1차 코일 L1의 코일단 전압을 저항 RA1, RA2에 의해 분압함으로써 얻어진 신호 PHIN(유기 전압 신호, 반파 정류 신호)이, 송전 제어 장치(20)의 파형 정형 회로(32)에 입력된다. 즉 저항 RA1, RA2는 전압 분할 회로(저항 분할 회로)를 구성하고, 그 전압 분할 노드 NA3으로부터 신호 PHIN이 출력된다.

표시부(16)는, 무접점 전력 전송 시스템의 각종 상태(전력 전송 중, ID 인증 등)를, 색이나 화상 등을 이용하여 표시하는 것으로서, 예를 들면 LED나 LCD 등에 의해 실현된다.

송전 제어 장치(20)는, 송전 장치(10)의 각종 제어를 행하는 장치로서, 집적 회로 장치(IC) 등에 의해 실현할 수 있다. 이 송전 제어 장치(20)는, 제어 회로(22)(송전측), 발진 회로(24), 구동 클럭 생성 회로(25), 드라이버 제어 회로(26), 파형 정형 회로(32), 펄스 폭 검출 회로(33)를 포함할 수 있다.

제어 회로(22)(제어부)는 송전 장치(10)나 송전 제어 장치(20)의 제어를 행하는 것으로서, 예를 들면 게이트 어레이나 마이크로컴퓨터 등에 의해 실현할 수 있다. 구체적으로는 제어 회로(22)는, 전력 전송, 부하 검출, 주파수 변조, 이물 검출, 혹은 착탈 검출 등에 필요한 각종 시퀀스 제어나 판정 처리를 행한다.

발진 회로(24)는 예를 들면 수정 발진 회로에 의해 구성되고, 1차측의 클럭 을 생성한다. 구동 클럭 생성 회로(25)는, 구동 주파수를 규정하는 구동 클럭을 생성한다. 그리고, 드라이버 제어 회로(26)는, 이 구동 클럭이나 제어 회로(22)로부터의 주파수 설정 신호 등에 기초하여, 원하는 주파수의 제어 신호를 생성하고, 송전부(12)의 제1, 제2 송전 드라이버에 출력하여, 제1, 제2 송전 드라이버를 제어한다.

파형 정형 회로(32)는, 1차 코일 L1의 유기 전압 신호 PHIN(코일단 전압)을 파형 정형하고, 파형 정형 신호를 출력한다. 구체적으로는 예를 들면 신호 PHIN이 주어진 임계값 전압을 초과한 경우에 액티브(예를 들면 H레벨)로 되는 방형파(구형파)의 파형 정형 신호를 출력한다.

펄스 폭 검출 회로(33)는, 1차 코일 L1의 유기 전압 신호 PHIN의 펄스 폭 정보(코일단 전압 파형이 주어진 설정 전압 이상으로 되는 펄스 폭 기간)를 검출한다. 구체적으로는, 파형 정형 회로(32)로부터의 파형 정형 신호와, 구동 클럭 생성 회로(25)로부터의 구동 클럭을 받아, 파형 정형 신호의 펄스 폭 정보를 검출함으로써, 유기 전압 신호 PHIN의 펄스 폭 정보를 검출한다.

제어 회로(22)는, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여, 송전 제어 장치(20)를 제어한다. 예를 들면 펄스 폭 정보에 기초하여 2차측(수전 장치(40)측)의 부하 변동(부하의 고저)을 검출한다. 구체적으로는, 데이터(부하) 검출, 이물(금속) 검출, 착탈(제거) 검출 등을 행한다. 즉, 유기 전압 신호의 펄스 폭 정보인 펄스 폭 기간은, 2차측의 부하 변동에 따라서 변화된다. 제어 회로(22)는, 이 펄스 폭 기간(펄스 폭 기간의 계측에 의해 얻어진 카운트값)에 기초하여 2차측의 부하 변동을 검지한다. 이에 의해, 도 3의 (B)와 같이 수전 장치(40)의 부하 변조부(46)가 부하 변조에 의해 데이터를 송신한 경우에, 이 송신 데이터를 검출하는 것이 가능하게 된다.

수전 장치(40)(수전 모듈, 2차 모듈)는, 2차 코일 L2, 수전부(42), 부하 변조부(46), 급전 제어부(48), 수전 제어 장치(50)를 포함할 수 있다. 또한 수전 장치(40)나 수전 제어 장치(50)는 도 2의 구성에 한정되지 않고, 그 구성 요소의 일부를 생략하거나, 다른 구성 요소를 추가하거나, 접속 관계를 변경하는 등의 다양한 변형 실시가 가능하다.

수전부(42)는, 2차 코일 L2의 교류의 유기 전압을 직류 전압으로 변환한다. 이 변환은 수전부(42)가 갖는 정류 회로(43)에 의해 행하여진다. 이 정류 회로(43)는, 다이오드 DB1∼DB4를 포함한다. 다이오드 DB1은, 2차 코일 L2의 일단의 노드 NB1과 직류 전압 VDC의 생성 노드 NB3 사이에 설치되고, DB2는, 노드 NB3과 2차 코일 L2의 타단의 노드 NB2 사이에 설치되며, DB3은, 노드 NB2와 VSS의 노드 NB4 사이에 설치되고, DB4는, 노드 NB4와 NB1 사이에 설치된다.

수전부(42)의 저항 RB1, RB2는 노드 NB1과 NB4 사이에 설치된다. 그리고 노드 NB1, NB4간의 전압을 저항 RB1, RB2에 의해 분압함으로써 얻어진 신호 CCMPI가, 수전 제어 장치(50)의 주파수 검출 회로(60)에 입력된다.

수전부(42)의 컨덴서 CB1 및 저항 RB4, RB5는, 직류 전압 VDC의 노드 NB3과 VSS의 노드 NB4 사이에 설치된다. 그리고 노드 NB3, NB4간의 전압을 저항 RB4, RB5에 의해 분압함으로써 얻어진 신호 ADIN이, 수전 제어 장치(50)의 위치 검출 회 로(56)에 입력된다.

부하 변조부(46)는 부하 변조 처리를 행한다. 구체적으로는 수전 장치(40)로부터 송전 장치(10)에 원하는 데이터를 송신하는 경우에, 송신 데이터에 따라서 부하 변조부(46)(2차측)에서의 부하를 가변으로 변화시켜, 도 3의 (B)에 도시하는 바와 같이 1차 코일 L1의 유기 전압의 신호 파형을 변화시킨다. 이를 위해 부하 변조부(46)는, 노드 NB3, NB4 사이에 직렬로 설치된 저항 RB3, 트랜지스터 TB3(N형의 CMOS 트랜지스터)을 포함한다. 이 트랜지스터 TB3은 수전 제어 장치(50)의 제어 회로(52)로부터의 신호 P3Q에 의해 온·오프 제어된다. 그리고 트랜지스터 TB3을 온·오프 제어하여 부하 변조를 행할 때에는, 급전 제어부(48)의 트랜지스터 TB1, TB2는 오프로 되어, 부하(90)가 수전 장치(40)에 전기적으로 접속되지 않은 상태로 된다.

예를 들면 도 3의 (B)와 같이, 데이터 「0」을 송신하기 위해 2차측을 저부하(임피던스 대)로 하는 경우에는, 신호 P3Q가 L레벨로 되어 트랜지스터 TB3이 오프로 된다. 이에 의해 부하 변조부(46)의 부하는 거의 무한대(무부하)로 된다. 한편, 데이터 「1」을 송신하기 위해 2차측을 고부하(임피던스 소)로 하는 경우에는, 신호 P3Q가 H레벨로 되어 트랜지스터 TB3이 온으로 된다. 이에 의해 부하 변조부(46)의 부하는, 저항 RB3(고부하)으로 된다.

급전 제어부(48)는 부하(90)에의 전력의 급전을 제어한다. 레귤레이터(49)는, 정류 회로(43)에서의 변환으로 얻어진 직류 전압 VDC의 전압 레벨을 조정하여, 전원 전압 VD5(예를 들면 5V)를 생성한다. 수전 제어 장치(50)는, 예를 들면 이 전원 전압 VD5가 공급되어 동작한다.

트랜지스터 TB2(P형의 CMOS 트랜지스터)는, 수전 제어 장치(50)의 제어 회로(52)로부터의 신호 P1Q에 의해 제어된다. 구체적으로는 트랜지스터 TB2는, ID 인증이 완료(확립)되어 통상의 전력 전송을 행하는 경우에는 온으로 되고, 부하 변조의 경우 등에는 오프로 된다.

트랜지스터 TB1(P형의 CMOS 트랜지스터)은, 출력 보증 회로(54)로부터의 신호 P4Q에 의해 제어된다. 구체적으로는, ID 인증이 완료되어 통상의 전력 전송을 행하는 경우에는 온으로 된다. 한편, AC 어댑터의 접속이 검출되거나, 전원 전압 VD5가 수전 제어 장치(50)(제어 회로(52))의 동작 하한 전압보다도 작은 경우 등에, 오프로 된다.

수전 제어 장치(50)는, 수전 장치(40)의 각종 제어를 행하는 장치로서, 집적 회로 장치(IC) 등에 의해 실현할 수 있다. 이 수전 제어 장치(50)는, 2차 코일 L2의 유기 전압으로부터 생성되는 전원 전압 VD5에 의해 동작할 수 있다. 또한 수전 제어 장치(50)는, 제어 회로(52)(수전측), 출력 보증 회로(54), 위치 검출 회로(56), 발진 회로(58), 주파수 검출 회로(60), 만충전 검출 회로(62)를 포함할 수 있다.

제어 회로(52)(제어부)는 수전 장치(40)나 수전 제어 장치(50)의 제어를 행하는 것으로서, 예를 들면 게이트 어레이나 마이크로컴퓨터 등에 의해 실현할 수 있다. 구체적으로는 제어 회로(52)는, ID 인증, 위치 검출, 주파수 검출, 부하 변조, 혹은 만충전 검출 등에 필요한 각종 시퀀스 제어나 판정 처리를 행한다.

출력 보증 회로(54)는, 저전압 시(0V 시)의 수전 장치(40)의 출력을 보증하는 회로로서, 전압 출력 노드 NB7로부터 수전 장치(40)측으로의 전류의 역류를 방지한다.

위치 검출 회로(56)는, 2차 코일 L2의 유기 전압의 파형에 상당하는 신호 ADIN의 파형을 감시하여, 1차 코일 L1과 2차 코일 L2의 위치 관계가 적정한지를 판단한다. 구체적으로는 신호 ADIN을, 컴퍼레이터에서 2치로 변환 또는 A/D 변환에 의해 레벨 판정하여, 위치 관계가 적정한지의 여부를 판단한다.

발진 회로(58)는, 예를 들면 CR 발진 회로에 의해 구성되고, 2차측의 클럭을 생성한다. 주파수 검출 회로(60)는, 신호 CCMPI의 주파수(f1, f2)를 검출하여, 도 3의 (A)에 도시하는 바와 같이, 송전 장치(10)로부터의 송신 데이터가 「1」인지 「0」인지를 판단한다.

만충전 검출 회로(62)(충전 검출 회로)는, 부하(90)의 배터리(94)(2차 전지)가, 만충전 상태(충전 상태)로 되었는지의 여부를 검출하는 회로이다.

부하(90)는, 배터리(94)의 충전 제어 등을 행하는 충전 제어 장치(92)를 포함한다. 이 충전 제어 장치(92)(충전 제어 IC)는 집적 회로 장치 등에 의해 실현할 수 있다. 또한, 스마트 배터리와 같이, 배터리(94) 자체에 충전 제어 장치(92)의 기능을 갖게 해도 된다.

다음으로, 송전측과 수전측의 동작의 개요에 대하여 도 4의 플로우차트를 이용하여 설명한다. 송전측은, 전원 투입되어 파워 온하면(스텝 S1), 위치 검출용의 일시적인 전력 전송을 행한다(스텝 S2). 이 전력 전송에 의해, 수전측의 전원 전 압이 상승하여, 수전 제어 장치(50)의 리세트가 해제된다(스텝 S11). 그러면 수전측은, 신호 P1Q를 H레벨로 설정하고, 신호 P4Q를 하이 임피던스 상태로 설정한다(스텝 S12). 이에 의해 트랜지스터 TB2, TB1이 모두 오프로 되어, 부하(90)와의 사이의 전기적인 접속이 차단된다.

다음으로, 수전측은, 위치 검출 회로(56)를 이용하여, 1차 코일 L1과 2차 코일 L2의 위치 관계가 적정한지의 여부를 판단한다(스텝 S13). 그리고 위치 관계가 적정한 경우에는, 수전측은 ID의 인증 처리를 개시하고, 인증 프레임을 송전측에 송신한다(스텝 S14). 구체적으로는 도 3의 (B)에서 설명한 부하 변조에 의해 인증 프레임의 데이터를 송신한다.

송전측은, 인증 프레임을 수신하면, ID가 일치하는지의 여부 등의 판단 처리를 행한다(스텝 S3). 그리고 ID 인증을 허락하는 경우에는, 허락 프레임을 수전측에 송신한다(스텝 S4). 구체적으로는 도 3의 (A)에서 설명한 주파수 변조에 의해 데이터를 송신한다.

수전측은, 허락 프레임을 수신하고, 그 내용이 OK인 경우에는, 무접점 전력 전송을 개시하기 위한 스타트 프레임을 송전측에 송신한다(스텝 S15, S16). 한편, 송전측은, 스타트 프레임을 수신하고, 그 내용이 OK인 경우에는, 통상의 전력 전송을 개시한다(스텝 S5, S6). 그리고 수전측은 신호 P1Q, P4Q를 L레벨로 설정한다(스텝 S17). 이에 의해 트랜지스터 TB2, TB1이 모두 온으로 되기 때문에, 부하(90)에 대한 전력 전송이 가능하게 되어, 부하에의 전력 공급(VOUT의 출력)이 개시된다(스텝 S18).

<3. 펄스 폭 검출>

도 5에 본 실시예의 송전 제어 장치(20)의 구체적인 구성예를 도시한다. 또한 본 실시예의 송전 제어 장치(20)는 도 5의 구성에 한정되지 않고, 그 구성 요소의 일부(예를 들면 래치 회로, 전압 검출 회로, 파형 정형 회로)를 생략하거나, 다른 구성 요소를 추가하는 등의 다양한 변형 실시가 가능하다.

도 5에서 1차 코일 L1의 인덕턴스나 공진 회로를 구성하는 컨덴서의 용량값이 변동되거나, 전원 전압 등이 변동되면, 유기 전압 신호 PHIN의 피크 전압(진폭)도 변동된다. 따라서, 신호 PHIN의 피크 전압을 검출하는 방법만으로는, 부하 변동의 정확한 검출을 실현할 수 없을 우려가 있다. 따라서 도 5에서는, 유기 전압 신호 PHIN의 펄스 폭 정보의 검출을 행함으로써, 부하 변동을 검출하고 있다.

파형 정형 회로(32)는, 1차 코일 L1의 유기 전압 신호 PHIN(코일단 전압)을 파형 정형하고, 파형 정형 신호 WFQ를 출력한다. 구체적으로는 예를 들면 신호 PHIN이 주어진 임계값 전압을 초과한 경우에 액티브(예를 들면 H레벨)로 되는 방형파(구형파)의 파형 정형 신호 WFQ를 출력한다.

구동 클럭 생성 회로(25)는, 1차 코일 L1의 구동 주파수를 규정하는 구동 클럭 DRCK를 생성한다. 구체적으로는 발진 회로(24)에서 생성된 기준 클럭 CLK를 분주하여 구동 클럭 DRCK를 생성한다. 1차 코일 L1에는, 이 구동 클럭 DRCK의 구동 주파수의 교류 전압이 공급되게 된다.

드라이버 제어 회로(26)는, 구동 클럭 DRCK에 기초하여 드라이버 제어 신호를 생성하고, 1차 코일 L1을 구동하는 송전부(12)의 송전 드라이버(제1, 제2 송전 드라이버)에 출력한다. 이 경우, 송전 드라이버를 구성하는 인버터 회로에 관통 전류가 흐르지 않도록, 인버터 회로의 P형 트랜지스터의 게이트에 입력되는 신호와 N형 트랜지스터의 게이트에 입력되는 신호가, 서로 논오버랩의 신호로 되도록 드라이버 제어 신호를 생성한다.

펄스 폭 검출 회로(33)는, 1차 코일 L1의 유기 전압 신호 PHIN의 펄스 폭 정보를 검출한다. 구체적으로는, 파형 정형 회로(32)로부터의 파형 정형 신호 WFQ와, 구동 클럭 생성 회로(25)로부터의 구동 클럭 DRCK(드라이버 제어 신호)를 받아, 파형 정형 신호 WFQ의 펄스 폭 정보를 검출함으로써, 유기 전압 신호 PHIN의 펄스 폭 정보를 검출한다.

더욱 구체적으로는 펄스 폭 검출 회로(33)는, 구동 클럭 DRCK(드라이브 제어 신호)가, 비액티브의 전압 레벨(예를 들면 L레벨)로부터 액티브의 전압 레벨(예를 들면 H레벨)로 변화되는 제1 포인트(예를 들면 상승 엣지. 구동 개시 포인트)로부터, 파형 정형 신호 WFQ가, 액티브의 전압 레벨(예를 들면 H레벨)로부터 비액티브의 전압 레벨(예를 들면 L레벨)로 변화되는 제2 포인트(예를 들면 하강 엣지. 파형 정형 신호의 종료 포인트)까지의 기간인 펄스 폭 기간을 계측함으로써, 펄스 폭 정보를 검출한다. 예를 들면 구동 클럭 DRCK의 전압 변화에 의해 유기된 전압 신호 PHIN이, 주어진 임계값 전압 이상으로 되는 펄스 폭 기간을 계측한다. 그리고 구동 클럭 DRCK의 펄스 폭에 대한 파형 정형 신호 WFQ(유기 전압 신호)의 펄스 폭의 크기를 계측한다. 이 경우의 펄스 폭 기간의 계측은 예를 들면 기준 클럭 CLK를 이용하여 행한다. 그리고 펄스 폭 검출 회로(33)에서의 계측 결과의 데이터 PWQ는, 래치 회로(34)에 래치된다. 구체적으로는 펄스 폭 검출 회로(33)는, 기준 클럭 CLK에 의해 카운트값의 인크리먼트(또는 디크리먼트)를 행하는 카운터를 이용하여, 펄스 폭 기간을 계측하고, 그 계측 결과의 데이터 PWQ가 래치 회로(34)에 래치된다.

제어 회로(22)는, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여, 2차측(수전 장치(40)측)의 부하 변동(부하의 고저)을 검출한다. 구체적으로는 제어 회로(22)는, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여, 수전 장치(40)가 부하 변조에 의해 송신한 데이터의 검출을 행한다. 혹은 이물 검출이나 착탈 검출 등의 과부하 상태의 검출을 행해도 된다.

도 6의 (A), 도 6의 (B)에, 1차 코일 L1의 코일단 전압 파형의 측정 결과를 도시한다. 도 6의 (A), 도 6의 (B)는, 각각, 수전측의 부하 전류가 150㎃, 300㎃인 경우의 전압 파형이다. 코일단 전압이 주어진 설정 전압 VR 이상으로 되는 펄스 폭 기간 TPW는, 부하 전류가 커질수록(고부하로 될수록), 짧아진다. 따라서, 이 펄스 폭 기간 TPW를 계측함으로써, 수전 장치(40)의 부하 변조부(46)의 부하의 고저를 판단할 수 있어, 수전측으로부터의 송신 데이터가 「0」인지 「1」인지를 판단할 수 있다. 예를 들면 도 3의 (B)와 같이 저부하 시가 「0」, 고부하 시가 「1」로 규정되어 있었던 것으로 한다. 이 경우에는, 펄스 폭 기간 TPW가 주어진 기준 펄스 폭 기간보다도 길면, 저부하이기 때문에, 「0」이라고 판단할 수 있고, 짧으면, 고부하이기 때문에, 「1」이라고 판단할 수 있다.

도 7에, 구동 클럭 DRCK(드라이브 제어 신호)와 코일단 전압 파형의 관계를 모식적으로 도시한다. 구동 클럭 DRCK는, 타이밍 t21에서 H레벨(액티브)로 되고, 타이밍 t22에서 L레벨(비액티브)로 된다. 한편, 코일단 전압은, 구동 클럭 DRCK가 H레벨로 되는 타이밍 t21에서 급격하게 상승하고, 그 후, 하강한다. 그리고 도 7에 도시하는 바와 같이 수전측의 부하가 낮아지면 낮아질수록, 코일단 전압의 하강이 완만하게 된다. 이 때문에, 코일단 전압(유기 전압 신호)이 주어진 설정 전압 이상으로 되는 펄스 폭 기간은, 수전측의 부하가 낮아지면 낮아질수록 길어진다. 따라서, 이 펄스 폭 기간을 계측함으로써, 수전측의 부하가, 저부하, 중부하, 고부하, 과부하 중 어느 것인지를 판단할 수 있다.

또한, 펄스 폭 기간을 계측하기 위한 설정 전압 VR(예를 들면 0V 이상의 전압. N형 트랜지스터의 임계값 전압 이상의 전압)로서는, 부하 변동의 검출 정밀도가 최적으로 되는 전압을 적절히 선택 설정하면 된다.

도 8의 (A)에 무부하 시에서의 1차측의 등가 회로를 도시하고, 도 8의 (B)에 유부하 시에서의 등가 회로를 도시한다. 도 8의 (A)에 도시하는 바와 같이 무부하 시에서는, 캐패시턴스 C와, 1차측의 누설 인덕턴스 L11 및 결합 인덕턴스 M에 의해 직렬 공진 회로가 형성된다. 따라서, 도 8의 (C)의 B1로 나타내는 바와 같이, 무부하 시의 공진 특성은 Q값이 높은 샤프한 특성으로 된다. 한편, 유부하의 경우에는 2차측의 누설 인덕턴스 L12 및 2차측의 부하의 레지스턴스 RL이 가해진다. 따라서 도 8의 (B)에 도시하는 바와 같이, 유부하의 경우의 공진 주파수 fr2, fr3은, 무부하의 경우의 공진 주파수 fr1에 비하여 커진다. 또한 레지스턴스 RL의 영향에 의해, 유부하 시의 공진 특성은 Q값이 낮은 완만한 특성으로 된다. 또한 저부 하(RL 대)로부터 고부하(RL 소)로 됨에 따라서, 공진 주파수가 높아져, 공진 주파수가 코일의 구동 주파수(DRCK의 주파수)에 근접한다.

이와 같이 공진 주파수가 구동 주파수에 근접하면, 도 6의 (A), 도 6의 (B)에 도시하는 바와 같이, 공진 파형인 정현파의 부분이 서서히 보이게 된다. 즉 도 6의 (A)와 같은 저부하 시의 전압 파형에서는, 구동 파형인 방형파 쪽이, 공진 파형인 정현파보다도 지배적으로 되어 있다. 이에 대하여 도 6의 (B)와 같은 고부하 시의 전압 파형에서는, 공진 파형인 정현파 쪽이, 구동 파형인 방형파보다도 지배적으로 된다. 이 결과, 코일단 전압이 설정 전압 VR 이상으로 되는 펄스 폭 기간 TPW는, 고부하로 될수록 짧아진다. 따라서, 이 펄스 폭 기간 TPW를 계측함으로써, 간소한 구성으로 수전측의 부하의 변동(고저)을 판단할 수 있다.

예를 들면 수전측의 부하 변동을, 부하에 의한 위상 특성으로 판단하는 방법도 생각된다. 여기서 부하에 의한 위상 특성이란, 전압·전류 위상차를 가리키지만, 이 방법에서는, 회로 구성이 복잡하게 되어, 고코스트화를 초래한다고 하는 문제가 있다.

이에 대하여 본 실시예의 펄스 폭 검출 방법에서는, 전압 파형을 이용하고, 간단한 파형 정형 회로와 계수 회로(카운터)에서 디지털 데이터로서 처리할 수 있기 때문에, 회로 구성을 간소화할 수 있다고 하는 이점이 있다. 또한, 전압 파형을 이용하여 부하 변동을 검출하는 진폭 검출 방법과의 조합의 실현도 용이하다고 하는 이점이 있다.

도 9에 본 실시예의 송전 제어 장치(20)의 구체적인 구성예를 도시한다. 도 9에서는 파형 정형 회로(32)는, VDD(고전위측 전원)와 GND 사이에 직렬로 접속된 저항 RC1 및 N형의 트랜지스터 TC1과, 인버터 회로 INVC를 포함한다. 트랜지스터 TC1의 게이트에는, 전압 검출 회로(14)로부터의 신호 PHIN이 입력된다. 그리고 신호 PHIN이 트랜지스터 TC1의 임계값 전압보다도 높아지면, TC1이 온으로 되고 노드 NC1의 전압이 L레벨로 되기 때문에, 파형 정형 신호 WFQ는 H레벨로 된다. 한편, 신호 PHIN이 임계값 전압보다도 낮아지면, 파형 정형 신호 WFQ는 L레벨로 된다.

펄스 폭 검출 회로(33)는 카운터(122)를 포함한다. 이 카운터(122)는, 펄스 폭 기간에서 카운트값의 인크리먼트(또는 디크리먼트)를 행하고, 얻어진 카운트값에 기초하여 펄스 폭 기간의 길이를 계측한다. 이 경우, 카운터(122)는 예를 들면 기준 클럭 CLK에 기초하여 카운트값의 카운트 처리를 행한다.

더욱 구체적으로는, 펄스 폭 검출 회로(33)는 인에이블 신호 생성 회로(120)를 포함한다. 이 인에이블 신호 생성 회로(120)는, 파형 정형 신호 WFQ와 구동 클럭 DRCK를 받아, 펄스 폭 기간에서 액티브로 되는 인에이블 신호 ENQ를 생성한다. 그리고 카운터(122)는, 인에이블 신호 ENQ가 액티브(예를 들면 H레벨)인 경우에, 카운트값의 인크리먼트(또는 디크리먼트)를 행한다.

이 인에이블 신호 생성 회로(120)는, 그의 클럭 단자에 구동 클럭 DRCK가 입력되고, 그의 데이터 단자에 VDD(광의로는 고전위측 전원)의 전압이 입력되고, 파형 정형 신호 WFQ가 비액티브(L레벨)인 경우에 리세트되는 플립플롭 회로 FFC1에 의해 구성할 수 있다. 이 플립플롭 회로 FFC1에 의하면, 파형 정형 신호 WFQ가 액티브(H레벨)로 된 후에, 구동 클럭 DRCK가 액티브(H레벨)로 되면, 그의 출력 신호 인 인에이블 신호 ENQ가 액티브(H레벨)로 된다. 그 후, 파형 정형 신호 WFQ가 비액티브(L레벨)로 되면, 플립플롭 회로 FFC1은 리세트되어, 그의 출력 신호인 인에이블 신호 ENQ가 비액티브(L레벨)로 된다. 따라서, 카운터(122)는, 인에이블 신호 ENQ가 액티브로 되는 기간을 기준 클럭 CLK로 카운트함으로써, 펄스 폭 기간을 계측할 수 있다.

또한 인에이블 신호 생성 회로(120)를, 그의 클럭 단자에 구동 클럭 DRCK가 입력되고, 그의 데이터 단자에 GND(저전위측 전원)가 접속되며, 파형 정형 신호 WFQ가 비액티브인 경우에 세트되는 플립플롭 회로에 의해 구성해도 된다. 이 경우에는, 플립플롭 회로의 출력 신호의 반전 신호를, 인에이블 신호 ENQ로서 카운터(122)에 입력하면 된다.

카운트값 유지 회로(124)는, 카운터(122)로부터의 카운트값 CNT(펄스 폭 정보)를 유지한다. 그리고 유지된 카운트값의 데이터 LTQ2는 출력 회로(126)에 출력된다.

출력 회로(126)(필터 회로, 노이즈 제거 회로)는 카운트값 유지 회로(124)에 유지된 카운트값의 데이터 LTQ2를 받아, 데이터 PWQ를 출력한다. 이 출력 회로(126)는, 예를 들면 카운트값 유지 회로(124)에 금회 유지된 카운트값과 전회에 유지된 카운트값을 비교하여, 큰 쪽의 카운트값을 출력하는 비교 회로(130)를 포함할 수 있다. 이에 의해 출력 회로(126)로부터는, 최대값의 카운트값이 유지되어 출력되게 된다. 이와 같이 하면, 잡음 등에 의한 펄스 폭 기간의 변동을 억제하는 것이 가능하게 되어, 안정된 펄스 폭 검출을 실현할 수 있다. 또한 진폭 검출 방 법과의 조합도 용이화할 수 있다.

도 10에, 도 9의 회로의 동작을 설명하기 위한 신호 파형예를 도시한다. 타이밍 t31에서 파형 정형 신호 WFQ가 H레벨로 되면, 플립플롭 회로 FFC1의 리세트가 해제된다. 그리고 타이밍 t32에서, 구동 클럭 DRCK가 H레벨로 되면, 그 상승 엣지에서 VDD의 전압이 플립플롭 회로 FFC1에 공급되고, 이에 의해 인에이블 신호 ENQ가 L레벨로부터 H레벨로 변화된다. 이 결과, 카운터(122)가 카운트 처리를 개시하고, 기준 클럭 CLK를 이용하여 펄스 폭 기간 TPW를 계측한다.

다음으로 타이밍 t33에서, 파형 정형 신호 WFQ가 L레벨로 되면, 플립플롭 회로 FFC1이 리세트되어, 인에이블 신호 ENQ가 H레벨로부터 L레벨로 변화된다. 이에 의해 카운터(122)의 카운트 처리가 종료된다. 그리고, 이 카운트 처리에 의해 얻어진 카운트값이, 펄스 폭 기간 TPW를 나타내는 계측 결과로 된다.

마찬가지로 하여 도 10에서는, 타이밍 t34에서 파형 정형 신호 WFQ가 H레벨로 되고, 타이밍 t35에서 인에이블 신호 ENQ가 H레벨로 됨으로써, 카운트 처리가 개시된다. 그 후, 타이밍 t36에서 파형 정형 신호 WFQ 및 인에이블 신호 ENQ가 L레벨로 됨으로써, 카운트 처리가 종료된다. 그리고, 이 카운트 처리에 의해 얻어진 카운트값이, 펄스 폭 기간 TPW를 나타내는 계측 결과로 된다.

그리고 도 10에 도시하는 바와 같이, 수전측이 저부하인 경우에는, 펄스 폭 기간 TPW가 길어지기 때문에, 카운트값도 커진다. 한편, 수전측이 고부하인 경우에는, 펄스 폭 기간 TPW가 짧아지기 때문에, 카운트값도 작아진다. 따라서, 제어 회로(22)는, 이들 카운트값의 대소에 기초하여 수전측의 부하의 고저를 판단할 수 있게 된다.

또한 파형 정형 회로(32)의 구성은 도 9의 구성에 한정되지 않는다. 예를 들면 도 11의 (A)에 도시하는 바와 같이, 그의 비반전 입력 단자(제1 단자)에 신호 PHIN이 입력되고, 그의 반전 입력 단자(제2 단자)에 설정 전압 VR이 입력되는 컴퍼레이터 CPC1에 의해 파형 정형 회로(32)를 구성해도 된다. 이와 같은 컴퍼레이터 CPC1을 이용하면, 설정 전압 VR을 임의로 조정할 수 있기 때문에, 부하 변동의 검출 정밀도를 향상할 수 있다.

또한 인에이블 신호 생성 회로(120)의 구성도 도 9의 구성에 한정되지 않는다. 예를 들면 도 11의 (B)에 도시하는 바와 같이, 그 제1 입력 단자에 구동 클럭 DRCK가 입력되고, 그 제2 입력 단자에 파형 정형 신호 WFQ가 입력되는 AND 회로 ANC1에 의해 인에이블 신호 생성 회로(120)를 구성해도 된다.

단, 파형 정형 회로(32)로서 도 11의 (A)의 구성을 채용하는 경우에는, 인에이블 신호 생성 회로(120)는 도 9의 구성인 것이 바람직하다. 예를 들면 도 12에 파형 정형 회로(32)가 도 11의 (A)의 구성인 경우의 신호 파형예를 도시한다. 컴퍼레이터 CPC1을 이용한 파형 정형 회로(32)를 채용하면, 도 12에 도시하는 바와 같이, 구동 클럭 DRCK의 상승 엣지(타이밍 t32, t35)에 대하여, 파형 정형 신호 WFQ의 상승 엣지가 지연되는 경우가 있다. 예를 들면 컴퍼레이터 CPC1에 입력하는 설정 전압 VR이 높아지면, 이 지연이 커진다. 그리고 파형 정형 신호 WFQ의 상승 엣지가 지연된 경우에, 도 11의 (B)와 같은 AND 회로 ANC1을 이용하여 인에이블 신호 생성 회로(120)를 구성하면, 인에이블 신호 ENQ의 펄스 폭 기간 TPW가 실제보다 도 짧아지게 된다. 이 결과, 카운트 처리에 의해 얻어진 카운트값이 부정확하게 된다.

이 점, 인에이블 신호 생성 회로(120)로서 도 9의 구성을 채용하면, 파형 정형 신호 WFQ의 상승 엣지가 지연된 경우에도, 인에이블 신호 ENQ는 타이밍 t32, t35에서 상승하게 되기 때문에, 펄스 폭 기간 TPW는 짧아지지 않아, 정확한 카운트값을 얻을 수 있다.

또한 출력 회로(126)의 구성도 도 9의 구성에 한정되지 않는다. 예를 들면 도 13에 도시하는 바와 같이, 출력 회로(126)를, 카운트값 유지 회로(124)에 유지된 복수의 카운트값(예를 들면 금회의 카운트값과 전회의 카운트값)의 평균값(이동 평균)을 구하는 평균화 회로(132)에 의해 구성해도 된다. 이러한 평균화 회로(132)를 이용하면, 카운트값에 잡음 성분이 중첩된 경우에도, 이것을 제거할 수 있어, 안정된 펄스 폭 검출을 실현할 수 있다. 또한 진폭 검출 방법과의 조합도 용이화할 수 있다.

<4. 변형예>

도 14에 본 실시예의 변형예를 도시한다. 이 변형예에서는, 유기 전압 신호의 펄스 폭 검출 외에, 진폭 검출도 행하고 있다. 도 14가 도 5와 다른 점은, 진폭 검출 회로(28), A/D 변환 회로(29), 래치 회로(30) 등이 추가된 점이다. 또한 변형예의 구성은 도 14에 한정되지 않고, 예를 들면 A/D 변환 회로(29)나 래치 회로(30, 34) 등의 구성 요소를 생략해도 되고, 예를 들면 A/D 변환 회로(29) 대신에, 피크 전압과 임계값 전압을 비교하는 복수의 컴퍼레이터를 설치하여도 된다.

진폭 검출 회로(28)는, 1차 코일 L1의 일단의 유기 전압에 상당하는 유기 전압 신호 PHIN의 진폭 정보(피크 전압, 진폭 전압, 실효 전압)를 검출하고, 수전측의 부하 변동을 검출한다. 이에 의해, 이물 검출, 착탈 검출, 데이터 검출 등이 가능하게 된다. 또한 수전측의 부하가 높아졌는지 낮아졌는지를, 피크 전압을 이용하여 판단해도 되고, 피크 전압 이외의 물리량(진폭 전압, 실효 전압)을 이용하여 판단해도 된다.

A/D 변환 회로(29)는, 진폭 검출 회로(28)에서의 검출 전압(피크 전압)이 임시의 규정 전압(임시의 임계값 전압)을 초과한 타이밍으로부터 주어진 기간이 경과한 변환 타이밍에서, 검출 전압의 A/D 변환을 행하여, 기준 임계값 전압의 디지털 데이터를 구한다. 그리고 제어 회로(22)는, 기준 임계값 전압의 디지털 데이터를 이용하여, 이물 검출, 착탈 검출 및 데이터 검출 중 적어도 1개를 행한다.

구체적으로는, 제어 회로(22)는, 검출 전압이 임시 규정 전압(SIGH0)을 초과한 타이밍으로부터, 카운터(102)를 이용한 카운트 처리를 개시하고, A/D 변환 회로(29)는, 이 카운터(102)의 카운트값에 기초하여 설정된 변환 타이밍에서 A/D 변환을 행한다. 더욱 구체적으로는, 진폭 검출 회로(28)는, 1차 코일 L1의 유기 전압 신호(반파 정류 신호)의 피크 전압을 유지 노드에 유지함으로써, 진폭 정보인 피크 전압을 검출한다. 그리고 제어 회로(22)는, 피크 전압이 임시 규정 전압을 초과한 타이밍으로부터 제1 기간이 경과한 리세트 타이밍(리세트 기간)에서, 유지 노드의 전하를 저전위측 전원에 방전하는 리세트 제어를 행한다. A/D 변환 회로(29)는, 리세트 타이밍으로부터 제2 기간이 경과한 변환 타이밍에서, 피크 전압 의 A/D 변환을 행하여, 기준 임계값 전압(SIGHV)의 디지털 데이터를 구한다.

예를 들면 진폭 검출 회로(28)가 신호 PHIN의 진폭 정보를 검출하는 경우에, 1차 코일 L1의 인덕턴스나 공진 회로를 구성하는 컨덴서의 용량값이 변동되거나, 전원 전압 등이 변동되면, 진폭 검출 회로(28)의 검출 전압(피크 전압, 진폭 전압, 실효 전압)도 변동된다. 따라서, 이물 검출, 착탈 검출, 데이터 검출의 판정을 위한 기준 임계값 전압(판정 전압)이 고정값이면, 정확한 검출을 실현할 수 없을 우려가 있다.

따라서 도 14에서는 A/D 변환 회로(29)를 설치하고, 임시 규정 전압(규격 전압)으로부터 주어진 기간 경과한 타이밍에서 A/D 변환을 행하여, 검출 판정을 위한 기준 임계값 전압을 자동 보정하는 방법을 채용하고 있다.

구체적으로는 도 15에 도시하는 바와 같은 임시 규정 전압 SIGH0을 설정한다. 이 임시 규정 전압 SIGH0은, 도 2의 수전 장치(40)의 부하 변조부(46)의 부하가 무부하(TB3이 오프)인 경우의 피크 전압(광의로는 검출 전압)과, 유부하(TB3이 온)인 경우의 피크 전압 사이의 전압이며, 예를 들면 SIGH0=2.5V이다. 또한 임시 규정 전압 SIGH0을 레지스터에 의해 가변으로 설정할 수 있도록 해도 된다.

A/D 변환 회로(29)는, 유기 전압 신호 PHIN의 피크 전압(신호 PHQ)이 임시 규정 전압 SIGH0을 초과한 타이밍 t1로부터 주어진 기간 TP가 경과한 변환 타이밍 t2에서, 피크 전압의 A/D 변환을 행한다. 그리고 기준 임계값 전압 SIGHV의 디지털 데이터 ADQ를 구하여 출력한다. 래치 회로(30)는, 이 데이터 ADQ를 래치한다. 제어 회로(22)는, 래치된 데이터 ADQ를 이용하여, 이물 검출, 착탈 검출, 혹은 데 이터 검출을 행한다. 즉, 충전기의 1차 코일 상에 놓여진 이물(2차 코일 이외의 금속)을 검출하거나, 충전기 상에 놓여진 휴대 전화기 등의 전자 기기의 착탈(제거)을 검출하거나, 수전 장치(40)가 부하 변조에 의해 송신한 데이터의 「0」, 「1」을 검출한다.

예를 들면 도 15의 타이밍 t0에서 수전측의 부하 변조부(46)의 트랜지스터 TB3이 온으로 되어, 무부하(부하 비접속)로부터 유부하(부하 접속)로 변화되면, 유기 전압 신호 PHIN의 피크 전압이 상승한다. 도 15에서는, 이와 같은 피크 전압의 상승을 검지하기 위한 임시 규정 전압 SIGH0(임시 임계값 전압)이 설정되어 있다. 이 임시 규정 전압 SIGH0은, 수전측이 무부하인 경우에는, 초과하는 일이 없는 전압이며, 피크 전압이 SIGH0을 초과한 경우에는, 수전측에서 확실하게 부하가 접속되었다고 판단할 수 있다. 따라서, 이 타이밍 t1로부터 충분한 기간 TP가 경과하고, 피크 전압의 레벨이 안정된 타이밍 t2에서 A/D 변환을 행하여, 기준 임계값 전압 SIGHV를 구한다. 구체적으로는 제어 회로(22)는, 임시 규정 전압 SIGH0을 초과한 타이밍 t1로부터, 카운터(102)를 이용하여 카운트 처리(카운트값의 인크리먼트 또는 디크리먼트)를 개시한다. 그리고, 카운터(102)의 카운트값에 기초하여 설정된 변환 타이밍 t2에서 A/D 변환을 행하도록, A/D 변환 회로(29)를 제어하여, 기준 임계값 전압 SIGHV를 구한다.

그리고 제어 회로(22)는, 이 기준 임계값 전압 SIGHV에 기초하여, 이물 검출, 착탈 검출 또는 데이터 검출을 행한다. 구체적으로는, 기준 임계값 전압 SIGHV에 대하여 이물 검출용, 착탈 검출용 또는 데이터 검출용의 파라미터 전압을 감산 또는 가산함으로써 이물 검출용, 착탈 검출용 또는 데이터 검출용의 임계값 전압을 얻는다. 그리고 이들 임계값 전압에 기초하여, 이물 검출, 착탈 검출, 및 데이터 검출 중 적어도 1개를 행한다.

도 16에, 데이터 검출용, 과부하 검출용, 이물 검출용, 착탈 검출용의 임계값 전압 VSIGH, VOVER, VMETAL, VLEAVE를 구하기 위한 임계값 테이블(100)의 예를 도시한다. 제어 회로(22)는 이 임계값 테이블(100)을 이용하여 VSIGH, VOVER, VMETAL, VLEAVE를 구한다. 예를 들면, 데이터 검출용의 임계값 전압 VSIGH는, 기준 임계값 전압 SIGHV에 대하여 데이터 검출용의 파라미터 전압 PV1을 감산함으로써 구한다. 마찬가지로, VOVER은 SIGHV에 대하여 과부하 검출용의 파라미터 전압 PV2를 가산함으로써 구하고, VMETAL은 SIGHV에 대하여 이물 검출용의 파라미터 전압 PV3을 가산함으로써 구하며, VLEAVE는 SIGHV에 대하여 착탈 검출용의 파라미터 전압 PV4를 감산함으로써 구한다.

또한 본 실시예에서는, 우선 과부하 검출을 행하여, 과부하가 검출된 경우에, 전압 검출 회로(14)의 전압 분할 노드의 스위칭 제어를 행하여, 이물 검출, 착탈 검출을 행한다. 이 경우에 파라미터 전압 PV1, PV2, PV3, PV4는 예를 들면 0.3V, 0.8V, 0.8V, 0.1V로 설정할 수 있다. 예를 들면 SIGHV=3.0V인 경우에는 VSIGH=3.0-0.3=2.7V로 되어, 데이터 검출용의 임계값 전압 VSIGH는, 기준 임계값 전압 SIGHV(3.0V)와 임시 규정 전압 SIGH0(2.5V) 사이의 전압으로 된다.

이상의 진폭 검출 방법에 따르면, 코일의 인덕턴스나 컨덴서의 용량값이나 전원 전압이 변동된 경우에, 그 변동에 따라서, 기준 임계값 전압 SIGHV도 변화되 고, SIGHV에 의해 구해지는 이물 검출용, 착탈 검출용, 데이터 검출용의 임계값 전압 VMETAL, VLEAVE, VSIGH도 변화된다. 즉 소자 변동 등에 따라서 변화되는 기준 임계값 전압 SIGHV에 따라서, 임계값 전압 VMETAL, VLEAVE, VSIGH가 자동 보정된다. 이에 의해, 소자 변동을 자동적으로 흡수할 수 있어, 안정된 검출 동작을 실현할 수 있다. 또한, 기준 임계값 전압 SIGHV의 A/D 변환은, 수전측의 부하가 무부하로부터 유부하로 변화된 것이 SIGH0을 이용하여 확실하게 검출된 타이밍 t1로부터, 충분한 기간 TP가 경과한 타이밍 t2에서 행하여진다. 따라서, 잘못된 기준 임계값 전압 SIGHV가 검출되게 되는 사태를 방지할 수 있어, 오검출이 없는 안정된 검출 동작을 실현할 수 있다.

또한, 1차 코일 L1에 2차 코일 L2가 근접하는 과정이나, 이물이 설치된 경우에, 피크 전압이 임시 규정 전압 SIGH0을 초과하는 경우가 있다. 그러나, 이 경우에는, 그 이후의 부하 변조의 시퀀스가 미리 규정된 시퀀스와 합치하지 않게 되기 때문에, ID 인증 에러로 되어 재기동으로 되기 때문에, 문제는 발생하지 않는다.

또한 도 15에서는, 진폭 검출 회로(28)의 검출 전압이 피크 전압인 경우의 예를 도시하고 있지만, 진폭 정보는, 피크 전압에 한정되지 않고, 유기 전압 신호의 진폭의 대소를 나타내는 물리량이면 된다. 예를 들면 진폭 정보는, 유기 전압 신호의 전력을 나타내는 실효 전압이어도 되고, 유기 전압 신호의 진폭 전압 자체이어도 된다.

도 17에 진폭 검출 회로(28), A/D 변환 회로(29)의 상세한 구성예를 도시한다. 도 17에서 진폭 검출 회로(28)는, 오피 앰프 OPA1, OPA2와, 축적 컨덴서 CA1 과, 리세트용의 N형의 트랜지스터 TA1을 포함한다. 오피 앰프 OPA1은, 그의 비반전 입력 단자에 신호 PHIN이 입력되고, 그의 반전 입력 단자에 오피 앰프 OPA2의 출력 노드 NA5가 접속된다. 축적 컨덴서 CA1, 리세트용 트랜지스터 TA1은, 오피 앰프 OPA1의 출력 노드인 피크 전압의 유지 노드 NA4와, GND(저전위측 전원) 사이에 설치된다. 오피 앰프 OPA2는, 그의 비반전 입력 단자에 유지 노드 NA4가 접속되고, 그의 반전 입력 단자에 OPA2의 출력 노드 NA5가 접속되어, 볼티지 팔로워 접속의 오피 앰프를 구성하고 있다. 또한 오피 앰프 OPA2의 후단에, 볼티지 팔로워 접속의 오피 앰프를 더 설치해도 된다.

도 17의 오피 앰프 OPA1, OPA2, 축적 컨덴서 CA1, 리세트용 트랜지스터 TA1에 의해 피크 홀드 회로(피크 검출 회로)가 구성된다. 즉 전압 검출 회로(14)로부터의 검출 신호 PHIN의 피크 전압이 유지 노드 NA4에 홀드되고, 이 홀드된 피크 전압의 신호가, 볼티지 팔로워 접속의 오피 앰프 OPA2에 의해 임피던스 변환되어 노드 NA5에 출력된다.

리세트용 트랜지스터 TA1은 리세트 기간에서 온으로 되어, 유지 노드 NA4의 전하를 GND측에 방전한다. 즉 오피 앰프 OPA1은, 축적 컨덴서 CA1에 전하를 축적할 뿐이고, GND측에 전하를 방전할 수 없는 타입의 오피 앰프로 되어 있다. 이 때문에, 신호 PHIN의 피크 전압의 상승에는 추종할 수 있지만, 피크 전압의 하강에는 추종할 수 없다. 또한 오피 앰프 OPA1의 출력부에 설치되는 전하 축적용의 P형의 트랜지스터에는 리크 전류가 존재하기 때문에, 이 P형 트랜지스터가 오프인 경우에도, 장시간이 경과하면, 유지 노드 NA4의 전압이 상승하게 된다. 이 때문에, 유지 노드 NA4의 전압을 정기적으로 리세트할 필요도 있다. 이상의 이유에 의해, 도 17에서는 유지 노드 NA4에 리세트용의 트랜지스터 TA1이 설치되어 있다.

예를 들면 본 실시예에서는, 수전측은, 송전측의 교류 전압으로부터 클럭을 검출(추출)하고, 이 클럭에 동기하여 부하 변조를 행하고 있다. 따라서, 수전측의 부하 변조는 송전측의 클럭에 동기하여 행하여지기 때문에, 송전측은 수전측의 부하 변조의 타이밍을 일의적으로 알 수 있다. 따라서 제어 회로(22)는, 수전측의 부하 변조의 부하의 절환 타이밍을 특정하고, 특정된 절환 타이밍을 포함하는 리세트 기간에서, 유지 노드 NA4의 전하를 GND측에 방전하는 리세트 제어를 행한다. 이와 같이 하면, 피크 전압의 하강에 추종할 수 없는 타입의 오피 앰프 OPA1을 채용한 경우에도, 적정한 피크 홀드 동작을 실현할 수 있다. 또한 피크 전압이 임시 규정 전압 SIGH0을 초과하는 것을 대기하는 대기 모드 시에, 정기적으로 유지 노드 NA4의 전압을 리세트함으로써, 오피 앰프 OPA1의 P형 트랜지스터의 누설 전류에 의한 유지 전압의 상승을 방지할 수 있다.

도 18에 진폭 검출 회로(28)의 동작을 설명하기 위한 신호 파형예를 도시한다. 도 18에 도시하는 바와 같이 신호 PHIN은, 반파 정류 회로인 전압 검출 회로(14)에 의해 반파 정류된 신호로 되어 있다. 오피 앰프 OPA1의 출력 신호 OPQ는, 신호 PHIN의 펄스 발생 기간에서, 그 전압이 상승하고, 펄스 비발생 기간에서, 그 전압이 축적 컨덴서 CA1에 보존되어 유지된다. 그리고 오피 앰프 OPA2의 출력 신호 PHQ는, 신호 PHIN의 피크에 원활하게 추종한다.

A/D 변환 회로(29)는, 샘플 홀드 회로(110), 컴퍼레이터 CPA1, 축차 비교 레 지스터(112), D/A 변환 회로(114)를 포함한다. 샘플 홀드 회로(110)는 신호 PHQ를 샘플링하여, 홀드한다. 컴퍼레이터 CPA1은, D/A 변환 회로(114)로부터의 D/A 변환 후의 아날로그 신호 DAQ와 샘플 홀드 회로(110)로부터의 샘플 홀드 신호 SHQ를 비교한다. 축차 비교 레지스터(112)(축차 비교 제어 회로)는, 컴퍼레이터 CPA1의 출력 신호 CQ1의 데이터를 저장한다. D/A 변환 회로(114)는, 축차 비교 레지스터(112)로부터의 예를 들면 8비트의 디지털 데이터 SAQ를 D/A 변환하여, 아날로그 신호 DAQ를 출력한다.

이 축차 비교형의 A/D 변환 회로(29)에서는, 컴퍼레이터 CPA1이, MSB(최상위 비트)만을 「1」로 한 경우의 D/A 변환 후의 신호 DAQ와, 입력 신호 SHQ(PHQ)를 비교한다. 그리고 신호 SHQ의 전압 쪽이 크면 MSB를 「1」인 상태 그대로로 하고, 작으면 MSB를 「0」으로 한다. 그리고 A/D 변환 회로(29)는, 이후의 하위 비트에 대해서도 마찬가지로 하여 축차적으로 비교 처리를 행한다. 그리고 최종적으로 얻어진 디지털 데이터 ADQ를 래치 회로(30)에 출력한다. 또한 A/D 변환 회로(29)는 도 17의 구성에 한정되지 않고, 예를 들면 서로 다른 회로 구성의 축차 비교형 A/D 변환 회로이어도 되고, 추종 비교형, 병렬 비교형, 2중 적분형 등의 A/D 변환 회로이어도 된다.

도 19에 도 17의 회로의 동작을 설명하기 위한 신호 파형예를 도시한다. 타이밍 t11에서 리세트 신호 RST가 L레벨(비액티브)로 되어 리세트가 해제되면, 피크 전압의 신호 PHQ가 조금만 상승한다. 그 후의 타이밍 t12에서 수전측(2차측)이 무부하로부터 유부하로 변화되면, 피크 전압이 더욱 상승하고, 타이밍 t13에서 임시 규정 전압 SIGH0을 초과하면, 카운터(102)에 의한 카운트 동작이 개시한다. 그리고 기간 TP1(예를 들면 104CLK)이 경과한 리세트 타이밍 t14에서, 신호 RST가 H레벨(액티브)로 되어, 트랜지스터 TA1이 온으로 되어, 유지 노드 NA4의 전하가 GND측에 방전된다. 이에 의해 피크 전압이, 일단, 하강한다. 그리고 리세트 기간 TP2(예를 들면 32CLK)가 경과하여, 타이밍 t15로 되면, 수전측이 유부하 상태 그대로이기 때문에, 피크 전압이 다시 상승한다. 그 후, 기간 TP3(예를 들면 32CLK)이 경과한 변환 타이밍 t16에서, A/D 변환 회로(29)에 의한 A/D 변환이 개시되고, 기준 임계값 전압 SIGHV의 디지털 데이터가 구해진다. 그리고 기간 TP4(예를 들면 64CLK)가 경과한 타이밍 t17에서 래치 신호 LAT1이 H레벨(액티브)로 되어, 기준 임계값 전압 SIGHV의 디지털 데이터가 래치 회로(30)에 래치된다.

이와 같이 도 19에서는, 피크 전압(PHQ)이 임시 규정 전압 SIGH0을 초과한 타이밍으로부터 제1 기간 TP1이 경과한 리세트 타이밍 t14에서, 유지 노드 NA4의 전하를 저전위측 전원에 방전하는 리세트 제어가 행하여진다. 그리고 리세트 타이밍 t14로부터 제2 기간(TP2+TP3)이 경과한 변환 타이밍 t16에서, 피크 전압의 A/D 변환이 행하여져, 기준 임계값 전압 SIGHV의 디지털 데이터가 구해진다.

즉 임시 규정 전압 SIGH0을 초과하고 나서 기간 TP1의 경과 후에 리세트 기간 TP2를 설정하고, 유지 노드 NA4의 전압을 일단 리세트한다. 그리고 진폭 검출 회로(28)(피크 홀드 회로)의 출력이 안정되는 것을, 기간 TP3 동안만큼 대기하고, 그 후에, A/D 변환 회로(29)를 기동하여, A/D 변환을 행한다. 이와 같이 하면, 유지 노드 NA4의 전압이 리세트되어 피크 전압이 안정된 후에 A/D 변환을 행할 수 있 기 때문에, 기준 임계값 전압 SIGHV의 검출 정밀도를 높일 수 있다.

<5. 펄스 폭 검출과 진폭 검출의 병용>

도 14의 구성에 따르면 펄스 폭 검출과 진폭 검출을 병용함으로써 부하 변동의 검출 정밀도를 높일 수 있다.

구체적으로는 제어 회로(22)는, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여, 수전 장치(40)가 부하 변조에 의해 송신한 데이터의 검출을 행한다. 한편, 진폭 검출 회로(28)에서 검출된 진폭 정보에 기초하여, 이물 검출 및 착탈 검출 중 적어도 한쪽을 행한다.

더욱 구체적으로는 제어 회로(22)는, 펄스 폭 검출 회로(33)에서 검출되어 래치 회로(34)에 래치된 펄스 폭 기간의 데이터 PWQ(펄스 폭 정보)에 기초하여, 데이터 검출을 행한다. 한편, 진폭 검출 회로(28), A/D 변환 회로(29)에 의해 구해지고, 래치 회로(30)에 래치된 기준 임계값 전압의 디지털 데이터를 이용하여, 이물 검출 및 착탈 검출 중 적어도 한쪽을 행한다. 예를 들면 도 16에서 설명한 바와 같은 이물 검출용, 착탈 검출용의 임계값 전압을 구하여, 이물 검출이나 착탈 검출을 행한다.

예를 들면 도 19의 타이밍 t17에서, 진폭 검출용의 제1 래치 회로(30)는, A/D 변환 회로(29)로부터의 데이터 ADQ(예를 들면 기준 임계값 전압의 데이터)를 래치 신호 LAT1에 의해 래치한다. 또한 펄스 폭 검출용의 제2 래치 회로(34)는, 펄스 폭 검출 회로(33)로부터의 데이터 PWQ(펄스 폭 기간의 데이터)를 래치 신호 LAT2에 의해 래치한다. 이 경우에 제2 래치 회로(34)는, 제1 래치 회로(30)의 래 치 타이밍과 동기한 타이밍에서, 펄스 폭 검출 회로(33)로부터의 데이터를 래치한다. 구체적으로는, 제1, 제2 래치 회로(30, 34)는, 동일한 타이밍의 래치 신호 LAT1, LAT2에 의해 데이터를 래치한다.

이와 같이 하면, 펄스 폭 검출에 의해 얻어진 데이터와 진폭 검출에 의해 얻어진 데이터를 동일한 타이밍에서 래치하여, 제어 회로(22)에 입력할 수 있다. 이에 의해 펄스 폭 검출과 진폭 검출 사이의 회로 호환성을 유지할 수 있어, 제어 회로(22)의 시퀀스 처리나 판단 처리를 간소화할 수 있다.

예를 들면 도 9에서는, 출력 회로(126)의 비교 회로(130)에 의해, 진폭 검출 회로(28)에서의 피크 전압의 유지와 마찬가지로, 펄스 폭 검출 회로(33)로부터의 출력 데이터 PWQ(카운트값)에 대해서도, 항상 최대값으로 유지된다. 따라서 진폭 검출 회로(28), A/D 변환 회로(29)와의 사이의 회로 호환을 유지할 수 있어, 시스템 구성이나 시퀀스의 간소화를 도모할 수 있다.

도 20의 (A)에 펄스 폭의 변화 특성을 도시하고, 도 20의 (B)에 진폭의 변화 특성을 도시한다. 도 20의 (A)에서는, 횡축이 수전측의 부하 전류량이며, 종축이 카운터(122)의 카운트값(펄스 폭 기간)으로 되어 있다. 한편, 도 20의 (B)에서는, 횡축이 수전측의 부하 전류량이며, 종축이 코일단 전압의 진폭(피크 전압)으로 되어 있다.

도 20의 (A)의 펄스 폭 변화 특성에서는, E1에 도시하는 바와 같이, 부하 전류량이 작아, 저부하인 경우에는, 부하 전류량의 변화에 대한 카운트값의 변화율은 커서, 감도가 높다. 한편, E2에 도시하는 바와 같이, 부하 전류량이 커서, 고부하 인 경우에는, 부하 전류량의 변화에 대한 카운트값의 변화율은 작아, 감도가 낮다. 그 이유는, 정상적인 코일과 결합하고 있는 경우에는, 결합도의 제한에 의해, 부하가 심해짐에 따라서 부하-위상 특성에서의 위상 회전이 포화되기 때문이다.

한편, 도 20의 (B)의 진폭 변화 특성에서는, F1로 나타내는 바와 같이, 저부하의 경우에는, 부하 전류량의 변화에 대한 코일단 전압의 변화율은 작아, 감도가 낮다. 한편, F2로 나타내는 바와 같이, 고부하의 경우에는, 부하 전류량의 변화에 대한 카운트값의 변화율이 커서, 감도가 높다.

이와 같이, 펄스 폭 검출은, 고부하 영역보다도 저부하 영역 쪽이 검출 감도가 높다. 한편, 진폭 검출은, 저부하 영역보다도 고부하 영역 쪽이 검출 감도가 높다. 따라서, 저부하 영역에서 부하가 변동하는 경우에는, 펄스 폭 검출을 이용하여 부하의 고저를 판단하는 것이 바람직하고, 고부하 영역에서 부하가 변동하는 경우에는, 진폭 검출을 이용하여 부하의 고저를 판단하는 것이 바람직하다. 이와 같이 저부하 영역과 고부하 영역에서 검출 방식을 구분하여 사용함으로써, 부하 변동의 효율적인 검출이 가능하게 된다.

구체적으로는, 예를 들면 부하 변조에 의해 송신되는 데이터를 검출하는 경우에는, 비교적, 저부하의 영역에서 부하가 변동한다. 따라서, 수전 장치(40)가 부하 변조에 의해 송신한 데이터의 검출에 대해서는, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여 행하는 것이 바람직하다. 한편, 이물 검출이나 착탈 검출 등의 과부하 상태의 경우에는, 고부하 영역에서의 감도가 높은 것이 바람직하고, 이물 검출이나 착탈 검출에 대해서는, 진폭 검출 회로(28)에서 검출된 진폭 정보에 기초하여 행하는 것이 바람직하다. 이와 같이 함으로써, 데이터 검출, 이물 검출, 착탈 검출 등을, 높은 감도로 효율적으로 실현할 수 있다.

또한 상황에 따라서는, 데이터 검출을, 진폭 검출 회로(28)에서 검출된 진폭 정보에 기초하여 행하거나, 이물 검출이나 착탈 검출 등의 과부하 검출을, 펄스 폭 검출 회로(33)에서 검출된 펄스 폭 정보에 기초하여 행해도 된다. 예를 들면 데이터 검출 시에 고부하 영역에서 부하가 변동하는 경우에는, 진폭 정보에 기초하여 데이터 검출을 행하거나, 진폭 정보와 펄스 폭 정보를 겸용하여 데이터 검출을 행한다. 한편, 전원의 공급 능력이 낮고, 과부하에 의해 전원 전압이 저하되는 시스템 등의 경우에는, 펄스 폭 정보에 기초하여 이물 검출이나 착탈 검출을 행하거나, 펄스 폭 정보와 진폭 정보를 겸용하여 이물 검출이나 착탈 검출을 행한다.

예를 들면 도 21에 이물 사이즈와 펄스 폭 검출의 카운트값과의 관계를 도시한다. G1은 정상인 부하의 경우의 변화 특성이다. G2는, 이물이 아닌 정상인 부하의 경우에 1차측(수전 장치)에서 관측되는 계수 한계값의 수속 횡축선이다. G3의 변화 특성과 같이, 계수값이 G2의 계수 한계값 이하로 되는 경우에는 이물이라고 판단할 수 있다. 즉 G3은, 진폭 검출에 의해서는 검출할 수 없는 이물의 변화 특성으로, 코일과의 사이에서 상정 외의 결합이 행하여져, 정상인 부하(G1)에서는 있을 수 없는 위상 회전에 의해 작은 카운트값이 관측되기 때문에, 이물이라고 판단할 수 있다. 이 도 21의 검출 방법을 진폭 검출과 조합함으로써, 보다 인텔리전트한 검출 처리가 가능하게 된다.

또한, 상기한 바와 같이 본 실시예에 대해서 상세하게 설명하였지만, 본 발 명의 신규 사항 및 효과로부터 실체적으로 일탈하지 않는 많은 변형이 가능한 것은 당업자에게는 용이하게 이해할 수 있을 것이다. 따라서, 이와 같은 변형예는 모두 본 발명의 범위에 포함되는 것으로 한다. 예를 들면, 명세서 또는 도면에서, 적어도 한번, 보다 광의 또는 동의의 서로 다른 용어(저전위측 전원, 고전위측 전원, 검출 전압, 전자 기기 등)와 함께 기재된 용어(GND, VDD, 피크 전압, 휴대 전화기·충전기 등)는, 명세서 또는 도면의 어떠한 개소에서도, 그 서로 다른 용어로 치환할 수 있다. 또한 본 실시예 및 변형예의 모든 조합도, 본 발명의 범위에 포함된다. 또한 송전 제어 장치, 송전 장치, 수전 제어 장치, 수전 장치의 구성·동작이나, 펄스 폭 검출 방법, 진폭 검출 방법도, 본 실시예에서 설명한 것에 한정되지 않고, 다양한 변형 실시가 가능하다.

도 1의 (A), 도 1의 (B)는 무접점 전력 전송의 설명도.

도 2는 본 실시예의 송전 장치, 송전 제어 장치, 수전 장치, 수전 제어 장치의 구성예.

도 3의 (A), 도 3의 (B)는 주파수 변조, 부하 변조에 의한 데이터 전송의 설명도.

도 4는 송전측과 수전측의 동작의 개요에 대하여 설명하기 위한 플로우차트.

도 5는 본 실시예의 송전 제어 장치의 구성예.

도 6의 (A), 도 6의 (B)는 코일단 전압 파형의 측정 결과를 도시하는 도면.

도 7은 구동 클럭과 코일단 전압 파형의 관계를 도시하는 모식도.

도 8의 (A)∼도 8의 (C)는 무부하 시, 유부하 시의 등가 회로 및 공진 특성도.

도 9는 송전 제어 장치의 구체적인 구성예를 도시하는 도면.

도 10은 본 실시예의 동작을 설명하기 위한 신호 파형예를 도시하는 도면.

도 11의 (A), 도 11의 (B)는 파형 정형 회로, 인에이블 신호 생성 회로의 구성예를 도시하는 도면.

도 12는 본 실시예의 동작을 설명하기 위한 신호 파형예를 도시하는 도면.

도 13은 출력 회로의 구성예를 도시하는 도면.

도 14는 본 실시예의 변형예의 구성예를 도시하는 도면.

도 15는 변형예의 동작을 설명하기 위한 신호 파형예를 도시하는 도면.

도 16은 임계값 테이블의 예를 도시하는 도면.

도 17은 변형예의 구체적인 구성예를 도시하는 도면.

도 18은 진폭 검출 회로의 동작을 설명하기 위한 신호 파형예를 도시하는 도면.

도 19는 변형예의 동작을 설명하기 위한 신호 파형예를 도시하는 도면.

도 20의 (A), 도 20의 (B)는, 펄스 폭 변화, 진폭 변화의 특성도.

도 21은 이물 사이즈와 펄스 폭 검출의 카운트값과의 관계를 도시하는 특성도.

<도면의 주요 부분에 대한 부호의 설명>

L1 : 1차 코일

L2 : 2차 코일

10 : 송전 장치

12 : 송전부

14 : 전압 검출 회로

16 : 표시부

20 : 송전 제어 장치

22 : 제어 회로(송전측)

24 : 발진 회로

25 : 구동 클럭 생성 회로

26 : 드라이버 제어 회로

28 : 진폭 검출 회로

29 : A/D 변환 회로

30 : 래치 회로

32 : 파형 정형 회로

33 : 펄스 폭 검출 회로

34 : 래치 회로

40 : 수전 장치

42 : 수전부

43 : 정류 회로

46 : 부하 변조부

48 : 급전 제어부

50 : 수전 제어 장치

52 : 제어 회로(수전측)

54 : 출력 보증 회로

56 : 위치 검출 회로

58 : 발진 회로

60 : 주파수 검출 회로

62 : 만충전 검출 회로

90 : 부하

92 : 충전 제어 장치

94 : 배터리

100 : 임계값 테이블

102 : 카운터

110 : 샘플 홀드 회로

112 : 축차 비교 레지스터

114 : D/A 변환 회로

120 : 인에이블 신호 생성 회로

122 : 카운터

124 : 카운트값 유지 회로

126 : 출력 회로

130 : 비교 회로

Claims

1차 코일과 2차 코일을 전자적으로 결합시켜 송전 장치로부터 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템의 상기 송전 장치에 설치되는 송전 제어 장치로서,

상기 1차 코일의 구동 주파수를 규정하는 구동 클럭을 생성하는 구동 클럭 생성 회로와,

상기 구동 클럭에 기초하여 드라이버 제어 신호를 생성하고, 상기 1차 코일을 구동하는 송전 드라이버에 대하여 출력하는 드라이버 제어 회로와,

상기 1차 코일의 유기 전압 신호를 파형 정형하고, 파형 정형 신호를 출력하는 파형 정형 회로와,

상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 파형 정형 신호의 펄스 폭 정보를 검출하는 펄스 폭 검출 회로와,

검출된 펄스 폭 정보에 기초하여, 2차측의 부하 변동을 검출하는 제어 회로를 포함하고,

상기 펄스 폭 검출 회로는,

상기 구동 클럭이 비액티브의 전압 레벨로부터 액티브의 전압 레벨로 변화되는 제1 포인트로부터, 상기 파형 정형 신호가 액티브의 전압 레벨로부터 비액티브의 전압 레벨로 변화되는 제2 포인트까지의 기간인 펄스 폭 기간을 계측함으로써, 펄스 폭 정보를 검출하고,

상기 송전 제어 장치는,

상기 1차 코일의 유기 전압 신호의 진폭 정보를 검출하는 진폭 검출 회로와,

검출된 상기 진폭 정보의 A/D 변환을 행하는 A/D 변환 회로와,

상기 A/D 변환 회로로부터의 데이터를 래치하는 제1 래치 회로와,

상기 펄스 폭 검출 회로로부터의 데이터를 래치하는 제2 래치 회로를 포함하고,

상기 제2 래치 회로는,

상기 제1 래치 회로의 래치 타이밍과 동기한 타이밍에서, 상기 펄스 폭 검출 회로로부터의 데이터를 래치하는 것을 특징으로 하는 송전 제어 장치.

제1항에 있어서,

상기 제어 회로는,

검출된 펄스 폭 정보에 기초하여, 상기 수전 장치가 부하 변조에 의해 송신한 데이터를 검출하는 것을 특징으로 하는 송전 제어 장치.

삭제

제1항에 있어서,

상기 펄스 폭 검출 회로는,

상기 펄스 폭 기간에서 카운트값의 인크리먼트 또는 디크리먼트를 행하고, 얻어진 카운트값에 기초하여 상기 펄스 폭 기간의 길이를 계측하는 카운터를 포함하는 것을 특징으로 하는 송전 제어 장치.

제4항에 있어서,

상기 펄스 폭 검출 회로는,

상기 파형 정형 신호와 상기 구동 클럭을 받아, 상기 펄스 폭 기간에서 액티브로 되는 인에이블 신호를 생성하는 인에이블 신호 생성 회로를 포함하고,

상기 카운터는,

상기 인에이블 신호가 액티브인 경우에, 카운트값의 인크리먼트 또는 디크리 먼트를 행하는 것을 특징으로 하는 송전 제어 장치.

제5항에 있어서,

상기 인에이블 신호 생성 회로는,

그의 클럭 단자에 상기 구동 클럭이 입력되고, 그의 데이터 단자에 고전위측 전원 또는 저전위측 전원의 전압이 입력되고, 상기 파형 정형 신호가 액티브인 경우에 리세트 또는 세트되는 플립플롭 회로를 포함하는 것을 특징으로 하는 송전 제어 장치.

제6항에 있어서,

상기 파형 정형 회로는,

그의 비반전 입력 단자에 1차 코일의 유기 전압 신호가 입력되고, 그의 반전 입력 단자에 주어진 설정 전압이 입력되는 컴퍼레이터를 포함하는 것을 특징으로 하는 송전 제어 장치.

제4항 내지 제7항 중 어느 한 항에 있어서,

상기 펄스 폭 검출 회로는,

상기 카운터로부터의 카운트값을 유지하는 카운트값 유지 회로와,

상기 카운트값 유지 회로에 금회 유지된 카운트값과 전회에 유지된 카운트값을 비교하여, 큰 쪽의 카운트값을 출력하는 출력 회로를 포함하는 것을 특징으로 하는 송전 제어 장치.

제4항 내지 제7항 중 어느 한 항에 있어서,

상기 펄스 폭 검출 회로는,

상기 카운트값 유지 회로에 축적된 복수의 카운트값의 평균값을 출력하는 출력 회로를 포함하는 것을 특징으로 하는 송전 제어 장치.

삭제

제1항의 송전 제어 장치와,

교류 전압을 생성하여 상기 1차 코일에 공급하는 송전부를 포함하는 것을 특 징으로 하는 송전 장치.

제11항의 송전 장치를 포함하는 것을 특징으로 하는 전자 기기.

송전 장치와 수전 장치를 포함하고, 1차 코일과 2차 코일을 전자적으로 결합시켜 상기 송전 장치로부터 상기 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템으로서,

상기 수전 장치는,

상기 2차 코일의 유기 전압을 직류 전압으로 변환하는 수전부와,

상기 수전 장치로부터 상기 송전 장치에 데이터를 송신하는 경우에, 송신 데이터에 따라서 부하를 가변으로 변화시키는 부하 변조부를 포함하고,

상기 송전 장치는,

상기 펄스 폭 검출 회로는,

상기 송전 장치는,

검출된 상기 진폭 정보의 A/D 변환을 행하는 A/D 변환 회로와,

상기 제2 래치 회로는,

상기 제1 래치 회로의 래치 타이밍과 동기한 타이밍에서, 상기 펄스 폭 검출 회로로부터의 데이터를 래치하는 것을 특징으로 하는 무접점 전력 전송 시스템.

검출된 펄스 폭 정보에 기초하여, 상기 송전 제어 장치를 제어하는 제어 회로를 포함하고,

상기 펄스 폭 검출 회로는,

상기 송전 제어 장치는,

검출된 상기 진폭 정보의 A/D 변환을 행하는 A/D 변환 회로와,

상기 제2 래치 회로는,

제14항의 송전 제어 장치와,

교류 전압을 생성하여 상기 1차 코일에 공급하는 송전부를 포함하는 것을 특징으로 하는 송전 장치.

제15항의 송전 장치를 포함하는 것을 특징으로 하는 전자 기기.

송전 장치와 수전 장치를 포함하고, 1차 코일과 2차 코일을 전자적으로 결합시켜 송전 장치로부터 수전 장치에 대하여 전력을 전송하고, 상기 수전 장치의 부하에 대하여 전력을 공급하는 무접점 전력 전송 시스템으로서,

상기 송전 장치는 제15항의 송전 장치인 것을 특징으로 하는 무접점 전력 전송 시스템.